CN106611752B - 芯片正背面之间的电性连接结构及其制造方法 - Google Patents

芯片正背面之间的电性连接结构及其制造方法 Download PDF

Info

Publication number
CN106611752B
CN106611752B CN201510698180.XA CN201510698180A CN106611752B CN 106611752 B CN106611752 B CN 106611752B CN 201510698180 A CN201510698180 A CN 201510698180A CN 106611752 B CN106611752 B CN 106611752B
Authority
CN
China
Prior art keywords
chip
circuit board
back side
plane type
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510698180.XA
Other languages
English (en)
Other versions
CN106611752A (zh
Inventor
朱贵武
卢旋瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mao Bang Electronic Co Ltd
Original Assignee
Mao Bang Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mao Bang Electronic Co Ltd filed Critical Mao Bang Electronic Co Ltd
Priority to CN201510698180.XA priority Critical patent/CN106611752B/zh
Publication of CN106611752A publication Critical patent/CN106611752A/zh
Application granted granted Critical
Publication of CN106611752B publication Critical patent/CN106611752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本发明公开了一种芯片正背面之间的电性连接结构及其制造方法，芯片正背面之间的电性连接结构包含一芯片及一只在其一表面上设有连接垫的单面式软性电路板，该芯片的正面上设有多个晶垫及至少一作用区；该单面式软性电路板具有一第一表面及一第二表面，但只在该第一表面上设有多个对应于该芯片晶垫的第一连接垫及多个分别与各第一连接垫对应连接的第二连接垫，该多个第二连接垫用以与一印刷电路板上所预设电路的各接点对应连接；制造时，利用该单面式软性电路板将其第一表面上所设的各第一连接垫对应电性连接在该芯片正面的各晶垫上，再使该单面式软性电路板弯曲绕过该芯片一侧边缘以延伸至该芯片的背面，并再反折一次以定位在该芯片的背面上。

Description

芯片正背面之间的电性连接结构及其制造方法
技术领域
本发明涉及一种芯片正背面之间的电性连接结构及其制造方法，尤指一种利用一只在其一单面上设有连接垫的单面式软性电路板(FPC)，使其由一芯片的正面弯曲绕过该芯片一侧边缘并再反折以定位在该芯片的背面上，使芯片正面上所设的各晶垫(die pad)能通过该单面式FPC而移动至芯片的背面供可电性连接并安装在一印刷电路板上，以使该芯片正面上所设的作用区能配合该印刷电路板而达到作用区的使用功能。
背景技术
利用表面黏着技术(SMT)将一芯片以覆晶(flip-chip)方式电性连接并安装在一印刷电路板(PCB)上，为目前芯片常见的使用状态及现有技术，此时该芯片的正面上所设的多个晶垫(die pad)即面对该印刷电路板(PCB)且能对应电性连接于该印刷电路板表面上所设电路层的各预设接点上。
但当一芯片的正面上除了多个晶垫(die pad)之外，还设有其他作用区(activearea)时，即无法以现有覆晶(flip-chip)方式电性连接并安装在一印刷电路板(PCB)上。在此以一指纹辨识芯片，如图1所示的芯片10为例，该芯片10的正面11上设有多个晶垫(diepad)110及一作用区(active area)111，如指纹辨识感应作用区(sensor active area)，该感应作用区111用以对外感应一指纹影像(如将手指按在作用区111表面上)并转换成电子信号，再通过该多个晶垫(die pad)110将电子信号传输至所电性连接的一印刷电路板50(如图2所示，其位于该芯片10的背面12的外方)供进行辨识功能或相关作业。由于该作用区111如指纹辨识感应作用区是对外感应，故该作用区111的表面须朝向该印刷电路板50(如图2所示)的相对侧(即芯片10的正面11)，否则会被该印刷电路板50遮住，因此该芯片10的正面11上的多个晶垫(die pad)110无法以覆晶(flip-chip)方式电性连接并安装在印刷电路板50上。
虽然，该芯片10的正面11上多个晶垫(die pad)110与印刷电路板50之间可采用其他接合方式来进行电性连接，如采用导线连接(wire bond)方式，但所使用的导线是从晶垫(die pad)110表面呈弧状拉引至(如越过该芯片的一侧边缘13)该芯片10的背面12处的印刷电路板50，因此导线的最高点相对会高出该芯片10的正面11或其上的晶垫(die pad)110一段距离，又该多根导线(wire)外围一般会再涂覆一绝缘外护层用以盖住并保护该多根导线(wire)，以使该多根导线(wire)或其外护层相对于该作用区(active area)111的感应面之间的落差加大，以图2为例说明，该落差就像是图2中第二表面22与该作用区111的感应面(如芯片10的正面11)之间的落差，但实际落差会比图2中所示的50μm大，造成作用区111的表面与周遭表面之间的落差及不平整，相对影响该作用区111(如指纹辨识感应作用区)的感应功能及使用效率；此外，涂覆在该多根导线(wire)外围的绝缘外护层亦相对向外扩大该芯片10封装的表面积，不利于轻薄短小的要求。另，如在芯片10的封装中在正面11及背面12之间安排电性导通用导通孔，此类导通孔的设计常见于芯片封装及相关现有技术中，但制造过程相对麻烦且复杂，不符合成本效益。
此外，该芯片10的正面11上的多个晶垫(die pad)110与印刷电路板(PCB)之间可采用双面式FPC(其在双面上皆设有连接垫)连接方式，虽可避免在芯片10的正面11及背面12之间安排导通孔的麻烦，但芯片10正面上的封装结构仍存在该作用区111的表面与周遭表面之间会产生较大落差及不平整现象的缺点，致使作用区111如辨识感应作用区无法接近待测物，相对影响该作用区111的感测能力及使用效率；此外，由于双面式FPC是在其双面各设有连接垫，且双面所设连接垫之间须另外增设导通电路，因此双面式FPC的厚度较大，相对影响封装完成的总厚度(如比图2中所示的400μm大)，亦相对影响封装完成的总宽度(如芯片向外扩增的宽度大于如图2中所示的120μm)，且还存在制造过程繁琐及成本增加的麻烦。
由上可知，对一正面上同时设有多个晶垫(die pad)及其他作用区(active area)的芯片如指纹辨识芯片而言，本领域的现有技术的结构及/或制程实难以符合实际使用时的需求，因此仍存在进一步改进空间。
发明内容
本发明的主要目的在于提供一种芯片正背面之间的电性连接结构及其制造方法，其利用一单面式软性电路板(FPC，Flexible Printed Circuit)，只在其一表面上设有多个对应于一芯片正面所设晶垫的第一连接垫及多个分别与各第一连接垫对应连接的第二连接垫，再使该单面式FPC上所设的各第一连接垫对应电性连接在该芯片正面所设的各晶垫上，再使该单面式FPC弯曲绕过该芯片一侧边缘以延伸至该芯片的背面，并再反折一次以定位在该芯片的背面上，使该单面式FPC上所设的各第二连接垫能电性连接并安装在一印刷电路板上，以使芯片正面上所设的各晶垫能通过该单面式FPC的电路连通而移动至芯片的背面供可电性连接并安装在该印刷电路板上，以使该芯片正面上所设的作用区能配合该印刷电路板而达到作用区的使用功能，并降低该单面式FPC的制作成本，且相对薄化该芯片正面上的封装以增进其正面上所设作用区的使用效率。
为了达到上述目的，本发明提供的芯片正背面之间的电性连接结构包含一芯片及一单面式软性电路板，该芯片的正面上设有多个晶垫(die pad)及至少一作用区(activearea)，如指纹辨识感应作用区(sensor active area)；该单面式软性电路板具有一第一表面及一第二表面，但只在该第一表面上设有多个对应于该芯片晶垫的第一连接垫及多个分别与各第一连接垫对应连接的第二连接垫，该多个第二连接垫用以与一相配合使用的印刷电路板上所预设的电路的各外露接点分别对应连接，以使该芯片能通过该单面式软性电路板所设的该多个第二连接垫而安装在该印刷电路板上并实现电性连接。
其中，该单面式软性电路板由该芯片的正面弯曲并绕过该芯片一侧边缘以延伸至该芯片的背面并黏着贴覆在该背面上，并再反折一次以定位在该芯片的背面上，使该第一表面上所设的各第二连接垫电性连接并安装在印刷电路板上，以使芯片正面上所设的各晶垫能通过该单面式软性电路板而移动至芯片的背面并面朝向外以供电性连接并安装在该印刷电路板上。
为了达到上述目的，本发明提供的芯片正背面之间的电性连接结构的制造方法包含下列步骤：
步骤1：提供一芯片，该芯片的正面上设有多个晶垫(die pad)及至少一作用区(active area)。
步骤2：提供一单面式软性电路板，该单面式软性电路板具有一第一表面及一第二表面，其中，在该第一表面的前段部分设有多个对应于该芯片晶垫的第一连接垫及多个分别与各第一连接垫对应连接的第二连接垫，该多个第二连接垫用以与一印刷电路板上所预设电路的各接点对应连接，以使该芯片能通过该多个第二连接垫而安装在该印刷电路板上以实现电性连接。
步骤3：将该单面式软性电路板的第一表面上所设的各第一连接垫对应电性连接在该芯片正面的各晶垫上。
步骤4：使该单面式软性电路板弯曲绕过该芯片一侧边缘以延伸至该芯片的背面，并反折一次以定位在该芯片的背面上，再使该单面式软性电路板上所设的各第二连接垫能电性连接并安装在一印刷电路板上，藉此使该单面式软性电路板上所设的各第二连接垫能面对向外，供可通过后续作业以电性连接并安装在一相配合印刷电路板上，使该芯片的正面上所设的作用区能配合该印刷电路板使用而达到作用区的使用功能。
在本发明一实施例中，其中该芯片的正面上所设的作用区(active area)为一指纹辨识感应作用区(sensor active area)，且该感应作用区的上面进一步设置一高透光度介质层，用以保护该感应作用区。
在本发明一实施例中，其中该感应作用区(sensor active area)上所设置的高透光度介质层的高度与该单面式FPC上各第一连接垫对应电性连接在该芯片正面的各晶垫上之后的高度齐平，即与该单面式FPC的顶面(第二表面)形成同一高度。
附图说明
图1为本发明中的芯片一实施例的上视示意图；
图2为本发明提供的芯片正背面之间的电性连接结构一实施例的剖视示意图；
图3A～图3E为本发明提供的芯片正背面之间电性连接结构的制造方法的流程示意图；
图4为图1中本发明中的芯片正面上所设感应作用区的上面设置一高透光度的介质层的剖视示意图；
图5为图4中该高透光度介质层的高度与该软性电路板的高度齐平的剖视示意图。
附图标记说明：10-芯片；11-正面；12-背面；13-侧边缘；110-晶垫；111-作用区；20-单面式软性电路板；21-第一表面；210-第一连接垫；211-第二连接垫；22-第二表面；30-化学镍金层(ENIG)；40-黏胶层；50-印刷电路板；60-高透光度介质层。
具体实施方式
为使本发明更加明确详实，兹列举较佳实施例并配合下列图示，将本发明的结构及其技术特征详述如后(在此说明，图1～5只是示意图而非实际的尺寸或比例)：
如图2所示，本发明提供的芯片正背面之间的电性连接结构包含一芯片10及一单面式软性电路板(FPC)20。该芯片10可为一指纹辨识芯片，该作用区(active area)可为一指纹辨识感应作用区(sensor active area)但不限制。该芯片10的正面11上设有多个晶垫(die pad)110及至少一作用区(sensor active area)111(如指纹辨识感应作用区)，如图1所示。在图1中，该芯片10的正面11上设有四个靠近该芯片10的一侧边缘13的晶垫(diepad)110并排列成一排，但不限制，因此在图2中只显示一晶垫(die pad)110。又以图1中的芯片10为例说明，该芯片10为一指纹辨识芯片，该作用区111为一指纹辨识感应作用区(sensor active area)，其占有该芯片10的正面11上较大面积，用以对外感应一指纹影像，如感应将手指按压在该作用区111的表面产生的指纹影像并转换成电子信号，再通过该些晶垫(die pad)110以将电子信号传输至所连接的印刷电路板50，以供进行辨识。
如图2所示，但图2所示的尺寸及比例并非用以限制本发明，该单面式软性电路板20可采用一长矩形软性电路板，并依使用需要而具有预定的电路设计，其具有一第一表面21及一第二表面22；该单面式软性电路板20的一部分，如图2所示的前段部分，是固结在该芯片10的正面11上，再由该芯片10的正面11弯曲绕过该芯片10一侧边缘以延伸至该芯片10的背面12，之后再反折一次以定位在该芯片10的背面12上；其中该单面式软性电路板20需要盖住该芯片10的背面12的全部，如图2所示但不限制，即该单面式软性电路板20亦可视设计需要而盖住该芯片10的背面12的一部分。
该单面式软性电路板20具有一第一表面21及一第二表面22，但只在该第一表面21上设有多个第一连接垫210及多个分别与各第一连接垫对应连接的第二连接垫211。该多个第一连接垫210用以分别对应于该芯片10的正面11上所设的多个晶垫(die pad)110。该多个第二连接垫211通过该单面式软性电路板20的单面电路而分别与一印刷电路板50上所预设电路的各接点对应连接，以使该芯片10能通过该多个第二连接垫211而安装在该印刷电路板50上，以实现电性连接。该多个第二连接垫211与该多个第一连接垫210之间的对应连接关系是建立在该单面式软性电路板20的电路设计上，对本发明而言是利用现有的电路板线路设计技术可达成，故在此不再赘述。
以图2或图3C-3D为例说明，该多个第一连接垫210与该多个第二连接垫211分开一段距离而设在该单面式软性电路板20的同一表面即第一表面21上，如图3C-3D所示，其分别位于靠近该长矩形单面式软性电路板20的长度向(前后向)两个相对端处而分开一段距离，如该多个第一连接垫210及该多个第二连接垫211分别位于该单面式软性电路板20的前段部分及后段部分，但不限制，如此可使该单面式软性电路板20的前段部分落在该芯片10的正面11上，并使该单面式软性电路板20能由该芯片10的正面11弯曲绕过该芯片10一侧边缘13以延伸至该芯片10的背面12，以使其第一表面21的中段部分能黏着贴覆在该背面12上，之后再反折一次，以使其第二表面22的后段部分能黏着贴覆于已贴覆在该背面12上的第二表面22的中段部分上，进而使该第一表面21的后段部分能定位在该芯片10的背面12上，藉此设在该第一表面21的后段部分上的多个第二连接垫211即能与一相配合使用的印刷电路板50上所预设的各外露接点对应连接，如图2中箭头A所示，以使该芯片10能通过该单面式软性电路板20所设的该多个第二连接垫211而安装在该印刷电路板50上并实现电性连接。至于该印刷电路板的设计或所采用的对应连接方法，在本发明中视为现有技术，故不另再说明。
此外，如图2所示，在该单面式软性电路板20的第一表面21上所设的多个第一连接垫210与该芯片10的正面11上所设的多个晶垫(die pad)110对应连接之前，各晶垫(diepad)110的表面上可先设一化学镍金层(ENIG，electroless nickel/immersion gold)30但不限制；该化学镍金层(ENIG)30用于防止各晶垫(die pad)110氧化，并可增进该第一连接垫210与晶垫(die pad)110之间的焊结连接效率。
此外，如图2、图3C-3D所示，在该单面式软性电路板20的第一表面21的中段部分适当位置处可预设一黏胶层40，如双面背胶，但不限制，以使该单面式软性电路板20由该芯片10的正面11弯曲绕过该芯片10一侧边缘13而延伸至该芯片10的背面12时，该单面式软性电路板20的第一表面21的中段部分即能通过该黏胶层40而黏着贴覆在该芯片10的侧边缘13及背面12上。
此外，如图2、图3C-3D所示，在该单面式软性电路板20的第二表面21的后段部分适当位置处可预设一黏胶层40，如双面背胶，但不限制，以使该单面式软性电路板20的第一表面21的中段部分在黏着贴覆在该芯片10的背面12上之后并再反折一次时，该第二表面22的后段部分即能通过该黏胶层40而黏着贴覆于已贴覆在该背面12上的第二表面22的中段部分上，进而使设在该第一表面21的后段部分的多个第二连接垫211能定位在该背面12上。
此外，本发明提供的芯片正背面之间的电性连接结构与现有的采用导线连接(wire bond)方式相比，本发明中的芯片10封装的表面积，在此以图2所示的宽度为例说明，该芯片10的宽度加上黏胶层40的宽度及单面式软性电路板20的宽度会有效地减少；甚至与采用双面式FPC(FPC的双面上皆设有电路层及连接垫)连接方式相比，因单面式软性电路板20的宽度本就较双面式FPC至少减少一面的电路层及连接垫，故本发明中的芯片10封装的表面积(宽度)也相对减少，如由该芯片的侧边缘13向外扩增的宽度等于或小于如图2中所示的120μm，有利于使本发明在本技术领域的应用中达到轻、薄、短小的要求。
本发明提供的芯片正背面之间的电性连接结构的制造方法包含下列步骤：
步骤1：提供一芯片10，如图3A所示，该芯片10的正面11上设有多个晶垫110及至少一作用区111；又各晶垫110可预设一化学镍金层(ENIG)30，如图3B所示。
步骤2：提供一单面式软性电路板20，如图3C所示，该单面式软性电路板20具有一第一表面21及一第二表面22，在该第一表面21上设有多个对应于该芯片10的晶垫110的第一连接垫210及多个分别与各第一连接垫210对应连接的第二连接垫211，该多个第一连接垫210分别对应于该多个晶垫110，该多个第二连接垫211用以与一配合使用的印刷电路板(50)上所预设电路的各接点对应连接，以使该芯片10能通过该多个第二连接垫211而安装在该印刷电路板(50)上以实现电性连接；其中，在该单面式软性电路板20的第一表面21及第二表面22上的适当位置处，如在该单面式软性电路板20的第一表面21的中段部分及第二表面21的后段部分适当位置处，可预设一黏胶层40，如双面背胶，如图3C、3D所示，以利后续的黏着贴覆作业。
步骤3：将该单面式软性电路板20的第一表面21上所设各第一连接垫210对应电性连接在该芯片10的正面11上的各晶垫110或其化学镍金层(ENIG)30上，如图3C、3D所示。
步骤4：如图2、图3D-3E所示，使该单面式软性电路板20弯曲并绕过该芯片10一侧边缘13以延伸至该芯片10的背面12上，并使该单面式软性电路板20的第一表面21的中段部分黏着贴覆(如利用该黏胶层40)在该背面12上，之后再反折一次，使该第二表面22的后段部分能黏着贴覆(如利用该黏胶层40)于已贴覆在该背面12上的第二表面22的中段部分上，进而使该第一表面21的后段部分能定位在该芯片10的背面12上；藉此，使该单面式软性电路板20的第一表面21上所设的各第二连接垫211能面朝向外(如图2中箭头A所示)，供可通过后续作业以电性连接并安装在一相配合印刷电路板50上，以使该芯片10的正面11上所设的作用区111能配合该印刷电路板50使用而达到该芯片10的使用功能，如指纹辨识芯片的指纹辨识功能。
此外，如图4所示，该作用区111的表面上进一步设置一高透光度介质层60，用以保护该作用区111且不影响其使用功能；如图4所示，该高透光度介质层60设置在该芯片10的正面11上，用以全面遮护该作用区111但露出各晶垫(die pad)110及/或各晶垫(die pad)110上所设的化学镍金层(ENIG)30。
此外，在图4中该感应作用区111上所设置的高透光度介质层60的高度进一步与该单面式软性电路板20落在该芯片10的正面11上的高度(即图4、5中该单面式软性电路板20的第二表面22的表面)齐平，如图5所示，以使该芯片10的正面11形成同一平面，以符合该芯片10如指纹辨识芯片在实际应用上的组装需要。
以上所述仅为本发明的优选实施例，对本发明而言仅是说明性的，而非限制性的；本领域普通技术人员理解，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效变更，但都将落入本发明的保护范围内。

Claims (8)

1.一种芯片正背面之间的电性连接结构，其特征在于，包含：
一芯片，其正面上设有多个晶垫及至少一作用区；及
一单面式软性电路板，其具有一第一表面及一第二表面，该第一表面上设有多个第一连接垫和多个第二连接垫，多个第一连接垫供分别对应于该芯片正面所设的各晶垫，多个第二连接垫供分别与各第一连接垫对应连接，其中该多个第二连接垫用以与一相配合使用的印刷电路板上所预设的电路的各外露接点分别对应连接，以使该芯片能通过该单面式软性电路板所设的该多个第二连接垫而安装在该印刷电路板上并实现电性连接；
其中，该单面式软性电路板由该芯片的正面弯曲并绕过该芯片一侧边缘以延伸至该芯片的背面并黏着贴覆在该背面上，并再反折一次以定位在该芯片的背面上，使该第一表面上所设的各第二连接垫电性连接并安装在印刷电路板上，以使芯片正面上所设的各晶垫能通过该单面式软性电路板而移动至芯片的背面并面朝向外以供电性连接并安装在该印刷电路板上。
2.根据权利要求1所述的芯片正背面之间的电性连接结构，其特征在于，该芯片为一指纹辨识芯片且其正面上设有一指纹辨识感应作用区。
3.根据权利要求1所述的芯片正背面之间的电性连接结构，其特征在于，该多个第一连接垫与该多个第二连接垫分开一段距离，且该多个第一连接垫设在该单面式软性电路板的第一表面上，其中该多个第一连接垫位于该单面式软性电路板的前段部分，该多个第二连接垫位于该单面式软性电路板的后段部分。
4.根据权利要求1所述的芯片正背面之间的电性连接结构，其特征在于，在该单面式软性电路板的第一表面的中段部分及第二表面的后段部分预设有一黏胶层，以使该单面式软性电路板弯曲并绕过该芯片一侧边缘以延伸至该芯片的背面上时，该第一表面的中段部分能通过该黏胶层以黏着贴覆在该芯片的侧边缘及背面上，之后在反折一次时，该第二表面的后段部分能通过该黏胶层以黏着贴覆于已贴覆在该背面上的第二表面的中段部分上，进而使该第一表面的后段部分定位在该芯片的背面上。
5.根据权利要求1所述的芯片正背面之间的电性连接结构，其特征在于，该芯片正面所设的作用区的上表面进一步设置一高透光度介质层。
6.根据权利要求5所述的芯片正背面之间的电性连接结构，其特征在于，该高透光度介质层设置在该芯片的正面上并完全遮护该作用区但露出各晶垫。
7.根据权利要求5所述的芯片正背面之间的电性连接结构，其特征在于，该作用区上所设置的高透光度介质层的高度进一步与该单面式软性电路板落在该芯片的正面上的高度齐平，以使该芯片的正面形成一平面。
8.一种芯片正背面之间的电性连接结构的制造方法，其特征在于，包含下列步骤：
步骤1：提供一芯片，该芯片的正面上设有多个晶垫及至少一作用区；
步骤2：提供一单面式软性电路板，该单面式软性电路板具有一第一表面及一第二表面，其中在该第一表面上的前段部分设有多个第一连接垫，多个第一连接垫供分别对应于该芯片的正面上所设的各晶垫，其中在该第一表面上的后段部分设有多个第二连接垫，多个第二连接垫供分别与各第一连接垫对应连接，其中该多个第二连接垫用以与一配合使用的印刷电路板上所预设电路的各外露接点对应连接；
步骤3：使该单面式软性电路板的第一表面上所设的各第一连接垫与该芯片的正面上所设的各晶垫对应电性连接；
步骤4：使该单面式软性电路板弯曲并绕过该芯片一侧边缘以延伸至该芯片的背面上，以使该第一表面的中段部分黏着贴覆在该背面上，之后反折一次，以使该第二表面的后段部分黏着贴覆于已贴覆在该背面上的第二表面的中段部分上，进而使该第一表面的后段部分所设的各第二连接垫向外面对该印刷电路板。
CN201510698180.XA 2015-10-23 2015-10-23 芯片正背面之间的电性连接结构及其制造方法 Active CN106611752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510698180.XA CN106611752B (zh) 2015-10-23 2015-10-23 芯片正背面之间的电性连接结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510698180.XA CN106611752B (zh) 2015-10-23 2015-10-23 芯片正背面之间的电性连接结构及其制造方法

Publications (2)

Publication Number Publication Date
CN106611752A CN106611752A (zh) 2017-05-03
CN106611752B true CN106611752B (zh) 2019-06-18

Family

ID=58612996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510698180.XA Active CN106611752B (zh) 2015-10-23 2015-10-23 芯片正背面之间的电性连接结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106611752B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
CN112013886B (zh) * 2020-08-28 2023-03-03 中国电子科技集团公司第十一研究所 红外探测器拼接模块及红外探测器集成组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806936B2 (en) * 2001-03-26 2004-10-19 Sharp Kabushiki Kaisha Display module including a display panel connected to a flexible wire board with an insulating protective layer extended inside the display panel
CN102480832A (zh) * 2010-11-30 2012-05-30 比亚迪股份有限公司 一种柔性印刷线路板
CN103972201A (zh) * 2013-01-30 2014-08-06 奇景光电股份有限公司 封装结构与显示模组
CN205177820U (zh) * 2015-10-23 2016-04-20 茂邦电子有限公司 芯片正背面之间的电性连接结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926430B1 (ko) * 2011-04-18 2018-12-10 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806936B2 (en) * 2001-03-26 2004-10-19 Sharp Kabushiki Kaisha Display module including a display panel connected to a flexible wire board with an insulating protective layer extended inside the display panel
CN102480832A (zh) * 2010-11-30 2012-05-30 比亚迪股份有限公司 一种柔性印刷线路板
CN103972201A (zh) * 2013-01-30 2014-08-06 奇景光电股份有限公司 封装结构与显示模组
CN205177820U (zh) * 2015-10-23 2016-04-20 茂邦电子有限公司 芯片正背面之间的电性连接结构

Also Published As

Publication number Publication date
CN106611752A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US7768123B2 (en) Stacked dual-die packages, methods of making, and systems incorporating said packages
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US10121043B2 (en) Printed circuit board assembly with image sensor mounted thereon
CN107170769B (zh) 一种影像传感芯片的封装结构及其封装方法
US20070063347A1 (en) Packages, anisotropic conductive films, and conductive particles utilized therein
CN104600040B (zh) 包括设置有集成电路芯片的堆叠的电子器件的电子系统
CN100356537C (zh) 半导体装置的制造方法
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN204067348U (zh) 晶片的正、背面间电性连接结构
TWI625829B (zh) 晶片之正、背面間電性連接結構及其製造方法
CN106611752B (zh) 芯片正背面之间的电性连接结构及其制造方法
TWI229394B (en) Ball grid array semiconductor package with resin coated metal core
CN205177820U (zh) 芯片正背面之间的电性连接结构
TW200532750A (en) Circuit device and method for making same
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
TWI449271B (zh) 具有連接介面的電子裝置、其電路基板以及其製造方法
US20110254152A1 (en) Chip structure, chip bonding structure using the same, and manufacturing method thereof
CN207589011U (zh) 一种摄像模组的立体线路板
CN105374792B (zh) 晶片的正、背面间电性连接结构及其制造方法
JP2010114401A (ja) リードフレームの内部接続構造、及び、その接続方法
WO2017066896A1 (zh) 芯片正背面之间的电性连接结构及其制造方法
CN105990329A (zh) 半导体装置及其制造方法
CN109819585A (zh) 电路板及其制作方法
CN105684000B (zh) Ic模块以及ic卡、ic模块基板
CN111448539A (zh) 触控显示屏及其制作方法以及显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant