TWI705748B - 雙面銅之軟性電路板及其佈線結構 - Google Patents

雙面銅之軟性電路板及其佈線結構 Download PDF

Info

Publication number
TWI705748B
TWI705748B TW108142280A TW108142280A TWI705748B TW I705748 B TWI705748 B TW I705748B TW 108142280 A TW108142280 A TW 108142280A TW 108142280 A TW108142280 A TW 108142280A TW I705748 B TWI705748 B TW I705748B
Authority
TW
Taiwan
Prior art keywords
wire bonding
leads
area
inner wire
support
Prior art date
Application number
TW108142280A
Other languages
English (en)
Other versions
TW202121946A (zh
Inventor
李俊德
彭智明
黃惠愈
林吟貞
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW108142280A priority Critical patent/TWI705748B/zh
Priority to CN202010006967.6A priority patent/CN112825600A/zh
Priority to KR1020200013019A priority patent/KR20210063186A/ko
Priority to JP2020017833A priority patent/JP2021082800A/ja
Priority to US16/833,826 priority patent/US11177206B2/en
Application granted granted Critical
Publication of TWI705748B publication Critical patent/TWI705748B/zh
Publication of TW202121946A publication Critical patent/TW202121946A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Abstract

一種雙面銅之軟性電路板的佈線結構包含一軟性基板、一第一線路層及一第二線路層，該軟性基板具有一第一表面及一第二表面，該第一表面具有一內引線接合區，其中該內引線接合區投射至該第二表面為一內引線接合支撐區，該第一線路層位於該第一表面上，該第一線路層具有複數個第一引線，各該第一引線具有一內引線接合段，該內引線接合段位於該內引線接合區中，該第二線路層位於該第二表面上，該第二線路層具有複數個第二引線，各該第二引線具有一內引線支撐段，該些內引線支撐段位於該內引線接合支撐區中，其中各該內引線支撐段具有一寬度，且任意兩個該內引線支撐段的該寬度之間具有一寬度差異值，該差異值小於8μm。

Description

雙面銅之軟性電路板及其佈線結構
本發明是關於一種雙面銅之軟性電路板，特別是關於一種雙面銅之軟性電路板之佈線結構。
請參閱第1圖，為一雙面銅之軟性電路板200的局部示意圖，其中實線的部分為該雙面銅之軟性電路板200上表面的結構，虛線的部分為該雙面銅之軟性電路板200下表面的結構。該軟性電路板200具有一軟性基板210、一第一引線220及一第二引線230，該第一引線220位於該軟性基板210之上表面，該第二引線230位於該軟性基板210之下表面。其中，該軟性基板210之上表面具有一晶片設置區211及複數個凸塊設置區212，該些凸塊設置區212位於該晶片設置區211中，且該晶片設置區211用以供一覆晶裝置(圖未繪出)之一晶片設置，而該晶片上的複數個凸塊則分別設置於各該凸塊設置區212中並與各該第一引線220之一內引線接合段221電性連接。該晶片設置區211投射至該軟性基板210之該下表面為一內引線接合支撐區，該第二引線230之一內引線接合支撐段231位於該內引線接合支撐區中，其中，該覆晶裝置連接至該軟性電路板200上時，是將該晶片之各該凸塊對位於該軟性基板210之各該凸塊設置區212，再以一熱壓頭抵壓 該晶片之背面，使該晶片之該些凸塊能夠與各該內引線接合段221共晶連接。
由於該些第二引線230之該內引線接合支撐段231位於晶片設置區211下方，因此，在熱壓頭抵壓該晶片時，該第二引線230之該些內引線接合支撐段231會在該軟性基板210及該些內引線接合段221的下方提供支撐。請再參閱第1圖，位於該內引線接合支撐區中之該些內引線接合支撐段231會因為其功能不同而有著不同的寬度，例如訊號傳遞、功率電壓傳遞或是冗餘電路之線路寬度皆不同，而雖然不同寬度之該內引線接合支撐段231會設計成相同高度，使得熱壓頭抵壓該晶片時能夠具有良好的平坦度。但由於該些線路在實際製程中，寬度越寬之該線路的高度會相較寬度較窄之該線路的高度有著較大的公差值，使得寬度較寬之該內引線接合支撐段231在實際製成後的高度可能會較高，導致該些內引線接合支撐段231的平坦度不佳，造成熱壓頭抵壓該晶片時各個凸塊的壓深度不一致而有著接合不良的風險。
本發明的主要目的在於提供一種雙面銅之軟性電路板及其佈線結構，其中，位於內引線接合區下方之內引線接合支撐區中的內引線支撐段的寬度差異值較小，使內引線接合區在覆晶製程中具有較佳的平坦度。
本發明之一種雙面銅之軟性電路板的佈線結構包含一軟性基板、一第一線路層及一第二線路層，該軟性基板具有一第一表面及一第二表面，該第一表面具有一內引線接合區，其中該內引線接合區投射至該第二表面為一內引線接合支撐區，該第一線路層位於該第一表面上，該第一線路層具有複數個第一引線，各該第一引線具有一內引線接合段，該內引線接合段位於該內引線接合區 中，該第二線路層位於該第二表面上，該第二線路層具有複數個第二引線，各該第二引線具有一內引線支撐段，該些內引線支撐段位於該內引線接合支撐區中，其中各該內引線支撐段具有一寬度，且任意兩個該內引線支撐段的該寬度之間具有一寬度差異值，該差異值小於8μm。
本發明藉由限制位於該內引線接合支撐區中之該些內引線支撐段之間的該寬度差異值，使得該些內引線支撐段的高度相近，而能在內引線接合製程中提供良好的平坦度，以避免熱壓頭之壓深不一致的情形發生。
請參閱第2圖，其為本發明之一雙面銅之軟性電路板100的剖視圖，該雙面銅之軟性電路板100包含一軟性基板110、一第一線路層120、一第二線路層130、一覆晶裝置140及一電路裝置150。該軟性基板110具有一第一表面111及一第二表面112，該第一表面111以該覆晶裝置140及該電路裝置150定義有一內引線接合區111a及一外引線接合區111b，該內引線接合區111a投射至該第二表面112為一內引線接合支撐區112a，該外引線接合區111b投射至該第二表面112為一外引線接合支撐區112b。該軟性基板110可為聚醯亞胺(polyimide)或其他具有 良好電絕緣性、穩定性、耐化學腐蝕性及機械性之聚合物，本發明不在此限。
該第一線路層120位於該軟性基板110之該第一表面111上，該第一線路層120可為電鍍或壓合於該第一表面111上的銅層經圖案化蝕刻而成，在本實施例中，該第一線路層120具有複數個第一引線121及複數個第四引線122，其中，各該第一引線121及各該第四引線122可為參與訊號傳輸之同一線路或不同線路，或者，各該第一引線121及各該第四引線122亦可為不參與訊號傳輸之冗餘線路(Dummy lead)。各該第一引線121具有一內引線接合段121a，該內引線接合段121a位於該第一表面111之該內引線接合區111a中，各該第四引線122具有一外引線接合段122a，該外引線接合段122a位於該外引線接合區111b中。其中，當該覆晶裝置140設置於該內引線接合區111a時，該覆晶裝置140與該內引線接合段121a電性連接，當該電路裝置150設置於該外引線接合區111b時，該電路裝置150與該外引線接合段122a電性連接。
該第二線路層130位於該軟性基板110之該第二表面112上，該第二線路層130可為電鍍或壓合於該第二表面112上的銅層經圖案化蝕刻而成，在本實施例中，該第二線路層130具有複數個第二引線131及複數個第三引線132，其中，各該第二引線131及各該第三引線132可為參與訊號傳輸之同一線路或不同線路，或者，各該第二引線131及各該第三引線132亦可為不參與訊號傳輸之冗餘線路，且該些第二引線131及該些第三引線132可經由該軟性基板110之通孔(Via，圖未繪出)電性連接位於該第一表面111上之該第一引線121及該第四引線122。各該第二引線131具有一內引線支撐段131a，該些內引線支撐段131a位於該第二表面112之該內引線接合支撐區112a中，各該第三引線132具有一外引線支撐段132a，該些外引線支撐段132a位於該外引線接合支撐區112b中。
請參閱第2圖，該覆晶裝置140具有一晶片141及複數個凸塊142，而該電路裝置150可為印刷電路板或玻璃基板，該覆晶裝置140之各該凸塊142電性連接各該第一引線121之該內引線接合段121a，該晶片141電性連接該些凸塊142，使該晶片141可經由該些凸塊142、該些第一引線121及該些第四引線122輸出訊號至該電路裝置150或由該電路裝置150接收訊號。其中，該覆晶裝置140之各該凸塊142與各該第一引線121之該內引線接合段121a之間是透過內引線接合製程(Inner Lead Bonding, ILB)之熱壓合共晶連接，該電路裝置150則是透過外引線接合製程(Outer Lead Bonding, OLB)以一異方性導電膜(Anisotropic Conductive Film, ACF)(圖未繪出)與各該第四引線122之該外引線接合段122a連接。
請參閱第3圖，為該雙面銅之軟性電路板100的局部示意圖，圖中橫線上方的區域為該第一表面111之該內引線接合區111a，位於該內引線接合區111a內之該第一引線121的部分即為該內引線接合段121a。在本實施例中，該內引線接合區111a具有複數個凸塊設置位置111c，部分之該內引線接合段121a位於該凸塊設置位置111c，由於各該凸塊設置位置111c為該晶片141之各該凸塊142的對位位置，因此，當各該凸塊142設置於各該凸塊設置位置111c時，各該凸塊142會與各該內引線接合段121a連接。
請參閱第2及3圖，該內引線接合區111a之各該凸塊設置位置111c投射至該第二表面112為一凸塊支撐區112c，部分之該內引線支撐段131a位於該凸塊支撐區112c中，且位於該凸塊支撐區112c之該內引線支撐段131a的部分之一面積為該凸塊支撐區112c之一面積的40%~60%，以在內引線接合製程中提供足夠之支撐。較佳的，請參閱第3圖，各該內引線支撐段131a具有一寬度，且任意兩個該內引線支撐段131a的該寬度之間具有一寬度差異值，且該差異值小於8 μm，該寬度差異值可讓該些內引線支撐段131a之一高度的公差值相近，使得任意兩個該內引線支撐段131a之該高度之間的一高度差異值小於2μm，而可在該覆晶裝置140進行內引腳接合製程中提供良好平坦度之支撐。
同理，請參閱第2圖，位於該外引線接合支撐區112b之各該外引線支撐段132a具有一寬度，且任意兩個該外引線支撐段132a的該寬度之間具有一寬度差異值小於60μm，同樣地可讓該些外引線支撐段132a之一高度的公差值相近，使得任意兩個該外引線支撐段132a之該高度之間的一高度差異值小於6 μm，而可在該電路裝置150進行外引腳接合製程中提供良好平坦度之支撐。
本發明藉由限制位於該內引線接合支撐區112a中之該些內引線支撐段131a之間的該寬度差異值，使得該些內引線支撐段131a的該高度相近，而能在內引線接合製程中提供良好的平坦度，以避免熱壓頭之壓深不一致的情形發生。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:雙面銅之軟性電路板 110:軟性基板 111:第一表面 111a:內引線接合區 111b:外引線接合區 111c:凸塊設置位置 112:第二表面 112a:內引線接合支撐區 112b:外引線接合支撐區 112c:凸塊支撐區 120:第一線路層 121:第一引線 121a:內引線接合段 122:第四引線 122a:外引線接合段 130:第二線路層 131:第二引線 131a:內引線支撐段 132:第三引線 132a:外引線支撐段 140:覆晶裝置 141:晶片 142:凸塊 150:電路裝置 200:雙面銅之軟性電路板 210:軟性基板 211:晶片設置區 212:凸塊設置區 220:第一引線 221:內引線接合段 230:第二引線 231:內引線接合支撐段
第1圖：一種習知雙面銅之軟性電路板的局部示意圖。
第2圖：依據本發明之一實施例，一雙面銅之軟性電路板的剖視圖。
第3圖：依據本發明之一實施例，該雙面銅之軟性電路板的局部示意圖。
100:雙面銅之軟性電路板
111a:內引線接合區
111c:凸塊設置位置
112a:內引線接合支撐區
121:第一引線
121a:內引線接合段
131:第二引線
131a:內引線支撐段

Claims (10)

  1. 一種雙面銅之軟性電路板的佈線結構，其包含： 一軟性基板，具有一第一表面及一第二表面，該第一表面具有一內引線接合區，其中該內引線接合區投射至該第二表面為一內引線接合支撐區； 一第一線路層，位於該第一表面上，該第一線路層具有複數個第一引線，各該第一引線具有一內引線接合段，該內引線接合段位於該內引線接合區中；以及 一第二線路層，位於該第二表面上，該第二線路層具有複數個第二引線，各該第二引線具有一內引線支撐段，該些內引線支撐段位於該內引線接合支撐區中，其中各該內引線支撐段具有一寬度，且任意兩個該內引線支撐段的該寬度之間具有一寬度差異值，該差異值小於8μm。
  2. 如申請專利範圍第1項所述之雙面銅之軟性電路板的佈線結構，其中各該第二引線之該內引線支撐段具有一高度，且任意兩個該內引線支撐段之該高度之間具有一高度差異值，該高度差異值小於2μm。
  3. 如申請專利範圍第1項所述之雙面銅之軟性電路板的佈線結構，其中該內引線接合區具有複數個凸塊設置位置，部分之該內引線接合段位於該凸塊設置位置，各該凸塊設置位置投射至該第二表面為一凸塊支撐區，部分之該內引線支撐段位於該凸塊支撐區中，且位於該凸塊支撐區之該內引線支撐段的部分之一面積為該凸塊支撐區之一面積的40%~60%。
  4. 如申請專利範圍第1項所述之雙面銅之軟性電路板的佈線結構，其中該第一表面具有一外引線接合區，該外引線接合區投射至該第二表面為一外引線接合支撐區，該第二線路層具有複數個第三引線，各該第三引線具有一外引線支撐段，該些外引線支撐段位於該外引線接合支撐區中，各該外引線支撐段具有一寬度，且任意兩個該外引線支撐段的該寬度之間具有一寬度差異值，該差異值小於60μm。
  5. 如申請專利範圍第4項所述之雙面銅之軟性電路板的佈線結構，其中各該第三引線及各該第二引線為同一線路。
  6. 如申請專利範圍第4項所述之雙面銅之軟性電路板的佈線結構，其中各該第三引線之該外引線支撐段具有一高度，且任意兩個該外引線支撐段之該高度之間具有一高度差異值，該高度差異值小於6μm。
  7. 如申請專利範圍第4項所述之雙面銅之軟性電路板的佈線結構，該第一線路層具有複數個第四引線，各該第四引線具有一外引線接合段，該外引線接合段位於該外引線接合區中。
  8. 如申請專利範圍第7項所述之雙面銅之軟性電路板的佈線結構，其中各該第四引線及各該第一引線為同一線路。
  9. 如申請專利範圍第1項所述之雙面銅之軟性電路板的佈線結構，其中該些第二引線為一冗餘線路(Dummy lead)。
  10. 一種雙面銅之軟性電路板，其包含： 一軟性基板，具有一第一表面及一第二表面，該第一表面具有一內引線接合區，其中該內引線接合區投射至該第二表面為一內引線接合支撐區； 一第一線路層，位於該第一表面上，該第一線路層具有複數個第一引線，各該第一引線具有一內引線接合段，該內引線接合段位於該內引線接合區中； 一第二線路層，位於該第二表面上，該第二線路層具有複數個第二引線，各該第二引線具有一內引線支撐段，該些內引線支撐段位於該內引線接合支撐區中，其中各該內引線支撐段具有一寬度，且任意兩個該內引線支撐段的該寬度之間具有一寬度差異值，該差異值小於8μm；以及 一覆晶裝置，具有一晶片及複數個凸塊，各該凸塊電性連接各該第一引線之該內引線接合段，該晶片電性連接該些凸塊。
TW108142280A 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構 TWI705748B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW108142280A TWI705748B (zh) 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構
CN202010006967.6A CN112825600A (zh) 2019-11-21 2020-01-03 双面铜的软性电路板及其布线结构
KR1020200013019A KR20210063186A (ko) 2019-11-21 2020-02-04 양면 구리 연성회로기판의 레이아웃 구조
JP2020017833A JP2021082800A (ja) 2019-11-21 2020-02-05 両面銅フレキシブル回路基板及びその配線ユニット
US16/833,826 US11177206B2 (en) 2019-11-21 2020-03-30 Double-sided flexible circuit board and layout structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108142280A TWI705748B (zh) 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構

Publications (2)

Publication Number Publication Date
TWI705748B true TWI705748B (zh) 2020-09-21
TW202121946A TW202121946A (zh) 2021-06-01

Family

ID=74091560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142280A TWI705748B (zh) 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構

Country Status (5)

Country Link
US (1) US11177206B2 (zh)
JP (1) JP2021082800A (zh)
KR (1) KR20210063186A (zh)
CN (1) CN112825600A (zh)
TW (1) TWI705748B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056314A (ja) * 2020-09-29 2022-04-08 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板の配線構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200638823A (en) * 2005-03-07 2006-11-01 3M Innovative Properties Co Method for connecting flexible printed circuit board to another circuit board
US20130277095A1 (en) * 2010-10-15 2013-10-24 Advanced Flexible Circuits Co., Ltd. Double-side-conducting flexible-circuit flat cable with cluster section
TW201513748A (zh) * 2013-06-14 2015-04-01 Interface Optoelectronic Shenzhen Co Ltd 軟性電路板及其製造方法
TW201940027A (zh) * 2018-03-12 2019-10-01 頎邦科技股份有限公司 軟性電路基板之佈線結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819811B2 (ja) * 1990-09-25 1998-11-05 ミノルタ株式会社 フレキシブル基板
JP2002063958A (ja) * 2000-08-17 2002-02-28 Seiko Epson Corp 電気光学装置および電子機器
JP4418895B2 (ja) 2004-07-28 2010-02-24 株式会社シノテスト 非特異的反応抑制剤、非特異的反応の抑制方法、免疫学的測定方法及び免疫学的測定試薬
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
CN106611752B (zh) * 2015-10-23 2019-06-18 茂邦电子有限公司 芯片正背面之间的电性连接结构及其制造方法
CN115066085B (zh) * 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
TWI703185B (zh) * 2018-05-15 2020-09-01 大陸商碁鼎科技秦皇島有限公司 樹脂組合物、可剝離膠層、ic載板及ic封裝製程
US10595419B1 (en) * 2018-10-24 2020-03-17 International Business Machines Corporation 3-D flex circuit forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200638823A (en) * 2005-03-07 2006-11-01 3M Innovative Properties Co Method for connecting flexible printed circuit board to another circuit board
US20130277095A1 (en) * 2010-10-15 2013-10-24 Advanced Flexible Circuits Co., Ltd. Double-side-conducting flexible-circuit flat cable with cluster section
TW201513748A (zh) * 2013-06-14 2015-04-01 Interface Optoelectronic Shenzhen Co Ltd 軟性電路板及其製造方法
TW201940027A (zh) * 2018-03-12 2019-10-01 頎邦科技股份有限公司 軟性電路基板之佈線結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056314A (ja) * 2020-09-29 2022-04-08 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板の配線構造
US11812554B2 (en) 2020-09-29 2023-11-07 Chipbond Technology Corporation Layout structure of a flexible circuit board

Also Published As

Publication number Publication date
KR20210063186A (ko) 2021-06-01
JP2021082800A (ja) 2021-05-27
US11177206B2 (en) 2021-11-16
CN112825600A (zh) 2021-05-21
TW202121946A (zh) 2021-06-01
US20210159159A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US20120032337A1 (en) Flip Chip Substrate Package Assembly and Process for Making Same
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20060105595A (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
TWI786337B (zh) 覆晶薄膜及其製造方法
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
US10128198B2 (en) Double side via last method for double embedded patterned substrate
TWI705748B (zh) 雙面銅之軟性電路板及其佈線結構
JP4398683B2 (ja) 多層配線基板の製造方法
JPH05283467A (ja) 半導体集積回路装置
JP2000068328A (ja) フリップチップ実装用配線基板
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
TWI766283B (zh) 半導體元件
JP2009004813A (ja) 半導体搭載用配線基板
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
JP2011249564A (ja) 半導体装置の製造方法及び実装構造
JP4488073B2 (ja) 電気接続装置
TWI767817B (zh) 雙面銅之軟性電路板
TWI784661B (zh) 軟性電路板之佈線結構
US20180254257A1 (en) Package structure and method of manufacturing package structure
TWI748668B (zh) 軟性電路板之佈線結構
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
JP4280907B2 (ja) 半導体装置及びその製造方法