CN115066085B - 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 - Google Patents

柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 Download PDF

Info

Publication number
CN115066085B
CN115066085B CN202210680830.8A CN202210680830A CN115066085B CN 115066085 B CN115066085 B CN 115066085B CN 202210680830 A CN202210680830 A CN 202210680830A CN 115066085 B CN115066085 B CN 115066085B
Authority
CN
China
Prior art keywords
layer
protective layer
plating layer
circuit board
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210680830.8A
Other languages
English (en)
Other versions
CN115066085A (zh
Inventor
林埈永
金雄植
尹亨珪
金敏焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160093748A external-priority patent/KR102489612B1/ko
Priority claimed from KR1020160102902A external-priority patent/KR102621168B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN202210680830.8A priority Critical patent/CN115066085B/zh
Publication of CN115066085A publication Critical patent/CN115066085A/zh
Application granted granted Critical
Publication of CN115066085B publication Critical patent/CN115066085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Abstract

根据示例性实施例的柔性电路板包括：基板，包括弯曲区域和非弯曲区域；布线图案层，设置在所述基板上的弯曲区域和非弯曲区域上；镀层，设置在所述布线图案层上并在与所述弯曲区域对应的区域中包括开放部；以及保护层，与在所述开放部处暴露的布线图案层的一个表面以及所述镀层的侧面直接接触，其中所述保护层设置为具有比所述镀层的厚度大的厚度。根据示例性实施例的电子设备包括：柔性电路板，在基板的一个表面或两个表面上具有布线图案层；显示面板，连接至所述柔性电路板的一端；以及印刷电路板，连接至所述柔性电路板的与所述一端相对的另一端。

Description

柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子 设备
本案是分案申请，其母案的申请日为2017年7月24日、发明名称为“柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备”、申请号为201710606525.3。
技术领域
实施例涉及一种柔性电路板、覆晶薄膜(COF)模块以及包括柔性电路板的电子设备，更具体地说，涉及用于各种电子设备中的COF的柔性印刷电路板。
背景技术
近来，各种电子产品薄型化、小型化和轻量化。因此，以各种方式对在电子设备的窄区域中高密度地安装半导体芯片进行研究。
其中，由于覆晶薄膜(COF)方法使用柔性基板，因此可以将COF方法应用于平板显示器和柔性显示器两者。也就是说，由于COF方法可以应用于各种可穿戴的电子设备，因此COF方法正在引起关注。此外，由于COF方法可以实现细间距，因此随着像素数量的增加，COF方法可以用于实现高分辨率显示。
覆晶薄膜(COF)是半导体芯片以薄膜形式安装在柔性电路板上的方法。例如，半导体芯片可以是集成电路(IC)芯片或大规模集成电路(LSI)芯片。
然而，在COF柔性电路板中，存在的问题是，在形成于柔性基板上的电路图案重复弯曲或以弯曲状态粘结的过程中可能产生裂纹，并且COF柔性电路板可能由于弯曲期间产生的张力而损坏。
发明内容
实施例提供了一种柔性电路板、覆晶薄膜(COF)模块和包括该柔性电路板的电子设备。
根据实施例的柔性电路板包括：基板，具有弯曲区域和非弯曲区域；布线图案层，设置在所述基板上的弯曲区域和非弯曲区域上；镀层，设置在所述布线图案层上并在与所述弯曲区域对应的区域中具有开放部；以及保护层，与在所述开放部暴露的所述布线图案层的一个表面以及所述镀层的侧面直接接触，其中所述保护层被设置为具有比所述镀层的厚度大的厚度。
根据实施例的柔性电路板包括：基板，具有弯曲区域和非弯曲区域；第一布线图案层，设置在所述基板的一个表面上的弯曲区域和非弯曲区域上；第一镀层，设置在所述第一布线图案层上并在与所述弯曲区域对应的区域中具有开放部；第二镀层，设置在所述第一镀层上；第一保护层，与在所述开放部处暴露的第一布线图案层的一个表面、所述第一镀层的侧面以及所述第二镀层的侧面直接接触；第二布线图案层，设置在所述基板的与所述一个表面相对的另一表面的弯曲区域和非弯曲区域上；第三镀层，设置在所述第二布线图案层上；第四镀层，设置在所述第三镀层上；以及第二保护层，设置在所述基板的与所述另一表面上的弯曲区域对应的区域上，其中，所述第一保护层被设置为高于所述第二镀层的上表面。
根据实施例的电子设备包括：柔性电路板，在基板的一个表面或两个表面上具有布线图案层；显示面板，连接至所述柔性电路板的一端；以及印刷电路板，连接至所述柔性电路板的与所述一端相对的另一端。
以下附图和说明书阐述了一个或多个实施例的细节。从说明书和附图以及权利要求书中可以清楚地理解其他特征。
附图说明
图1至图4是根据第一实施例的柔性电路板的各种剖视图。
图5至图8是根据第一实施例的双面柔性印刷电路板的各种剖视图。
图9至图12是根据第一实施例的双面柔性印刷电路板的制造过程的剖视图。
图13至图20是根据第二实施例的柔性电路板的各种剖视图。
图21至图26是根据第二实施例的双面柔性印刷电路板的各种剖视图。
图27是根据图13的柔性电路板的制造过程的剖视图。
图28至图31是根据图22的双面柔性印刷电路板的制造过程的剖视图。
图32至图34是安装在电子设备上的根据图13的柔性电路板的剖视图。
图35是示出具有根据第一和第二实施例的柔性电路板的COF模块的连接的剖视图。
图36和图37是具有根据实施例的双面柔性印刷电路板的芯片封装的剖视图。
图38是根据图37的双面柔性印刷电路板的俯视图。
图39是根据图37的双面柔性印刷电路板的仰视图。
图40是根据示例性实施例的一体式覆晶薄膜(COF)柔性电路板的引线图案部分的图案形状的剖视图。图41至图43是具有实施例的柔性电路板的电子设备的图。
具体实施方式
以下将参照附图详细描述本发明的实施例。
参照图1至图8，根据第一实施例的柔性电路板可以包括：基板100；设置在基板100上的布线图案层200；镀层300；以及保护层400。
基板100可以是用于支撑布线图案层200、镀层300和保护层400的支撑基板。
基板100可以包括弯曲区域BA以及除弯曲区域之外的非弯曲区域NBA。也就是说，基板100可以包括执行弯曲的弯曲区域BA以及除弯曲区域之外的非弯曲区域NBA。
基板100可以是柔性基板。也就是说，基板100可以包括柔性塑料。例如，基板100可以是聚酰亚胺(PI)基板。然而，本实施例不限于此，也可以是由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等聚合物材料制成的基板。因此，包括基板100的柔性电路板可以用于具有弯曲显示装置的各种电子设备中。例如，包括基板100的柔性电路板的柔性特性优异，从而具有将半导体芯片安装在可穿戴电子设备上的适用性。
基板100可以是绝缘基板。也就是说，基板100可以是支撑各种布线图案的绝缘基板。
基板100可以具有12μm至125μm的厚度。例如，基板100可以具有50μm以下的厚度。例如，基板100可以具有20μm至40μm的厚度。当基板100的厚度超过125μm时，会增加整个柔性电路板的厚度。
布线可以设置在基板100上。布线可以是多个图案化的布线。例如，基板100上的多个布线可以彼此分开设置。也就是说，布线图案层200可以设置在基板100的一个表面上。
布线图案层200可以设置在基板100上的弯曲区域BA和非弯曲区域NBA上。
基板100的面积可以大于布线图案层200的面积。详细地，基板100的平面区域可以大于布线图案层200的平面区域。也就是说，布线图案层200可以部分地设置在基板100上。例如，布线图案层200的下表面可以与基板100接触，并且基板100可以暴露在多个布线之间。布线图案层200可以包括导电材料。例如，布线图案层200可以包括具有优异导电性的金属材料。更详细地，布线图案层200可以包括铜(Cu)。但是，本实施例不限于此，并且能够包括铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)及其合金中的至少一种金属。
布线图案层200可以被设置为具有1μm到20μm的厚度。例如，布线图案层200可以设置为具有5μm至20μm的厚度。例如，布线图案层200可以设置为具有5μm至15μm的厚度。
当布线图案层200的厚度小于1μm时，布线图案层200的电阻可能增大。当布线图案层200的厚度大于20μm时，难以实现精细图案。
镀层300可以设置在布线图案层200上。可以在布线图案层200上设置两层镀层。镀层300可以包括第一镀层310和第二镀层320。镀层300可以部分地设置在布线图案层200上。镀层300可以在对应于弯曲区域BA的区域中包括开放部OA1和OA2。第一镀层310可以包括第一开放部OA1，第二镀层320可以包括第二开放部OA2。第二镀层320的第二开放部OA2的宽度可以大于第一镀层310的开放部OA1的宽度。
第一镀层310可以部分地设置在布线图案层200上。例如，第一镀层310可以设置在布线图案层200上的非弯曲区域NBA上。也就是说，第一镀层310可以部分地设置在布线图案层200上的弯曲区域BA上。例如，第一镀层310可以仅设置在布线图案层200上的非弯曲区域NBA上。也就是说，第一镀层310可以不设置在布线图案层200上的弯曲区域BA上。因此，第一镀层310可以在对应于弯曲区域BA的区域中包括第一开放部OA1。例如，第一开放部OA1的宽度可以对应于弯曲区域BA的宽度。详细地，第一镀层310的开放侧面可以设置在弯曲区域BA和非弯曲区域NBA之间的边界区域中。例如，第一开放部OA1的宽度可以小于弯曲区域BA的宽度。详细地，第一镀层310的两个开放侧面可以设置在弯曲区域BA上。例如，第一开放部OA1的宽度可以大于弯曲区域BA的宽度。详细地，第一镀层310的两个开放侧面可以设置在非弯曲区域NBA上。
第一镀层310可以通过第一开放部彼此间隔开。例如，与弯曲区域的一端相邻的第一图案镀层311可以不连接至与弯曲区域的另一端相邻的第一图案镀层312。第一图案镀层311和第一图案镀层312可以部分地与弯曲区域BA重叠。或者，第一图案镀层311和第一图案镀层312可以仅设置在非弯曲区域NBA上。
第二镀层320可以设置在第一镀层310上。第二镀层320可以部分地设置在第一镀层310上。第二镀层320可以设置在除了在第一镀层310上设置有保护层400的区域之外的第一镀层310的区域上。也就是说，第二镀层320可以设置在除了在第一镀层310上设置有保护层400的区域之外的第一镀层310的区域上。
第二镀层320可以设置在第一镀层310上的与与非弯曲区域NBA相对应的区域上。也就是说，第二镀层320可以部分地设置在弯曲区域BA上。或者，第二镀层320可以仅设置在第一镀层310上的与非弯曲区域NBA相对应的区域上。也就是说，第二镀层320可以不设置在弯曲区域BA上。因此，第二镀层320可以包括第二开放部OA2。例如，第二开放部OA2的宽度可以大于弯曲区域BA的宽度。详细地，第二镀层320的侧面可以与弯曲区域BA和非弯曲区域NBA之间的边界区域间隔开。例如，第二开放部OA2的宽度可以对应于弯曲区域BA的宽度。例如，第二开放部OA2的宽度可以小于弯曲区域BA的宽度。
第二镀层320可以通过第二开放部彼此间隔开。例如，来自弯曲区域的一端的第二图案镀层321可以不与来自弯曲区域的另一端的第二图案镀层322连接。
第一开放部OA1的宽度可以不同于第二开放部OA2的宽度。第一开放部OA1的宽度可以小于第二开放部OA2的宽度。
第一开放部OA1和第二开放部OA2可以位于对应于弯曲区域BA的区域中。详细地，第一开放部OA1和第二开放部OA2中的至少一个开放部可以全部或部分地位于弯曲区域BA上。
第二镀层320的面积可以小于第一镀层310的面积。详细地，第二镀层320可以具有比第一镀层310小的平面面积。
布线图案层200的一个表面和镀层300的侧面可以在开放部暴露。
保护层400可以设置在第一开放部OA1和第二开放部OA2上。因此，保护层400可以与在开放部处暴露的布线图案层200的一个表面以及镀层300的侧面直接接触。
设置在第一开放部OA1上的保护层400的宽度W1可以小于设置在第二开放部OA2上的保护层400的宽度W2。因此，保护层400可以与在第一开放部OA1处暴露的布线图案层200的一个表面、第一镀层310的上表面以及在第二开放部OA2处暴露的第二镀层320的侧面直接接触。
在图中，示出了在第二开放部OA2处暴露的第一镀层310的上表面位于非弯曲区域NBA处，但是实施例不限于此。例如，在第二开放部OA2处暴露的第一镀层310的上表面也可以位于弯曲区域BA处。或者，在第二开放部OA2处暴露的第一镀层310的上表面可以位于弯曲区域BA和非弯曲区域NBA中。
镀层300可以包括锡(Sn)。例如，第一镀层310和第二镀层320可以包括锡(Sn)。
例如，布线图案层200可以由铜(Cu)形成，并且第一镀层310和第二镀层320可以由锡(Sn)形成。也就是说，尽管第一镀层310和第二镀层320由相同的锡(Sn)形成，但是为了实现设置在第一开放部和第二开放部中的保护层的结构，可以在不同的步骤中形成第一镀层310和第二镀层320。
第一镀层310可以镀锡(Sn)，然后保护层400可以作为绝缘图案应用，并且第二镀层320可以镀锡(Sn)。
例如，当根据实施例的柔性电路板的制造过程包括诸如热固化的热处理工艺时，可能发生布线图案层200的铜(Cu)或镀层300的锡(Sn)的扩散行为。因此，随着铜(Cu)的扩散浓度从第一镀层310到第二镀层320的表面的减小，铜(Cu)的含量会降低。同时，锡(Sn)的含量可以从第一镀层310到第二镀层320的表面增大。
也就是说，由于在布线图案层200和镀层300的层压界面处的化学作用，第一镀层310和第二镀层320可以是锡和铜的合金。此外，第一镀层310和第二镀层320可以具有不同的锡含量和铜含量。与铜布线图案层直接接触的第一镀层310的铜含量可以大于第二镀层320的铜含量。或者，第一镀层310可以包含锡和铜的合金，并且第二镀层320可以包含锡。根据本实施例的镀层可以防止由于Cu/Sn的扩散现象引起的电化学迁移阻力(electrochemical migration resistance)，并且可以防止由金属生长引起的短路缺陷。
然而，本实施例不限于此，并且可以包括Ni/Au合金、金(Au)、化学镍金(ENIG)、Ni/Pd合金和有机可焊性防腐剂(OSP)中的任一种。
第一镀层310的厚度可以与第二镀层320的厚度不同。第一镀层310的厚度T1可以小于第二镀层320的厚度T2。例如，第一镀层310的厚度可以为0.1μm以下。例如，第二镀层320的厚度可以为1μm以下。也就是说，镀层300的总厚度可以为1.1μm以下。具体而言，第一镀层310和第二镀层320的厚度可以为1.1μm以下。
保护层400可以覆盖弯曲区域BA上的布线图案层200的上表面以及第一镀层310的一部分，并且保护层400可以被设置成比弯曲区域BA宽。
保护层400可以与布线图案层200、第一镀层310和第二镀层320接触。保护层400可以与弯曲区域上的布线图案层200的上表面、第一镀层310的上表面的一部分以及第二镀层320接触。详细地，保护层400可以与弯曲区域BA的布线图案层200的上表面直接接触直至第一开放部OA1、与弯曲区域BA外的第一镀层310的上表面和侧面直接接触直至第一开放部OA1以及与第二镀层320的侧面直接接触。也就是说，由于根据本实施例的保护层400同时与布线图案层200、第一镀层310和第二镀层320直接接触，所以可以防止去除保护层400，从而提高了根据实施例的柔性电路板的可靠性。保护层400可以覆盖第一镀层310的一个侧面和上表面。
也就是说，保护层400可以与第一镀层310向上和向下重叠。例如，保护层400可以与非弯曲区域NBA和/或弯曲区域BA中的第一镀层310重叠。
该实施例可以包括：第一重叠区域CA1，其中第一镀层310和保护层400彼此接触；以及第二重叠区域CA2，其中第一镀层310和镀层400彼此接触。第一重叠区域CA1和第二重叠区域CA2可以是与开放部相邻的开放部的周边区域。第一重叠区域CA1和第二重叠区域CA2可以位于弯曲区域和/或非弯曲区域上。
第一重叠区域CA1或第二重叠区域CA2的宽度可以为400μm以上。
第一重叠区域CA1或第二重叠区域CA2的宽度可以小于弯曲区域BA的宽度。例如，第一重叠区域CA1和第二重叠区域CA2的宽度可以小于弯曲区域BA的宽度。
第一重叠区域CA1和第二重叠区域CA2的宽度可以彼此对应或不同。
例如，参考图3，第一重叠区域CA1的宽度可以等于第二重叠区域CA2的宽度。
例如，参考图4，第一重叠区域CA1的宽度可以不同于第二重叠区域CA2的宽度。第一重叠区域CA1的宽度可以小于第二重叠区域CA2的宽度。
保护层400的侧面400S可以具有各种横截面形状。保护层400的侧面400S可以包括倾斜表面或垂直表面。
例如，参考图1，保护层400的侧面400S可以包括倾斜表面。因此，可以增大保护层400与第二镀层320的接触面积，从而防止去除保护层400。
保护层400的侧面400S可以包括弯曲的倾斜表面。例如，随着相对于第一镀层310的倾角变得更靠近第一镀层310，保护层400的侧面400S可以增大。详细地，保护层400的侧面400S可以相对于第一镀层310呈锐角。
例如，参考图2，保护层400的侧面400S可以包括倾斜表面。保护层400的侧面400S可以包括直的倾斜表面。例如，保护层400的侧面400S和第一镀层310的倾角可以是恒定的，与距第一镀层310的距离无关。详细地，保护层400的侧面400S可以相对于第一镀层310呈锐角。
例如，参考图3和图4，保护层400的侧面400S可以包括垂直表面。保护层400的侧面400S可以包括直的倾斜表面。例如，保护层400的侧面400S可以与第一镀层310等具有90度的倾角。
保护层400可以包括绝缘材料。保护层400可以是抗蚀剂层。例如，保护层400可以是含有有机聚合物材料的阻焊层。例如，保护层400可以包括环氧丙烯酸酯树脂。详细地，保护层400可以包括树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂和丙烯酸类单体。然而，本实施例不限于此，保护层400可以是光致阻焊层、覆盖层(cover-lay)或聚合物材料中的任何一种。
保护层400可以被设置为具有比镀层300更大的厚度。
保护层400的厚度T3可以大于第二镀层320的厚度T2。因此，保护层400的上表面可以设置为高于第二镀层320的上表面。也就是说，由于保护层400的上表面设置成高于第二镀层320的上表面，所以保护层400可以与第二镀层320具有台阶。
弯曲区域处的保护层400的厚度可以与非弯曲区域的厚度不同。
弯曲区域上的保护层400的厚度可以大于第一重叠区域CA1上的第一保护层410的厚度。此外，弯曲区域上的保护层400的厚度可以大于第二重叠区域CA2上的第一保护层410的厚度。
弯曲区域中的保护层400的厚度T3可以为1μm至20μm。例如，弯曲区域中的保护层400的厚度T3可以为5μm至20μm。
保护层400可以一体形成。因此，可以防止去除根据实施例的保护层400，从而可以提高柔性电路板的可靠性。此外，当根据本实施例的柔性电路板弯曲时，由于张力引起的应力会完全分散在一体形成的保护层400中，因此可以提高可靠性。此外，可以提高形成根据实施例的柔性电路板的过程的效率。
参照图5至图8，将详细描述根据第一实施例的双面柔性电路板。该实施例包括：基板100，具有弯曲区域和非弯曲区域；第一布线图案层210，设置在基板的一个表面上的弯曲区域和非弯曲区域上；第一镀层310，设置在第一布线图案层上并在与弯曲区域对应的区域中包括开放部；第二镀层320，设置在第一镀层310上；第一保护层410，与在开放部处暴露的第一布线图案层的一个表面、第一镀层的侧面和第二镀层的侧面直接接触；第二布线图案层220，设置在基板的与所述一个表面相对的另一表面的弯曲区域和非弯曲区域上；第三镀层330，设置在第二布线图案层上；第四镀层340，设置在第三镀层上；以及第二保护层420，设置在基板的与另一表面上的弯曲区域相对应的区域上，其中第一保护层410被设置为高于第二镀层320的上表面。
也就是说，布线图案层200可以设置在基板100的两侧。布线图案层200可以包括第一布线图案层210和第二布线图案层220。第一布线图案层210可以设置在柔性基板100的一个表面上，并且第二布线图案层220可以设置在柔性基板100的与所述一个表面相对的另一表面上。
第一布线图案层210的厚度可以对应于第二布线图案层220的厚度。第一布线图案层210和第二布线图案层220的厚度可以分别为1μm至20μm。
第一镀层310可以设置在第一布线图案层210上。此外，第三镀层330可以设置在第二布线图案层220上。
第一镀层310和第三镀层330中的至少一个可以包括第一开放部OA1。
例如，参照图5，第一镀层310和第三镀层330中的一个可以包括第一开放部OA1。详细地，第一镀层310可以包括第一开放部OA1。例如，参考图7和图8，第一镀层310和第三镀层330可以分别包括第一开放部OA1。
也就是说，参考图7和图8，第三镀层330可以设置在非弯曲区域上。第二保护层420可以覆盖弯曲区域上的第二布线图案层220和第三镀层330的上表面的一部分，并且可以被设置为比弯曲区域宽。第四镀层340可以设置在除设置有第二保护层420的区域之外的区域上。第二保护层420可以被设置为高于第四镀层340的上表面。
第二镀层320可以设置在第一镀层310上。此外，第四镀层340可以设置在第三镀层330上。
第二镀层320和第四镀层340中的至少一个可以包括第二开放部OA2。
例如，参考图5，第二镀层320和第四镀层340中的一个可以包括第二开放部OA2。详细地，第二镀层320可以包括第二开放部OA2。第一开放部的宽度W1可以与第二开放部的宽度W2不同。第一开放部的宽度W1可以小于第二开放部的宽度W2。
例如，参考图7和图8，第二镀层320和第四镀层340可以分别包括第二开放部OA2。
参考图6，第一保护层410的位置可以不同于第二保护层420的位置。
例如，参考图6，第一镀层310可以设置在基板100的一个表面上的第一布线图案层210上，并且第一保护层410可以设置在第一镀层310上。
第二布线图案层220可以设置在基板100的另一表面上，并且第三镀层330、第四镀层340和第二保护层420可以顺序地设置在第二布线图案层220上。
可以在基板100的一个表面和另一表面中的至少一个上设置两个或更多个保护层。例如，第一保护层410可以设置在基板100的一个表面上，并且第二保护层420可以设置在基板100的另一表面上。
可以在基板100的一个表面和另一表面中的至少一个上设置不同形状的两个或更多个保护层。例如，第一保护层410可以具有与第二保护层420不同的形状。第一保护层410和第二保护层420中的至少一个的横截面形状可以是T形。
第一保护层410可以设置在弯曲区域BA的至少一部分上。第一保护层410可以完全设置在弯曲区域BA上。第一保护层410可以设置在整个弯曲区域BA和非弯曲区域NBA的一部分上。
第一保护层410可以设置在第二镀层320上。此外，第二保护层420可以设置在第四镀层340上。
第一保护层410和第二保护层420中的至少一个可以具有不同宽度的顶面和底面。
例如，参考图5，第一保护层410和第二保护层420的一个保护层可以具有不同宽度的上表面和下表面。具体而言，第一保护层410的上表面的宽度W2和下表面的宽度W1可以不同。第一保护层410的上表面的宽度W2可以大于其下表面的宽度W1。
例如，参考图7和图8，第一保护层410和第二保护层420可以分别在上表面和下表面上具有不同的宽度。
参考图7，第一保护层410的上表面的宽度W2和下表面的宽度W1可以不同。第一保护层410的上表面的宽度W2可以大于其下表面的宽度W1。此外，第二保护层420的上表面的宽度W2和下表面的宽度W3可以不同。第二保护层420的上表面的宽度W2可以大于其下表面的宽度W3。此时，第一保护层410的下表面的宽度W1可以不同于第二保护层420的下表面的宽度W3。
参考图8，第一保护层410的上表面的宽度W2和下表面的宽度W1可以不同。第一保护层410的上表面的宽度W2可以大于其下表面的宽度W1。此外，第二保护层420的上表面的宽度W2和下表面的宽度W1可以不同。第二保护层420的上表面的宽度W2可以大于其下表面的宽度W1。此时，第一保护层410的下表面的宽度W1可以对应于第二保护层420的下表面的宽度W1。
第一保护层410和第二保护层420中的至少一个可以与布线图案层接触。
例如，参考图5，第一保护层410和第二保护层420的一个保护层可以与布线图案层接触。详细地，第一保护层410可以与布线图案层接触。此时，第一保护层410可以接收张力，并且第二保护层420可以在接受压力的方向上弯曲。因此，由于第一保护层410的一个表面与布线图案层接触，所以可以防止当柔性电路板被折叠时第一布线图案层210和镀层300在被张紧部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。
例如，参考图7和图8，分别地，第一保护层410可以与第一布线图案层210接触，第二保护层420可以与第二布线图案层220接触。
此时，第一保护层410或第二保护层420可以在接收张力的方向上弯曲。因此，由于第一保护层410的一个表面或第二保护层420的一个表面与布线图案层接触，所以可以防止当柔性电路板被折叠时第一布线图案层210或第二布线图案层220和/或镀层310、320、330和340在被张紧部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。
第一保护层410的厚度可以对应于或不同于第二保护层420的厚度。这里，保护层的厚度是指弯曲区域处的测量值。
例如，参考图5，第一保护层410的厚度T3可以不同于第二保护层420的厚度T4。第一保护层410的厚度T3可以大于第二保护层420的厚度T4。第一保护层410的厚度可以为10μm至20μm，第二保护层420的厚度可以为5μm至15μm。此时，第一保护层410可以接收张力，并且第二保护层420可以在接受压力的方向上弯曲。也就是说，由于接收张力的第一保护层410具有比接收压力的第二保护层420更大的厚度，所以可以防止当折叠柔性电路板时第一布线图案层210和/或镀层310和320在被张紧部分处裂开。因此，可以提高根据实施例的柔性电路板的可靠性。
例如，参考图7和图8，第一保护层410的厚度T3可以对应于第二保护层420的厚度T3。第一保护层410的厚度可以为1μm至20μm，第二保护层420的厚度可以为1μm至20μm。
虽然图中未示出，但是第一保护层410和第二保护层420可以分别与第一布线图案层210和第二布线图案层220接触，第一保护层410的厚度可以为10μm至20μm，并且第二保护层420的厚度可以为5μm至15μm。此时，第一保护层410可以接收张力，并且第二保护层420可以在接受压力的方向上弯曲。也就是说，由于接收张力的第一保护层410具有比接收压力的第二保护层420更大的厚度，所以可以防止当折叠柔性电路板时第一布线图案层210和/或镀层310和320在被张紧部分处裂开。因此，可以提高根据实施例的柔性电路板的可靠性。
参考图5、图7和图8，弯曲区域的一端的外侧可以包括第一镀层与第一保护层彼此接触的第一重叠区域，并且弯曲区域的另一端的外侧可以包括第一镀层与第一保护层彼此接触的第二重叠区域。
第一重叠区域的宽度可以对应于或不同于第二重叠区域的宽度。弯曲区域的一端的外侧可以包括第三镀层与第二保护层彼此接触的第三重叠区域，并且弯曲区域的另一端的外侧可以包括第三镀层与第二保护层彼此接触的第四重叠区域。
参考图7，第一重叠区域CA1的宽度可以对应于第二重叠区域CA2的宽度。第三重叠区域CA3的宽度可以对应于第四重叠区域CA4的宽度。
第一重叠区域CA1的宽度可以小于第三重叠区域CA3的宽度。第二重叠区域CA2的宽度可以小于第四重叠区域CA4的宽度。
参考图8，第一保护层410和第一布线图案层210的接触区域的宽度可以等于第二保护层420和第二布线图案层220的接触区域的宽度。第一重叠区域CA1的宽度可以对应于第二重叠区域CA2的宽度。第一重叠区域CA1的宽度可以对应于第三重叠区域CA3的宽度。第二重叠区域CA2的宽度可以对应于第四重叠区域CA4的宽度。
参考图8，第一保护层410和第一布线图案层210的接触区域的宽度W1可以等于第二保护层420和第二布线图案层220的接触区域的宽度W1。此时，第一保护层410的厚度和第二保护层420的厚度可以相同。也就是说，第一保护层和第二保护层可以具有相应的形状和厚度。由于基板的一个表面和另一表面上的变形引起的应力可以被最小化。此外，通过增大第一和第二保护层与布线图案层和镀层的接触面积，可以防止去除保护层。此外，第一和第二保护层具有相应的形状，因此可以提高加工效率。
也就是说，在根据实施例的双面柔性印刷电路板中，在接收张力一侧的保护层可以与布线图案层接触，并且可以防止由于弯曲引起的布线图案层和/或镀层的破裂和断裂，从而可以提高可靠性。
根据实施例的双面柔性印刷电路板可以包括设置在第一镀层310和第二镀层320之间的第一保护层410。也就是说，根据实施例的双面柔性印刷电路板可以包括在第一镀层310和第二镀层320之间埋设一部分的第一保护层410的结构，并且因此可以缓冲弯曲区域的张力，并且可以防止布线图案层和镀层的破裂。
此外，在根据实施例的双面柔性印刷电路板中，由于第一保护层和第二保护层中的至少一个保护层与布线图案层接触，因此防止了由于弯曲期间的张力的变化引起的裂纹。因此，半导体芯片可以以高密度安装在电子设备的窄区域中，并且可以实现高分辨率显示。此外，本实施例可以防止由于Sn颗粒的产生而引起的外观缺陷和可靠性劣化。
以下，参照图9至图12对根据实施例的双面柔性印刷布线基板的制造方法进行说明。
根据实施例的柔性电路板的制造方法可以包括：制备厚度为12μm至125μm的基板；在所述基板的一个表面上形成厚度为1μm至20μm的布线图案层；在第一布线图案层上的除弯曲区域之外的区域上形成厚度为0.1μm以下的第一镀层；设置厚度为1μm至20μm的保护层，以覆盖弯曲区域上的第一布线图案层和第一镀层的一部分；以及在除在第一镀层上设置有保护层的区域之外的区域中设置厚度为1μm以下的第二镀层。
详细地，在除布线图案层上的弯曲区域之外的区域中形成第一镀层可以包括：在布线图案层的弯曲区域处设置掩模层；在非弯曲区域上镀上第一镀层；以及去除掩模层。
参考图9，将描述根据干膜掩膜法或光致阻焊层(PSR)印刷方法制造的双面柔性印刷电路板。
首先，在基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在基板100的两个表面上形成电路。此时，基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以通过在第一布线图案层210上层压干膜或通过印刷光致阻焊层来形成上牺牲层T1。此外，可以通过在第二布线图案层220上层压干膜或通过印刷光致阻焊层来形成下牺牲层B1。
接下来，可以在上牺牲层T1和下牺牲层B1上设置掩模，并且可以执行曝光紫外线的曝光步骤。
接下来，可以执行去除未曝光的上牺牲层T1和下牺牲层B1的显影步骤。因此，可以形成图案化的上牺牲层P1和图案化的下牺牲层P2。
接下来，可以在图案化的上牺牲层P1的周边区域中形成第一镀层310。此外，可以在图案化的下牺牲层P2的周边区域中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成具有第一开放部的第一镀层310和第三镀层330。此时，可以对第一镀层310和第三镀层330中的每一个进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的第一保护层410和第二保护层420。第一保护层410和第二保护层420的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在第一保护层410和第二保护层420的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有第一保护层410和第二保护层420的区域中并具有小于保护层的厚度的厚度。因此，第一保护层410和第二保护层420的侧面可以接触第二镀层320和第四镀层340。此时，可以对第二镀层320和第四镀层340中的每一个进行镀锡。
参考图10，将描述根据PET掩模方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。此时，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，对PET掩模膜进行冲压以制备具有通孔的PET掩模膜。
接下来，可以通过在第一布线图案层210上层压具有通孔的PET掩模膜来形成图案化的上牺牲层P1。此外，可以通过在第二布线图案层220上层压具有通孔的PET掩模膜来形成图案化的下牺牲层P2。
接下来，第一镀层310可以形成在图案化的上牺牲层P1的通孔中。此外，可以在图案化的下牺牲层P2的通孔中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成具有第一开放部的第一镀层310和第三镀层330。此时，可以对第一镀层310和第三镀层330中的每一个进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的保护层410和420。保护层410和420的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在第一保护层410和第二保护层420的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有保护层410和420的区域中并具有小于保护层的厚度的厚度。因此，第一保护层410和第二保护层420的侧面可以接触第二镀层320和第四镀层340。此时，可以分别对第二镀层320和第四镀层340进行镀锡。
参考图11，将描述根据光致抗蚀剂(PR)印刷或凹版印刷方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。此时，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以在第一布线图案层210上施加光致抗蚀剂油墨以形成图案化的上牺牲层P1。此外，可以在第二布线图案层220上印刷光致抗蚀剂油墨以形成图案化的下牺牲层P2。
接下来，可以在图案化的上牺牲层P1的周边区域中形成第一镀层310。此外，可以在图案化的下牺牲层P2的周边区域中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成具有第一开放部的第一镀层310和第三镀层330。此时，可以分别对第一镀层310和第三镀层330进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的第一保护层410和第二保护层420。保护层的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在第一保护层410和第二保护层420的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有第一保护层410和第二和420的区域中并具有比保护层的厚度的小厚度。因此，保护层的侧面可以接触第二镀层320和第四镀层340。此时，可以分别对第二镀层320和第四镀层340进行镀锡。
参考图12，将描述根据Spurt Jar电镀方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。此时，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以通过执行Spurt Jar电镀，在与弯曲区域相对应的区域中形成具有第一开放部的第一镀层310和第三镀层330。此时，可以分别对第一镀层310和第三镀层330进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的保护层。保护层的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在第一保护层410和第二保护层420的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有第一保护层410和第二保护层420的区域中并具有比保护层的厚度小的厚度。因此，保护层的侧面可接触第二镀层320和第四镀层340。此时，可以分别对第二镀层320和第四镀层340进行镀锡。
参照图13至图20，根据第二实施例的柔性电路板可以包括：基板100；设置在基板100上的布线图案层200；镀层300；和保护层400。相同的附图符号被分配给与上述第一实施例相同的组件，并且省略重复描述。
根据第二实施例的柔性电路板包括：基板100，具有弯曲区域BA和非弯曲区域NBA；布线图案层200，设置在所述基板100上的弯曲区域和非弯曲区域上；镀层300，设置在所述布线图案层上并在与所述弯曲区域对应的区域中包括开放部OA1和OA2；以及保护层400，与在所述开放部暴露的布线图案层200的一个表面以及所述镀层300的侧面直接接触，其中所述保护层400被设置为具有比所述镀层300的厚度大的厚度。
上保护层412和下保护层411可以在基板100的同一个表面设置为两层。上保护层412可以具有比下保护层411宽的宽度。
在基板100的同一表面上，可以设置具有不同形状的两个保护层。
参考图13、15和16，第二镀层320的第二开放部OA2的宽度可以对应于第一镀层310的第一开放部OA1的宽度。
第二镀层320的面积可以与第一镀层310的面积相同。详细地，第二镀层320的平面区域可以对应于第一镀层310的平面区域。
下保护层411可以设置在通过第一开放部OA1和第二开放部OA2暴露的布线图案层200的一个表面上。
设置在第一开放部OA1上的下保护层411的宽度W1可以对应于设置在第二开放部OA2上的下保护层411的宽度W1。
或者，参考图14，第一开放部OA1的宽度可以类似于第二开放部OA2的宽度。详细地，由于下保护层411的斜面，第一开放部OA1的宽度可以大于第二开放部OA2的宽度。
第二镀层320的面积可以大于第一镀层310的面积。详细地，第二镀层320可以具有比第一镀层310大的平面区域。
下保护层411可以设置在通过第一开放部OA1和第二开放部OA2暴露的布线图案层200的一个表面上。
由于下保护层411的斜面411s，设置在第一开放部OA1上的下保护层411的宽度W1可以大于设置在第二开放部OA2上的下保护层411的宽度W1。
例如，参考图17至20，第二镀层320可以部分地设置在第一镀层310上。第二镀层320可以设置在第一镀层310的除在第一镀层310上设置有下保护层411的区域之外的区域上。也就是说，第二镀层320可以设置在第一镀层310的除在第一镀层310上设置有下保护层411的区域之外的区域上。
第二镀层320可以部分地设置在第一镀层310上。例如，第二镀层320可以设置在第一镀层310上的除弯曲区域之外的对应于区域NBA的区域上。也就是说，第二镀层320可以不设置在弯曲区域BA上。例如，第二镀层320可以设置在第一镀层310上的与非弯曲区域NBA相对应的区域上以及与弯曲区域BA的至少一部分相对应的区域上。也就是说，第二镀层320可以部分地设置在非弯曲区域NBA和弯曲区域BA上。
因此，第二镀层320可以包括第二开放部OA2。例如，第二开放部OA2的宽度可以大于弯曲区域BA的宽度。详细地，第二镀层320的侧面可以与弯曲区域BA和非弯曲区域NBA之间的边界区域间隔开。例如，第二开放部OA2的宽度可以对应于弯曲区域BA的宽度。例如，第二开放部OA2的宽度可以小于弯曲区域BA的宽度。
第二镀层320可以通过第二开放部彼此间隔开。例如，第二图案镀层321可以不连接至第二图案镀层322。
第一开放部OA1的宽度可以不同于第二开放部OA2的宽度。第一开放部OA1的宽度可以小于第二开放部OA2的宽度。
第二镀层320的面积可以小于第一镀层310的面积。详细地，第二镀层320可以具有比第一镀层310小的平面区域。
下保护层411可以设置在第一开放部OA1和第二开放部OA2上。
设置在第一开放部OA1上的下保护层411的宽度W1a可以小于设置在第二开放部OA2上的下保护层411的宽度W1b。
镀层300可以具有两层结构。第一镀层310和第二镀层320可以顺序地设置在布线图案层200上。第一镀层310和第二镀层320可以在布线图案层200上形成为两层以便防止形成晶须。因此，可以防止布线图案层200的图案之间的短路。
镀层300可以包括锡(Sn)。例如，第一镀层310和第二镀层320可以包括锡(Sn)。
例如，布线图案层200可以由铜(Cu)形成，并且第一镀层310和第二镀层320可以由锡(Sn)形成。当镀层300包括锡(Sn)时，由于锡(Sn)的优异的耐腐蚀性，可以防止布线图案层200的氧化。
同时，镀层300的导电性可以低于布线图案层200的导电性。镀层300可以电连接至布线图案层200。
第一镀层310和第二镀层320由同种锡(Sn)形成，但可以在单独的过程中形成。
参照图13至图16，也可以进行这样的过程使得下保护层411作为绝缘图案被涂覆，第一镀层310被镀锡(Sn)，然后第二镀层320被镀锡(Sn)，并且上保护层412设置为绝缘图案。
例如，参照图17至图20，也可以进行这样的过程使得第一镀层310被镀锡(Sn)，然后下保护层411作为绝缘图案被涂覆，第二镀层320被镀锡(Sn)，并且上保护层412设置为绝缘图案。
例如，当根据实施例的柔性电路板的制造过程包括诸如热固化的热处理工艺时，可能发生布线图案层200的铜(Cu)或镀层300的锡(Sn)的扩散行为。因此，随着铜(Cu)的扩散浓度从第一镀层310到第二镀层320的表面减小，铜(Cu)的含量可能降低。同时，锡(Sn)的含量可以从第一镀层310到第二镀层320的表面增大。
保护层400可以包括下保护层411和上保护层412。下保护层411可以设置在布线图案层200的与弯曲区域BA相对应的区域上，并且上保护层412可以顺序地设置在下保护层411上。
例如，参照图13至图16，下保护层411可以覆盖在与弯曲区域BA对应的区域上的布线图案层200的上表面，并且可以设置为具有对应于弯曲区域BA的宽度。然而，本实施例不限于此，下保护层411的宽度可以小于弯曲区域BA的宽度或大于弯曲区域BA的宽度。
下保护层411可以与布线图案层200、第一镀层310和第二镀层320接触。下保护层411可以在与弯曲区域相对应的区域上与布线图案层210的上表面、第一镀层310的侧面以及第二镀层320的侧面接触。具体地说，下保护层411可以与在开放部处暴露的布线图案层210的上表面、第一镀层310的侧面以及第二镀层320的侧面直接接触。也就是说，由于根据实施例的下保护层411同时直接接触布线图案层200、第一镀层310和第二镀层320，所以可以防止去除下保护层411，从而提高柔性电路板的可靠性.
或者，参照图17至图20，下保护层411的一部分可以覆盖第一镀层310的上表面。例如，下保护层411的一部分可以覆盖从弯曲区域BA向非弯曲区域NBA延伸的第一镀层310的上部。然而，本实施例不限于此，并且下保护层411的开放的上表面可以位于弯曲区域BA和/或非弯曲区域NBA中。
与下保护层411的一个表面相对的一个表面和另一表面可以设置在弯曲区域上。或者，下保护层411的一个表面和与该一个表面相对的另一表面可以设置在弯曲区域和非弯曲区域之间的边界区域上。或者，下保护层411的一个表面和与该一个表面相对的另一表面可以设置在非弯曲区域上。因此，弯曲期间可能发生的应力可以分散在两个不同的界面处。通过下保护层411，可能在弯曲期间发生的应力可以分散在下保护层411和第一镀层310之间的界面处以及在下保护层411和第二镀层320之间的界面处。因此，可以防止根据实施例的柔性电路板的破裂而造成的损坏，从而可以提高可靠性。
下保护层411可以覆盖弯曲区域BA上的布线图案层200的上表面以及第一镀层310的一部分，并且可以被设置为具有比第一开放部的宽度大的宽度。
下保护层411可以与布线图案层200、第一镀层310和第二镀层320接触。下保护层411可以与弯曲区域上的布线图案层200的上表面、第一镀层310的上表面的一部分以及第二镀层320接触。具体而言，下保护层411可以与在开放部处暴露的布线图案层200的上表面、第一镀层310的上表面和侧面以及第二镀层320的侧面直接接触。也就是说，由于根据实施例的下保护层411同时直接接触布线图案层200、第一镀层310和第二镀层320，所以可以防止去除下保护层411，从而提高柔性电路板的可靠性。
下保护层411可以覆盖第一镀层310的一个侧面和上表面。因此，可以增大下保护层411和第一镀层310之间的接触区域。因此，在本实施例的柔性电路板中，可以提高下保护层411与第一镀层310的粘合强度，从而提高可靠性。
也就是说，下保护层411可以与第一镀层310重叠。下保护层411可以在弯曲区域BA和/或非弯曲区域NBA上与第一镀层310重叠。
该实施例可以包括第一图案镀层311和下保护层411彼此接触的第一重叠区域CA1，以及第一图案镀层312和下保护层411彼此接触的第二重叠区域CA2。
第一重叠区域CA1或第二重叠区域CA2的宽度可以为400μm以上。
第一重叠区域CA1或第二重叠区域CA2的宽度可以小于弯曲区域BA的宽度。例如，第一重叠区域CA1和第二重叠区域CA2的宽度可以小于弯曲区域BA的宽度。
第一重叠区域CA1和第二重叠区域CA2的宽度可以彼此对应或不同。
例如，参考图17至图19，第一重叠区域CA1的宽度可以等于第二重叠区域CA2的宽度。
例如，参照图20，第一重叠区域CA1的宽度可以不同于第二重叠区域CA2的宽度。第一重叠区域CA1的宽度可以小于第二重叠区域CA2的宽度。
下保护层411的侧面411S可以具有各种横截面形状。下保护层411的侧面411S可以包括斜面或垂直表面。
例如，参照图12和图16，下保护层411的侧面411S可以包括第一斜面。结果，可以增大下保护层411与第二镀层320的接触区域，从而可以防止去除下保护层411。
下保护层411的侧面411S可以包括弯曲的第一斜面。例如，随着侧面411S变得更靠近第一镀层310，下保护层411侧面411S相对于第一镀层310的倾角会增大。详细地，下保护层411的侧面411S可以相对于第一镀层310呈锐角。
或者，参考图14和18，下保护层411的侧面411S可以包括第一斜面。下保护层411的侧面411S可以包括直的第一斜面。例如，下保护层411的侧面411S相对于第一镀层310倾角可以是恒定的，而与距第一镀层310的距离无关。详细地，下保护层411的侧面411S可以相对于第一镀层310具有锐角。
或者，参照图15和图19，下保护层411的侧面411S可以包括垂直表面。下保护层411的侧面411S可以包括直的第一斜面。例如，下保护层411的侧面411S相对于第一镀层310的倾角可以为90度等。
或者，参照图16和图20，下保护层411的侧面411S可以包括垂直表面。下保护层411的侧面411S可以包括直的第一斜面。例如，下保护层411的侧面411S相对于第一镀层310的倾角可以为90度等。此外，连接下保护层411的上表面和侧面的拐角411e可以具有曲率。因此，下保护层411的上表面可以与其具有弯曲表面的侧面连接。
由于下保护层411具有强粘合性，所以斜面和/或边缘可以具有曲率，从而具有圆形形状。
下保护层411的第一斜面可以与第一镀层的侧面和第二镀层的侧面接触。
第一斜面可以设置在弯曲区域或非弯曲区域中。
下保护层411的厚度T3可以大于第二镀层320的厚度T2。因此，下保护层411的上表面可以被设置成高于第二镀层320的上表面。也就是说，下保护层411的上表面被设置为高于第二镀层320的上表面，因此下保护层411可以相对于第二镀层320具有台阶。
弯曲区域中的下保护层411的厚度T3可以为1μm至20μm。例如，弯曲区域中的下保护层411的厚度T3可以是5μm至20μm。
例如，参照图17至图20，弯曲区域BA中的下保护层411的厚度可以与非弯曲区域NBA中的下保护层411的厚度不同。
开放部上的下保护层411的厚度可以大于第一重叠区域CA1上的下保护层411的厚度。此外，开放部上的下保护层411的厚度可以大于第二重叠区域CA2上的下保护层411的厚度。
下保护层411可以一体地形成。因此，可以防止去除根据实施例的下保护层411，从而可以提高柔性电路板的可靠性。此外，当根据实施例的柔性电路板弯曲时，由于张力引起的应力可以完全分散在一体形成的下保护层411中，因此可以提高可靠性。此外，可以提高形成根据实施例的柔性电路板的过程的效率。
上保护层412可以覆盖下保护层411和第二镀层320，并且可以设置为比下保护层411宽。
上保护层412可以设置成覆盖下保护层411的上表面。例如，上保护层412可以具有比弯曲区域BA宽的宽度。具体地说，上保护层412的一个表面和与该一个表面相对的另一表面可以设置在除弯曲区域之外的区域NBA上。也就是说，上保护层412可以完全设置在下保护层411上，并且可以设置在位于其周边区域中的第二镀层320上。因此，上保护层412可以减轻下保护层411和第二镀层320之间的界面处的应力集中。因此，可以减少在根据实施例的柔性电路板的弯曲期间可能发生的膜去除或裂纹。然而，实施例不限于此，并且上保护层412可以具有对应于弯曲区域BA的宽度，或者可以具有小于弯曲区域BA的宽度。
上保护层412可以与下保护层411和第二镀层320的上表面接触。上保护层412可以接触在与弯曲区域对应的区域上的下保护层411的上表面以及在非弯曲区域上的第二镀层320的上表面。
上保护层412可以完全覆盖下保护层411的上表面。上保护层412可以防止水分、异物等渗入下保护层411和镀层300之间的界面。因此，可以防止由于氧化导致的布线图案层200的损坏或去除。
此外，上保护层412可以通过从下保护层411上的弯曲区域延伸而设置在下保护层411的整个上表面和非弯曲区域上的第二镀层320的上表面上。因此，上保护层412可以防止由于下保护层411和镀层300之间的界面的平面度差而引起的异物渗透。因此，可以提高根据实施例的柔性电路板的可靠性和寿命。
上保护层412可以包括接触第二镀层320的重叠区域。上保护层412可以在弯曲区域BA和/或非弯曲区域NBA上与第二镀层320重叠。
该实施例可以包括第二镀层320与上保护层412彼此接触的第三重叠区域CA3和第四重叠区域CA4。第二镀层320可以包括通过第二开放部彼此间隔开的第二图案镀层321和第二图案镀层322。
该实施例可以包括第二图案镀层321与上保护层412彼此接触的第三重叠区域CA3，以及第二图案镀层322与上保护层412彼此接触的第四重叠区域CA4。
第三重叠区域CA3或第四重叠区域CA4的宽度可以是400μm以上。
第三重叠区域CA3或第四重叠区域CA4的宽度可以大于、对应于或小于弯曲区域BA的宽度。
重叠区域CA3和CA4的宽度可以大于第一镀层和第二镀层的厚度的总和(T1+T2)。详细地，第三重叠区域CA3和第四重叠区域CA4的宽度可以大于第一镀层310的厚度T1和第二镀层320的厚度T2之和。
由于上保护层412设置在下保护层411的上表面上，以及第二镀层320的上表面的一个区域上，所以可以提高粘合强度，从而提高柔性电路板的可靠性。
此外，上保护层412的重叠区域CA3和CA4的宽度可以至少大于镀层300的厚度。因此，根据实施例的柔性电路板可以防止由张力或压力导致的变形所引起的损坏。
第三重叠区域CA3和第四重叠区域CA4的宽度可以彼此对应或不同。
也就是说，根据实施例的上保护层412可以防止下保护层411被去除，从而提高根据实施例的柔性电路板的可靠性。
上保护层412的侧面412s可以具有各种横截面形状。上保护层412的侧面412S可以包括斜面或垂直表面。
例如，参考图13和17，上保护层412的侧面412S可以包括第二斜面。上保护层412的侧面412S可以包括弯曲的第二斜面。例如，随着侧面412S变得更靠近第二镀层320，上保护层412的侧面412S相对于第二镀层320的倾角会增大。详细地，上保护层412的侧面412S可以相对于第二镀层320呈锐角。
或者，参考图14和18，上保护层412的侧面412S可以包括第二斜面。上保护层412的侧面412S可以包括直的第二斜面。例如，上保护层412的侧面412S相对于第二镀层320的倾角可以是恒定的，而与距第二镀层320的距离无关。详细地，上保护层412的侧面412S可以相对于第二镀层320呈锐角。
或者，参考图15和19，上保护层412的侧面412S可以包括垂直表面。上保护层412的侧面412S可以包括直的第二斜面。例如，上保护层412的侧面412S相对于第二镀层320的倾角可以为90度等。
或者，参考图16和20，上保护层412的侧面412S可以包括垂直表面。上保护层412的侧面412S可以包括直的第二斜面。例如，上保护层412的侧面412S相对于第二镀层320的倾角可以具有90度等。此外，连接上保护层412的上表面和侧面的角部412e可以具有曲率。因此，上保护层412的上表面可以连接至其具有弯曲表面的侧面。
在附图中，示出了下保护层411的斜面的形状对应于上保护层412的斜面的形状。然而，该实施例不限于此，并且下保护层411和上保护层412的侧面可以具有不同的结构或不同的曲率。
由于上保护层412具有强粘合性，所以斜面和/或边缘可以具有曲率，从而具有圆形形状。
上保护层412的第二斜面可以设置在第二镀层上。上保护层412的第二斜面可以设置在非弯曲区域上。然而，本实施例不限于此，上保护层412的第二斜面可以设置在弯曲区域，或弯曲区域与非弯曲区域之间的边界区域上。
上保护层412的厚度T4可以大于下保护层411的厚度T3。因此，上保护层412的上表面420T可以被设置为高于下保护层411的上表面410T。也就是说，由于上保护层412的上表面被设置为高于下保护层411的上表面，所以下保护层411可以相对于上保护层412具有台阶。因此，上保护层412可以改善与下保护层411的粘附性，从而防止水分渗透等。
非弯曲区域中的上保护层412的厚度T4可以大于弯曲区域中的上保护层412的厚度。或者，非弯曲区域中的上保护层412的厚度T4可以对应于弯曲区域中的上保护层412的厚度。
非弯曲区域中的上保护层412的厚度T4可以为1μm至20μm。非弯曲区域中的上保护层412的厚度T4可以为5μm至20μm。
上保护层412可以一体形成。因此，可以防止去除根据实施例的上保护层412，从而可以提高柔性电路板的可靠性。此外，当根据实施例的柔性电路板弯曲时，由于张力引起的应力可以完全分散在一体形成的上保护层412中，因此可以提高可靠性。此外，可以提高形成根据实施例的柔性电路板的过程的效率。
参照图21至图26，将更详细地描述根据第二实施例的双面柔性电路板。
该实施例包括：基板100，具有弯曲区域和非弯曲区域；第一布线图案层210，设置在基板100的一个表面上的弯曲区域和非弯曲区域上；第一镀层310，设置在第一布线图案层210上并在与弯曲区域对应的区域中包括开放部；第二镀层320，设置在第一镀层310上；第一保护层410，与在开放部处暴露的第一布线图案层的210一个表面、第一镀层310的侧面以及第二镀层320的侧面直接接触；第二布线图案层220，设置在基板100的与所述一个表面相对的另一表面的弯曲区域和非弯曲区域上；第三镀层330，设置在第二布线图案层220上；第四镀层340，设置在第三镀层330上；以及第二保护层420，设置在基板的另一表面上的与弯曲区域对应的区域上，其中第一保护层410被设置为高于第二镀层320的上表面。
第一保护层410和第二保护层420中的至少一个保护层可以具有1μm到20μm的厚度。
第一保护层410包括设置为两层的上第一保护层412和下第一保护层411。这里，上部可以设置得相对远离基板的一个表面，并且下部可以设置得相对靠近基板的一个表面。
上第一保护层412包括与第二镀层320接触的重叠区域CA3和CA4，并且重叠区域的宽度可以大于第一镀层310和第二镀层320的厚度之和。
下第一保护层411可以与第一镀层310的侧面和第二镀层320的侧面直接接触。上第一保护层412可以与下第一保护层411的上表面和第二镀层320的上表面直接接触。
也就是说，布线图案层200可以设置在基板100的两侧上。布线图案层200可以包括第一布线图案层210和第二布线图案层220。第一布线图案层210可以设置在柔性基板100的一个表面上，并且第二布线图案层220可以设置在柔性基板100的与该一个表面相对的另一表面上。
第一布线图案层210的厚度可以对应于第二布线图案层220的厚度。第一布线图案层210和第二布线图案层220的厚度可以分别为1μm至20μm。
第一镀层310可以设置在第一布线图案层210上。此外，第三镀层330可以设置在第二布线图案层220上。
第一镀层310和第三镀层330中的至少一个可以包括第一开放部OA1。
例如，参考图21至图23，第一镀层310和第三镀层330可以分别包括第一开放部OA1。详细地，第一镀层310可以包括第一开放部OA1，第三镀层330可以包括第一开放部OA1。
例如，参照图24至图26，第一镀层310和第三镀层330中的一个可以包括第一开放部OA1。详细地，第一镀层310可以包括第一开放部OA1。
第二镀层320和第四镀层340中的至少一个可以包括第二开放部OA2。
例如，参考图21至图25，第二镀层320和第四镀层340可以分别包括第二开放部OA2。详细地，第二镀层320可以包括第二开放部OA2，第四镀层340可以包括第二开放部OA2。
例如，参考图26，第二镀层320和第四镀层340中的一个可以包括第二开放部OA2。详细地，第二镀层320可以包括第二开放部OA2。
设置在基板的另一表面上的第二保护层420可以包括一层或多层。
参考图21至23和25，设置在基板的另一表面上的第二保护层420可以设置为两层。第二保护层420可以包括上第二保护层422和下第二保护层421。这里，上部可以设置在较为远离基板的另一表面上，并且下部可以设置在较为靠近基板的另一表面上。上第二保护层422可以与下第二保护层421和第四镀层340的上表面直接接触。
参考图21至23，基板的一个表面上的开放部可以与基板的另一表面上的开放部上下重叠。也就是说，设置在基板的两侧的开放部中的每一个可以占据基板的同一区域。设置在基板的任一侧的每个开放部可以至少部分地位于弯曲区域中，并且可以包括全部或部分重叠的部分。
参照图23，第三镀层330和第四镀层340可以在与弯曲区域对应的区域中包括开放部，并且第二保护层420可以接触第二布线图案层220的一个表面。详细地，下第二保护层421可以与第二布线图案层220的一个表面接触。
参照图21至23，下第二保护层421可以与第二布线图案层220的上表面、第三镀层330的侧面和第四镀层340的侧面接触。
参考图21，下第一保护层411和下第二保护层421可以设置在弯曲区域中。此时，第一开放部OA1的宽度W1可以对应于第二开放部OA2的宽度W1。
或者，参照图22至图23，下第二保护层421的一部分可以与非弯曲区域中的第三镀层330的上表面接触。
下第一保护层411的一部分可以从弯曲区域延伸以覆盖第一镀层310的上部。下第二保护层421的一部分可以从弯曲区域延伸以覆盖第三镀层330的上部。此时，第一镀层310的第一开放部OA1的宽度W1a可以不同于第二镀层320的第二开放部OA2的宽度W1b。第一镀层310的第一开放部OA1的宽度W1a可以小于第二镀层320的第二开放部OA2的宽度W1b。
参照图22，第一镀层310的第一开放部OA1的宽度W1a可以对应于第三镀层330的第一开放部OA1的宽度。第二镀层320的第二开放部OA2的宽度W1b可以对应于第四镀层340的第二开放部OA2的宽度。
参照图23，第一镀层310的第一开放部OA1的宽度W1a可以不同于第三镀层330的第一开放部OA1的宽度W1c。第一镀层310的第一开放部OA1的宽度W1a可以大于第三镀层330的第一开放部OA1的宽度W1c。第二镀层320的第二开放部OA2的宽度W1b可以对应于第四镀层340的第二开放部OA2的宽度。
参照图25，下第二保护层421设置在第三镀层330上，下第二保护层421设置在第三镀层330的上表面和第四镀层340的侧面。
参考图24和26，设置在基板的另一表面上的第二保护层420可以是单层。
参照图24，第二保护层420可以与第三镀层330的一个表面接触。
参考图26，第二保护层420可以与第四镀层340的一个表面接触。
根据实施例的双面柔性印刷电路板可以包括在基板的一个表面上的上第一保护层和下第一保护层的两层，并且可以在基板的另一表面上包括单层的第二保护层，从而减轻弯曲时的应力。此时，包括上第一保护层和下第一保护层的基板的一个表面可以在施加张力的方向上。
或者，根据实施例的双面柔性印刷电路板可以包括在基板的一个表面上的上第一保护层和下第一保护层的两层，并且可以包括在基板的另一表面上的上第二保护层和下第二保护层，从而减轻弯曲时的应力。此时，包括上第一保护层和下第一保护层的基板的一个表面可以在施加张力的方向上。因此，两个不同的保护层可以防止空腔，并且在界面处分散应力。这里，在施加大张力的基板的一个表面上，开放部的宽度可以大于另一表面。因此，压力可以有效地得到缓解。
例如，参考图20、21、22和24，上第二保护层422可以覆盖下第二保护层421的上表面和第四镀层340，并且可以设置为比下第二保护层421宽。此时，包括上第一保护层和下第一保护层的基板的一个表面可以在施加张力的一个方向上，或者包括上第二保护层和下第二保护层的基板的另一表面可以在施加张力的方向上。也就是说，无论弯曲方向如何，实施例可以包括能够防止空腔和在界面处分散应力的不同的两层保护层。
第一保护层410和第二保护层420中的至少一个可以与布线图案层接触。
例如，参照图21至图23，下第一保护层411可以与第一布线图案层210接触，下第二保护层421可以分别与第二布线图案层220接触。这里，下第一保护层411或下第二保护层421可以在接收张力的方向上弯曲。因此，因为下第一保护层411的一个表面或下第二保护层421的一个表面与布线图案层接触，所以可以防止当柔性电路板被折叠时第一布线图案层210或第二布线图案层220和/或镀层310、320、330和340在被张紧的部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。详细地，与下第一保护层411的一个表面和下第二保护层421的一个表面之间的布线图案层具有较大的接触区域的表面可以在接受张力的方向上弯曲。因此，保护层可以减轻张力，并且可以防止布线图案层的破裂。
例如，参照图23至图25，下第一保护层411和下第二保护层421的一个保护层可以与布线图案层接触。详细地，下第一保护层411可以与布线图案层接触。此时，下第一保护层411可以接收张力，并且下第二保护层421可以在接收压力的方向上弯曲。因此，当下第一保护层411的一个表面与第一布线图案层210接触时，可以防止当柔性电路板被折叠时第一布线图案层210和镀层300中在被张紧的部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。
下第一保护层411的厚度可以对应于或不同于下第二保护层421的厚度。这里，保护层的厚度可以是在弯曲区域的测量值。
例如，参照图21至图23，下第一保护层411的厚度T3可以与下第二保护层421的厚度T3不同。下第一保护层411的厚度可以为1μm至20μm，下第二保护层421的厚度可以为1μm至20μm。
虽然图中未示出，下第一保护层411和下第二保护层421可以分别与第一布线图案层210和第二布线图案层220接触。此外，下第一保护层411的厚度可以为10μm至20μm。此外，下第二保护层421的厚度可以为5μm至15μm。此时，下第一保护层411可以接收张力，并且下第二保护层421可以在接收压力的方向上弯曲。也就是说，由于接收张力的下第一保护层411的厚度比接收压力的下第二保护层421的厚度大，所以可以防止当柔性电路板折叠时第一布线图案层210和/或镀层310和320在被张紧的部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。
例如，参照图24至图26，下第一保护层411的厚度T3a可以与下第二保护层421的厚度T3b不同。下第一保护层411的厚度T3a可以大于下第二保护层421的厚度T3b。下第一保护层411的厚度可以为10μm至20μm，下第二保护层421的厚度可以为5μm至15μm。这里，下第一保护层411可以接收张力，并且下第二保护层421可以在接收压力的方向上弯曲。也就是说，由于接收张力的下第一保护层411的厚度比接收压力的下第二保护层421的厚度大，可以防止当柔性电路板折叠时第一布线图案层210和/或镀层310和320在被张紧的部分处产生裂纹。因此，可以提高根据实施例的柔性电路板的可靠性。
参考图22和23，可以包括第一镀层与第一保护层彼此接触的第一重叠区域和第二重叠区域。
第一重叠区域的宽度可以对应于第二重叠区域的宽度。
参照图22，第一镀层310与下第一保护层411在第一开放部的一侧彼此接触的第一重叠区域CA1的宽度可以对应于第三镀层330与下第二保护层421在第一开放部的一侧彼此接触的第五重叠区域CA5的宽度。第一镀层310与下第一保护层411在第一开放部的另一侧彼此接触的第二重叠区域CA2的宽度可以对应于第三镀层330与下第二保护层421在第一开放部的另一侧彼此接触的第六重叠区域CA6的宽度。
参考图23，第五重叠区域的宽度可以大于第一重叠区域的宽度。此外，第六重叠区域的宽度可以大于第二重叠区域的宽度。
参照图21至26，上第二保护层422可以覆盖下第二保护层421和第四镀层340，并且可以被设置为比下第二保护层421宽。
上第二保护层422覆盖下第二保护层421的上表面，并且可以设置为具有比弯曲区域BA大的宽度。具体地说，上第二保护层422的一个表面和与该一个表面相对的另一表面可以设置在非弯曲区域NBA上。也就是说，上第二保护层422可以完全设置在下第二保护层421上，并且可以设置在下第二保护层421的周边区域上。
上第二保护层422可以与下第二保护层421和第四镀层340的上表面接触。上第二保护层422可以与弯曲区域上的下第二保护层421的上表面和非弯曲区域上的第四镀层340的上表面接触。
上第二保护层422可以完全覆盖下第二保护层421的上表面。上第二保护层422可以防止水分、异物等渗入下第二保护层421和镀层300之间的界面。结果，可以防止由于氧化引起的布线图案层200的损坏或去除。
此外，上第二保护层422可以在下第二保护层421的整个上表面和下第二保护层421上的弯曲区域上延伸，并且可以设置在非弯曲区域上的第四镀层340的上表面上。因此，上第二保护层422可以防止由于下第二保护层421和镀层300之间的界面的平坦度差而使异物渗透。因此，可以提高根据示例性实施例的柔性电路板的可靠性和寿命。
上第二保护层422可以包括与第四镀层340接触的重叠区域。上第二保护层422可以与非弯曲区域NBA上的第四镀层340重叠。
第一保护层410的形状可以与第二保护层420的形状对称。例如，下第一保护层411和下第二保护层421可以是T字形。或者，第一保护层410的形状可以不同于第二保护层420的形状。例如，下第一保护层411可以是T字形，下第二保护层421可以是条形的。
由于上第二保护层422设置在下第二保护层421的上表面上以及第四镀层340的上表面的一个区域上，所以可以增加粘合强度，从而可以提高柔性电路板的可靠性。
此外，上第二保护层422和第四镀层340之间的重叠区域CA3和CA4的宽度可以大于镀层300的厚度。因此，根据实施例的柔性电路板可以防止由张力或压缩导致的变形所引起的损坏。
第三重叠区域CA3和第四重叠区域CA4的宽度可以彼此对应或不同。
也就是说，根据实施例的上第二保护层422可以防止去除下第二保护层421，从而提高根据实施例的柔性电路板的可靠性。
上第二保护层422的上表面可以被设置为高于下第二保护层421的上表面。也就是说，由于上第二保护层422的上表面被设置为比下第二保护层421的上表面高，所以下第二保护层421可以相对于上第二保护层422具有台阶。因此，上第二保护层422可以能够改善与下第二保护层421的粘附性，因此可以防止水分渗透等。
在根据实施例的双面柔性印刷电路板中，具有比下第一保护层和下第二保护层中的任何一个宽的宽度的上保护层可以被设置为比在下第一保护层和下第二保护层中的至少一个保护层上的下第一保护层和下第二保护层中的任一个的上表面高。也就是说，具有比下第一保护层的宽度大的宽度的上第一保护层可以设置在下第一保护层上，并且具有比下第二保护层的宽度大的宽度的上第二保护层可以设置在下第二保护层上。因此，在基板的至少一个表面上的多个保护层弯曲时产生的应力可以被分散，因此可以防止镀层和/或布线图案层的破裂。
此外，设置在下第一保护层上的上第一保护层可以阻挡下第一保护层和镀层之间的界面处的渗透材料的进入，从而防止由于布线图案的氧化引起的膜的损坏或去除。
此外，设置在下第二保护层上的上第二保护层可以阻挡在下第二保护层和镀层之间的界面处的渗透材料的进入，从而防止由于布线图案的氧化引起的膜的损坏或去除.
此外，由于下第一保护层的上表面可以设置为高于第二镀层的上表面，可以防止在下第一保护层和镀层之间或下第一保护层和布线图案层之间形成空腔。因此，可以防止膜的去除或布线图案层和/或镀层的损坏。
另外，在根据实施例的双面柔性印刷电路板中，由于接受张力的一侧的保护层可以与布线图案层接触，所以可以防止由于弯曲引起的布线图案层和/或镀层的破裂和断裂，从而可以提高可靠性。
根据实施例的双面柔性印刷电路板可以包括设置在第一镀层310和第二镀层320之间的下第一保护层411。也就是说，根据实施例的双面柔性印刷电路板可以包括下第一保护层411的结构，其中一部分被埋设在第一镀层310和第二镀层320之间，因此可以缓冲弯曲区域的张力，并且可以防止布线图案层和镀层的破裂。
另外，在根据实施例的双面柔性印刷电路板中，由于下第一保护层和下第二保护层中的至少一个保护层可以与布线图案层接触，所以可以防止由于弯曲期间的张力的变化引起的裂纹。此外，半导体芯片可以以高密度安装在电子设备的窄区域中，并且可以实现高分辨率显示。此外，本实施例可以防止由于Sn颗粒的产生而导致的外观缺陷和可靠性劣化。
以下，参照图27对本实施例的柔性电路板的制造方法进行说明。.
根据实施例的柔性电路板的制造方法可以包括：制备厚度为12μm至125μm的基板；在基板的一个表面上形成厚度为1μm至20μm的布线图案层；在布线图案层的弯曲区域上设置具有1μm至20μm厚度的第一保护层；在布线图案层上除设置有第一保护层的区域之外的区域上形成厚度为0.1μm以下的第一镀层；在第一镀层上设置厚度为1μm以下的第二镀层；以及设置覆盖第一保护层和第二镀层并且具有比第一保护层的宽度大的宽度和1μm至20μm的厚度的第二保护层。
以下，参照图28至图31对根据实施例的双面柔性印刷布线基板的制造方法进行说明。该实施例不限于此，并且在该过程期间可以省略一些组件。例如，可以省略上第二保护层422。另外，一些组件可以在该过程期间不同地定位。例如，下第二保护层421可以设置在第三镀层330上，或者下第二保护层421可以设置在第四镀层340上。
参考图28，将描述根据干膜掩膜法或光致阻焊层(PSR)印刷方法制造的双面柔性印刷电路板。
首先，在基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在基板100的两个表面上形成电路。此时，基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以通过在第一布线图案层210上层压干膜或通过印刷光致阻焊层来形成上牺牲层T1。此外，可以通过在第二布线图案层220上层压干膜或通过印刷光致阻焊层来形成下牺牲层B1。
接下来，可以在上牺牲层T1和下牺牲层B1上设置掩模，并且可以执行曝光紫外线的曝光步骤。
接下来，可以执行去除未曝光的上牺牲层T1和下牺牲层B1的显影步骤。因此，可以形成图案化的上牺牲层P1和图案化的下牺牲层P2。
接下来，可以在图案化的上牺牲层P1的周边区域中形成第一镀层310。此外，可以在图案化的下牺牲层P2的周边区域中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成包括第一开放部的第一镀层310和第三镀层330。此时，可以对第一镀层310和第三镀层330中的每一个进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的下第一保护层411和下第二保护层421。下第一保护层411和下第二保护层421的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在下第一保护层411和下第二保护层421的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340形成在未设置有下第一保护层411和下第二保护层421的区域中并具有比保护层的厚度小的厚度。因此，下第一保护层411和下第二保护层421的侧面可以与第二镀层320和第四镀层340接触。这里，第二镀层320和第四镀层340可以分别镀锡。
接下来，可以在下第一保护层411的整个上表面和作为下第一保护层411的周边区域的第二镀层320的上表面的一个区域上形成上第一保护层412。上第一保护层412的上表面可以形成为高于下第一保护层411的高度。此时，上第一保护层412可以包括与下第一保护层411相同的材料。
此外，可以在下第二保护层421的整个上表面和作为下第二保护层421的周边区域的第四镀层340的上表面的一个区域上形成上第二保护层422。上第二保护层422的上表面可以形成为高于下第二保护层421的高度。此时，上第二保护层422可以包括与下第二保护层421相同的材料。
参考图29，将描述根据PET掩模方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。这里，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，对PET掩模膜进行冲压以制备具有通孔的PET掩模膜。
接下来，可以通过在第一布线图案层210上层压具有通孔的PET掩模膜来形成图案化的上牺牲层P1。此外，可以通过在第二布线图案层220上层压具有通孔的PET掩模膜来形成图案化的下牺牲层P2。
接下来，可以在图案化的上牺牲层P1的通孔中形成第一镀层310。此外，可以在图案化的下牺牲层P2的通孔中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成包括第一开放部的第一镀层310和第三镀层330。这里，可以分别对第一镀层310和第三镀层330进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的第一保护层411和第二保护层421。下第一保护层411和下第二保护层421的上表面可以具有比弯曲区域的宽度宽的宽度。
接下来，可以在下第一保护层411和下第二保护层421的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有下第一和下第二保护层411和421的区域中并具有比保护层的厚度小的厚度。因此，下第一保护层411和下第二保护层421的侧面可以与第二镀层320和第四镀层340接触。此时，第二镀层320和第四镀层340可以分别镀锡。
接下来，可以在下第一保护层411的整个上表面和作为下第一保护层411的周边区域的第二镀层320的上表面的一个区域上形成上第一保护层412。上第一保护层412的上表面可以具有高于下第一保护层411的高度的高度。此时，上第一保护层412可以包括与下第一保护层411相同的材料。
此外，可以在下第二保护层421的整个上表面和作为下第二保护层421的周边区域的第四镀层340的上表面的一个区域上形成上第二保护层422。上第二保护层422的上表面可以形成为高于下第二保护层421的高度的高度。此时，上第二保护层422可以包括与下第二保护层421相同的材料。
参考图30，将描述根据光致抗蚀剂(PR)印刷方法或凹版印刷方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。此时，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以在第一布线图案层210上施加光致抗蚀剂油墨以形成图案化的上牺牲层P1。此外，可以在第二布线图案层220上印刷光致抗蚀剂油墨以形成图案化的下牺牲层P2。
接下来，可以在图案化的上牺牲层P1的周边区域中形成第一镀层310。此外，可以在图案化的下牺牲层P2的周边区域中形成第三镀层330。
接下来，可以剥离图案化的上牺牲层P1和图案化的下牺牲层P2。因此，可以形成包括第一开放部的第一镀层310和第三镀层330。这里，可以分别对第一镀层310和第三镀层330进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的第一保护层411和第二保护层421。保护层的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在下第一保护层411和下第二保护层421的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340形成在未设置有下第一保护层411和第二保护层421的区域中并具有比保护层的厚度小的厚度。因此，保护层的侧面可以与第二镀层320和第四镀层340接触。此时，第二镀层320和第四镀层340可以分别镀锡。
接下来，可以在下第一保护层411的整个上表面和作为下第一保护层411的周边区域的第二镀层320的上表面的一个区域上形成上第一保护层412。上第一保护层412的上表面可以形成为高于下第一保护层411的高度。此时，上第一保护层412可以包括与下第一保护层411相同的材料。
此外，可以在下第二保护层421的整个上表面和作为下第二保护层421的周边区域的第四镀层340的上表面的一个区域上形成上第二保护层422。上第二保护层422的上表面可以形成为高于下第二保护层421的高度。此时，上第二保护层422可以包括与下第二保护层421相同的材料。
参考图31，将描述根据Spurt Jar电镀方法制造的双面柔性印刷电路板。
首先，在柔性基板100的两侧制备第一布线图案层210和第二布线图案层220。也就是说，在柔性基板100的两个表面上形成电路。此时，柔性基板100可以是聚酰亚胺柔性基板，并且布线图案可以包含铜。
接下来，可以通过执行Spurt Jar电镀，在与弯曲区域相对应的区域中形成包括第一开放部的第一镀层310和第三镀层330。这里，可以分别对第一镀层310和第三镀层330进行镀锡。
接下来，可以在填充第一开放部的同时设置覆盖第一镀层310和第三镀层330的侧面和上表面的一部分的保护层。保护层的上表面可以具有比弯曲区域宽的宽度。
接下来，可以在下第一保护层411和下第二保护层421的周边区域中形成第二镀层320和第四镀层340。也就是说，第二镀层320和第四镀层340可以形成在未设置有下第一保护层411和下第二保护层421的区域中并具有比保护层的厚度小的厚度。因此，保护层的侧面可以与第二镀层320和第四镀层340接触。此时，第二镀层320和第四镀层340可以分别镀锡。
接下来，可以在下第一保护层411的整个上表面和作为下第一保护层411的周边区域的第二镀层320的上表面的一个区域上形成上第一保护层412。上第一保护层412的上表面可以形成为高于下第一保护层411的高度。此时，上第一保护层412可以包括与下第一保护层411相同的材料。
此外，可以在下第二保护层421的整个上表面和作为下第二保护层421的周边区域的第四镀层340的上表面的一个区域上形成上第二保护层422。上第二保护层422的上表面可以形成为高于下第二保护层421的高度。此时，上第二保护层422可以包括与下第二保护层421相同的材料。
接下来，将描述根据实施例的包括柔性电路板(即柔性电路板芯片封装10)的覆晶薄膜(COF)模块10。具有安装在其上的驱动芯片的COF模块可以通过在布线图案层200上设置可以与根据实施例的柔性电路板上的布线图案层200电连接的驱动芯片来制造。
将参考图32和33描述安装在电子设备上的柔性电路板的剖视图。安装在电子设备上的根据实施例的柔性电路板的弯曲部分可以等于、宽于或窄于弯曲区域BA。
该实施例可以包括在弯曲区域BA的至少一部分中没有镀层的区域。因此，可以防止镀层在弯曲期间破损。
弯曲区域BA可以宽于、对应于或窄于未形成镀层的区域。
参照图32和图33，下保护层411可以比弯曲区域BA窄。或者，参考图32，下保护层411可以仅设置在弯曲区域BA中。
参考图32和34，上保护层412可以设置成比弯曲区域BA宽。或者，参考图32，上保护层412可以仅设置在弯曲区域BA中。
参考图35，根据第一和第二实施例的柔性电路板可以包括在电子设备中。
根据实施例的覆晶薄膜(COF)模块10可以包括将驱动芯片40设置在柔性电路板的非弯曲区域上。
例如，在弯曲区域BA中，柔性基板100可以具有与C形相似的形状。详细地，在弯曲区域BA中，柔性基板100的横截面可以具有曲线形状。弯曲区域BA可以是一个表面弯曲并且面对基板的一个表面的区域，或者弯曲区域BA可以是另一表面面对基板的另一表面的区域。
例如，在非弯曲区域NBA中，柔性基板100可以具有与板状相似的形状。详细地，在非弯曲区域NBA中，柔性基板100的横截面可以是直的形状。非弯曲区域可以包括基板被部分弯曲以与显示面板或单独的电路板连接的区域。也就是说，非弯曲区域可以是基板的一个表面不面对一个相对表面的区域。
弯曲区域BA可以设置在非弯曲区域NBA之间。也就是说，弯曲区域BA可以是弯曲以使柔性电路板连接至显示面板和印刷电路板的一部分。弯曲区域BA的横截面积可以小于非弯曲区域NBA的横截面积。因此，柔性电路板可以设置在显示面板和印刷电路板之间。
COF模块10位于显示面板20和印刷电路板30之间，以连接电信号。此时，印刷电路板30可以是刚性印刷电路板或柔性印刷电路板。
包括根据实施例的柔性电路板的COF模块10的一端通过与显示面板20接触而被电连接，并且与一端相对的另一端可以通过与印刷电路板30接触而被电连接。在这里，接触可能是直接接触。或者，接触可以是与它们之间的各向异性导电膜(ACF)的接触。
例如，ACF可以设置在COF模块10和印刷电路板30之间。COF模块10和印刷电路板30可以通过ACF同时结合在一起并电连接。ACF可以是分散有导电性颗粒的树脂。因此，通过印刷电路板30连接的电信号可以通过ACF中包含的导电颗粒传输到COF模块10。
也就是说，柔性电路板10可以在第一接合区域A1中连接至显示面板20。此外，柔性电路板10可以连接至第二接合区域A2中的印刷电路板30。第一接合区域A1和第二接合区域A2可以是非弯曲区域的一端或另一端。
在柔性电路板10连接至显示面板20的第一接合区域A1与柔性电路板10连接至印刷电路板30的第二接合区域A2之间弯曲的弯曲区域BA可以被定位。
由于COF模块10包括柔性基板，因此COF模块10可以在显示面板20和印刷电路板30之间具有刚性形状或弯曲形状。
COF模块10可以在彼此相对设置的显示面板20和印刷电路板30之间弯曲并连接，从而可以减小电子设备的厚度，并且可以提高设计的自由度。此外，包括柔性基板的COF模块10即使为弯曲形式也不会使布线断裂，因此可以提高包括COF模块的电子设备的可靠性。
图36和图37是包括根据示例性实施例的双面柔性印刷电路板的芯片封装的剖视图。
参考图36和37，基板100可以包括通孔。基板100可以包括多个通孔。基板100的多个通孔可以通过机械过程或化学过程单独地或同时地形成。例如，基板100的多个通孔可以通过钻孔过程或蚀刻过程形成。例如，基板的通孔可以通过激光冲压和除胶渣过程来形成。除胶渣过程可以是除去附着在通孔的内表面上的聚酰亚胺胶渣的过程。通过除胶渣过程，聚酰亚胺基板的内表面可以具有类似于直线的斜面。
布线图案层210和220，镀层300：310、320、330和340以及保护层410和420可以设置在基板100上。详细地，布线图案层210和220，镀层310、320、330和340以及保护层410和420可以顺序地设置在基板100的两个表面上。
导电图案部CP可以设置在基板100的一个表面或两个表面上。导电图案部CP可以包括布线图案层和镀层。
布线图案层210和220可以通过蒸镀、电镀和溅镀的至少一种方法形成。
例如，用于形成电路的布线层可以通过溅镀之后的电解电镀形成。例如，用于形成电路的布线层可以是通过化学镀形成的铜镀层。或者，布线层可以是通过化学镀和电解电镀形成的铜镀层。
接下来，在布线层上层压干膜之后，通过曝光、显影和蚀刻的过程可以在柔性电路板的两个表面上，即在上表面和下表面上，形成图案化的布线层。因此，可以形成布线图案层210和220。
导电材料可以填充在穿过基板100的通孔V1、V2和V3中。填充在通孔中的导电材料可以对应于布线图案层210和220，或者可以是不同的导电材料。例如，填充在通孔中的导电材料可以包括铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)及其合金中的至少一种金属。基板100的上表面上的导电图案部CP的电信号可以通过填充在通孔中的导电材料传输到基板100的下表面的导电图案部CP。
接下来，可以在布线图案层210和220上形成镀层300。
此后，可以在导电图案部分CP上丝网印刷保护部分PP。
参考图36，布线图案层210和220的面积可以对应于或不同于镀层300。第一镀层310的面积可以对应于或不同于第二镀层320的面积。
第一布线图案层210的面积可以对应于镀层300的面积。第一镀层310的面积可以对应于第二镀层320的面积。
第一镀层310可以设置在第一布线图案层210上，并且第二镀层320可以形成在第一镀层310上，并且第一保护层410可以部分地设置在第二镀层320上。
参考图37，布线图案层210和220的面积可以不同于镀层300的面积。第一布线图案层210的面积可以对应于第一镀层310的面积。第一镀层310的面积可以不同于第二镀层320的面积。例如，第一镀层310的面积可以大于第二镀层320的面积。
第一镀层310可以设置在第一布线图案层210上，并且保护层410可以部分地设置在第一镀层310上。第二镀层320可以设置在第一镀层310上除设置有保护层410的区域之外的区域上。
与保护层410的下表面接触的第一镀层310可以是铜和锡的合金层。与保护层410的侧面接触的第二镀层320可以包含纯锡。结果，保护层410和第一镀层310之间的空腔部分的形成可以防止保护层被去除并防止形成晶须，从而增加保护层的粘附性。因此，该实施例可以包括两层镀层，因此可以提供具有高可靠性的电子设备。
将描述安装在根据实施例的柔性电路板芯片封装上的驱动芯片40、显示面板20和印刷电路板30的连接。
根据实施例的柔性电路板芯片封装10可以包括：包括通孔的基板100；设置在包括通孔的基板的两侧上的布线图案层210和220；设置在布线图案层上的第一镀层310或第三镀层330；设置在第一或第三镀层上的第二镀层320和第四镀层340；以及部分地设置在布线图案层上的保护层410和420。
形成有保护层400的保护层400的设置区域可以是保护部件PP。导电图案部CP在除保护部分之外的未形成有保护层的区域NPA1和NPA3可以暴露于外部。也就是说，导电图案部CP可以电连接至在未设置有保护部的区域中的在保护层的开放区域中上或导电图案部上的区域中的驱动芯片40、显示面板20以及印刷电路板30。
根据实施例的柔性电路板芯片封装10的引线图形部分和测试图案部分可以不与保护部分重叠。也就是说，引线图案部分和测试图案部分可以是位于未被保护层覆盖的开放区域中的导电图案部分，并且可以根据功能被区分为引线图案部分和测试图案部分。
引线图案部分可以是要连接至驱动芯片、显示面板或印刷电路板的导电图案部分。
测试图案部分可以是用于检查根据实施例的柔性电路板和包括该柔性电路板的芯片封装的产品是否有缺陷的导电图案部分。
引线图案部分可以根据位置被区分为内引线图案部分和外引线图案部分。相对靠近驱动芯片并且不与保护层重叠的导电图案部分的一个区域可以表示为内引线图案部分。位于相对远离驱动芯片并且不与保护层重叠的导电图案部分的一个区域可以表示为外引线图案部分。
参照图36至图39，根据实施例的基板100可以包括第一内引线图案部分I1、第二内引线图案部分I2、第三内引线图案部分I3和第四内引线图案部分I4。
根据实施例的基板100可以包括第一外引线图案部分O1、第二外引线图案部分O2、第三外引线图案部分O3和第四外引线图案部分O4。
根据实施例的基板100可以包括第一测试图案部分T1和第二测试图案部分T2。
第一内引线图案部分I1、第二内引线图案部分I2、第三内引线图案部分I3，第一外引线图案部分O1和第二外引线图案部分O2可以设置在根据实施例的基板100的一个表面上。
第四内引线图案部分I4、第三外引线图案部分O3、第四外引线图案部分O4、第一测试图案部分T1和第二测试图案部分T2可以包括在与所述一个表面相对的基板100的另一表面上。
根据实施例得设置在基板100的一个表面上的驱动芯片40可以通过第一连接部分70连接至第一内引线图案部分I1、第二内引线图案部分I2或第三内引线图案部分I3。
第一连接部分70取决于位置和/或功能而可以包括第一子第一连接部分71、第二子第一连接部分72和第三子第一连接部分73。
根据实施例的设置在基板100的一个表面上的驱动芯片40可以通过第一子第一连接部分71电连接至第一内引线图案部分I1。
第一内引线图案部分I1可以沿着基板100的上表面向邻近第二通孔V2的第一外引线图案部分O1发送电信号。第二通孔V2和第一外引线图案部分O1可以彼此电连接。也就是说，第一内引线图案部分I1和第一外引线图案部分O1可以是沿一个方向延伸的导电图案部分的一个端部和另一个端部。
例如，印刷电路板30可以通过粘合剂层50连接至第一外引线图案部分O1。因此，从第一芯片发送的信号可以通过第一内引线图案部分I1和第一外引线图案部分O1传输到印刷电路板30。
此外，第一内引线图案部分I1可以沿着基板100的上表面电连接至第二通孔V2，并且电信号可以通过填充在第二通孔V2中的导电材料沿着基板100的下表面传输到与第二通孔V2相邻的第三外引线图案部分O3。第二通孔V2可以电连接至第三外引线图案部分O3。因此，虽然图中未示出，印刷电路板30也可以通过粘合层50电连接至第三外引线图案部分O3。
根据实施例的设置在基板100的一个表面上的驱动芯片40可以通过第二子第一连接部分72电连接至第二内引线图案部分I2。
设置在基板100的上表面上的第二内引线图案部分I2可以通过填充在位于第二内引线图案部分I2下方的第一通孔V1中的导电材料沿着基板100的下表面将电信号发送到与第一通孔V1相邻的第四内引线图案部分I4和第一测试图案部分T1。第一通孔V1、第一测试图案部分T1和第四内引线图案部分I4可以电连接在基板的下表面上。
显示面板20可以附接至第四内引线图案部分I4和第四外引线图案部分O4。
第一测试图案部分T1可以确认能够通过第一通孔V1传输的电信号的故障。例如，可以通过第一测试图案部分T1来确认发送到第四内引线图案部分I4的信号的精度。详细地，通过测量第一测试图案部分T1中的电压或电流，可以确认位于第一芯片和显示面板之间的导电图案部分是否发生漏电或短路或者发生漏电或发生短路的位置，从而提高产品的可靠性。
根据实施例的设置在基板100的一个表面上的驱动芯片40可以通过第三子第一连接部分73电连接至第三内引线图案部分I3。
第三内引线图案部分I3可以沿着基板100的上表面向邻近第三通孔V3的第二外引线图案部分O2发送电信号。第三通孔V3和第二外引线图案部分O2可以电连接。也就是说，第三内引线图案部分I3和第二外引线图案部分O2可以是沿一个方向延伸的导电图案部分的一个端部和另一个端部。
此外，第三内引线图案部分I3可以沿着基板100的上表面电连接至第三通孔V3，并且电信号可以通过填充在第三通孔V3中的导电材料沿着基板100的下表面传输到与第三通孔V3相邻的第四外引线图案部分O4和第二测试图案部分T2。
第二通孔V2、第四外引线图案部分O4和第二测试图案部分T2可以在基板的下表面处电连接。
如上所述，显示面板20可以通过粘合剂层50附接至第四内引线图案部分I4和第四外引线图案部分O4。
第二测试图案部分T2可以确认能够通过第三通孔V3传输的电信号的故障。例如，可以通过第二测试图案部分T2来确认发送到第四外引线图案部分O4的信号的精度。详细地，通过测量第二测试图案部分T2中的电压或电流，可以确认位于第一芯片和显示面板之间的导电图案部分是否发生漏电或短路或者发生漏电或发生短路的位置，从而提高产品的可靠性。
根据实施例的柔性电路板可以将显示面板20设置在与设置有驱动芯片40的一个表面相对的另一表面上，从而提高设计自由度。
图38是根据图37的双面柔性印刷电路板的俯视图，图39是根据图37的双面柔性印刷电路板的仰视图。
参考图38和39，为了便于制造或加工，本实施例的基板100可以在纵向两侧具有链轮孔(sprocket hole)。因此，本实施例的基板100可以通过链轮孔SH以卷对卷(roll-to-roll)方式卷绕或展开。
本实施例的基板100可以基于由虚线表示的切割部分定义为内部区域IR和外部区域OR。
外部区域OR可以包括多个链轮孔SH和多个虚拟图案DP。
链轮孔SH可以提高运输柔性电路板的便利性。
在链轮孔SH和设置有导电图形部分的内部区域IR之间可以包括虚拟区域DR。
多个虚设图案DP可以设置在虚拟区域DR中。外部区域OR的多个虚设图案DP可以防止内部区域IR的导电图案部CP被过度蚀刻，从而可以提高导电图案部CP的宽度和间距的均匀性。
用于连接驱动芯片、显示面板和印刷电路板的导电图案部分可以设置在本实施例的基板100的内部区域IR中。
通过切割在实施例的基板100上形成有链轮孔的部分并且在基板上设置芯片，可以处理具有本实施例的基板100的芯片封装和包括该芯片封装的电子设备。
参考图38，在本实施例的基板100的上表面上，作为导电图案部CP的一个区域的第一内引线图案部分I1、第二内引线图案部分I2以及第三内引线图案部分I3可以通过保护层410的第一非设置区域NPA1暴露于外部。
镀层可以与保护层的非设置区域中的芯片连接。
此外，在本实施例的基板100的上表面上，作为导电图案部CP的一个区域的第一外引线图案部分O1可以通过保护层410的第三非设置区域NPA3向外部暴露410。
第一内引线图案部分I1和第三内引线图案部分I3可以是通过第一连接部分连接至芯片的导电图案部分。
第一内引线图案部分I1和第三内引线图案部分I3的端部可以设置在同一行中。例如，多个第一内引线图案部I1可以在基板的水平方向(x轴方向)上彼此间隔开，并且第一内引线图案部分I1的端部可以设置在同一行中。例如，多个第三内引线图案部分I3可以在基板的水平方向(x轴方向)上彼此间隔开，并且第三内引线图案部分I3的端部可以设置在同一行中。因此，第一内引线图案部分I1和第三内引线图案部分I3可以与第一连接部分和驱动芯片优异地接合。
多个第二通孔V2可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。多个第三通孔V3可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。
第一内引线图案部分I1的端部可以与第二内引线图案部分I2的端部间隔开。
第二内引线图案部分I2可以是不结合到驱动芯片的导电图案。第二内引线图案部分I2的一个端部和另一端部中的至少一个端部可以不设置在同一行中。
例如，多个第二内引线图案部分I2可以在基板的水平方向(x轴方向)上彼此间隔开。此外，第二内引线图案部分I2的一个端部和另一端部中的至少一个端部与第一内引线图案部分I1的端部之间的距离可以随着靠近基板的水平方向(x轴方向)而减小。第二内引线图案部分I2的一个端部和另一端部中的至少一个端部与第一内引线图案部分I1的端部之间的距离可以随着靠近基板的水平方向(x轴方向)而增大。
多个第一通孔V1可以在基板的水平方向(x轴方向)上彼此间隔开并且设置为不同的行。
第二内引线图案部分I2的一个端部与另一端部之间的长度可以包括随着靠近基板的水平方向(x轴方向)而逐渐减小的第二内引线图案部分I2的第一组部分。详细地，第二内引线图案部分I2的一个端部与另一端部之间的长度可以包括随着靠近基板的水平方向(x轴方向)从第一长度逐渐减小到第二长度的第二内引线图案部分I2的第一组部分。此时，第一长度可以大于第二长度。多个第一组可以设置在基板100上。因此，在基板100上，第二内引线图案部分I2的长度可以从第一长度逐渐减小到第二长度。与具有第二长度的第二内引线图案部分I2相邻的第二内引线图案部分I2可以再次具有第一长度。因此，长度随着靠近基板的水平方向(x轴方向)而从第一长度逐渐减小到第二长度的第二内引线图案部分I2的第一组部分；以及长度从第一长度逐渐减小到第二长度的第二内引线图案部分I2的第一组部分可以被重复地设置。
第二内引线图案部分I2的一个端部和另一端部中的至少一端与第一内引线图案部分I1的端部之间的距离可以随着靠近基板的水平方向(x轴方向)而减小。
多个第一内引线图案部分I1可以彼此间隔开第一距离。第二内引线图案部分I2的一端可以位于彼此间隔开的两个相邻的第一内引线图案部分I1之间的区域中。
在基板的水平方向上，可以交替地设置第一内引线图案部分I1的端部和第二内引线图案部分I2的端部。
参考图39，在本实施例的基板100的下表面上，作为导电图案部CP的一个区域的第四内引线图案部分I4和第四外引线图案部分O4也可以通过保护层420的第三非设置区NPA3向外暴露。
图40是根据示例性实施例的一体式覆晶薄膜(COF)柔性电路板的引线图案部分的图案形状的剖视图。详细地，图40是表示引线图形部分的一个表面上的截面形状的剖视图。
导电图案部分可以通过在基部基板上依次形成种子金属层和导电金属层，然后层压光致抗蚀剂层，并进行曝光，显影和蚀刻来形成图案。然后，可除去种子金属层。此外，可以蚀刻基部基板。
例如，当在基部基板上溅镀种子金属层时，可能会在相邻图案电连接时发生短路。为了解决这个问题，可以蚀刻位于图案之间的基部基板的一个表面。因此，可以去除注入到基部基板中的种子层，并且可以防止相邻图案的短路。因此，可以将基部基板蚀刻到预定的深度以进行相邻图案的电隔离。
因此，引线图案部分可以包括在基板100上的布线图案层200和镀层300。此外，形成导电图案部CP的区域中的基板的厚度可以大于没有图案的基板的厚度。
由于COF模块是灵活的，因此可以使用各种电子设备。
例如，参考图41，COF模块可以被包括在柔性触摸窗口中。因此，包括COF模块的触摸装置可以是柔性触摸装置。因此，用户可以手动折叠或弯曲。这样的柔性触摸窗口可以应用于可穿戴式触摸装置等。
参考图42，COF模块可以包括在各种可穿戴的触摸装置中，例如弯曲显示器。因此，包括COF模块的电子设备可以是薄的或重量轻的。
参考图43，COF模块可以应用于具有诸如TV、监视器和笔记本电脑的显示部分的各种电子设备中。此时，COF模块也可以应用于具有弯曲显示部分的电子设备中。
然而，本实施例不限于此，这种COF柔性电路板和通过处理这种COF柔性电路板获得的COF模块也可应用于各种电子设备。
在根据实施例的柔性电路板中，可以在具有弯曲区域和非弯曲区域的基板上设置布线图案层，并且可以在布线图案层上设置具有开放部的镀层。因此，保护层可以接触布线图案层的一个表面和在开放部处暴露的镀层的侧面。此时，镀层可以包括设置为两层的第一镀层和第二镀层。第二镀层的开放部的宽度可以大于第一镀层的开放部的宽度。因此，保护层可以接触第一镀层的上表面。也就是说，该实施例，当保护层的一个表面接触第一镀层时，可以防止当柔性电路板和包括该电路板的片上芯片(COF)模块被折叠时布线图案层和/或镀层在被张紧的部分处产生裂纹。因此，可以提高根据实施例的柔性电路板和包括柔性电路板的COF模块的可靠性。
此外，在根据实施例的柔性电路板中，保护层被设置为两层。并且柔性电路板可以包括上保护层和下保护层。这里，上保护层的宽度可以比下保护层宽。
也就是说，在本实施例中，上保护层可以被设置为具有比下保护层宽的宽度，并且可能分散由于张力或压缩引起的应力，并且可以防止由于变形引起的损坏。因此，可以提高根据示例性实施例的柔性电路板的可靠性和寿命。
此外，上保护层可以覆盖下保护层和位于下保护层周边部分的第二镀层。因此，在本实施例中，可以防止由于水分或异物渗透到第二镀层和下保护层之间的界面而导致的布线图案的氧化引起的膜的损坏和/或去除。
根据实施例的柔性电路板的下保护层的上表面可以被设置成高于第二镀层的上表面。因此，可以防止在下保护层和镀层之间或下保护层和布线图案层之间形成空腔部分。因此，可以防止膜的去除或布线图案层和/或镀层的损坏。
此外，根据实施例的柔性电路板的下保护层的一部分可以与第一镀层的上表面接触。也就是说，下保护层可以设置成覆盖布线图案层的上表面、第一镀层的侧面和第一镀层的上表面的一部分。当下保护层与第一镀层接触时，可以防止当柔性电路板和包括该柔性电路板的薄膜(COF)模块)折叠时布线图案层和/或镀层在被张紧的部分处产生裂纹。因此，可以提高根据示例性实施例的柔性电路板和包括柔性电路板的COF模块的可靠性。
此外，在本实施例中，通过将镀层部分地设置在布线图案层上，可以减少在电镀工序中产生的诸如Sn颗粒的金属颗粒的产生，从而提高柔性电路板和包括该柔性电路板的COF模块的可靠性。
此外，在本实施例中，由于双面COF柔性电路板的第一保护层和第二保护层的至少一个保护层与布线图案层接触，所以可以防止由于弯曲期间的张力变化引起的裂纹。此外，半导体芯片可以以高密度安装在电子设备的窄区域中。因此，可以实现高分辨率显示。
尽管已经参照本发明的多个示例性实施例而对实施例进行了描述，但是应当理解，本领域的技术人员可以设计出落在此公开原理的精神和范围内的许多其它变化和实施例。更具体地讲，在本公开、附图和所附权利要求书的范围内能够对组件和/或所述组合配置的配置进行各种变型和修改。除了部件和/或设置的多种变型和修改之外，替代使用对本领域的技术人员也是显然的。

Claims (17)

1.一种柔性电路板，包括：
基板；
第一布线图案层，设置在所述基板的第一表面上；
第一镀层，设置在所述第一布线图案层上并且包括第一开放区域；
第一保护层，与所述第一布线图案层的一部分、所述第一镀层的一部分以及所述基板的一部分接触；
其中，所述第一保护层包括：
第一重叠区域，在所述第一重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的一侧彼此接触；以及
第二重叠区域，在所述第二重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的另一侧彼此接触，
其中，所述第一重叠区域的宽度与所述第二重叠区域的宽度不同，并且
其中，所述第一重叠区域的所述宽度和所述第二重叠区域的所述宽度中的每一个大于所述第一镀层的厚度。
2.根据权利要求1所述的柔性电路板，还包括：
第二镀层，设置在所述第一镀层上。
3.根据权利要求2所述的柔性电路板，其中，所述第一保护层的上表面高于所述第一镀层的上表面和所述第二镀层的上表面。
4.根据权利要求1所述的柔性电路板，还包括：
第二布线图案层，设置在所述基板的与所述第一表面相对的第二表面的下方。
5.根据权利要求1所述的柔性电路板，其中，所述第一保护层与所述第一布线图案层的所述一部分、所述第一镀层的所述一部分以及所述基板的所述一部分直接接触。
6.根据权利要求4所述的柔性电路板，还包括：
第三镀层，设置在所述第二布线图案层的下方；以及
第二保护层，设置在所述第三镀层的下方。
7.根据权利要求2所述的柔性电路板，其中，所述第一布线图案层的厚度大于所述第一镀层的所述厚度和所述第二镀层的厚度。
8.根据权利要求1所述的柔性电路板，其中，所述第一重叠区域的所述宽度和所述第二重叠区域的所述宽度中的每一个大于所述第一镀层的所述厚度和第二镀层的厚度之和。
9.根据权利要求2所述的柔性电路板，其中，所述基板具有弯曲区域和非弯曲区域，并且
其中，所述弯曲区域小于第二开放区域。
10.根据权利要求9所述的柔性电路板，其中，所述第一保护层在所述非弯曲区域和所述弯曲区域中与所述第一镀层重叠。
11.根据权利要求1所述的柔性电路板，其中，所述第一重叠区域的所述宽度或所述第二重叠区域的所述宽度为400μm以上。
12.根据权利要求1所述的柔性电路板，其中，所述第一重叠区域的所述宽度小于所述第二重叠区域的所述宽度。
13.根据权利要求6所述的柔性电路板，其中，在非所述第一开放区域中所述第一保护层和所述第二保护层的厚度中的每一个为5μm至20μm。
14.根据权利要求6所述的柔性电路板，其中，所述第一保护层和所述第二保护层中的至少一个保护层具有1μm至20μm的厚度。
15.根据权利要求6所述的柔性电路板，其中，在所述第一开放区域中所述第一保护层的厚度大于所述第二保护层的厚度。
16.一种柔性电路板封装芯片，包括：
柔性电路板；以及
芯片，安装在所述柔性电路板上，
其中，所述柔性电路板包括：
基板；
第一布线图案层，设置在所述基板的第一表面上；
第一镀层，设置在所述第一布线图案层上并且包括第一开放区域；
第一保护层，与所述第一布线图案层的一部分、所述第一镀层的一部分以及所述基板的一部分接触；
其中，所述第一保护层包括：
第一重叠区域，在所述第一重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的一侧彼此接触；以及
第二重叠区域，在所述第二重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的另一侧彼此接触，
其中，所述第一重叠区域的宽度与所述第二重叠区域的宽度不同，并且
其中，所述第一重叠区域的所述宽度和所述第二重叠区域的所述宽度中的每一个大于所述第一镀层的厚度。
17.一种电子设备，包括：
柔性电路板；
显示面板，连接到所述柔性电路板的第一端；以及
印刷电路板，连接到所述柔性电路板的与所述第一端相对的第二端，所述柔性电路板包括：
基板；
第一布线图案层，设置在所述基板的第一表面上；
第一镀层，设置在所述第一布线图案层上并且包括第一开放区域；
第一保护层，与所述第一布线图案层的一部分、所述第一镀层的一部分以及所述基板的一部分接触；
其中，所述第一保护层包括：
第一重叠区域，在所述第一重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的一侧彼此接触；以及
第二重叠区域，在所述第二重叠区域中所述第一镀层和所述第一保护层在所述第一开放区域的另一侧彼此接触，
其中，所述第一重叠区域的宽度与所述第二重叠区域的宽度不同，并且
其中，所述第一重叠区域的所述宽度和所述第二重叠区域的所述宽度中的每一个大于所述第一镀层的厚度。
CN202210680830.8A 2016-07-22 2017-07-24 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 Active CN115066085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210680830.8A CN115066085B (zh) 2016-07-22 2017-07-24 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020160093748A KR102489612B1 (ko) 2016-07-22 2016-07-22 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
KR10-2016-0093748 2016-07-22
KR1020160102902A KR102621168B1 (ko) 2016-08-12 2016-08-12 연성 회로기판 및 이를 포함하는 전자 디바이스
KR10-2016-0102902 2016-08-12
CN201710606525.3A CN107645824B (zh) 2016-07-22 2017-07-24 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备
CN202210680830.8A CN115066085B (zh) 2016-07-22 2017-07-24 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710606525.3A Division CN107645824B (zh) 2016-07-22 2017-07-24 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备

Publications (2)

Publication Number Publication Date
CN115066085A CN115066085A (zh) 2022-09-16
CN115066085B true CN115066085B (zh) 2023-06-23

Family

ID=60988216

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210680830.8A Active CN115066085B (zh) 2016-07-22 2017-07-24 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
CN201710606525.3A Active CN107645824B (zh) 2016-07-22 2017-07-24 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710606525.3A Active CN107645824B (zh) 2016-07-22 2017-07-24 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备

Country Status (2)

Country Link
US (6) US10321562B2 (zh)
CN (2) CN115066085B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066085B (zh) * 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
TWI643537B (zh) * 2018-02-07 2018-12-01 易華電子股份有限公司 具耐彎折性之軟性電路板
KR102491107B1 (ko) * 2018-03-16 2023-01-20 삼성전자주식회사 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
US10720589B2 (en) * 2018-04-03 2020-07-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display device and manufacturing method thereof
KR102654593B1 (ko) * 2018-06-01 2024-04-05 삼성디스플레이 주식회사 표시 장치 및 이를 포함한 전자 장치
KR102578051B1 (ko) 2018-06-01 2023-09-14 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치
FR3084556B1 (fr) * 2018-07-30 2020-11-06 Commissariat Energie Atomique Structure electronique souple et son procede d'elaboration.
CN109166894B (zh) * 2018-08-31 2021-04-02 上海天马微电子有限公司 显示面板及其制造方法、保护膜、显示装置
KR102197865B1 (ko) * 2018-11-29 2021-01-05 삼원액트 주식회사 Fccl 제조 방법
KR20200087980A (ko) * 2019-01-14 2020-07-22 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
KR102627613B1 (ko) * 2019-02-22 2024-01-23 삼성디스플레이 주식회사 플렉서블 표시 장치
KR102543443B1 (ko) * 2019-03-08 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 연성 인쇄 회로 기판의 제조 방법
KR20200124461A (ko) * 2019-04-24 2020-11-03 엘지이노텍 주식회사 스트레처블 회로기판
WO2020222445A1 (ko) * 2019-04-29 2020-11-05 엘지이노텍 주식회사 디스플레이용 기판
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
CN110957328B (zh) * 2019-11-29 2022-07-12 武汉华星光电技术有限公司 覆晶薄膜及显示器
CN113597084B (zh) * 2020-04-30 2022-08-19 鹏鼎控股(深圳)股份有限公司 挠折线路板及其制作方法
CN111584436A (zh) * 2020-05-27 2020-08-25 上海天马微电子有限公司 覆晶薄膜及其制造方法
CN111857446B (zh) * 2020-07-13 2021-09-24 Tcl华星光电技术有限公司 掩膜板、显示面板及其制备方法
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US20220399375A1 (en) * 2020-12-23 2022-12-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and fabrication method thereof
CN112991946B (zh) * 2021-02-23 2023-04-07 京东方科技集团股份有限公司 显示面板和显示装置
TWI824277B (zh) * 2021-08-06 2023-12-01 友達光電股份有限公司 顯示裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175735A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 電子回路装置の製造方法
JP2003069164A (ja) * 2001-08-22 2003-03-07 Nitto Denko Corp フラットパネルディスプレイ用フレキシブル配線回路基板
CN101216618A (zh) * 2007-01-05 2008-07-09 爱普生映像元器件有限公司 电光装置及电子设备
WO2014174882A1 (ja) * 2013-04-25 2014-10-30 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
KR20090127548A (ko) 2008-06-09 2009-12-14 삼성모바일디스플레이주식회사 칩 온 필름 구조
CN101742820B (zh) * 2008-11-12 2011-10-12 厦门弘信电子科技有限公司 一种柔性电路板的生产工艺
US8576209B2 (en) * 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI790673B (zh) * 2013-03-07 2023-01-21 日商半導體能源研究所股份有限公司 電子裝置
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101547500B1 (ko) 2014-12-15 2015-08-26 스템코 주식회사 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
KR102243669B1 (ko) 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR101611216B1 (ko) 2015-03-20 2016-04-12 스템코 주식회사 연성 회로 기판 및 그 제조 방법
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
CN115066085B (zh) * 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
WO2018212498A1 (ko) * 2017-05-15 2018-11-22 엘지이노텍 주식회사 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102375126B1 (ko) * 2017-11-02 2022-03-17 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175735A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 電子回路装置の製造方法
JP2003069164A (ja) * 2001-08-22 2003-03-07 Nitto Denko Corp フラットパネルディスプレイ用フレキシブル配線回路基板
CN101216618A (zh) * 2007-01-05 2008-07-09 爱普生映像元器件有限公司 电光装置及电子设备
WO2014174882A1 (ja) * 2013-04-25 2014-10-30 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法

Also Published As

Publication number Publication date
US20220304146A1 (en) 2022-09-22
US10561016B2 (en) 2020-02-11
US10321562B2 (en) 2019-06-11
CN115066085A (zh) 2022-09-16
US20230209705A1 (en) 2023-06-29
US10912192B2 (en) 2021-02-02
CN107645824A (zh) 2018-01-30
US20180027651A1 (en) 2018-01-25
US11395403B2 (en) 2022-07-19
US11622444B2 (en) 2023-04-04
US11800639B2 (en) 2023-10-24
US20210084755A1 (en) 2021-03-18
CN107645824B (zh) 2022-07-01
US20190239345A1 (en) 2019-08-01
US20200146140A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN115066085B (zh) 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
KR102489612B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
KR102475251B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
CN110637506B (zh) 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置
KR102430863B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102621168B1 (ko) 연성 회로기판 및 이를 포함하는 전자 디바이스
KR102665438B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
KR20180125309A (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20230039451A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20180125350A (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant