JP4109689B2 - Ｃｏｆ用フレキシブルプリント配線板の製造方法 - Google Patents

Ｃｏｆ用フレキシブルプリント配線板の製造方法 Download PDF

Info

Publication number
JP4109689B2
JP4109689B2 JP2005271789A JP2005271789A JP4109689B2 JP 4109689 B2 JP4109689 B2 JP 4109689B2 JP 2005271789 A JP2005271789 A JP 2005271789A JP 2005271789 A JP2005271789 A JP 2005271789A JP 4109689 B2 JP4109689 B2 JP 4109689B2
Authority
JP
Japan
Prior art keywords
layer
cof
release layer
printed wiring
release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005271789A
Other languages
English (en)
Other versions
JP2006128641A (ja
Inventor
秀俊 粟田
慶裕 切通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2005271789A priority Critical patent/JP4109689B2/ja
Priority to US11/235,138 priority patent/US7382042B2/en
Priority to TW094133469A priority patent/TWI297390B/zh
Priority to CNA200510131518XA priority patent/CN1784113A/zh
Priority to KR1020050090986A priority patent/KR100649711B1/ko
Publication of JP2006128641A publication Critical patent/JP2006128641A/ja
Application granted granted Critical
Publication of JP4109689B2 publication Critical patent/JP4109689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、ＩＣあるいはＬＳＩなどの電子部品を実装するＣＯＦフィルムキャリアテープ、ＣＯＦ用フレキシブルプリント回路（ＦＰＣ）などのフレキシブルプリント配線板の製造方法に関する。
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢ（Tape Automated Bonding）テープ、Ｔ−ＢＧＡ（Ball Grid Array）テープ、ＡＳＩＣテープ、ＦＰＣ（フレキシブルプリント回路）等の電子部品実装用フィルムキャリアテープを用いた実装方式が採用されている。特に、パーソナルコンピュータ、携帯電話等のように、高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子（ＬＣＤ）を使用する電子産業において、その重要性が高まっている。
また、より小さいスペースで、より高密度の実装を行う実装方法として、裸のＩＣチップをフレキシブルプリント配線板上に直接搭載するＣＯＦ（チップ・オン・フィルム）が実用化されている。
このＣＯＦに用いられるフレキシブルプリント配線板はデバイスホールを具備しないので、導体層と絶縁層とが予め積層された積層フィルムが用いられ、ＩＣチップの配線パターン上への直接搭載の際には、例えば、絶縁層を透過して視認されるインナーリードや位置決めマークを介して位置決めを行い、その状態で加熱ツールによりＩＣチップと、配線パターン、すなわちインナーリードとの接合が行われる（例えば、特許文献１参照）。
また、このような半導体チップの実装は、絶縁層が加熱ツールに直接接触した状態で行われるが、この状態で加熱ツールによりかなり高温に加熱されるので、絶縁層が加熱ツールに融着する現象が生じ、製造装置の停止の原因となり、また、テープの変形が生じるという問題がある。また、加熱ツールと融着した場合には、加熱ツールに汚れが発生し、信頼性、生産性を阻害するという問題があった。
このような加熱ツールの融着は、デバイスホールのないＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣへの半導体チップの実装の際に問題となる。
そこで、加熱ツールの融着を防止するために、裏面に離型層を設けるＣＯＦフィルムキャリアテープを開発した（特許文献２参照）。
しかしながら、このように離型層を設けたＣＯＦフィルムキャリアテープをスペーサテープを間に挟まないで直巻きして出荷してＩＣチップ実装までの保管期間が長かったり、ＩＣチップ実装前に各配線パターンを短冊状に切断して重ねて保管したりすると、パネル実装（アウターリードボンディング）時にフレキシブル基板と、例えば、異方性導電膜（ＡＣＦ）を介して接合する際に、その接合力が不十分となるという問題がある。
特開２００２−２８９６５１号公報（図４〜図６、段落［０００４］、［０００５］等） 特開２００４−２０７６７０号公報（特許請求の範囲）
本発明は、このような事情に鑑み、絶縁層が加熱ツールに熱融着することがなく、且つ半導体チップ等の電子部品実装後のパネル実装時の接合力低下を防止してラインの信頼性及び生産性を向上させるＣＯＦ用フレキシブルプリント配線板の製造方法を提供することを課題とする。
本発明の第１の態様は、絶縁層と、この絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを具備するＣＯＦ用フレキシブルプリント配線板の製造方法であって、前記絶縁層の前記半導体チップが実装される側とは反対側の面上にＳｉ元素含有化合物を含有する離型剤により離型層を形成する工程と、前記離型層の膜厚を波長分散型蛍光Ｘ線分析装置で検出する工程と、検出工程でＳｉ強度が０．１５〜２．５ｋｃｐｓとなるものを良品と判断する工程とを具備することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法にある。
かかる第１の態様では、離型剤の膜厚を、Ｓｉ強度が所定の範囲となるように制御するので、加熱ツールの融着防止と、パネル実装時の接合力低下を防止することができる良品を製造することができる。
本発明の第２の態様は、第１の態様において、前記波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が０．３〜１．０ｋｃｐｓとなるものを良品と判断することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法にある。
かかる第２の態様では、離型層の膜厚を、波長分散型蛍光Ｘ線分析装置で検出し、Ｓｉ強度が０．３〜１．０ｋｃｐｓとなるか否かを簡便に判断できるので、より確実に加熱ツールの融着防止と、パネル実装時の接合力低下を防止することができる。
本発明の第３の態様は、第１又は２の態様において、前記離型層として、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤を用いることを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法にある。
かかる第３の態様では、加熱ツールの融着がより確実に防止されるＣＯＦ用フレキシブルプリント配線板を製造できる。
本発明の第４の態様は、第１〜３の何れか一つの態様において、前記離型層の形成工程では、前記良品と判断される工程で良品と判断されるように離型層を形成することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法にある。
かかる第４の態様では、離型層の形成工程を良品を形成するように制御でき、離型剤の膜厚を、Ｓｉ強度が所定の範囲となるように制御できるので、加熱ツールの融着がより確実に防止されるＣＯＦ用フレキシブルプリント配線板を製造できる。
本発明のＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、導体層と絶縁層とを有する。かかるＣＯＦ用フレキシブルプリント配線板に用いられる導体層と絶縁層との積層フィルムとしては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層フィルムを挙げることができる。また、積層フィルムとしては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプや、銅箔に熱可塑性樹脂・熱硬化性樹脂などを介し絶縁フィルムを熱圧着した熱圧着タイプの積層フィルムを挙げることができる。本発明では、何れを用いてもよい。
本発明のＣＯＦ用フレキシブルプリント配線板並びに本発明方法で製造されるＣＯＦ用フレキシブルプリント配線板は、上述した積層フィルムの導体層とは反対側の絶縁層に離型層を設けたものである。かかる離型層は、半導体チップの実装時に加熱ツールと密着しないような離型性を有しており且つこのような加熱により熱融着しないＳｉ元素含有化合物で形成されていればよく、有機材料でも無機材料でもよく、特に、シリコーン系離型剤を用いるのが好ましい。すなわち、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する化合物を形成するものがよい。シリコーン系化合物からなる離型層は、比較的容易に形成でき、半導体装置実装面に転写したとしても、半導体チップ実装後のモールド樹脂の接着性に悪影響を起こし難いからである。
本発明では、離型層の厚さを、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が０．１５〜２．５ｋｃｐｓ、好ましくは、０．３〜１．０ｋｃｐｓとなる膜厚で設けることが最も重要である。なお、エネルギー分散型蛍光Ｘ線分析装置ではＳｉの感度が悪く、今回のような数μｍ以下の薄膜の厚さを定量的に測定することは難しい。
ここで、Ｓｉ強度が上記範囲より小さいと、透明性が悪化する傾向にある。さらに詳言すると、Ｓｉ強度が上記範囲内にあると、離型層を設けることにより絶縁層表面の凹凸が平滑化されることにより設ける前よりも透明性が向上するが、上記範囲より小さいとこのような効果が得られない。一方、Ｓｉ強度が上記範囲を超えると、離型層を形成する離型剤が接触した対象である配線パターン等に転写され易い傾向にあり、ＡＣＦ接合や半田付けを行う際の接合力が低下するという問題が生じる。すなわち、Ｓｉ強度が上記範囲を超えた離型層を有するＣＯＦ用フィルムキャリアテープをスペーサテープを介さずに直巻きすると、離型層が下側に巻かれたフィルムキャリアテープに転写され易く、また、短冊状に切断したフィルムキャリアテープを積み重ねても、離型層が転写され易い。例えば、ＡＣＦ接着力を測定すると、上記範囲のＳｉ強度を有する離型層を設けた場合には、剥離モードが凝集破壊である８００〜１０００ｇ／ｃｍとなる。一方、上記範囲を超えたＳｉ強度を有する離型層を設けたものを直巻きした後、ＡＣＦ接合した場合のＡＣＦ接着力は、剥離モードが界面剥離となる３００〜５００ｇ／ｃｍとなる。
本発明で離型剤として用いるシリコーン系化合物、すなわち、シロキサン結合を有する化合物からなる離型層を形成する離型剤としては、シリコーン系離型剤を挙げることができ、具体的には、ジシロキサン、トリシロキサンなどのシロキサン化合物から選択される少なくとも一種を含有するものである。
また、好ましい離型剤としては、塗布後反応によりシリコーン系化合物に変化する化合物、すなわち、モノシラン、ジシラン、トリシランなどのシラン化合物、又はシリカゾル系化合物等を含む離型剤を用いるのが好ましい。
さらに、特に好ましい離型剤としては、シラン化合物の一種であるアルコキシシラン化合物や、シロキサン結合の前駆体であるＳｉ−ＮＨ−Ｓｉ構造を有する、ヘキサメチルジシラザン、ペルヒドロポリシラザンなどのシラザン化合物を含有する離型剤を挙げることができる。これらは、塗布することにより、又は塗布後空気中の水分等と反応することにより、シロキサン結合を有する化合物となるが、例えば、シラザン化合物については、Ｓｉ−ＮＨ−Ｓｉ構造が残存している状態であってもよい。
このように、離型剤を塗布した後、反応により変化して形成されたシリコーン系化合物からなる離型層が特に好ましい。
このような各種離型剤は、一般的には溶剤として有機溶剤を含有しているが、水溶液タイプのもの又はエマルジョンタイプのものを用いてもよい。
具体例としては、ジメチルシロキサンを主成分とするシリコーン系オイル、メチルトリ（メチルエチルケトオキシム）シラン、トルエン、リグロインを成分とするシリコーン系レジンＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）などを挙げることができる。また、シラン化合物を含有するコルコートＳＰ−２０１４Ｓ（商品名：コルコート株式会社製）などを挙げることができる。さらに、シリカゾルを含有する離型剤としては、コルコートＰ（商品名：コルコート株式会社製）などを挙げることができる。なお、シリカゾルに含まれるシリカの粒子径は、例えば、０．００５〜０．００８μｍ［５０〜８０Å（オングストローム）］である。
ここで、半導体チップの実装時に加熱ツールと密着しないという離型性を有しており且つこのような加熱により熱融着しないという効果の点では、シラザン化合物を含有する離型剤でシリコーン系化合物からなる離型層を設けるのが特に好ましい。このようなシラザン化合物を含有する離型剤の一例としては、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を挙げることができる。
かかる離型層の形成方法は特に限定されず、離型剤又はその溶液をスプレー、ディッピング、又はローラー塗布などにより塗布してもよいし、基材フィルムに形成された離型層を転写するようにしてもよい。また、何れの場合にも、絶縁層と離型層との間の剥離を防止するために、加熱処理等により両者の間の接合力を高めるようにしてもよい。また、離型層は、必ずしも全体的に均一に設けられている必要はなく、間隔をおいて島状に設けられていてもよい。例えば、ＣＯＦフィルムキャリアテープに転写する場合には、後述するスプロケットホールの間の領域、あるいは後工程にて半導体チップ（ＩＣ）を実装する領域に対応して連続的に又は間欠的な島状に設けられていてもよい。
また、離型層は、半導体実装時までに設けられていればよいので、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設けてあってもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
例えば、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設ける場合などは、転写法を用いるのが好ましい。また、導体層をパターニングした後設ける場合には、塗布法を用いるのが好ましいが、勿論これに限定されず、導体層のパターニング前の初期の段階で塗布法により設けてもよいし、導体層のパターニング後に転写法により設けるようにしてもよい。
本発明の一製造方法では、離型層は、フォトリソグラフィー後、半導体実装時までに設けられていればよい。これは、フォトレジスト層の剥離液等により離型層が溶解する虞があるためであり、導体層をエッチング後、配線パターン用レジストマスクを除去後設けるようにするのが好ましい。すなわち、レジストマスクを除去後、スズメッキを施した後の工程、または、レジストマスクを除去後、絶縁保護層を設け、リード電極にメッキを施した後の工程等に設けるのが好ましい。また、このような離型層は、離型剤の溶液を塗布し、自然乾燥により形成するようにしてもよいが、接合強度を高めるために加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
また、本発明の他の製造方法では、離型層は、基材である転写用フィルムに形成された離型層を絶縁層の導体層とは反対側、すなわち、半導体チップ（ＩＣ）を実装する側とは反対側の面上に転写するようにする。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。さらに、絶縁層と離型層との間の剥離を防止するために、転写後、加熱処理等により両者の間の接合力を高めるようにしてもよい。このときの加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
かかる転写法では離型層は、半導体実装時までに設けられていればよいので、導体層を設けていない絶縁層に予め設けてもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
例えば、導体層を設けていない絶縁層に予め設ける場合などは、転写法を行うのに好適である。また、製造工程の初期段階で転写法により離型層を設ける場合、離型層が形成された基材フィルムを剥がさないで補強フィルムとして使用し、最終工程で基材フィルムを剥がすようにしてもよい。
本発明のＣＯＦ用フレキシブルプリント配線板は、半導体チップ等の電子部品を実装して用いられる。この際、実装方法は特に限定されないが、例えば、チップステージ上に載置された半導体チップ上にＣＯＦ用フレキシブルプリント配線板を位置決め配置し、加熱ツールをＣＯＦ用フレキシブルプリント配線板に押しあてて半導体チップを実装する。この際に、上述した所定の範囲のＳｉ強度を有する膜厚の離型層を有しているので、位置合わせに良好な透明性を有し、位置合わせが比較的容易である。また、実装の際に、加熱ツールは、最低でも２００℃以上、場合によっては３５０℃以上に加熱されるが、絶縁層上に離型層が形成されているので、両者の間に熱融着が生じる虞がないという効果を奏する。さらに、離型層を有するフィルムキャリアテープを直巻きしても、或いは短冊状に切断したフィルムを積層して保存しても、離型層が配線パターン面に転写し難いという効果を奏する。
以下、本発明の一実施形態に係るＣＯＦ用フレキシブルプリント配線板の一例であるＣＯＦフィルムキャリアテープを実施例に基づいて説明する。なお、以下の実施形態ではＣＯＦフィルムキャリアテープを例にとって説明するが、ＣＯＦ用ＦＰＣについても同様に実施できることはいうまでもない。
図１には、一実施形態に係るＣＯＦフィルムキャリアテープ２０を示す。
図１（ａ）、（ｂ）に示すように、本実施形態のＣＯＦフィルムキャリアテープ２０は、銅層からなる導体層１１とポリイミドフィルムからなる絶縁層１２とからなるＣＯＦ用積層フィルムを用いて製造されたものであり、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成した、あるいはフィルムを添付した絶縁保護層２３を有する。また、絶縁層１２の裏面側の少なくともＩＣチップ等の電極とインナーリードとをボンディングする領域には、離型剤を塗布、あるいは転写用離型層を転写することで、離型層１３が設けられている。なお、離型層１３は絶縁層１２の裏面全体に設けられていてもよい。また、配線パターンは、絶縁層１２の両面に形成されていてもよく（２−ｍｅｔａｌ ＣＯＦフィルムキャリアテープ）、この場合には、加熱ツールが接触する領域のみに離型剤を塗布、あるいは転写用離型層を転写することで、離型層１３を形成すればよい。
ここで、導体層１１としては、銅の他、アルミニウム、金、銀などを使用することもできるが、銅層が一般的である。また、銅層としては、蒸着やメッキで形成した銅層、電解銅箔、圧延銅箔など何れも使用することができる。導体層１１の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。
一方、絶縁層１２としては、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマーなどを用いることができるが、ピロメリット酸２無水物と４，４’−ジアミノジフェニルエーテルの重合によって得られる全芳香族ポリイミド（例えば、商品名：カプトンＥＮ；東レ・デュポン社製）や、ビフェニルテトラカルボン酸−２無水物とパラフェニレンジアミン（ＰＰＤ）との重合物（例えば、商品名：ユーピレックスＳ；宇部興産社製）を用いるのが好ましい。なお、絶縁層１２の厚さは、一般的には、１２．５〜１２５μｍであり、好ましくは、１２．５〜７５μｍ、さらに好ましくは１２．５〜５０μｍである。
ここで、ＣＯＦ用積層フィルムは、例えば、銅箔からなる導体層１１上に、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層を形成し、溶剤を乾燥させて巻き取り、次いで、酸素をパージしたキュア炉内で熱処理し、イミド化して絶縁層１２とすることにより形成されるが、勿論、これに限定されるものではない。
一方、離型層１３は、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有する離型剤を用いて形成することができる。離型層１３は、離型剤を塗布等により設けた後、加熱処理して絶縁層１２と強固に接合するのが好ましい。なお、離型層１３の厚さは、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が０．１５〜２．５ｋｃｐｓ、好ましくは０．３〜１．０ｋｃｐｓ、さらに好ましくは０．５±０．１ｋｃｐｓ程度となるような膜厚となるようにする。
このような本発明のＣＯＦフィルムキャリアテープは、例えば、搬送されながら半導体チップの実装やプリント基板などへの電子部品の実装工程に用いられ、ＣＯＦ実装されるが、この際、絶縁層１２及び離型層１３の光透過性が５０％以上あるので、離型層１３側から配線パターン２１（例えば、インナーリード）をＣＣＤ等で画像認識することができ、さらに、実装する半導体チップやプリント基板の配線パターンを認識することができ、画像処理により相互の位置合わせを良好に行うことができ、高精度に電子部品を実装することができる。
また、本発明のＣＯＦフィルムキャリアテープは、例えば、リールから巻き出し、巻き取りされながら搬送されて半導体チップや受動部品等の電子部品の実装工程に用いられる。そして、離型層１３は、帯電防止層としても作用する、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有する離型剤により形成されている。このため、電子部品の実装工程において、静電気の発生・帯電が防止され、その結果、電子部品の静電気破壊などの事故が事前に防止されるという効果を奏する。
次に、上述したＣＯＦフィルムキャリアテープの一製造方法を図２を参照しながら説明する。
図２（ａ）に示すように、ＣＯＦ用積層フィルム１０を用意し、図２（ｂ）に示すように、パンチング等によって、導体層１１及び絶縁層１２を貫通してスプロケットホール２２を形成する。このスプロケットホール２２は、絶縁層１２の表面上から形成してもよく、また、絶縁層１２の裏面から形成してもよい。次に、図２（ｃ）に示すように、一般的なフォトリソグラフィー法を用いて、導体層１１上の配線パターン２１が形成される領域に亘って、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層３０を形成する。勿論、ポジ型フォトレジスト材料を用いてもよい。さらに、スプロケットホール２２内に位置決めピンを挿入して絶縁層１２の位置決めを行った後、フォトマスク３１を介して露光・現像することで、フォトレジスト材料塗布層３０をパターニングして、図２（ｄ）に示すような配線パターン用レジストパターン３２を形成する。次に、配線パターン用レジストパターン３２をマスクパターンとして導体層１１をエッチング液で溶解して除去し、さらに配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去することにより、図２（ｅ）に示すように配線パターン２１を形成する。
ここで、配線パターン２１を形成する際、これとは不連続に、スプロケットホール２２の周囲にダミー配線を設けてもよい。ダミー配線は、絶縁層１２を補強し、テープ製造時に、絶縁層１２を確実且つ良好に搬送できるようにするものである。なお、ダミー配線は、絶縁層１２の幅方向両側に、長手方向に亘って連続的に帯状に設けてもよいが、各スプロケットホール２２の毎にその周囲に間欠的に設けて、確実に搬送可能な程度に剛性を向上できるようにしてもよい。
続いて、必要に応じて配線パターン２１全体にスズメッキなどのメッキ処理を行った後、図２（ｆ）に示すように、塗布法により離型層１３を絶縁層１２の配線パターン２１側の面とは反対の面上に、少なくともＩＣチップ等の電極とインナーリードとをボンディングする領域を含むように形成する。この離型層１３は、塗布して乾燥するだけでもよいが、加熱ツールと熱融着しないという離型効果を向上させるためには、加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。この加熱処理はソルダーレジストのキュアと同時に行ってもよい。次に、図２（ｇ）に示すように、例えば、スクリーン印刷法を用いて、絶縁保護層２３を形成する。そして、絶縁保護層２３で覆われていないインナーリード及びアウターリードに必要に応じて金属メッキ層を施す。金属メッキ層は特に限定されず、用途に応じて適宜設ければよく、スズメッキ、スズ合金メッキ、ニッケルメッキ、金メッキ、金合金メッキ、Ｓｎ−Ｂｉ等のＰｂフリー半田めっきなどを施す。
以上説明した実施形態では、離型層１３の形成を配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去した後、絶縁保護層２３を設ける前に行ったが、絶縁保護層２３を設けた後のフィルムキャリアテープ製造工程最後に離型層１３を形成するようにしてもよい。このように離型層１３を形成すると、離型層１３がエッチング液やフォトレジストの剥離液等に曝されないので、離型効果が高いという利点がある。なお、ここでの製造工程最後とは、製品検査工程の前を意味する。
このように、本発明の離型層１３は、配線パターン２１を形成するフォトリソグラフィー工程後そして半導体チップ等の電子部品とのボンディング前までに形成するのが好ましい。これはフォトレジスト層の剥離工程で離型層が溶解する可能性があるからである。したがって、フォトレジスト工程終了直後、又はメッキ処理後、さらには、絶縁保護層２３形成後等に離型層１３を設けるのが好ましい。勿論、フォトリソグラフィー工程より前に行ってもよい。
さらに、離型層は、転写法により形成してもよい。一例としては、図３に示すようなＣＯＦ用積層フィルム１０Ａを用いて上述したようにＣＯＦフィルムキャリアテープ２０を製造してもよい。図３に示すＣＯＦ用積層フィルム１０Ａは、まず、銅箔からなる導体層１１上に（図３（ａ））、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層１２ａを形成し（図３（ｂ））、溶剤を乾燥させて巻き取る。次に、キュア炉内で熱処理し、イミド化して絶縁層１２とする（図３（ｃ））。次に、基材となる転写用フィルム１４上に形成された離型層１３ａを絶縁層１２の導体層１１とは反対側に密着させ（図３（ｄ））、これを加熱処理した後、転写用フィルム１４を剥がし、離型層１３Ａを有するＣＯＦ用積層フィルム１０Ａとしたものである（図３（ｅ））。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。また、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。勿論、このような転写法により離型層１３Ａの形成をフォトリソグラフィーの後の工程等で行ってもよい。ここで、転写用フィルム１４の材質は、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＩ（ポリイミド）、及び液晶ポリマー等が挙げられる。このような転写用フィルム１４の厚さとしては、例えば、１５〜１００μｍ、好ましくは、２０〜７５μｍである。
本発明の半導体装置は、図４に示すように、このように製造されたＣＯＦフィルムキャリアテープ２０に半導体チップ５０を実装することにより製造される。すなわち、半導体チップ５０をチップステージ４１上に載置し、ＣＯＦフィルムキャリアテープ２０を搬送する。この状態で、所定位置に位置決めした後、上部クランパー４２が下降すると共に下部クランパー４３が上昇してＣＯＦフィルムキャリアテープ２０を固定し、この状態で加熱ツール４５が下降してテープを押し付け、加熱しながらさらに下降してＣＯＦフィルムキャリアテープ２０のインナーリードを半導体チップ５０のバンプ５１に所定時間押圧し、両者を接合する。なお、接合後、樹脂封止を行い、半導体装置とする。
なお、加熱ツール４５の温度は、押圧時間、圧力等の条件によっても異なるが、２００℃以上、好ましくは３５０℃以上である。本発明では、このように加熱ツール４５の温度を高温にしても、ＣＯＦフィルムキャリアテープ２０の加熱ツール４５との接触面に離型層１３が設けられているので、加熱ツール４５と熱融着することがない。すなわち、本発明によると、接合条件の温度を十分に高くできるので、十分な接合強度が確保でき、逆に、一定の接合強度を得るのに、加熱温度を高くすることにより、圧着時間を短縮することができるという利点がある。
上述した実施形態では、配線パターン２１やスプロケットホール２２等からなるキャリアパターンを１列設けた電子部品実装用フィルムキャリアテープ２０を例示して説明したが、これに限定されず、例えば、キャリアパターンを複数列並設した多条の電子部品実装用フィルムキャリアテープであってもよい。
また、上述した実施形態では、ＣＯＦフィルムキャリアテープである電子部品実装用フィルムキャリアテープを例示したが、その他の電子部品実装用フィルムキャリアテープ、例えば、ＴＡＢ、ＣＳＰ、ＢＧＡ、μ−ＢＧＡ、ＦＣ、ＱＦＰタイプ等であってもよく、その構成等も限定されるものではない。
また、インナーリードボンディングのみならず、半田などを用いたアウターリードボンディングの場合についても実施できる。
（実施例１）
市販のポリイミド製のベースフィルムであるカプトンＥＮ（商品名；東レ・デュポン社製）にＮｉ−Ｃｒ合金をスパッタしてシード層を設け、その上にめっき法により銅層を形成した二層テープを用いて、エッチングにより配線パターン２１を形成した後、離型剤として、シリカゾルを含有するコルコートＰ（商品名：コルコート株式会社製）を、図５に示すように、ロール状のコーター６１を用いて、フィルムキャリアテープの半導体チップが実装される側とは反対側の面上に、フィルムキャリアテープの搬送速度分速１ｍで塗布し、スプロケットホールが形成されている両端部以外に離型層を形成した。乾燥後、ソルダーレジストを塗布し、離型層と絶縁保護層とを同時に加熱処理し、フィルムキャリアテープとした。このように形成された離型層は、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が、０．５±０．１ｋｃｐｓの均一な膜だった。このときのフィルムキャリアテープのツール付着温度は３９０℃であった。
（実施例２）
コーター６１へのフィルムの当接力を調整して、実施例１と同様にして、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が、０．３±０．１ｋｃｐｓの離型層を形成した。このときのツール付着温度は３６０℃であった。
（実施例３）
コーター６１へのフィルムの当接力を調整して、実施例１と同様にして、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が、２．３±０．１ｋｃｐｓの離型層を形成した。このときのツール付着温度は４９０℃であった。
（比較例１）
コーター６１での塗布をフィルムキャリアテープの半導体チップが実装される側とは反対側の面上に、フィルムキャリアテープの搬送速度分速１ｍとして、コーター６１へのフィルムの当接力を調整して、実施例１と同様にして、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が、０．０５±０．０５ｋｃｐｓの離型層を形成した。このときのツール付着温度は３２０℃であった。
（比較例２）
コーター６１への当接力を調整して、実施例１と同様にして、波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が、２．７±０．１ｋｃｐｓの離型層を形成した。このときのフィルムキャリアテープのツール付着温度は５００℃であった。
（試験例１）
実施例１及び比較例１について、６００ｎｍでの光透過率を測定したところ、透過率は、実施例１のフィルムでは６９％であったのに対し、比較例１では６５％であった。なお、銅をエッチングで除去して離型層を形成しないフィルムだけの透過率は６５％であった。
この結果、Ｓｉ強度が本発明の範囲内である実施例１では、光透過率がブランクのフィルムよりも向上していたが、Ｓｉ強度が上記範囲より小さい比較例１では透過率がブランクとほとんど変わらなかった。
（試験例２）
実施例１〜３及び比較例２のフィルムにＩＣチップを実装後、スペーサテープを介さずに直巻きし、７日間放置後、巻き出して切断し、パネル実装を行い、その後、ＡＣＦ接着力を測定した。ＡＣＦ接着力の測定方法は以下のとおりであり、結果は表１に示す。
ここで、ＡＣＦ接着力の測定は以下のとおり行った。
まず、ガラス基板上に１０ｍｍ幅のエポキシ系ＡＣＦを載せて８０℃で仮圧着し、次いでこれに半導体チップ等の電子部品を実装していないフィルムキャリアテープの出力側アウターリード部分を重ねて、温度１８０℃、圧力０．３ＭＰａで１０秒間圧着した。そして、このガラス基板に圧着されたフィルムキャリアテープを引張試験機にセットしてフィルムキャリアテープの他端を引っ張り上げて測定された引張力を接着力とした。
この結果、実施例１〜３では、ＡＣＦ接着力は凝集破壊の剥離モードとなる８００〜１０００ｋｇ／ｃｍの範囲にあったが、Ｓｉ強度が本発明の範囲より大きい離型層を有する比較例２では、ＡＣＦ接着力は３８０ｋｇ／ｃｍと低く、界面破壊を生じていた。
Figure 0004109689
本発明の一実施形態に係るＣＯＦフィルムキャリアテープを示す概略構成図であって、（ａ）は平面図であり、（ｂ）は断面図である。 本発明の一実施形態に係るＣＯＦフィルムキャリアテープの製造方法の一例を示す断面図である。 本発明の他の実施形態に係るＣＯＦ用積層フィルムの製造方法の一例を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る離型層の形成方法を示す概略図である。
符号の説明
１０，１０Ａ ＣＯＦ用積層フィルム
１１ 導体層
１２ 絶縁層
１３，１３Ａ 離型層
２０ ＣＯＦフィルムキャリアテープ（電子部品実装用フィルムキャリアテープ）
２１ 配線パターン
２２ スプロケットホール
２３ 絶縁保護層
５０ 半導体チップ
５１ バンプ

Claims (4)

  1. 絶縁層と、この絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを具備するＣＯＦ用フレキシブルプリント配線板の製造方法であって、前記絶縁層の前記半導体チップが実装される側とは反対側の面上にＳｉ元素含有化合物を含有する離型剤により離型層を形成する工程と、前記離型層の膜厚を波長分散型蛍光Ｘ線分析装置で検出する工程と、検出工程でＳｉ強度が０．１５〜２．５ｋｃｐｓとなるものを良品と判断する工程とを具備することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法。
  2. 請求項１において、前記波長分散型蛍光Ｘ線分析装置で検出されるＳｉ強度が０．３〜１．０ｋｃｐｓとなるものを良品と判断することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法。
  3. 請求項１又は２において、前記離型層として、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤を用いることを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法。
  4. 請求項１〜３の何れか一項において、前記離型層の形成工程では、前記良品と判断される工程で良品と判断されるように離型層を形成することを特徴とするＣＯＦ用フレキシブルプリント配線板の製造方法。
JP2005271789A 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法 Expired - Fee Related JP4109689B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005271789A JP4109689B2 (ja) 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法
US11/235,138 US7382042B2 (en) 2004-09-29 2005-09-27 COF flexible printed wiring board and method of producing the wiring board
TW094133469A TWI297390B (en) 2004-09-29 2005-09-27 Cof flexible printed wiring board and method of producing the wiring board
CNA200510131518XA CN1784113A (zh) 2004-09-29 2005-09-29 Cof用挠性印刷布线板及其制造方法
KR1020050090986A KR100649711B1 (ko) 2004-09-29 2005-09-29 Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004285500 2004-09-29
JP2005271789A JP4109689B2 (ja) 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006128641A JP2006128641A (ja) 2006-05-18
JP4109689B2 true JP4109689B2 (ja) 2008-07-02

Family

ID=36098063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271789A Expired - Fee Related JP4109689B2 (ja) 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法

Country Status (5)

Country Link
US (1) US7382042B2 (ja)
JP (1) JP4109689B2 (ja)
KR (1) KR100649711B1 (ja)
CN (1) CN1784113A (ja)
TW (1) TWI297390B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
JP4510066B2 (ja) * 2007-11-06 2010-07-21 日東電工株式会社 配線回路基板の製造方法および検査方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR20140133106A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 상이한 배선 패턴부들을 포함한 칩 온 필름, 이를 구비한 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
JP6097647B2 (ja) * 2013-06-26 2017-03-15 尾池工業株式会社 無機結晶膜積層体の製造方法
JP6121830B2 (ja) * 2013-07-29 2017-04-26 京セラ株式会社 配線基板
WO2017038849A1 (ja) * 2015-09-04 2017-03-09 国立研究開発法人科学技術振興機構 コネクタ基板、センサーシステム及びウェアラブルなセンサーシステム
TW201811557A (zh) * 2016-06-21 2018-04-01 日商Ｊｘ金屬股份有限公司 附脫模層的銅箔、積層體、印刷配線板的製造方法及電子機器的製造方法
CN115066085B (zh) 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
CN108933111B (zh) * 2018-09-28 2020-03-31 上海天马有机发光显示技术有限公司 一种覆晶薄膜散热结构和一种显示装置
CN110718515A (zh) * 2019-09-30 2020-01-21 深圳市华星光电技术有限公司 覆晶薄膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6280851B1 (en) * 1998-03-23 2001-08-28 Sentrex Company, Inc. Multilayer product for printed circuit boards
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2000334885A (ja) 1999-06-02 2000-12-05 Toyo Metallizing Co Ltd 離型フィルム
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2002289651A (ja) 2000-12-12 2002-10-04 Mitsui Mining & Smelting Co Ltd チップオンフィルム基板及びその製造方法
GB0126708D0 (en) * 2001-11-07 2002-01-02 Provis Ltd Packaging for contact lenses
JP3808049B2 (ja) 2002-03-13 2006-08-09 三井金属鉱業株式会社 半導体装置及びその製造方法
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP3726964B2 (ja) * 2002-11-01 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法

Also Published As

Publication number Publication date
KR20060051800A (ko) 2006-05-19
TWI297390B (en) 2008-06-01
US20060065956A1 (en) 2006-03-30
TW200617371A (en) 2006-06-01
CN1784113A (zh) 2006-06-07
JP2006128641A (ja) 2006-05-18
KR100649711B1 (ko) 2006-11-27
US7382042B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
JP4109689B2 (ja) Ｃｏｆ用フレキシブルプリント配線板の製造方法
JP3889700B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法
KR100607407B1 (ko) Ｃｏｆ용 플렉시블 프린트 배선판 및 그 제조방법
JP4117892B2 (ja) 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP4038517B2 (ja) Ｃｏｆ用フレキシブルプリント配線板およびその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP3726964B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法
JP2004006523A (ja) Ｃｏｆフィルムキャリアテープ
JP2005079375A (ja) 回路基板用部材およびその製造方法
JP2004088059A (ja) 回路基板用部材および回路基板用部材を用いた電子部品実装回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees