CN1784113A - Cof用挠性印刷布线板及其制造方法 - Google Patents

Cof用挠性印刷布线板及其制造方法 Download PDF

Info

Publication number
CN1784113A
CN1784113A CNA200510131518XA CN200510131518A CN1784113A CN 1784113 A CN1784113 A CN 1784113A CN A200510131518X A CNA200510131518X A CN A200510131518XA CN 200510131518 A CN200510131518 A CN 200510131518A CN 1784113 A CN1784113 A CN 1784113A
Authority
CN
China
Prior art keywords
layer
cof
molding
flexible printed
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510131518XA
Other languages
English (en)
Inventor
粟田秀俊
切通庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1784113A publication Critical patent/CN1784113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种绝缘层不与加热工具热熔着、可以防止半导体芯片装配后面板装配时接合力降低、提高生产线可靠性和生产性的COF用挠性印刷布线板及其制造方法。COF用挠性印刷配线板具有绝缘层12和与使在该绝缘层12的至少一个面上叠层的导体层11形成图案的同时装配半导体芯片的配线图21，在与上述绝缘层12的上述半导体芯片装配侧相反侧的面上，按照用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps的膜厚设置由含有Si元素化合物的起模剂形成的起模层13。

Description

COF用挠性印刷布线板及其制造方法
技术领域
本发明涉及装配IC或LSI等电子部件的COF薄膜载体带、COF用挠性印刷电路(FPC)等的挠性印刷布线板及其制造方法。
背景技术
随着电子设备产业的发展，装配IC(集成电路)、LSI(大规模集成电路)等电子部件的印刷布线板的需求急剧增加，而且要求电子机器的小型化、轻量化、高功能化，作为这些电子部件的装配方法，最近采用了使用TAB(TapeAutomated Bonding)带、T-BGA(Ball Grid Array)带、ASIC带、FPC(挠性印刷电路)等电子部件装配用薄膜载体带的装配方式。特别在如专用计算机、携带电话等，那样使用要求高清晰化、薄型化、液晶画面的画框面积狭小化的液晶显示元件(LCD)的电子产业，其重要性更高。
作为在更小的空间进行更高密度装配的装配方法，在挠性印刷布线板上直接装载裸露IC芯片的COF(芯片·导通·薄膜)已经实用化了。
使用COF的挠性印刷布线板，由于不具备装置孔，则采用了导体层和绝缘层预先进行叠层的叠层薄膜，在向IC芯片的布线图上直接装载时，例如，通过透过绝缘层视认的内部引线和定位标记进行定位，在该状态利用加热工具进行IC芯片与布线图即内部引线的接合(例如，参照专利文献1)。
这种半导体芯片的装配，由于在绝缘层直接接触加热工具的状态下进行，并且在该状态用加热工具加热到很高温度，则会发生绝缘层熔着在加热工具上的现象，成为装造装置停止的原因，有产生带变形的问题。并且，当与加热工具熔着时，加热工具产生污染，存在妨碍可靠性、生产性的问题。
这样的加热工具熔着，在对无装置孔的COF薄膜载体带如COF用FPC的半导体芯片装配时成为问题。
因此，为了防止加热工具的熔着，开发了在背面设置起模层的COF薄膜载体带(参照专利文献2)。
然而，在其间不夹住衬垫带直接卷绕这样设置了高型层的COF薄膜载体带后出厂，到IC芯片装配的保管时间较长，并且在IC芯片装配前将各布线图切断成长方形重叠保管时，在面板装配(外部引线连接)时，例如，通过各方异性导电膜(ACF)与挠性线路板接合时，存在其接合力不足的问题。
专利文献1
特开2002-289651号公报(图4～图6，段落[0004]、[0005]等)
专利文献2
特开2004-207670公报(权利要求)
发明内容
针对这种情况，本发明的目的是提供了一种COF用挠性印刷布线板及其制造方法，绝缘层不与加热工具热熔着，并且防止半导体芯片等电子部件装配后的面板装配时的接合力降低，提高了生产线的可靠性和生产性。
实现上述目的的本发明第1形态的COF用挠性印刷布线板，具有绝缘层、和与使在该绝缘层的至少一个面上叠层的导体层形成图案的同时装配半导体芯片的布线图，其特征是：在与上述绝缘层的上述半导体芯片装配侧相反侧的面上，由含有Si元素化合物的起模剂形成的起模层，按照用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps的膜厚设置。
该第1形态中，控制起模剂的膜厚，使Si强度为所定范围，即可防止加热工具的熔着以及面板装配时的接合力降低。
本发明第2形态的COF用挠性印刷配线板，其特征是：在第1形态中，上述起模层，按照波长分散型萤光X射线分析装置检出的Si强度为0.3～1.0kcps的膜厚设置。
该第2形态中，由于控制起模层的膜厚，使Si强度是0.3～1.0kcps，则能更可靠地防止加热工具的熔着以及面板装配时接合力降低。
本发明第3形态的COF用挠性印刷配线板，其特征是：在第1或第2形态中，上述起模层是含有从硅烷化合物和硅溶胶中选择的至少一种的起模剂。
该第3形态，可以更可靠防止加热工具的熔着。
本发明第4形态的COF用挠性印刷配线板的制造方法，具备绝缘层、和与使在该绝缘层的至少一个面上叠层的导体层形成图案的同时装配半导体芯片的配线图，其特征是：在与上述绝缘层的上述半导体芯片装配侧相反侧的面上，由含有Si元素化合物的起模剂形成起模层时，其膜厚按照用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps设置。
该第4形态中，由于控制起模剂的膜厚，使Si强度为所定范围，则可防止加热工具的熔着以及面板装配时的接合力降低。
本发明第5形态的COF用挠性印刷配线板的制造方法，其特征是：在第4形态中，上述起模层，其膜厚按照波长分散型萤光X射线分析装置检出的Si强度为0.3～1.0kcps设置。
该第5形态中，由于按照Si强度为0.3～1.0kcps控制起模层的膜厚，则能更可靠地防止加热工具的熔着以及面板装配时的接合力降低。
本发明第6形态的COF用挠性印刷配线板的制造方法，其特征是：在第4或第5形态中，作为上述起模层，采用含有从硅烷和硅溶胶中选择的至少一种的起模剂。
该第6形态，可以制造能更可靠防止加热工具熔着的COF用挠性印刷布线板。
本发明的COF薄膜载体带和COF用FPC等的COF用挠性印刷布线板，具有导体层和绝缘层。作为用于COF用挠性印刷布线板的导体层和绝缘层的叠层膜，可以是在聚酰亚胺膜等的绝缘膜上喷涂镍等的粘合强化层后，再进行镀铜的叠层膜。作为叠层膜还可以是用涂敷法在铜箔上叠层聚酰亚胺膜的铸造型叠层膜，也可以是通过热可塑性树脂·热硬化性树脂等在铜箔上热压接绝缘膜的热压接型叠层膜。本发明也可以采用任一种。
本发明的COF用挠性印刷布线板以及用本发明方法制造的COF用挠性印刷布线板，在与上述叠层膜的导体层相反侧的绝缘层上设置起模层。该起模层具有在半导体芯片装配时不与加热工具粘合的起模性，而且可以用加热也不会热熔着的Si元素化合物形成，有机材料、无机材料都可以，特别希望使用硅系列起模剂。也就是，可以形成具有硅氧烷结合(Si-O-Si结合)的化合物。由硅系列化合物构成的起模层，能比较容易形成，即使在半导体装置装配面进行复制，也难以对半导体芯片装配后的铸模树脂的粘结性产生不良影响。
本发明中，最重要的是：按照波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps、最好为0.3～1.0kcps的膜厚，设置起模层的厚度。用能量分散型萤光X射线分析装置时，Si的灵敏度不好，难于定量测定这次的数μm以下的薄膜厚度。
这里，当Si强度小于上述范围时，有透明性恶化的倾向。更详细地说，当Si强度在上述范围内时，通过设置起模层，绝缘层表面的凹凸平滑化，与设置前相比透明性提高，而小于上述范围时不能得到这样的效果。另一方面，当Si强度超过上述范围时，在形成起模层的起模剂接触对象的布线图等，有易于复制的倾向，产生在进行ACF接合和焊接时接合力降低的问题。也就是，当不通过衬垫带直接卷绕具有Si强度超过上述范围的起模层的COF用薄膜载体带时，在起模层被卷绕在下侧的薄膜载体带易于复制，并且，即使叠置切断成长方形的薄膜载体带，起模层也易于复制。例如，当测定ACF粘结力时，在设置具有上述范围的Si强度的起模层的情况下，粘结力为剥离状态是凝集破坏的800～1000g/cm。在直接卷绕设置了具有超过上述范围的Si强度的起模层的薄膜载体带后，ACF接合时的ACF粘结力，为剥离状态是界面剥离的300～500g/cm。
本发明中，作为起模剂采用硅系列化合物，也就是，作为形成由具有硅氧烷结合的化合物构成的起模层的起模剂，可以是硅系列起模剂，具体地说，可以含有由二硅氧烷、三硅氧烷等硅氧烷化合物中选择的至少其中一种。
作为理想的起模剂，最好使用含有经过涂敷后反应变化为硅系列化合物的化合物，也就是甲硅烷、乙硅烷、丙硅烷等硅烷化合物或者硅溶胶系列化合物等的起模剂。
作为特别理想的起模剂可以是含有硅烷化合物之一种的烷氧基硅烷化合物的起模剂，以及含有具有硅氧烷结合的前驱体的Si-NH-Si构造的六甲基硅氮烷、全氧硅氮烷化合物的起模剂。通过涂敷或者与涂敷后空气中的水分等反应，形成具有硅氧烷结合的化合物，例如，对于硅氮烷化合物来说，也可以是保留Si-NH-Si构造的状态。
这样涂敷起模剂后，由经过反应变化形成的硅系列化合物构成起模层，这是特别理想的。
各种起模剂，一般作为溶剂含有有机溶剂，但也可以使用水溶液或乳状液。
作为具体例，可以是：以二甲基硅氧烷为主成分的硅系列油；以甲基三氯甲苯(丁酮肟)、硅烷、甲苯、石油醚为成分的硅系列树脂SR2411(商品名：Dow Corning Toray Silicone Co.，Ltd.的产品)；以硅氮烷、合成异构烷烃、醋酸乙脂为成分的硅系列树脂SEPA-COAT(商品名：信越化学工业社制)。也可以是含有硅烷化合物的コルコ一トSP-2014S(商品名：Colcoat Co.，Ltd.的产品)等。作为含有硅熔胶的起模剂，可以是コルコ一トP(商品名：コルコ一ト株式会社制)等。硅溶胶含有的二氧化硅粒子直径是0.005～0.008μm[50～80(埃)]
这里，在半导体芯片装配时，从具有不与加热工具粘合的起模性以及不因这样的加热而热熔着的效果来看，特别希望用含有硅氮烷化合物的起模剂设置由硅系列化合物构成的起模层。作为含有这样的硅氮烷化合物的一种起模剂，可以是以硅氮烷、合成异构烷烃、醋酸乙脂为成分的硅系列树脂SEPA-COAT(商品名：信越化学工业社制)。
起模层的形成方法并无特别的限定，可以用喷雾器、浸渍、或者滚轮涂敷等涂敷起模剂或其溶液，也可以复制在基材膜上形成的起模层。无论哪种情况，为了防止绝缘层与起模层之间的剥离，也可以通过加热处理等提高两者间的接合力。并且，起模层不必全体均匀地设置，也可以保存间隔岛状地设置。例如，在COF薄膜载体带进行复制时，也可以对应于后述的链轮洞孔之间的区域、或者在后工序装配半导体芯片(IC)的区域，连续地或者间断岛状地设置。
此外，由于可以直到半导体装配时再设置起模层，则除了在设置导体层之后设置外，也可以在不设置导体层的绝缘层预先设置，还可以与设置导体层的同时设置。当然，不一定必须在导体层形成图案前设置，也可以在导体层形成图案后设置。
例如，除了在设置了导体层之后设置外，当在不设置导体层的绝缘层预先设置时，最好采用复制法。当在导体层形成图案以后设置时，最好采用涂敷法，然而并不限定于此，在导体层形成图案前的初期阶段，也可以用涂敷法设置，在导体层形成图案以后，也可以用复制法设置。
本发明的一个制造方法可以在光刻后，半导体装配时设置起模层。这是因为由于光敏抗蚀层的剥离液等的作用，起模层有溶解的危险，则最好在导体层蚀刻并已除去布线图用抗蚀掩模后设置。也就是，最好在除去抗蚀掩模并进行镀锡后的工序中设置；或者，最好在除去抗蚀掩模、设置绝缘保护层、对导线电极进行电镀以后的工序中设置。此外，这种起模层也可以通过涂敷起模剂溶液，经自然干燥形成，但为了提高接合强度，最好进行加热处理。这里，作为加热条件，例如：加热温度为50～200℃，最好是100～200℃，加热时间为1分～120分，最好是30分～120分。
本发明的另一制造方法是在绝缘层的导体层的相反侧，也就是在装配半导体芯片(IC)侧的相反侧的面上，复制在作为基材的复制用薄膜上形成的起模层。这里，作为复制条件，例如，加热温度是15～200℃，由滚轮或压床加的载荷为5～50kg/cm2，处理时间为0.1秒～2小时。为了防止绝缘层与起模层之间剥离，复制后，可以通过加热处理等提高两者之间的接合力。作为此时的加热条件，例如，加热温度为50～200℃，最好是100～200℃，加热时间为1分～120分，最好是30分～120分。
采用复制法，由于可在半导体装配时设置起模层，则可以在不设置导体层的绝缘层预先设置，也可以在设置导体层时，同时设置。当然，不一定必须在导体层形成图案前设置，也可以在导体层形成图案后设置。
例如，在不设置导体层的绝缘层预先设置时，采用复制法是恰当的。在制造工序的初期阶段用复制法设置起模层时，不剥离形成起模层的基材膜，而作为增强膜使用，在最后工序再剥离基材膜。
本发明的COF用挠性印刷布线板，用于装配半导体芯片等电子部件。这时，装配方法没有特别的限定，例如在芯片固定台上载置的半导体芯片上，定位配置COF用挠性印刷布线板，在COF用挠性印刷布线板压加热器具，装配半导体芯片。这时，由于具有上述所定范围的Si强度的膜厚的起模层，则在位置对合时具有良好的透明性，位置对合比较容易。装配时，加热工具即使最低也在200℃以上，根据情况也可加热到350℃以上，但由于在绝缘层上形成了起模层，则具有在两者之间没有产生热熔着危险的效果。即使直接卷绕具有起模层的薄膜载体带，或者即使叠层保存切断为长方形的薄膜，起模层都具有在布线图面难于复制的效用。
附图说明
图1是表示本发明一种实施形式的COF薄膜载体带的概略构成图，(a)是平面图，(b)是断面图。
图2是表示本发明一种实施形式的COF薄膜载体带制造方法一例的断面图。
图3是表示本发明另一种实施形式的COF用叠层膜的制造方法一例的断面图。
图4是表示本发明一种实施形式的半导体装置的制造方法的断面图。
图5是表示本发明一种实施形式的起模层形成方法的概略图。
具体实施方式
以下，根据实施例说明属于本发明一种实施形式的COF用挠性印刷布线板之一例的COF薄膜载体带。以下的实施形式，将COF薄膜载体带作为例子予以说明，对于COF用FPC也同样可以实施。
图1表示该实施形式的COF薄膜载体带20。
如图1(a)、(b)所示，本实施形式的COF薄膜载体带20，采用由铜层构成的导体层11和聚酰亚胺构成的绝缘层12组成的COF用叠层膜制造，具有形成导体层11图案的布线图21以及在配线图21的宽方向两侧设置的链轮孔22。布线图21连续地设置在绝缘层12的表面。在布线图21上，具有用丝网印刷法涂敷焊料保护材料涂敷溶液形成的或添加薄膜的绝缘保护层23。在焊接绝缘层12背面侧的至少IC芯片等的电极和内部引线的区域，通过涂敷起模剂或者复制复制用起模层，设置起模层13。起模层13也可以设置在整个绝缘层12的背面。并且，也可以在绝缘层12的两面形成布线图(2-metal COF薄膜载体带)，这时，可以仅在加热工具接触的区域涂敷起模剂或者复制复制用起模层，形成起模层13。
这里，作为导体层11，除采用铜之外，还可以使用铝、金、银等，铜层是一般的。作为铜层，都可以使用由蒸镀和电镀法形成铜层、电解铜箔、压延铜箔等。导体层11的厚度一般为1～70μm，最好是5～35μm。
另外，作为绝缘层12，除采用聚酰亚胺之外，还可以使用聚酯、聚酰胺、聚醚、液晶聚合物等，也可以采用由苯均四酸2无水物与4，4′二氨基二苯基醚聚合得到的全芳香族聚酰亚胺(例如，商品名：聚酰亚胺EN；东レ·デユポン社制)，以及联苯四羧酸-2无水物与对苯二胺(PPD)的聚合物(例如，商品名：ユ一ピレツクスS；字部兴产社制)。绝缘层12的厚度，一般为12.5～125μm，好的是12.5～75μm，更理想是12.5～50μm。
这里，COF用叠层膜的形成是：在铜箔构成的导体层11上，涂敷含有聚酰亚胺前驱本和清漆的聚酰亚胺前驱体树脂组成物，形成涂敷层，使溶剂干燥进行卷绕，然后在清除了氧气的硫化炉内进行热处理，再酰亚胺化作为绝缘层12，当然，并不仅限于此种形式。
起模层13可以使用含有硅氮烷化合物的硅系列起模剂和含有硅熔胶的起模剂形成。起模层13最好在通过涂敷等设置起模剂之后，进行加热处理，与绝缘层12坚固接合。起模层13的膜厚标准是：用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps，好的是0.3～1.0kcps，更理想为0.5±0.1kcps。
本发明的COF薄膜载体带，例如，用于边运送边进行的半导体芯片的装配以及印刷线路板等电子部件的装配工序，进行COF装配，这时，由于绝缘层12和起模层13的光透过性是50％以上，则用CCD等可以从起模层13侧对布线图21(例如内部引线)进行图象识别，还能识别装配的半导体芯片和印刷线路板的布线图，通过图象处理能进行良好的相互位置配合，能够高精度地装配电子部件。
本发明的COF薄膜载体带，例如，从卷轴卷出，边卷绕边运送，用于半导体芯片和从动部件等的电子部件装配工序。起模层13还具有作为带电防止层的作用，由含有硅氮烷化合物的硅系列起模剂和含有硅溶胶的起模剂形成。因此，在电子部件装配工序中，可防止静电发生·带电，其结果是具有事先防止电子部件静电破坏等事故的效果。
以下，边参照图2边说明上述COF薄膜载体带的一种制造方法。
如图2(a)所示，准备COF用叠层薄膜10，如图2(b)所示，通过穿孔等贯通导体层11和绝缘层12，形成链轮孔22。该链轮孔22，可以从绝缘层12的表面上形成，也可以从绝缘层12的背面形成。然后，如图2(c)所示，使用一般的光刻法，在导体层11上的形成布线图的整个区域，涂敷负值型光致抗蚀材料涂敷溶液，形成光致抗蚀材料涂敷层30。当然，也可以使用正值型光致抗蚀材料。在链轮孔22内扦入定位销，进行绝缘层12的定位后，通过光掩模31进行曝光·显象，使光致抗蚀材料涂敷层30形成图案，形成图2(d)所示的布线图用抗蚀图32。然后，将布线图用抗蚀图32作为掩模图，用蚀刻液溶解除去导体层11，再用碱溶液等溶解除去布线图用抗蚀图32，如图2(e)所示形成布线图21。
在形成布线图21时，也可以在链轮孔22周围与布线图21不连续地设置空置布线。空置布线增强了绝缘层12，在带制造时能够可靠且良好地运送绝缘层12。空置布线可以在绝缘层12的宽方向两侧、纵方向连续地带状设置，也可以在各链轮孔22的周围间断地设置，在可靠运送方面可以提高刚性。
接着，根据需要，在整个布线图21上进行镀锡等电镀处理后，如图2(f)所示，在与绝缘层12的配线图21一面的相反面上，至少包含焊接IC芯片等的电极和内部引线的区域，用涂敷法形成起模层13。该起模层13可以仅进行涂敷干燥，然而为了提高不与加热工具热熔着的起模效果，最好进行加热处理。这里，加热条件是：加热温度为50～200℃，最好是100～200℃，加热时间为1分～120分，最好是30分～120分。该加热处理也可以与焊料抗蚀剂的固化同时进行。然后，如图2(g)所示，例如用丝网印刷法形成绝缘保护层23。根据需要，对绝缘保护层23未遮盖的内部引线和外部引线施加金属镀层。金属镀层没有特别的限定，可根据用途适当设置，进行镀锡、镀锡合金、镀镍、镀金、镀金合金、Sn-Bi等的Pb游离焊锡镀等。
以上说明的实施形式中，起模层13的形成是在用碱溶液等溶解除去布线图用抗蚀图32之后、设置绝缘保护层23之前进行的，但是也可以在设置绝缘保护层23之后的薄膜载体带制造工序最后形成起模层13。这样，在形成起模层13时，由于起模层13不会暴露在蚀刻液和光致抗蚀的剥离液等中，具有起模效果较高的优点。这里所谓制造工序最后，意味着产品检查工序之前。
本发明的起模层13，最好在形成布线图21的光刻工序之后、与半导体芯片等电子部件的焊接之前形成。这是因为在光致抗蚀层的剥离工序中起模层可能溶解。因此，最好在光致抗蚀工序结束之后，或者电镀处理后，或者绝缘保护层23形成后，设置起模层13。当然，也可以在光刻工序之前进行。
起模层也可以用复制法形成。作为一例，也可以使用图3所示的COF用叠层膜10A，如上述那样制造COF薄膜载体带20。图3所示的COF用叠层膜10A，首先，在铜箔构成的导体层11上(图3(a))，涂敷含有聚酰亚胺前驱体和清漆的聚酰亚胺前驱体树脂组成物，形成涂敷层12a(图3(b))，再使溶剂干燥，进行卷绕。接着，在固化炉内进行热处理，酰亚胺化作为绝缘层12(图3(c))。然后，将在作为基材的复制用薄膜14上形成的起模层13a粘合在绝缘层12的与导体层11相反侧(图3(d))，对其进行加热处理后，剥离复制用薄膜14，形成具有起模层13A的COF用叠层膜10A(图3(e))。这里，作为复制条件，可以设加热温度为15～200℃，设滚轮或压床产生的载荷为5～50kg/cm2，，处理时间为0.1秒～2小时。作为加热条件，可以设加热温度50～200℃，最好是100～200℃，设加热时间为1分～120分，最好是30分～120分。当然，也可以在光刻后的工序等用这样的复制法形成起模层13A。这里复制用薄膜14的材料，可以是PET(聚对苯二甲酸乙酯)、PI(聚酰亚胺)、以及液晶聚合物等。作为这样的复制用薄膜14的厚度为15～100μm，最好是20～75μm。
本发明的半导体装置，如图4所示，是将半导体芯片50装配到上述制造的COF薄膜载体带20上制成的。也就是，将半导芯片50载置到芯片工作台41上，运送COF薄膜载体带20。在这种状态下，定位在所定位置后，上部接线板42下降同时下部接线板43上升，固定COF薄膜载体带20，在该状态下，加热工具45下降压紧薄膜载体带，边加热边下降，将COF薄膜载体带20的内部引线按所定时间按压在半导体芯片50的凸出点51上，将两者接合。接合后，进行树脂密封，制成半导体装置。
加热工具45的温度，根据按压时间、压力等条件而不同，一般为200℃以上，最好是350℃以上。本发明中，加热工具45的温度设置为高温，由于在COF薄膜载体带20的与加热工具45的接触面设置了起模层13，则不会与加热工具45热熔着。也就是，按照本发明，由于可使接合条件的温度足够高，则能确保足够的接合强度；反之，为了得到一定的接合强度，通过提高加热温度，有能缩短压接时间的优点。
上述实施形式，例示说明了1列设置由布线图21和链轮孔22等构成的载体图的电子部件装配用薄膜载体带20，然而并不限于此，例如也可以是多列并行设置载体图的多条电子部件装配用薄膜载体带。
上述实施形式，例示了COF薄膜载体带的电子部件装配用薄膜载体带，然而，也可以是其他电子部件装配用薄膜载体带，例如TAB、CSP、BGA、μ-BGA、FC、QFP等类型，其构成等也没有限定。
不仅是内部引线焊接，而且对于使用焊锡等外部引线焊接的情况也可以实施。
(实施例1)
在作为市售聚酰亚胺制基膜的カプトンEN(商品名：东レ·デユポン社制)上喷射Ni-Cr合金，设置种子层，使用在其上用电镀法形成铜层的二层带，通过蚀刻形成配线图21后，如图5所示，用滚筒状涂料器61，在与装配薄膜载体带的半导体芯片侧相反侧的面上，以薄膜载体带运送速度分速1m涂敷作为起模剂的含有硅胶的コルコ一トP(商品名：コルコ一ト株式会社制)，在形成链轮孔的两端部以外形成起模层。干燥后，涂敷焊料抗蚀剂，同时加热处理起模层和绝缘保护层，制成薄膜载体带。这样形成的起模层是用波长分散型萤光X射线分析装置检出的Si强度为0.5±0.1kcps的均匀膜。这时的薄膜载体带的工具附着温度是390℃。
(实施例2)
调整薄膜对涂料器61的接触力，与实施例1同样，形成用波长分散型萤光X射线分析装置检出的Si强度为0.3±0.1kcps的起模层。这时的工具附着温度是360℃。
(实施例3)
调整薄膜对涂料器61的接触力，与实施例1同样，形成用波长分散型萤光X射线分析装置检出的Si强度为2.3±0.1kcps的起模层。这时的器具附着温度是490℃。
(比较例1)
在与装配薄膜载体带的半导体芯片侧相反侧的面上，以薄膜载体带的运送速度分速1m进行涂料器61的涂敷，调整薄膜对涂料器61的接触力，与实施例1同样，形成用波长分散型萤光X射线分析装置检出的Si强度为0.05±0.05kcps的起模层。这时的工具附着温度是320℃。
(比较例2)
调整对涂料器61的接触力，与实施例1同样，形成用波长分散型萤光X射线分析装置检出的Si强度为2.7±0.1kcps的起模层。这时的薄膜载体带的工具附着温度是500℃。
(试验例1)
对于实施例1和比较例1，测定600nm的光透射率，实施例1的薄膜是69％，比较例1是65％。用蚀刻除去铜后未形成起模层的薄膜的透射率为65％。
其结果，Si强度在本发明范围内的实施例1，光透射率比空白薄膜提高了，而Si强度小于上述范围的比较例1，透射率与空白薄膜相比几乎没有变化。
(试验例2)
将IC芯片装配在实施例1～3和比较例2的薄膜上，不通过衬垫带进行直接卷绕，放置7日后，卷起后切断，进行面板装配，此后，测定ACF粘结力。ACF粘结力的测定方法如下，结果示于表1。
这里，ACF粘结力测定，如下进行。
首先，将10mm宽的环氧系列ACF放在玻璃基板上，并在80℃暂时压接，然后，在其上面重叠未装配半导体芯片等电子部件的薄膜载体带的输出侧外部引线部分，在温度180℃、压力0.3Mpa状态下压接10秒。接着，将在该玻璃基板上压接的薄膜载体带放在拉伸试验机上，拉伸薄膜载体带的另一端，将测定的拉伸力作为粘结力。
其结果，实施例1～3，ACF粘结力在成为凝集破坏的剥离状态的800～1000kg/cm的范围；具有Si强度大于本发明范围的起模层的比较例2，ACF粘结力低至380kg/cm，产生界面破坏。
[表1]
  ACF粘结力(kg/cm)
  实施例1   950
  实施例2   970
  实施例3   810
  比较例2   380

Claims (5)

1.一种COF用挠性印刷布线板，具有绝缘层和在该绝缘层的至少一个面上叠层的导体层形成图案的同时装配半导体芯片的布线图，其特征是：在与上述绝缘层的上述半导体芯片装配侧相反侧的面上，按照用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps的膜厚，设置由含有Si元素化合物的起模剂形成的起模层。
2.权利要求1记载的COF用挠性印刷布线板，其特征是：按照用波长分散型萤光X射线分析装置检出的Si强度为0.3～1.0kcps的膜厚设置上述起模层。
3.权利要求1或2记载的COF用挠性印刷布线板，其特征是：上述起模层是含有从硅烷化合物和硅溶胶中选择的至少一种的起模剂。
4.一种COF用挠性印刷布线板的制造方法，该COF用挠性印刷布线板具有绝缘层、和在该绝缘层的至少一个面上叠层的导体层形成图案的同时装配半导体芯片的配线图，其特征是：在与上述绝缘层的上述半导体芯片装配侧相反侧的面上，用含有Si元素化合物的起模剂形成起模层时，其膜厚按照用波长分散型萤光X射线分析装置检出的Si强度为0.15～2.5kcps设置。
5.权利要求4记载的COF用挠性印刷布线板的制造方法，其特征是：上述起模层采用含有从硅烷化合物和硅溶胶中选择的至少一种的起模剂。
CNA200510131518XA 2004-09-29 2005-09-29 Cof用挠性印刷布线板及其制造方法 Pending CN1784113A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004285500 2004-09-29
JP2004285500 2004-09-29
JP2005271789 2005-09-20
JP2005271789A JP4109689B2 (ja) 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
CN1784113A true CN1784113A (zh) 2006-06-07

Family

ID=36098063

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510131518XA Pending CN1784113A (zh) 2004-09-29 2005-09-29 Cof用挠性印刷布线板及其制造方法

Country Status (5)

Country Link
US (1) US7382042B2 (zh)
JP (1) JP4109689B2 (zh)
KR (1) KR100649711B1 (zh)
CN (1) CN1784113A (zh)
TW (1) TWI297390B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399247B (zh) * 2007-09-25 2012-10-10 冲电气工业株式会社 Cof封装及用于cof封装的载带基板
CN104143554A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4510066B2 (ja) * 2007-11-06 2010-07-21 日東電工株式会社 配線回路基板の製造方法および検査方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
JP6097647B2 (ja) * 2013-06-26 2017-03-15 尾池工業株式会社 無機結晶膜積層体の製造方法
JP6121830B2 (ja) * 2013-07-29 2017-04-26 京セラ株式会社 配線基板
CN107920751B (zh) * 2015-09-04 2020-09-22 国立研究开发法人科学技术振兴机构 连接器基板、传感器系统以及可穿戴的传感器系统
JP2018009242A (ja) * 2016-06-21 2018-01-18 Ｊｘ金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
CN108933111B (zh) * 2018-09-28 2020-03-31 上海天马有机发光显示技术有限公司 一种覆晶薄膜散热结构和一种显示装置
CN110718515A (zh) * 2019-09-30 2020-01-21 深圳市华星光电技术有限公司 覆晶薄膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6280851B1 (en) * 1998-03-23 2001-08-28 Sentrex Company, Inc. Multilayer product for printed circuit boards
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2000334885A (ja) 1999-06-02 2000-12-05 Toyo Metallizing Co Ltd 離型フィルム
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2002289651A (ja) 2000-12-12 2002-10-04 Mitsui Mining & Smelting Co Ltd チップオンフィルム基板及びその製造方法
GB0126708D0 (en) * 2001-11-07 2002-01-02 Provis Ltd Packaging for contact lenses
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3726964B2 (ja) * 2002-11-01 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP3808049B2 (ja) 2002-03-13 2006-08-09 三井金属鉱業株式会社 半導体装置及びその製造方法
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399247B (zh) * 2007-09-25 2012-10-10 冲电气工业株式会社 Cof封装及用于cof封装的载带基板
CN104143554A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法
CN104143554B (zh) * 2013-05-09 2019-03-26 三星显示有限公司 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法

Also Published As

Publication number Publication date
TW200617371A (en) 2006-06-01
US7382042B2 (en) 2008-06-03
KR100649711B1 (ko) 2006-11-27
JP4109689B2 (ja) 2008-07-02
JP2006128641A (ja) 2006-05-18
TWI297390B (en) 2008-06-01
US20060065956A1 (en) 2006-03-30
KR20060051800A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
CN1784113A (zh) Cof用挠性印刷布线板及其制造方法
CN1444436A (zh) 印刷电路板及其制造方法
US7173322B2 (en) COF flexible printed wiring board and method of producing the wiring board
JP4117892B2 (ja) 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1893054A (zh) 配线电路基板
JP4038517B2 (ja) Ｃｏｆ用フレキシブルプリント配線板およびその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
KR100229637B1 (ko) 2층 tab 테이프의 제조방법
CN1596062A (zh) 生产布线电路板的方法
CN1328769C (zh) Cof薄膜输送带及其制造方法
CN106797706A (zh) 支撑体、粘接片、层叠结构体、半导体装置及印刷布线板的制造方法
CN1809270A (zh) 电子元件安装用的薄膜载体带及柔性基板
CN1610084A (zh) Tab带状载体制造方法
JPH08188648A (ja) ポリ（アリールエーテルベンズイミダゾール）およびそれを適用した電子パッケージ
JP3726964B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法
CN101102638A (zh) Cof柔性印刷线路板及制造该线路板的方法
JP7325250B2 (ja) 配線回路基板および配線回路基板の製造方法
TWI855060B (zh) 配線電路基板及配線電路基板之製造方法
JPH10125737A (ja) Ｔａｂ用接着剤付きテープ、ｔａｂテープ及び半導体装置
JP2002076065A (ja) フィルムキャリア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication