KR20060051800A - Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법 - Google Patents

Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법 Download PDF

Info

Publication number
KR20060051800A
KR20060051800A KR1020050090986A KR20050090986A KR20060051800A KR 20060051800 A KR20060051800 A KR 20060051800A KR 1020050090986 A KR1020050090986 A KR 1020050090986A KR 20050090986 A KR20050090986 A KR 20050090986A KR 20060051800 A KR20060051800 A KR 20060051800A
Authority
KR
South Korea
Prior art keywords
layer
cof
wiring board
insulating layer
flexible printed
Prior art date
Application number
KR1020050090986A
Other languages
English (en)
Other versions
KR100649711B1 (ko
Inventor
히데토시 아와타
야스히로 기리도시
Original Assignee
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미츠이 긴조쿠 고교 가부시키가이샤
Publication of KR20060051800A publication Critical patent/KR20060051800A/ko
Application granted granted Critical
Publication of KR100649711B1 publication Critical patent/KR100649711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure

Abstract

절연층이 가열툴에 열융착되지 않으면서도 반도체칩 실장 후의 패널 실장시의 접합력 저하를 방지하여 라인의 신뢰성 및 생산성을 향상시키는 COF용 플렉서블 프린트배선판 및 그 제조방법을 제공한다.
절연층(12)과, 상기 절연층(12)의 적어도 한쪽면에 적층된 도체층(11)을 패터닝해서 형성됨과 동시에 반도체칩이 실장되는 배선패턴(21)을 구비하는 COF용 플렉서블 프린트 배선판으로서, 상기 절연층(12)의 상기 반도체칩이 실장되는 측과는 반대측의 면상에 Si 원소함유 화합물을 함유하는 이형제에 의해 형성된 이형층(13)이 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps가 되는 막두께로 설치되어 있다.
절연층, 가열툴, 열융착, COF, 플렉서블 프린트배선판, 도체층, 배선패턴, 형층

Description

ＣＯＦ용 플렉서블 프린트배선판 및 그 제조방법{COF FLEXIBLE PRINTED WIRING BOARD AND METHOD OF PRODUCING THE WIRING BOARD}
도1은, 본 발명의 일실시형태에 따른 COF 필름 캐리어 테이프를 나타내는 개략 구성도로서, 도1(a)는 평면도이고, 도1(b)는 단면도이다.
도2는, 본 발명의 일실시형태에 따른 COF 필름 캐리어 테이프의 제조방법의 일예를 나타내는 단면도이다.
도3은, 본 발명의 다른 실시형태에 따른 COF용 적층필름의 제조방법의 일예를 나타내는 단면도이다.
도4는, 본 발명의 일실시형태에 따른 반도체장치의 제조방법을 나타내는 단면도이다.
도5는, 본 발명의 일실시형태에 따른 이형층의 형성방법을 나타내는 개략도이다.
(부호의 설명)
10,10A COF용 적층 필름 11 도체층
12 절연층 13,13A 이형층
20 COF 필름 캐리어 테이프(전자부품 실장용 필름 캐리어 테이프)
21 배선패턴 22 스프로켓 홀
23 절연보호층 50 반도체 칩
51 범프
본 발명은 IC 또는 LSI 등의 전자부품을 실장하는 COF 필름 캐리어 테이프, COF용 플렉서블 프린트회로(FPC) 등의 플렉서블 프린트배선판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라서, IC(집적회로), LSI(대규모 집적회로) 등의 전자부품을 실장하는 프린트배선판의 수요가 급격히 증가하고 있지만, 전자기기의 소형화, 경량화, 고기능화가 요구되고, 이 전자부품들의 실장방법으로서 최근에는 TAB(Tape Automated Bonding)테이프, T-BGA(Ball Grid Array)테이프, ASIC 테이프, FPC(플렉서블 프린트회로)등의 전자부품 실장용 플렉서블 테이프를 이용한 실장방식이 채용되고 있다. 특히, 개인용 컴퓨터, 휴대전화 등과 같이 고정세화, 박형화, 액정화면의 테두리 면적의 협소화가 요구되고 있는 액정표시소자(LCD)를 사용하는 전자산업에서 그 중요성이 높아지고 있다.
또, 보다 작은 공간에서 보다 고밀도의 실장을 행하는 실장방법으로서, IC칩을 플렉서블 프린트배선판상에 직접 탑재하는 COF(칩 온 필름)가 실용화되고 있다.
상기 COF에 이용되는 플렉서블 프린트배선판은 디바이스홀을 구비하지 않으 므로, 도체층과 절연층이 미리 적층된 적층필름이 이용되고, IC칩의 배선패턴상에 대한 직접탑재를 할 때는, 예를 들면 절연층을 투과해서 눈으로 보이는 이너리드나 위치결정 마크를 통해서 위치결정을 행하고, 그 상태에서 가열툴에 의해 IC칩과, 배선패턴 즉, 이너리드와의 접합이 행해진다(예를 들면, 특허문헌1 참조).
또, 이와 같은 반도체칩의 실장은 절연층이 가열툴에 직접 접촉된 상태에서 행해지지만, 이 상태에서 가열툴에 의해 상당히 고온으로 가열되므로, 절연층이 가열툴에 융착되는 현상이 생기고, 제조장치가 정지되는 원인이 되고, 또한 테이프의 변형이 생긴다는 문제점이 있다. 또, 가열툴과 용착된 경우에는, 가열툴에 오염이 발생하고 신뢰성, 생산성을 저해한다는 문제점이 있었다.
이와 같은 가열툴의 융착은 디바이스홀이 없는 COF 필름 캐리어 테이프나 COF용 FPC에 대한 반도체칩의 실장을 할 때 문제가 된다.
그래서, 가열툴의 융착을 방지하기 위해서, 이면에 이형층을 설치하는 COF 필름 캐리어 테이프를 개발했다(특허문헌2 참조).
그러나, 이와 같이 이형층을 설치한 COF 필름 캐리어 테이프를 스페이서 테이프를 사이에 끼우지 않고 직렬로 감아 출하해서 IC칩 실장까지의 보관기간이 길거나 IC칩 실장 전에 각 배선패턴을 직사각형으로 절단해서 겹쳐서 보관하거나 하면, 패널실장(아우터리드 본딩)시에 플렉서블 기판과, 예를 들면 이방성 도전막(ACF)을 통해서 결합할 때에 그 접합력이 불충분해진다는 문제점이 있다.
[특허문헌1]
특허공개2002-289651호 공보(도4~도6, 단락［0004］,［0005］등)
[특허문헌2]
특허공개2004-207670호 공보(특허청구의 범위)
본 발명은 이와같은 사정을 감안하여, 절연층이 가열툴에 열융착되지 않으면서도 반도체칩 실장 후의 패널 실장시의 접합력 저하를 방지하여 라인의 신뢰성 및 생산성을 향상시키는 COF용 플렉서블 프린트배선판 및 그 제조방법을 제공한다는 것을 과제로 한다.
상기 과제를 해결하기 위한 본 발명의 제1 형태는, 절연층과, 상기 절연층의 적어도 한쪽면에 적층된 도체층을 패터닝해서 형성됨과 동시에 반도체칩이 실장되는 배선패턴을 구비하는 COF용 플렉서블 프린트배선판으로서, 상기 절연층의 상기 반도체칩이 실장되는 측과는 반대측의 면상에, Si 원소 함유 화합물을 함유하는 이형제에 의해 형성된 이형층이, 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps가 되는 막두께로 설치되어 있는 것을 특징으로 하는 COF용 플렉서블 프린트배선판을 제공한다.
본 발명에 관한 제1 형태에서는, 이형제의 막두께가 Si 강도가 소정범위가 되도록 제어되고 있고, 가열툴의 융착방지와, 패널 실장시의 접합력 저하를 방지할 수 있다.
본 발명의 제2 형태는, 제1 형태에서 상기 이형층이 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.3~1.0kcps가 되는 막두께로 설치되어 있는 것을 특 징으로 하는 COF용 플렉서블 프린트배선판을 제공한다.
본 발명에 관한 제2 형태에서는, 이형층의 막두께가 Si 강도가 0.3~1.0kcps가 되도록 제어되고 있으므로, 보다 확실하게 가열툴의 융착방지와 패널 실장시의 접합력 저하를 방지할 수 있다.
본 발명의 제3 형태는, 제1 또는 제2 형태에서 상기 이형제가 실란화합물 및 실리카졸로부터 선택되는 적어도 1종을 함유하는 이형제인 것을 특징으로 하는 COF용 플렉서블 프린트배선판을 제공한다.
본 발명에 관한 제3 형태에서는 가열툴의 융착이 보다 확실히 방지된다.
본 발명의 제4 형태는 절연층과, 상기 절연층의 적어도 한쪽면에 적층된 도체층을 패터닝해서 형성됨과 동시에 반도체칩이 실장되는 배선패턴을 구비하는 COF용 플렉서블 프린트배선판의 제조방법으로서, 상기 절연층의 상기 반도체칩이 실장되는 측과는 반대측의 면상에 Si원소 함유 화합물을 함유하는 이형제에 의해 이형층을 형성할 때에, 상기 막두께가 파장분산 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps가 되도록 설치하는 것을 특징으로 하는 COF용 플렉서블 프린트배선판의 제조방법을 제공한다.
본 발명에 관한 제4 형태에서는, 이형제의 막두께를 Si 강도가 소정의 범위가 되도록 제어하므로, 가열툴의 융착방지와 패널 실장시의 접합력 저하를 방지할 수 있다.
본 발명의 제5 형태는 제4 형태에서, 상기 이형층을 그 막두께가 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.3~1.0kcps가 되도록 설치하는 것을 특 징으로 하는 COF용 플렉서블 프린트배선판의 제조방법을 제공한다.
본 발명에 관한 제5 형태에서는, 이형층의 막두께를 Si 강도가 0.3~1.0kcps가 되도록 제어함으로써, 보다 확실하게 가열툴의 융착방지와 패널 실장시의 접합력 저하를 방지할 수 있다.
본 발명의 제6 형태에서는 제4 또는 제5 형태에서, 상기 이형층으로서 실란화합물 및 실리카졸로부터 선택되는 적어도 1종을 함유하는 이형제를 이용하는 것을 특징으로 하는 COF용 플렉서블 프린트배선판의 제조방법을 제공한다.
본 발명의 제6 형태에서는 가열툴의 융착이 보다 확실히 방지되는 COF용 플렉서블 프린트배선판을 제조할 수 있다.
(발명의 실시를 위한 최량의 형태)
이하, 본 발명의 일실시형태에 관한 COF용 플렉서블 프린트배선판의 일예인 COF 필름 캐리어 테이프를 실시예에 기초해서 설명하겠다. 또한, 이하의 실시형태에서는 COF 필름 캐리어 테이프를 예를 들어 설명하겠지만, COF용 FPC에 대해서도 동일하게 실시할 수 있는 것은 말할 것도 없다.
도1에는, 일실시형태에 관한 COF 필름 캐리어 테이프(20)를 나타낸다.
도1(a), 도1(b)에 나타낸 것과 같이, 본 실시형태의 COF 필름 캐리어 테이프(20)는 동층으로 이루어지는 도체층(11)과 폴리이미드 필름으로 이루어지는 절연층(12)으로 이루어지는 COF용 적층필름을 이용해서 제조된 것이며, 도체층(11)을 패터닝한 배선패턴(21)과, 배선패턴(21)의 폭방향 양측에 설치된 스프로켓 홀(22)을 갖는다. 또, 배선패턴(21)은 절연층(12)의 표면에 연속적으로 설치되어 있다. 또 한, 배선패턴(21)상에는 솔더 레지스트 재료 도포용액을 스크린 인쇄법으로 도포해서 형성하거나 필름을 첨부한 절연보호층(23)을 갖는다. 또, 절연층(12)의 이면측의 적어도 IC칩 등의 전극과 이너리드를 본딩하는 영역에는 이형제를 도포, 또는 전사용 이형층을 전사함으로써 이형층(13)이 설치되어 있다. 또한, 이형층(13)은 절연층(12)의 이면 전체에 설치되어 있어도 된다. 또, 배선패턴은 절연층(12)의 양면에 형성되어 있어도 좋고(2-메탈 COF 필름 캐리어 테이프), 이 경우에는 가열툴이 접촉되는 영역에만 이형제를 도포, 또는 전사용 이형층을 전사함으로써 이형층(13)을 형성하면 된다.
여기서, 도체층(11)으로서는 동 외에, 알루미늄, 금, 은 등을 사용할 수 있지만, 동층이 일반적이다. 또, 동층으로서는 증착이나 도금으로 형성한 동층, 전해동박, 압역동박 등 모두 사용할 수 있다. 도체층(11)의 두께는 일반적으로는 1~70㎛이며, 바람직하게는 5~35㎛이다.
한편, 절연층(12)으로서는 폴리이미드 외에, 폴리에스테르, 폴리아미드, 폴리에테르설폰, 액정폴리머 등을 이용할 수 있지만, 피로메릿산 2무수물과 4, 4'-디아미노디페닐에테르의 중합에 의해서 얻어지는 전방향족 폴리이미드(예를 들면, 상품명:카프톤EN;토레이·듀퐁사 제조)나 비페닐테트라카르복실산-2무수물과 파라페닐렌디아민(PPD)과의 중합물(예를 들면, 상품명:카피렉스S:우베 흥업사 제조)을 이용하는 것이 바람직하다. 또한, 절연층(12)의 두께는 일반적으로는 12.5~125㎛이며, 바람직하게는 12.5~75㎛, 더욱 바람직하게는 12.5~50㎛이다.
여기서, COF용 적층필름은 예를 들면, 동박으로 이루어지는 도체층(11)상에, 폴리이미드 전구체나 바니시를 포함하는 폴리이미드 전구체 수지조성물을 도포해서 도포층을 형성하고, 용제를 건조시켜서 되감기하고, 이어서 산소를 제거한 큐어로내에서 열처리하고, 이미드화해서 절연층(12)으로 함으로써 형성되지만, 물론 이것에 한정되는 것은 아니다.
한편, 이형층(13)은 실라잔 화합물을 함유하는 실리콘계 이형제나 실리카졸을 함유하는 이형제를 이용해서 형성할 수 있다. 이형층(13)은 이형제를 도포 등에 의해 설치한 후, 가열처리해서 절연층(12)과 강하게 접합하는 것이 바람직하다. 또한, 이형층(13)의 두께는 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps, 바람직하게는 0.3~1.0kcps, 더욱 바람직하게는 0.5±2.5kcps 정도가 될 듯한 막두께가 되도록 한다.
이와 같은 본 발명의 COF 필름 캐리어 테이프는 예를 들면, 반송되면서 반도체칩의 실장이나 프린트기판 등에 대한 전자부품의 실장공정에 이용되고, COF실장되지만, 이 때 절연층(12) 및 이형층(13)의 광투과성이 50% 이상 있기 때문에, 이형층(13)쪽으로부터 배선패턴(21)(예를 들면, 이너리드)을 CCD등으로 화상인식할 수 있고, 또한 실장할 반도체칩이나 프린트기판의 배선패턴을 인식할 수 있고, 화상처리에 의해 상호의 위치 맞춤을 양호하게 행할 수 있고, 고정밀도로 부품을 실장할 수 있다.
또, 본 발명의 COF 필름 캐리어 테이프는 예를 들면, 릴로부터 감기거나 되감기면서 반송되어 반도체칩이나 수동부품 등의 전자부품의 실장공정에 이용된다. 그리고, 이형층(13)은 대전방지층으로서도 작용하는, 실라잔 화합물을 함유하는 실 리콘계 이형제나 실리카졸을 함유하는 이형제에 의해 형성되어 있다. 이 때문에, 전자부품의 실장공정에서 정전기의 발생·대전이 방지되고, 그 결과 전자부품의 정전기 파괴 등의 사고가 사전에 방지된다는 효과를 발휘한다.
다음으로, 상술한 COF 필름 캐리어 테이프의 일제조방법을 도2를 참조하면서 설명하겠다.
도2(a)에 나타낸 것과 같이, COF용 적층필름(10)을 준비하고, 도2(b)에 나타낸 것과 같이, 펀칭 등에 의해서 도체층(11) 및 절연층(12)을 관통해서 스프로켓 홀(22)을 형성한다. 상기 스프로켓 홀(22)은 절연층(12)의 표면상으로부터 형성해도 되고, 또한 절연층(12)의 이면으로부터 형성해도 된다. 다음으로, 도2(c)에 나타낸 것과 같이, 일반적인 포토리소그래피법을 이용해서 도체층(11)상의 배선패턴(21)이 형성되는 영역에 걸쳐서 예를 들면, 네거티브형 포토레지스트 재료 도포용액을 도포해서 포토레지스트 재료도포층(30)을 형성한다. 물론, 포지티브형 포토레지스트 재료를 이용해도 좋다. 또한, 스프로켓 홀(22)내에 위치결정 핀을 삽입해서 절연층(12)의 위치결정을 행한 후, 포토마스크(31)를 통해서 노광·현상함으로써 포토레지스트 재료도포층(30)을 패터닝해서, 도2(d)에 나타낸 것과 같은 배선패턴용 레지스트 패턴(32)을 형성한다. 다음으로, 배선패턴용 레지스트 패턴(32)을 마스크패턴으로서 도체층(11)을 에칭액으로 용해해서 제거하고, 또한 배선패턴용 레지스트 패턴(32)을 알칼리 용액 등으로 용해제거함으로써 도2(e)에 나타낸 것 같이 배선패턴(21)을 형성한다.
여기서, 배선패턴(21)을 형성할 때, 이것과는 불연속하게 스프로켓 홀(22)의 주위에 더미배선을 설치해도 된다. 더미배선은 절연층(12)을 보강하고, 테이프제조시에 절연층(12)을 확실하면서도 양호하게 반송할 수 있도록 하는 것이다. 또한, 더미배선은 절연층(12)의 폭방향 양측에 세로방향에 걸쳐서 연속적으로 띠모양으로 설치해도 좋지만, 각 스프로켓 홀(22)마다 그 주위에 일정간격으로 설치하고, 확실히 반송가능한 정도로 강성을 향상시킬 수 있도록 해도 된다.
이어서, 필요에 따라서 배선패턴(21) 전체에 주석도금 등의 도금처리를 행한 후, 도2(f)에 타나낸 것과 같이, 도포법에 의해 이형층(13)을 절연층(12)의 배선패턴(21)쪽의 면과는 반대의 면상에 적어도 IC칩 등의 전극과 이너리드를 본딩하는 영역을 포함하도록 형성한다. 상기 이형층(13)은 도포해서 건조만 해도 되지만, 가열툴과 열융착되지 않는다는 이형효과를 향상시키기 위해서는 가열처리를 행하는 것이 바람직하다. 여기서, 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다. 이 가열처리는 솔더 레지스트의 큐어와 동시에 행해도 좋다. 다음으로, 도2(g)에 나타낸 것과 같이, 예를 들면 스크린 인쇄법을 이용해서 절연보호층(23)을 형성한다. 그리고, 절연보호층(23)으로 덮여있지 않은 이너리드 및 아우터리드에 필요에 따라서 금속 도금층을 실시한다. 금속 도금층은 특별히 한정되지 않고, 용도에 따라서 적당히 설치하면 되고, 주석도금, 주석합금 도금, 니켈도금, 금도금, 금합금 도금, Sn-Bi 등의 Pb 프리 납땜도금 등을 실시한다.
이상 설명한 실시형태에서는, 이형층(13)의 형성을 배선패턴용 레지스트 패턴(32)을 알칼리 용액 등으로 용해제거한 후, 절연보호층(23)을 설치하기 전에 행 했지만, 절연보호층(23)을 설치한 후의 필름 캐리어 테이프 제조공정 마지막에 이형층(13)을 형성하도록 해도 된다. 이와 같이 이형층(13)을 형성하면, 이형층(13)이 에칭액이나 포토레지스트의 박리액 등에 쐬어지지 않기 때문에, 이형효과가 높다는 이점이 있다. 또한, 여기에서의 제조공정 마지막이란 제품검사공정 전을 의미한다.
이와 같이, 본 발명의 이형층(13)은 배선패턴(21)을 형성하는 포토리소그래피 공정 후 그리고 반도체칩 등의 전자부품과의 본딩 전까지 형성하는 것이 바람직하다. 이것은 포토레지스트층의 박리공정에서 이형층이 용해될 가능성이 있기 때문이다. 따라서, 포토레지스트 공정 종료 직후 또는 도금처리 후, 또한 절연보호층(23)형성 후 등에 이형층(13)을 형성하는 것이 바람직하다. 물론, 포토리소그래피 공정보다 전에 행해도 된다.
또한, 이형층은 전사법에 의해 형성해도 좋다. 일예로서는 도8에 나타내는 것과 같은 COF용 적층필름(10A)을 이용해서 상술한 것과 같이 COF 필름 캐리어 테이프(20)를 제조해도 된다. 도3에 나타내는 COF용 적층필름(10A)은 우선, 동박으로 이루어지는 도체층(11)상(도3(a))에, 폴리이미드 전구체나 바니시를 포함하는 폴리이미드 전구체 수지조성물을 도포해서 도포층(12a)을 형성하고(도3(b)), 용제를 건조시켜서 되감는다. 이어서 큐어로내에서 열처리하고, 이미드화해서 절연층(12)으로 한다(도3(c)). 이어서 기재가 되는 전사용 필름(14)상에 형성된 이형층(13a)을 절연층(12)의 도체층(11)과는 반대쪽에 밀착시켜(도3(d)), 이것을 가열처리한 후, 전사용 필름(14)을 벗겨 이형층(13A)을 갖는 COF용 적층필름(10A)으로 한 것이다(도3(e)). 여기서, 전사조건으로서는 예를 들면, 가열온도를 15~200℃로 하고, 롤러 또는 프레스에 의한 하중을 5~50kg/cm2으로 하고, 처리시간을 0.1초~2시간으로 하는 것이 좋다. 또, 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다. 물론 이와 같은 전사법에 의해 이형층(13A)의 형성을 포토리소그래피 후의 공정 등으로 행해도 좋다. 여기서, 전사용 필름(14)의 재질은 예를 들면, PET(폴리에틸렌테레프탈레이트), PI(폴리이미드) 및 액정폴리머 등을 들 수 있다. 이와 같은 전사용 필름(14)의 두께로서는 예를 들면, 15~100㎛, 바람직하게는 20~75㎛이다.
본 발명의 반도체장치는 도4에 나타낸 것과 같이, 이와 같이 제조된 COF 필름 캐리어 테이프(20)에 반도체칩(50)을 실장함으로써 제조된다. 즉, 반도체칩(50)을 칩스테이지(41)상에 놓고, COF 필름 캐리어 테이프(20)을 반송한다. 이 상태에서, 소정위치에 위치결정한 후, 상부 클램퍼(42)가 하강함과 동시에 하부 클램퍼(43)가 상승해서 COF 필름 캐리어 테이프(20)을 고정하고, 이 상태에서 가열툴(45)이 하강해서 테이프를 밀어붙여 가열되면서 더욱 하강해서 COF 필름 캐리어 테이프(20)의 이너리드를 반도체칩(50)의 범프(51)에 소정시간 눌러 양자를 접합한다. 또한, 접합 후, 수지밀봉을 해서 반도체장치로 한다.
또한, 가열툴(45)의 온도는 누르는 시간, 압력 등의 조건에 따라서도 다르지만, 200℃이상, 바람직하게는 350℃이상이다. 본 발명에서는 이와 같이 가열툴 (45)의 온도를 고온으로 해도 COF 필름 캐리어 테이프(20)의 가열툴(45)과의 접촉면에 이형층(13)이 설치되어 있으므로 가열툴(45)과 열융착되지 않는다. 즉, 본 발명에 의하면, 접합조건의 온도를 충분히 높게 할 수 있으므로, 충분한 접합강도를 확보할 수 있으며, 반대로 일정의 접합강도를 얻으려면 가열온도를 높게 함으로써 압착시간을 단축할 수 있다는 이점이 있다.
상술한 실시형태에서는, 배선패턴(21)이나 스프로켓 홀(22) 등으로 이루어지는 캐리어패턴을 1열 설치한 전자부품 실장용 필름 캐리어 테이프(20)를 예시해서 설명했지만 이것에 한정되지 않으며, 예를 들면 캐리어패턴을 복수열 평행하게 설치한 다조의 전자부품 실장용 필름 캐리어 테이프라도 된다.
또, 상술한 실시형태에서는 COF 필름 캐리어 테이프인 전자부품 실장용 필름 캐리어 테이프를 예시했지만, 그 외의 전자부품 실장용 필름 캐리어 테이프, 예를 들면 TAB, CSP, BGA, μ-BGA, FC, QFP 타입 등이라도 좋고, 그 구성 등도 한정되는 것이 아니다.
또, 이너리드 본등 뿐만 아니라, 납땜 등을 이용한 아우터리드 본딩의 경우에 대해서도 실시할 수 있다.
(실시예1)
시판되는 폴리이미드제의 베이스 필름인 카프톤EN(상품명:토레이·듀퐁사 제조)에 Ni-Cr 합금을 스퍼터링해서 시드층을 설치하고, 그 위에 도금법에 의해 동층을 형성한 2층 테이프를 이용해서 에칭에 의해 배선패턴(21)을 형성한 후, 이형제로서 실리카졸을 함유하는 콜크트P(상품명:콜코트 주식회사 제조)를 도5에 나타낸 것과 같이, 롤상의 코터(61)를 이용해서 필름 캐리어 테이프의 반도체칩이 실장되는 측과는 반대측의 면상에 필름 캐리어 테이프의 반송속도 분속 1m로 도포하고, 스프로켓 홀이 형성되어 있는 양단부 이외에 이형층을 형성했다. 건조 후, 솔더 레지스트를 도포하고, 이형층과 절연보호층을 동시에 가열처리해 필름 캐리어 테이프로 했다. 이와 같이 형성된 이형층은 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.5±0.1kcps의 균일한 막이었다. 이 때의 필름 캐리어 테이프의 툴부착 온도는 390℃였다.
(실시예2)
코터(61)에 대한 필름의 당접력(맞붙는 힘)을 조정하고 실시예1과 동일하게 해서 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.3±0.1kcps의 이형층을 형성했다. 이 때의 툴부착 온도는 360℃였다.
(실시예3)
코터(61)에 대한 필름의 당접력을 조정하고 실시예1과 동일하게 해서 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 2.3±0.1kcps의 이형층을 형성했다. 이 때의 툴부착온도는 490℃였다.
(비교예1)
코터(61)에서의 도포를 필름 캐리어 테이프의 반도체칩이 실장되는 측과는 반대측의 면상에 필름 캐리어 테이프의 반송속도 분속 1m로 해서 코터(61)에 대한 필름의 당접력을 조정하고 실시예1과 동일하게 해서 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.05±0.05kcps의 이형층을 형성했다. 이 때의 툴부착온도 는 320℃였다.
(비교예2)
코터(61)에 대한 필름의 당접력을 조정하고 실시예1과 동일하게 해서 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 2.7±0.1kcps의 이형층을 형성했다. 이 때의 필름 캐리어 테이프의 툴부착 온도는 500℃였다.
(시험예1)
실시예1 및 비교예1에 대해서, 600nm에서의 광투과율을 측정한 결과, 투과율은 실시예1의 필름에서는 69%였던 것에 비해서 비교예1에서는 65%였다. 또한, 동을 에칭으로 제거해서 이형층을 형성하지 않는 필름만의 투과율은 65%였다.
이 결과, Si 강도가 본 발명의 범위내인 실시예1에서는 광투과율이 프랭크의 필름보다도 향상되어 있었지만, Si 강도가 상기 범위보다 작은 비교예1에서는 투과율이 프랭크와 거의 바뀌지 않았다.
(시험예2)
실시예1~3 및 비교예2의 필름에 IC칩을 실장 후, 스페이서 테이프를 통하지 않고 직렬로 감아 7일간 방치 후 되감아서 절단하고, 패널 실장을 행한 후, ACF접착력을 측정했다. ACF접착력의 방법은 이하와 같으며 결과는 표1에 나타낸다.
여기서, ACF접착력의 측정은 이하와 같이 행했다.
우선, 유리기판상에 10mm폭의 에폭시계 ACF를 놓고 80℃에서 가압착하고, 이어서 이것에 반도체칩 등의 전자부품을 실장하고 있지 않은 필름 캐리어 테이프의 출력측 아우터리드 부분을 겹쳐 온도 180℃, 압력 0.3MPa로 10초간 압착했다. 그 리고, 상기 유리기판에 압착된 필름 캐리어 테이프를 인장시험기에 세팅해서 필름 캐리어 테이프의 타단을 당겨 올려서 측정된 인장력을 접착력으로 했다.
이 결과, 실시에1~3에서는 ACF 접착력은 응집파괴의 박리모드가 되는 800~1000kg/cm의 범위에 있었지만, Si 강도가 본 발명의 범위보다 큰 이형층을 갖는 비교예2에서는 ACF접착력은 380kg/cm로 낮아, 계면파괴가 생겨 있었다.
ACF접착력(kg/cm)
실시예1 950
실시예2 970
실시예3 810
비교예2 380
본 발명의 COF 필름 캐리어 테이프나 COF용 FPC 등의 COF용 플렉서블 프린트배선판은 도체층과 절연층을 갖는다. 본 발명에 관한 COF용 플렉서블 프린트배선판에 이용되는 도체층과 절연층의 적층필름으로서는 폴리이미드 필름 등의 절연필름에 니켈 등의 밀착강화층을 스퍼터링한 후, 동도금을 실시한 적층필름을 들 수 있다. 또, 적층필름으로서는 동박에 폴리이미드 필름을 도포법에 의해 적층한 캐스팅 타입이나 동박에 열가소성 수지·열경화성 수지 등을 통해서 절연필름을 열압착한 열압착 타입의 적층필름을 들 수 있다. 본 발명에서는 어떤 것을 이용해도 좋다.
본 발명의 COF용 플렉서블 프린트배선판 및 본 발명 방법으로 제조되는 COF용 플렉서블 프린트배선판은 상술한 적층필름의 도체층과는 반대측의 절연층에 이 형층을 설치한 것이다. 본 발명에 관한 이형층은 반도체칩의 실장시에 가열툴과 밀착되지 않는 것과 같은 이형성을 갖고 있는데다가 이와 같은 가열에 의해 열융착되지 않는 Si 원소 함유 화합물로 형성되어 있어도 좋고, 유기재료라도 무기재료라도 좋고, 특히 실리콘계 이형제를 이용하는 것이 바람직하다. 즉, 실록산 결합(Si-O-Si 결합)을 갖는 화합물을 형성하는 것이 좋다. 실리콘계 화합물로 이루어지는 이형층은 비교적 쉽게 형성할 수 있고, 반도체장치 실장면에 전사했다고 해도 반도체칩 실장 후의 몰드수지의 접착성에 악영향을 미치기 어렵기 때문이다.
본 발명에서는 이형층의 두께를 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps, 바람직하게는 0.3~1.0kcps가 되는 막두께로 설치하는 것이 가장 중요하다. 또한, 에너지 분산형 형광 X선 분석장치에서는 Si의 감도가 나쁘고 이번과 같은 수 ㎛ 이하의 박막의 두께를 정량적으로 측정하기 어렵다.
여기서, Si 강도가 상기 범위보다 작으면 투명성이 악화되는 경향이 있다. 또한 자세히 설명하자면, Si 강도가 상기 범위내에 있으면 이형층을 설치함으로써 절연층 표면의 요철이 평활화됨으로써 설치하기 전보다도 투명성이 향상되지만, 상기 범위보다 작으면 상기와 같은 효과를 얻을 수 없다. 한편, Si 강도가 상기 범위를 넘으면, 이형층을 형성하는 이형제가 접촉된 대상인 배선패턴 등에 전사되기 쉬운 경향이 있고, ACF접합이나 납땜을 행할 때의 접합력이 저하된다는 문제점이 생긴다. 즉, Si 강도가 상기 범위를 넘은 이형층을 갖는 COF용 필름 캐리어 테이프를 스페이서 테이프를 통하지 않고 직렬로 감으면, 이형층이 아래쪽으로 감긴 필름 캐리어 테이프에 전사되기 쉽고, 또 직사각형으로 절단한 필름 캐리어 테이프를 적층해도 이형층이 전사되기 쉽다. 예를 들면, ACF 접착력을 측정하면, 상기 범위의 Si 강도를 갖는 이형층을 설치한 경우에는, 박리모드가 응집파괴인 800~1000g/cm가 된다. 한편, 상기 범위를 넘은 Si 강도를 갖는 이형층을 설치한 것을 직렬로 감은 후, ACF 접합한 경우의 ACF 접착력은 박리모드가 계면박리가 되는 300~500g/cm가 된다.
본 발명에서 이형제로서 이용하는 실리콘계 화합물, 즉 실록산 결합을 갖는 화합물로 이루어지는 이형층을 형성하는 이형제로서는 실리콘계 이형제를 들 수 있고, 구체적으로는 디실록산, 트리실록산 등의 실록산 화합물로부터 선택되는 적어도 1종을 함유하는 것이다.
또, 바람직한 이형제로서는 도포 후 응력에 의해 실리콘계 화합물로 변화되는 화합물, 즉 모노실란, 디실란, 트리실란 등의 실란 화합물 또는 실리카졸계 화합물 등을 포함하는 이형제를 이용하는 것이 바람직하다.
또한, 특히 바람직한 이형제로서는 실란 화합물의 1종인 알콕시실란 화합물이나 실록산 결합의 전구체인 Si-NH-Si 구조를 갖는 헥사메틸디실라잔, 퍼히드로폴리실라잔 등의 실라잔 화합물을 함유하는 이형제를 들 수 있다. 이것들은 도포함으로써 또는 도포 후 공기중의 수분 등과 반응함으로써 실록산 결합을 갖는 화합물이 되지만, 예를 들면 실라잔 화합물에 대해서는 Si-NH-Si 구조가 잔존해 있는 상태라도 좋다.
이와 같이, 이형제를 도포한 후, 반응에 따라 변화되어 형성된 실리콘계 화합물로 이루어지는 이형층이 특히 바람직하다.
이와 같은 각종 이형제는 일반적으로는 용제로서 유기용제를 함유하고 있지만, 수용액 타입인 것 또는 에멀전 타입인 것을 이용해도 좋다.
구체예로서는, 디메틸실록산을 주성분으로 하는 실리콘계 오일, 메틸트리(메틸에틸케톤옥심)실란, 톨루엔, 리그로인을 성분으로 하는 실리콘계 레진 SR 2411(상품명:토레이·다우코닝·실리콘사 제조), 실라잔, 합성 이소파라핀, 초산에틸을 성분으로 하는 시리콘계 레진 SEPA-COAT(상품명:신에츠 가가쿠 고교 가이샤 제조)등을 들 수 있다. 또, 실란 화합물을 함유하는 콜코트 SP-2014S(상품명:콜코트 가부시키가이샤 제조)등을 들 수 있다. 또한, 실리카졸을 함유하는 이형제로서는 콜코트P(상품명:콜코트 가부시키가이샤 제조)등을 들 수 있다. 또한, 실리카졸에 포함되는 실리카의 입경은 예를 들면, 0.005~0.008㎛［50~80Å(옹스트롬)］이다.
여기서, 반도체칩의 실장시에 가열툴과 밀착되지 않는다는 이형성을 갖고 있는데다가 이와 같은 가열에 의해 열융착되지 않는다는 효과면에서는, 실라잔 화합물을 함유하는 이형재로 실리콘계 화합물로 이루어지는 이형층을 설치하는 것이 특히 바람직하다. 이와 같은 실라잔 화합물을 함유하는 이형제의 일예로서는, 실라잔, 합성 이소피라핀, 초산에틸을 성분으로 하는 실리콘계 레진 SEPA-COAT(상품명:신에츠 가가쿠 고교 가이샤 제조)를 들 수 있다.
본 발명에 관한 이형층의 형성방법은 특별히 한정되지 않으며, 이형제 또는 그 용액을 스프레이, 디핑 또는 롤러 도포 등에 의해 도포해도 좋고, 기재필름에 형성된 이형층을 전사하도록 해도 좋다. 또, 어떤 경우에도 절연층과 이형층 사이의 박리를 방지하기 위해서, 가열처리 등에 의해 양자 사이의 접합력을 높이도록 해도 좋다. 또, 이형층은 반드시 전체적으로 균일하게 설치되어 있을 필요는 없고, 간격을 두고 섬상으로 설치되어 있어도 된다. 예를 들면, COF 필름 캐리어 테이프에 전사하는 경우에는, 후술할 스프로켓 홀 사이의 영역 또는 후공정에서 반도체칩(IC)을 실장하는 영역에 대응해서 연속적으로 또는 일정간격으로 섬상으로 설치되어 있어도 된다.
또, 이형층은 반도체 실장시까지 설치되어 있으면 좋기 때문에, 도체층을 설치한 후 설치하는 외에, 도체층을 설치하지 않은 절연층에 미리 설치해도 되고, 도체층을 설치할 때 동시에 설치해도 좋다. 물론, 도체층을 패터닝하기 전에 반드시 설치할 필요는 없고, 도체층을 패터닝한 후 설치하도록 해도 된다.
예를 들면, 도체층을 설치한 후 설치하는 외에, 도체층을 설치하지 않은 절연층에 미리 설치하는 경우 등은, 전사법을 이용하는 것이 바람직하다. 또, 도체층을 패터닝한 후 설치하는 경우에는 도포법을 이용하는 것이 바람직하지만, 물론 이것에 한정되지 않고, 도체층의 패터닝 전의 초기단계에서 도포법에 의해 설치해도 좋고, 도체층의 패터닝 후에 전사법에 의해 설치하도록 해도 된다.
본 발명의 일제조방법에서는, 이형층은 포토리소그래피 후, 반도체 실장시까지 설치되어 있으면 된다. 이것은 포토레지스트층의 박리액 등에 의해 이형층이 용해될 수 있기 때문에, 도체층을 에칭 후, 배선패턴용 레지스트 마스크를 제거 후 설치하도록 하는 것이 바람직하다. 즉, 레지스트 마스크를 제거 후, 주석도금을 실시한 후의 공정, 또는 레지스트 마스크를 제거 후, 절연보호층을 설치하고, 리드전극에 도금을 실시한 후의 공정 등에 설치하는 것이 바람직하다. 또, 이와 같은 이형층은 이형제의 용액을 도포하고, 자연건조에 의해 형성하도록 해도 좋지만, 접합강도를 높이기 위해서 가열처리를 행하는 것이 바람직하다. 여기서, 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다.
또, 본 발명의 다른 제조방법에서는, 이형층은 기재인 전사용 필름에 형성된 이형층을 절연층의 도체층과는 반대측, 즉, 반도체칩(IC)을 실장하는 측과는 반대측의 면상에 전사하도록 한다. 여기서, 전사조건으로서는 예를 들면, 가열온도를 15~200℃로 하고, 롤러 또는 렌즈에 의한 하중을 5~50kg/cm2으로 하고, 처리시간을 0.1초~2시간으로 하는 것이 좋다. 또한, 절연층과 이형층 사이의 박리를 방지하기 위해서, 전사 후, 가열처리 등에 의해 양자 간의 접합력을 높이도록 해도 된다. 이 때의 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다.
본 발명에 관한 전사법에서는 이형층은 반도체 실장시까지 설치되어 있으면 좋기 때문에, 도체층을 설치하고 있지 않은 절연층에 미리 설치해도 되고, 도체층을 설치할 때에 동시에 설치하도록 해도 된다. 물론, 도체층을 패터닝하기 전에 반드시 설치할 필요는 없고, 도체층을 패터닝한 후 설치하도록 해도 된다.
예를 들면, 도체층을 설치하지 않은 절연층에 미리 설치하는 경우 등은, 전사법을 행하기에 적합하다. 또, 제조공정의 초기단계에서 전사법에 의해 이형층을 설치하는 경우, 이형층이 형성된 기재필름을 벗기지 않고 보강필름으로서 사용하 고, 최종공정에서 기재필름을 벗기도록 해도 된다.
본 발명의 COF용 플렉서블 프린트배선판은 반도체칩 등의 전자부품을 실장해서 이용한다. 이 때, 실장방법은 특별히 한정되지 않지만, 예를 들면 칩 스테이지상에 놓인 반도체칩상에 COF용 플렉서블 프린트배선판을 위치결정해서 배치하고, 가열툴을 COF용 플렉서블 프린트배선판에 꼭 눌러 반도체칩을 실장한다. 이 때에, 상술한 소정 범위의 Si 강도를 갖는 막두께의 이형층을 가지고 있으므로, 위치결정에 양호한 투명성을 가져, 위치결정이 비교적 쉽다. 또, 실장할 때에 가열툴은 최저라도 200℃ 이상, 경우에 따라서는 350℃ 이상으로 가열되지만, 절연층상에 이형층이 형성되어 있으므로, 양자의 사이에 열융착이 생기지 않는다는 효과를 발휘한다. 또한, 이형층을 갖는 필름 캐리어 테이프를 직렬로 감거나 직사각형으로 절단한 필름을 적층해서 보존해도 이형층이 배선패턴면에 전사되기 어렵다는 효과를 발휘한다.

Claims (5)

  1. 절연층과, 상기 절연층의 적어도 한쪽면에 적층된 도체층을 패터닝해서 형성됨과 동시에 반도체칩이 실장되는 배선패턴을 구비하는 COF용 플렉서블 프린트 배선판으로서, 상기 절연층의 상기 반도체칩이 실장되는 측과는 반대측의 면상에 Si 원소 함유 화합물을 함유하는 이형제에 의해 형성된 이형층이 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps가 되는 막두께로 설치되어 있는 것을 특징으로 하는 COF용 플렉서블 프린트 배선판.
  2. 제1항에 있어서,
    상기 이형층이 파장분산 형광 X선 분석장치로 검출되는 Si 강도가 0.3~1.0kcps가 되는 막두께로 설치되어 있는 것을 특징으로 하는 COF용 플렉서블 프린트 배선판.
  3. 제1항 또는 제2항에 있어서,
    상기 이형층이 실란화합물 및 실리카졸로부터 선택되는 적어도 1종을 함유하는 이형제인 것을 특징으로 하는 COF용 플렉서블 프린트 배선판.
  4. 절연층과, 상기 절연층의 적어도 한쪽면에 적층된 도체층을 패터닝해서 형성됨과 동시에 반도체칩이 실장되는 배선패턴을 구비하는 COF용 플렉서블 프린트 배 선판의 제조방법으로서, 상기 절연층의 상기 반도체칩이 실장되는 측과는 반대측의 면상에 Si 원소 함유 화합물을 함유하는 이형제에 의해 형성된 이형층을 형성할 때, 그 막두께가 파장분산형 형광 X선 분석장치로 검출되는 Si 강도가 0.15~2.5kcps가 되도록 설치하는 것을 특징으로 하는 COF용 플렉서블 프린트 배선판의 제조방법.
  5. 제4항에 있어서,
    상기 이형층으로서 실란화합물 및 실리카졸로부터 선택되는 적어도 1종을 함유하는 이형제를 이용하는 것을 특징으로 하는 COF용 플렉서블 프린트 배선판의 제조방법.
KR1020050090986A 2004-09-29 2005-09-29 Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법 KR100649711B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00285500 2004-09-29
JP2004285500 2004-09-29
JPJP-P-2005-00271789 2005-09-20
JP2005271789A JP4109689B2 (ja) 2004-09-29 2005-09-20 Ｃｏｆ用フレキシブルプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20060051800A true KR20060051800A (ko) 2006-05-19
KR100649711B1 KR100649711B1 (ko) 2006-11-27

Family

ID=36098063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090986A KR100649711B1 (ko) 2004-09-29 2005-09-29 Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법

Country Status (5)

Country Link
US (1) US7382042B2 (ko)
JP (1) JP4109689B2 (ko)
KR (1) KR100649711B1 (ko)
CN (1) CN1784113A (ko)
TW (1) TWI297390B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
JP4510066B2 (ja) * 2007-11-06 2010-07-21 日東電工株式会社 配線回路基板の製造方法および検査方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR20140133106A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 상이한 배선 패턴부들을 포함한 칩 온 필름, 이를 구비한 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
JP6097647B2 (ja) * 2013-06-26 2017-03-15 尾池工業株式会社 無機結晶膜積層体の製造方法
JP6121830B2 (ja) * 2013-07-29 2017-04-26 京セラ株式会社 配線基板
WO2017038849A1 (ja) * 2015-09-04 2017-03-09 国立研究開発法人科学技術振興機構 コネクタ基板、センサーシステム及びウェアラブルなセンサーシステム
JP2018009242A (ja) * 2016-06-21 2018-01-18 Ｊｘ金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN115066085B (zh) 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
CN108933111B (zh) * 2018-09-28 2020-03-31 上海天马有机发光显示技术有限公司 一种覆晶薄膜散热结构和一种显示装置
CN110718515A (zh) * 2019-09-30 2020-01-21 深圳市华星光电技术有限公司 覆晶薄膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6280851B1 (en) * 1998-03-23 2001-08-28 Sentrex Company, Inc. Multilayer product for printed circuit boards
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2000334885A (ja) 1999-06-02 2000-12-05 Toyo Metallizing Co Ltd 離型フィルム
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2002289651A (ja) 2000-12-12 2002-10-04 Mitsui Mining & Smelting Co Ltd チップオンフィルム基板及びその製造方法
GB0126708D0 (en) * 2001-11-07 2002-01-02 Provis Ltd Packaging for contact lenses
JP3726964B2 (ja) * 2002-11-01 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3772843B2 (ja) 2002-03-13 2006-05-10 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線基板
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法

Also Published As

Publication number Publication date
TWI297390B (en) 2008-06-01
CN1784113A (zh) 2006-06-07
TW200617371A (en) 2006-06-01
US20060065956A1 (en) 2006-03-30
KR100649711B1 (ko) 2006-11-27
JP4109689B2 (ja) 2008-07-02
US7382042B2 (en) 2008-06-03
JP2006128641A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100649711B1 (ko) Ｃｏｆ용 플렉서블 프린트배선판 및 그 제조방법
KR100703612B1 (ko) 이형층 전사용 필름 및 적층 필름
KR100607407B1 (ko) Ｃｏｆ용 플렉시블 프린트 배선판 및 그 제조방법
KR100721435B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판
JP4038517B2 (ja) Ｃｏｆ用フレキシブルプリント配線板およびその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP3726964B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee