KR102543443B1 - 표시 장치 및 연성 인쇄 회로 기판의 제조 방법 - Google Patents

표시 장치 및 연성 인쇄 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR102543443B1
KR102543443B1 KR1020190027095A KR20190027095A KR102543443B1 KR 102543443 B1 KR102543443 B1 KR 102543443B1 KR 1020190027095 A KR1020190027095 A KR 1020190027095A KR 20190027095 A KR20190027095 A KR 20190027095A KR 102543443 B1 KR102543443 B1 KR 102543443B1
Authority
KR
South Korea
Prior art keywords
layer
adhesive
region
disposed
display panel
Prior art date
Application number
KR1020190027095A
Other languages
English (en)
Other versions
KR20200108218A (ko
Inventor
남위진
문종원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190027095A priority Critical patent/KR102543443B1/ko
Priority to US16/729,763 priority patent/US11178754B2/en
Priority to CN202010138308.8A priority patent/CN111668258A/zh
Publication of KR20200108218A publication Critical patent/KR20200108218A/ko
Application granted granted Critical
Publication of KR102543443B1 publication Critical patent/KR102543443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

표시 장치가 제공된다. 표시 장치는 표시면 및 그에 대향하는 배면을 포함하는 표시 패널, 및 표시 패널의 일측에 연결되고, 부분적으로 표시 패널의 배면 상에 부착된 연성 인쇄 회로 기판을 포함하되, 연성 인쇄 회로 기판은 베이스 필름, 베이스 필름 상에 배치되는 도전층, 도전층 상에 배치되고 표시 패널과 대향하는 대향면을 포함하는 보호층을 포함하고, 보호층의 대향면은 표시 패널의 배면 상에 부착되는 영역인 제1 영역 및 표시 패널의 배면 상에 비부착되는 영역인 제2 영역을 포함하며, 제1 영역은 제2 영역보다 표면 거칠기가 크다.

Description

표시 장치 및 연성 인쇄 회로 기판의 제조 방법 {DISPLAY DEVICE AND METHOD OF MANUFACTURING THE FLEXIBLE PRINTED CIRCUIT BOARD}
본 발명은 표시 장치 및 연성 인쇄 회로 기판의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 일반적으로 액정 표시 장치, 유기 발광 표시 장치 등의 표시 장치는 영상 표시를 구현하기 위한 화소들이 정의된 표시 패널 및 표시 패널의 구동에 필요한 신호를 제공하는 인쇄 회로 기판을 포함할 수 있다.
최근 표시 장치 모듈 공정이 자동화됨에 따라, 인쇄 회로 기판 등 각종 부재에 점착층 및 이형층이 부착될 수 있으며, 조립 공정 완료 후에 점착층은 이형층과 함께 제거될 수 있다.
본 발명이 해결하고자 하는 과제는 공정 자동화에 따른 불량을 개선할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시면 및 그에 대향하는 배면을 포함하는 표시 패널, 및 상기 표시 패널의 일측에 연결되고, 부분적으로 상기 표시 패널의 상기 배면 상에 부착된 연성 인쇄 회로 기판을 포함하되, 상기 연성 인쇄 회로 기판은 베이스 필름, 상기 베이스 필름 상에 배치되는 도전층, 상기 도전층 상에 배치되고 상기 표시 패널과 대향하는 대향면을 포함하는 보호층을 포함하고, 상기 보호층의 상기 대향면은 상기 표시 패널의 상기 배면 상에 부착되는 영역인 제1 영역 및 상기 표시 패널의 상기 배면 상에 비부착되는 영역인 제2 영역을 포함하며, 상기 제1 영역은 상기 제2 영역보다 표면 거칠기가 크다.
상기 보호층 상에 배치되는 제1 점착제를 더 포함하되, 상기 제1 점착제는 상기 보호층의 상기 제1 영역과 중첩할 수 있다.
상기 제1 점착제가 상기 제1 영역과 중첩하는 면적은 상기 제1 점착제가 상기 제2 영역과 중첩하는 면적보다 클 수 있다.
상기 보호층은 수지층 및 상기 수지층 내에 분산된 필러를 포함할 수 있다.
상기 필러는 상기 제1 영역에서 상기 수지층으로부터 돌출되어 외부로 노출될 수 있다.
상기 제1 점착제는 상기 제1 영역의 상기 수지층 및 상기 수지층으로부터 노출된 필러와 접촉할 수 있다.
상기 수지층은 유기 물질을 포함하고, 상기 필러는 무기 물질을 포함할 수 있다.
상기 제1 점착제는 상기 보호층 상에 배치되는 제1 점착층, 상기 제1 점착층 상에 배치되는 제1 기재층, 및 상기 제1 기재층 상에 배치되는 제2 점착층을 포함하고, 상기 제1 점착층의 점착력은 상기 제2 점착층의 점착력보다 클 수 있다.
상기 제2 점착층 상에 부착되는 제1 이형층을 더 포함하되,
상기 보호층과 상기 제1 점착층과의 점착력은 상기 제1 이형층과 상기 제2 점착층과의 점착력보다 클 수 있다.
상기 보호층의 상기 제1 영역의 평균 두께는 상기 제2 영역의 평균 두께보다 작을 수 있다.
상기 제1 영역은 플라즈마 식각 처리되어 있을 수 있다.
상기 보호층의 상기 제1 영역은 저면 및 상기 저면과 상기 제2 영역 사이에 배치되는 측면을 포함하고, 상기 제1 영역의 상기 저면의 표면 거칠기는 상기 측면의 표면 거칠기보다 클 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법은 베이스 필름 상에 도전층을 형성하는 단계, 및 상기 도전층 상에 보호층을 형성하는 단계를 포함하되, 상기 보호층을 형성하는 단계는 상기 도전층 상에 필러를 포함하는 수지 조성물층을 형성하는 단계, 마스크를 이용하여 상기 수지 조성물층의 제1 영역을 노출하고, 제2 영역을 마스킹한 상태에서 상기 수지 조성물층의 일면을 플라즈마 식각 처리하는 단계, 및 상기 수지 조성물층을 경화하여 수지층을 형성하는 단계를 포함한다.
상기 플라즈마 식각 처리하는 단계는 상기 수지 조성물층의 상기 제1 영역을 식각시켜 상기 수지 조성물층으로부터 상기 필러를 외부로 노출시키는 단계를 포함할 수 있다.
상기 플라즈마 식각 처리된 상기 보호층의 상기 제1 영역 상에 제1 점착제를 및 제1 이형층을 부착하는 단계, 상기 보호층의 상기 제1 영역을 제외한 영역에 제2 점착제 및 제2 이형층을 부착하는 단계, 상기 제1 점착제로부터 상기 제1 이형층을 제거하는 단계, 및 상기 보호층으로부터 상기 제2 점착제 및 상기 제2 이형층을 제거하는 단계를 더 포함할 수 있다.
상기 제1 점착제 및 상기 제1 이형층을 부착하는 단계는 상기 제1 점착제를 상기 수지층으로부터 노출된 상기 필러에 부착하는 단계를 포함할 수 있다.
상기 제1 점착제는 상기 보호층 상에 배치되는 제1 점착층, 상기 제1 점착층 상에 배치되는 제1 기재층, 및 상기 제1 기재층 상에 배치되는 제2 점착층을 포함하고, 상기 제1 점착층의 점착력은 상기 제2 점착층의 점착력보다 클 수 있다.
상기 제2 점착제는 상기 보호층 상에 배치되는 제3 점착층, 상기 제3 점착층 상에 배치되는 제2 기재층, 및 상기 제2 기재층 상에 배치되는 제4 점착층을 포함하고, 상기 제3 점착층의 점착력은 상기 제4 점착층의 점착력보다 작을 수 있다.
상기 제1 점착층의 점착력은 상기 제3 점착층의 점착력보다 클 수 있다.
상기 제2 점착층과 상기 제1 이형층과의 점착력은 상기 제4 점착층과 상기 제2 이형층과의 점착력보다 작을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 조립 공정 완료 후에 제거되는 조립용 점착제의 제거를 용이하게 하는 동시에, 접착용 점착제의 결합력을 개선하여 이형층 제거 시에 발생하는 불량을 방지하여 공정 자동화를 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 표시 패널의 표시 영역을 상세히 보여주는 단면도이다.
도 4는 도 2의 커버 윈도우에 부착된 표시 패널의 일 예를 보여주는 저면도이다.
도 5는 도 4의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 6은 도 2의 표시 회로 보드를 보여주는 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ'를 기준으로 자른 단면도이다.
도 8은 다른 실시예에 따른 연성 인쇄 회로 기판의 단면도이다.
도 9는 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법의 공정 단계를 나타내는 순서도이다.
도 10 내지 도 17은 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 3은 표시 패널의 표시 영역을 상세히 보여주는 단면도이다. 도 4는 도 2의 커버 윈도우에 부착된 표시 패널의 일 예를 보여주는 저면도이다. 도 5는 도 4의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
본 명세서에서, "상부", "탑", "상면"은 표시 패널(20)을 기준으로 커버 윈도우(10)가 배치되는 방향, 즉 Z축 방향을 가리키고, "하부", "바텀", "하면"은 표시 패널(20)을 기준으로 미들 프레임(50)이 배치되는 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, "좌", "우", "상", "하"는 표시 패널(20)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 X축 방향의 반대 방향, "우"는 X축 방향, "상"은 Z축 방향, "하"는 Z축 방향의 반대 방향을 가리킨다.
표시 장치(1)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 도 1 및 도 2와 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
표시 장치(1)는 평탄하게 형성된 제1 영역(DR1)과 제1 영역(DR1)의 좌우 측들로부터 연장된 제2 영역(DR2)을 포함할 수 있다. 제2 영역(DR2)은 평탄하게 형성되거나 곡면으로 형성될 수 있다. 제2 영역(DR2)이 평탄하게 형성되는 경우, 제1 영역(DR1)과 제2 영역(DR2)이 이루는 각도는 둔각일 수 있다. 제2 영역(DR2)이 곡면으로 형성되는 경우, 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
도 1에서는 제2 영역(DR2)이 제1 영역(DR1)의 좌우 측들 각각에서 연장된 것을 예시하였으나, 이에 한정되지 않는다. 즉, 제2 영역(DR2)은 제1 영역(DR1)의 좌우 측들 중 어느 한 측에서만 연장될 수 있다. 또는, 제2 영역(DR2)은 제1 영역(DR1)의 좌우 측들뿐만 아니라 상하 측들 중 적어도 어느 하나에서도 연장될 수 있다. 이하에서는, 제2 영역(DR2)이 표시 장치(1)의 좌우 측 가장자리에 배치된 것을 중심으로 설명한다.
커버 윈도우(10)는 표시 패널(20)의 상면을 커버하도록 표시 패널(20)의 상부에 배치될 수 있다. 이로 인해, 커버 윈도우(10)는 표시 패널(20)의 상면을 보호하는 기능을 할 수 있다. 커버 윈도우(10)는 접착 부재를 통해 표시 패널(20)의 상면에 부착될 수 있다. 커버 윈도우(10)는 유리, 사파이어, 및/또는 플라스틱으로 이루어질 수 있다. 커버 윈도우(10)는 리지드(rigid)하거나 플렉시블(flexible)하게 형성될 수 있다. 접착 부재는 투명 접착 필름(optically cleared adhesive film, OCA) 또는 투명 접착 레진(optically cleared resin, OCR)일 수 있다.
커버 윈도우(10)는 표시 패널(20)에 대응하는 투과부(DA10)와 표시 패널(20) 이외의 영역에 대응하는 차광부(NDA10)를 포함할 수 있다. 커버 윈도우(10)는 제1 영역(DR1)과 제2 영역(DR2)들에 배치될 수 있다. 투과부(DA10)는 제1 영역(DR1)의 일부와 제2 영역(DR2)들의 일부에 배치될 수 있다. 차광부(NDA10)는 불투명하게 형성될 수 있다. 또는, 차광부(NDA10)는 화상을 표시하지 않는 경우에 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다. 예를 들어, 차광부(NDA10)에는 회사의 로고 또는 다양한 문자가 패턴될 수 있다.
표시 패널(20)은 커버 윈도우(10)의 하부에 배치될 수 있다. 표시 패널(20)은 커버 윈도우(10)의 투과부(DA10)에 중첩되게 배치될 수 있다. 표시 패널(20)은 제1 영역(DR1)과 제2 영역(DR2)들에 배치될 수 있다. 이로 인해, 제1 영역(DR1)뿐만 아니라 제2 영역(DR2)들에서도 표시 패널(20)의 영상이 보일 수 있다.
표시 패널(20)과 커버 윈도우(10) 사이에는 도 5와 같이 외부광 반사로 인한 시인성 저하를 방지하기 위해 편광 필름(PF)이 부착될 수 있다. 편광 필름(PF)은 선편광판과 λ/4 판(quarter-wave plate)과 같은 위상지연필름을 포함할 수 있다. 이 경우, 위상지연필름이 표시 패널(20) 상에 배치되고, 선편광판이 위상지연필름과 커버 윈도우(10) 사이에 배치될 수 있다.
표시 패널(20)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(20)은 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 및 양자점 발광 소자(Quantum dot Light Emitting Diode)를 포함하는 양자점 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(20)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(20)은 도 3과 같이 제1 기판(201), 제1 기판(201) 상에 배치된 박막 트랜지스터층, 발광 소자층, 및 박막 봉지층을 포함하는 화소 어레이층을 포함할 수 있다. 표시 패널(20)의 표시 영역(DA)은 발광 소자층이 형성되어 영상을 표시하는 영역을 가리키며, 비표시 영역(NDA)은 표시 영역(DA)의 주변 영역을 가리킨다.
제1 기판(201)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 제1 기판(201)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌나프탈레이트(polyethylenenapthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterepthalate: PET), 폴리페닐렌설파이드 (polyphenylenesulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulosetriacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합일 수 있다. 제1 기판(201)은 금속 재질의 물질을 포함할 수도 있다.
제1 기판(201) 상에는 박막 트랜지스터층이 형성된다. 박막 트랜지스터층은 박막 트랜지스터(235)들, 게이트 절연막(236), 층간 절연막(237), 보호막(238), 및 평탄화막(239)을 포함한다.
제1 기판(201) 상에는 버퍼막(202)이 형성될 수 있다. 버퍼막(202)은 투습에 취약한 제1 기판(201)을 통해 침투하는 수분으로부터 박막 트랜지스터(235)들과 발광 소자들을 보호하는 역할을 할 수 있다. 예를 들어, 버퍼막(202)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(202)은 생략될 수 있다.
버퍼막(202) 상에는 박막 트랜지스터(235)들이 형성된다. 박막 트랜지스터(235)들 각각은 액티브층(231), 게이트전극(232), 소스전극(233) 및 드레인전극(234)을 포함한다. 도 3에서는 박막 트랜지스터(235)가 게이트전극(232)이 액티브층(231)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(235)들은 게이트전극(232)이 액티브층(231)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(232)이 액티브층(231)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
버퍼막(202) 상에는 액티브층(231)이 형성된다. 액티브층(231)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막(202)과 액티브층(231) 사이에는 액티브층(231)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(231) 상에는 게이트 절연막(236)이 형성될 수 있다. 게이트 절연막(216)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(216) 상에는 게이트전극(232)과 게이트 라인이 형성될 수 있다. 게이트전극(232)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트전극(232)과 게이트 라인 상에는 층간 절연막(237)이 형성될 수 있다. 층간 절연막(237)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(237) 상에는 소스전극(233), 드레인전극(234), 및 데이터 라인이 형성될 수 있다. 소스전극(233)과 드레인전극(234) 각각은 게이트 절연막(236)과 층간 절연막(237)을 관통하는 콘택홀을 통해 액티브층(231)에 접속될 수 있다. 소스전극(233), 드레인전극(234), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스전극(233), 드레인전극(234), 및 데이터 라인 상에는 박막 트랜지스터(235)를 절연하기 위한 보호막(238)이 형성될 수 있다. 보호막(238)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(238) 상에는 박막 트랜지스터(235)로 인한 단차를 평탄하게 하기 위한 평탄화막(239)이 형성될 수 있다. 평탄화막(239)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층 상에는 발광 소자층이 형성된다. 발광 소자층은 발광 소자들과 화소 정의막(244)을 포함한다.
발광 소자들과 화소 정의막(244)은 평탄화막(239) 상에 형성된다. 발광 소자는 유기 발광 소자(organic light emitting device)일 수 있다. 이 경우, 발광 소자는 애노드 전극(241), 발광층(242)들, 및 캐소드 전극(243)을 포함할 수 있다.
애노드 전극(241)은 평탄화막(239) 상에 형성될 수 있다. 애노드 전극(241)은 보호막(238)과 평탄화막(239)을 관통하는 콘택홀을 통해 박막 트랜지스터(235)의 소스전극(233)에 접속될 수 있다.
화소 정의막(244)은 화소들을 구획하기 위해 평탄화막(239) 상에서 애노드 전극(241)의 가장자리를 덮도록 형성될 수 있다. 즉, 화소 정의막(244)은 화소들을 정의하는 화소 정의막으로서 역할을 한다. 화소들 각각은 애노드 전극(241), 발광층(242), 및 캐소드 전극(243)이 순차적으로 적층되어 애노드 전극(241)으로부터의 정공과 캐소드 전극(243)으로부터의 전자가 발광층(242)에서 서로 결합되어 발광하는 영역을 나타낸다.
애노드 전극(241)과 화소 정의막(244) 상에는 발광층(242)들이 형성된다. 발광층(242)은 유기 발광층일 수 있다. 발광층(242)은 적색(red) 광, 녹색(green) 광 및 청색(blue) 광 중 하나를 발광할 수 있다. 또는, 발광층(242)은 백색 광을 발광하는 백색 발광층일 수 있으며, 이 경우 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가질 수 있으며, 화소들에 공통적으로 형성되는 공통층일 수 있다. 이 경우, 표시 패널(20)은 적색, 녹색 및 청색을 표시하기 위한 별도의 컬러 필터(color filter)를 더 포함할 수도 있다.
발광층(242)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 발광층(242)은 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있으며, 이 경우, 스택들 사이에는 전하 생성층이 형성될 수 있다.
캐소드 전극(243)은 발광층(242) 상에 형성된다. 제2 전극(243)은 발광층(242)을 덮도록 형성될 수 있다. 제2 전극(243)은 화소들에 공통적으로 형성되는 공통층일 수 있다.
발광 소자층이 상부 방향으로 발광하는 상부 발광(top emission) 방식으로 형성되는 경우, 애노드 전극(241)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다. 또한, 캐소드 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드 전극(243)이 반투과 금속물질로 형성되는 경우, 미세 공진(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층이 하부 방향으로 발광하는 하부 발광(bottom emission) 방식으로 형성되는 경우, 애노드 전극(241)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material) 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(243)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. 애노드 전극(241)이 반투과 금속물질로 형성되는 경우, 미세 공진(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층 상에는 박막 봉지층이 형성된다. 박막 봉지층은 발광층(242)과 캐소드 전극(243)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물로 형성될 수 있다. 또한, 박막 봉지층은 적어도 하나의 유기막을 더 포함할 수 있다. 유기막은 이물들(particles)이 봉지층(205)을 뚫고 발광층(242)과 캐소드 전극(243)에 투입되는 것을 방지하기 위해 충분한 두께로 형성될 수 있다. 유기막은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트 중 어느 하나를 포함할 수 있다.
표시 패널(20)의 일 측에 마련된 돌출 영역(PA)에는 표시 회로 보드(30)와 표시 구동 유닛(미도시)이 부착될 수 있다. 표시 회로 보드(30)의 일 단은 이방성 도전 필름을 이용하여 표시 패널(20)의 돌출 영역(PA)에 마련된 패드들 상에 부착될 수 있다. 표시 패널(20)의 돌출 영역(PA)과 표시 회로 보드(30)는 표시 패널(20)의 하면으로 벤딩될 수 있다.
구체적으로, 표시 패널(20)은 메인 영역(MR)과 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(X축 방향) 타측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다.
벤딩 영역(BR)에서 표시 패널(20)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(20)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(20)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(20)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(20)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다.
서브 영역(SR)의 폭은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
표시 패널(20)의 하부에는 패널 하부 부재(40)가 배치될 수 있다. 패널 하부 부재(40)는 접착 부재를 통해 표시 패널(20)의 하면에 부착될 수 있다. 접착 부재는 압력 민감 점착제(pressure sensitive adhesive, PSA)일 수 있다.
패널 하부 부재(40)는 외부로부터 입사되는 광을 흡수하기 위한 광 흡수 부재, 외부로부터의 충격을 흡수하기 위한 완충 부재, 표시 패널(20)의 열을 효율적으로 방출하기 위한 방열 부재, 및 외부로부터 입사되는 광을 차단하기 위한 차광층 중 적어도 하나를 포함할 수 있다.
광 흡수 부재는 표시 패널(20)의 하부에 배치될 수 있다. 광 흡수 부재는 광의 투과를 저지하여 광 흡수 부재의 하부에 배치된 구성들, 예를 들어 표시 회로 보드(30) 등이 표시 패널(20)의 상부에서 시인되는 것을 방지한다. 광 흡수 부재는 블랙 안료나 염료 등과 같은 광 흡수 물질을 포함할 수 있다.
완충 부재는 광 흡수 부재의 하부에 배치될 수 있다. 완충 부재는 외부 충격을 흡수하여 표시 패널(20)이 파손되는 것을 방지한다. 완충 부재는 단일층 또는 복수층으로 이루어질 수 있다. 예를 들어, 완충 부재는 폴리우레탄(polyurethane), 폴리카보네이트(polycarbonate), 폴리프로필렌(polypropylene), 폴리에틸렌(polyethylene)등과 같은 고분자 수지로 형성되거나, 고무, 우레탄 계열 물질, 또는 아크릴 계열 물질을 발포 성형한 스폰지 등 탄성을 갖는 물질을 포함하여 이루어질 수 있다. 완충 부재는 쿠션층일 수 있다.
방열 부재는 완충 부재의 하부에 배치될 수 있다. 방열 부재는 그라파이트나 탄소 나노 튜브 등을 포함하는 제1 방열층과 전자기파를 차폐할 수 있고 열전도성이 우수한 구리, 니켈, 페라이트, 은과 같은 금속 박막으로 형성된 제2 방열층을 포함할 수 있다.
패널 하부 부재(40)의 하부에는 표시 회로 보드(30)가 부착될 수 있다. 표시 회로 보드(30)는 접착 부재를 통해 패널 하부 부재(40)의 하면에 부착될 수 있다. 접착 부재는 압력 민감 점착제일 수 있다. 일 실시예에 따른 표시 장치(1)는 표시 회로 보드(30)와 점착제가 접하는 계면의 접촉 면적을 증가시켜 결합력을 향상시킴으로써, 공정 자동화에 따른 접착 불량 또는 박리 불량을 방지할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
패널 하부 부재(40)의 하부에는 미들 프레임(50)이 배치될 수 있다. 미들 프레임(50)은 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다.
미들 프레임(50)에는 카메라 장치, 배터리, 및 케이블이 통과하는 홀들을 포함할 수 있다.
미들 프레임(50)의 하부에는 메인 회로 보드(60)가 배치될 수 있다. 메인 회로 보드(60)는 인쇄 회로 기판(printed circuit board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(60)는 표시 장치(1)의 기능을 제어하는 메인 프로세서(미도시) 및 카메라 장치(미도시) 등을 포함할 수 있다.
이외, 메인 회로 보드(60)에는 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신할 수 있는 이동 통신 모듈이 더 장착될 수 있다. 무선 신호는 음성 신호, 화상 통화 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
하부 커버(70)는 미들 프레임(50)과 메인 회로 보드(60)의 하부에 배치될 수 있다. 하부 커버(70)는 미들 프레임(50)과 체결되어 고정될 수 있다. 하부 커버(70)는 표시 장치(1)의 하면 외관을 형성할 수 있다. 하부 커버(70)는 플라스틱, 및/또는 금속을 포함할 수 있다.
하부 커버(70)에는 카메라 장치 등이 삽입되어 외부로 돌출되는 카메라 홀 등이 형성될 수 있다.
이하, 상술한 표시 회로 보드(30)에 대해 더욱 상세히 설명한다. 도 6은 도 2의 표시 회로 보드를 보여주는 평면도이다. 도 7은 도 6의 Ⅱ-Ⅱ'를 기준으로 자른 단면도이다.
도 6 및 도 7을 참조하면, 일 실시예에 따른 표시 회로 보드(30)는 연성 인쇄 회로 기판(Flexible Printed Circuit Board)일 수 있다. 이하에서는 표시 회로 보드(30)가 연성 인쇄 회로 기판(Flexible Printed Circuit Board)인 것을 중심으로 설명한다.
연성 인쇄 회로 기판(300)은 베이스 필름(310), 베이스 필름(310) 상에 배치되는 도전층(320), 도전층(320) 상에 배치되는 보호층(330), 및 보호층(330) 상에 배치되는 제1 점착제(340)를 포함할 수 있다.
베이스 필름(310)은 예컨대, 폴리이미드 등과 같은 연성 절연 물질로 이루어질 수 있다.
도전층(320)은 베이스 필름(310) 상에 배치될 수 있다. 도전층(320)은 복수의 신호 배선과 패드를 이룰 수 있다. 도전층(320)은 구리 등과 같은 금속 물질로 이루어질 수 있다.
보호층(330)은 도전층(320)의 회로 패턴을 보호하는 보호 부재 및 회로 간의 절연 부재로서의 역할을 할 수 있다. 보호층(330)은 수지층(331)과 수지층(331) 내에 분산된 필러(333)를 포함할 수 있다. 수지층(331) 내에 필러(333)가 분산됨으로써 보호층(330)의 기계적 물성이 향상될 수 있다.
수지층(331)은 열경화성 화합물을 포함할 수 있다. 상기 열경화성 화합물은 에폭시 수지일 수 있고, 상기 에폭시 수지는 나프탈렌계 에폭시 수지, 나프톨-페놀계 에폭시 수지, 올레핀계 에폭시수지, 크레졸 노볼락 에폭시 수지, 비스페놀 A 에폭시 수지, DGEBA (비스페놀 A의 디글리시딜에테르, diglycidyl ether of bisphenol A)계 에폭시 수지, DGEBF(비스페놀 F의 디글리시딜에테르, diglycidyl ether of bisphenol F)계 에폭시 수지 및 고무변성 에폭시 수지로부터 선택될 수 있다.
필러(333)는 무기 물질을 포함할 수 있다. 예컨대, 필러(333)는 실리카, 알루미나, 황산 바륨, 활석, 클레이, 운모 가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화붕소, 붕산 알루미늄, 티탄산 바륨 칼슘 티탄산 마그네슘, 티탄산 비스무트 티 탄산염, 산화티탄, 티탄산바륨, 지르콘, 및 지르콘산 칼슘에서 선택될 수 있다. 필러(333)는 상기 나열된 물질 중 하나로 이루어질 수 있으나, 2종 이상의 필러가 혼합되어 사용될 수도 있다.
필러(333)는 50 내지 80 중량부로 포함될 수 있다. 필러(333)의 함량이 50 중량부 미만일 경우, 수지층(331)으로부터 형성되는 보호층(330)의 경도가 저하될 수 있다. 또한, 필러(333)의 함량이 80 중량부 초과일 경우, 수지층(331)의 흐름성이 저하되어 이로부터 형성되는 보호층(330)의 평탄도 및 균일도가 저하될 수 있다. 이 경우, 보호층(330) 상에 부착되는 부재 예컨대, 패널 하부 부재(40) 등과의 결합력이 저하될 수 있다.
보호층(330)은 제1 영역(S1) 및 제1 영역(S1)을 제외한 제2 영역(S2)을 포함할 수 있다.
제1 영역(S1)은 보호층(330)의 상면인 제2 영역(S2)으로부터 움푹 패인 형상일 수 있다. 제1 영역(S1)은 후술할 제1 점착제(340) 등이 부착되는 영역일 수 있다. 이에 따라, 제1 영역(S1)은 표시 패널(20)의 배면 상에 결합되는 영역일 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 영역(S1)은 제1 영역(S1)의 중앙에 배치된 저면과 상기 저면을 둘러싼 측면을 포함할 수 있다. 제1 영역(S1)의 측면은 소정의 경사각을 가지며, 제1 영역(S1)의 저면과 제2 영역(S2) 사이에 형성될 수 있다.
제2 영역(S2)은 보호층(330)의 일면 중 제1 영역(S1)을 제외한 나머지 영역일 수 있다. 제2 영역(S2)은 제1 점착제(340)가 비배치되어 외부로 노출되는 영역일 수 있다.
제1 영역(S1)은 제1 점착제(340)와 적어도 부분적으로 중첩될 수 있다. 제1 영역(S1)은 제1 점착제(340)와 직접 접할 수 있다.
제1 영역(S1)은 수지층(331)의 일면 상으로부터 외부로 돌출된 필러(333)를 포함할 수 있다. 제1 영역(S1)에서 외부로 노출된 필러(333)의 개수는 제2 영역(S2)에서 외부로 노출된 필러(333)의 개수보다 클 수 있다.
또한, 제1 영역(S1)은 소정의 표면 거칠기를 가질 수 있다. 제1 영역(S1)의 표면 거칠기는 플라즈마 식각 처리에 의해 형성된 것일 수 있다. 제1 영역(S1)의 표면 거칠기는 제2 영역(S2)의 표면 거칠기보다 클 수 있다. 또한, 보호층(330)의 제1 영역(S1)에만 표면 거칠기가 형성될 수 있으며, 보호층(330)의 제2 영역(S2)에는 표면 거칠기가 형성되지 않을 수 있다. 나아가, 제1 영역(S1)의 표면 거칠기도 영역 별로 상이할 수 있다. 예를 들어, 제1 영역(S1)의 저면의 표면 거칠기는 제1 영역(S1)의 측면의 표면 거칠기보다 클 수 있다.
상술한 바와 같이, 제1 영역(S1)에서 필러(333)가 돌출되어 표면적이 증가하고, 제1 영역(S1)의 수지층(331) 상에 표면 거칠기가 형성됨에 따라, 제1 영역(S1)에 점착제가 부착되는 경우, 계면에서의 점착력을 국부적으로 향상시킬 수 있다. 구체적으로, 제1 영역(S1) 및 제2 영역(S2) 상에 점착제가 부착되는 경우, 제1 영역(S1)과 점착제와의 접촉 면적은 제2 영역(S2)과 점착제와의 접촉 면적보다 클 수 있다. 즉, 제1 영역(S1)과 점착제와의 점착력은 제2 영역(S2)과 점착제와의 점착력보다 클 수 있다. 이 경우, 제2 영역(S2) 상에 부착되는 점착제는 제1 영역(S1) 상에 부착되는 점착제보다 용이하게 박리될 수 있다.
보호층(330)은 제1 두께(H1) 및 제2 두께(H2)를 포함할 수 있다.
보호층(330)의 제1 두께(H1)는 보호층(330) 상면의 제1 영역(S1)의 최저점에서 보호층(330)의 저면까지의 최단 거리로 정의될 수 있다.
보호층(330)의 제2 두께(H2)는 보호층(330) 상면의 제2 영역(S2)의 최저점에서 보호층(330)의 저면까지의 최단 거리로 정의될 수 있다.
보호층(330)의 제1 두께(H1)는 보호층(330)의 제2 두께(H2)보다 작을 수 있다.
보호층(330)의 제1 영역(S1)의 깊이는 보호층(330)의 제2 두께(H2)와 보호층(330)의 제1 두께(H1)의 차(H2-H1)로 표현될 수 있다.
보호층(330) 상에는 제1 점착제(340)가 배치될 수 있다. 구체적으로, 제1 점착제(340)는 보호층(330)의 제1 영역(S1) 상에 배치될 수 있다. 또한, 제1 점착제(340)는 보호층(330)의 제1 영역(S1)과 적어도 부분적으로 중첩하며, 제1 영역(S1) 직접 접할 수 있다. 도면에서는 제1 점착제(340)의 측면과 제1 영역(S1)의 가장자리가 일치하도록 배치된 경우를 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제1 점착제(340)의 측면은 제1 영역(S1)의 내부에 배치될 수 있으며, 이 경우 제1 점착제(340)는 제1 영역(S1)의 일부를 노출시킬 수 있다.
제1 점착제(340)는 제1 점착층(341A), 제1 점착층(341A) 상에 배치된 제1 기재층(343) 및 제1 기재층(343) 상에 배치된 제2 점착층(341B)을 포함할 수 있다.
제1 점착층(341A)은 보호층(330)과 제1 기재층(343) 사이에 배치될 수 있다. 제1 점착층(341A)의 일면은 보호층(330)의 일면과 직접 접하고, 제1 점착층(341A)의 타면은 제1 기재층(343)의 일면과 직접 접할 수 있다. 더욱 구체적으로, 제1 점착층(341A)의 일면은 보호층(330)의 제1 영역(S1)과 직접 접할 수 있다. 또한, 제1 점착층(341A)의 일면은 제1 영역(S1)의 수지층(331)과 직접 접할 수 있으며, 제1 점착층(341A)의 일면은 제1 영역(S1)에서 수지층(331)으로부터 외부로 돌출된 필러(333)와 직접 접할 수 있다.
제2 점착층(341B)은 제1 기재층(343) 상에 배치될 수 있으며, 제2 점착층(341B) 상에는 후술할 제1 이형층(360A)이 배치될 수 있다. 제2 점착층(341B)의 일면은 제1 기재층(343)의 일면과 직접 접하고, 제2 점착층(341B)의 타면은 제1 이형층(360A)의 일면과 직접 접할 수 있다. 제2 점착층(341B) 상에 배치되는 제1 이형층(360A)은 조립 공정 중에 제거되고, 제2 점착층(341B) 상에 대상체가 접할 수 있다. 예를 들어, 제1 이형층(360A)이 제거된 제2 점착층(341B)의 일면은 표시 패널(20)의 배면 상에 접할 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 패널(20) 하부에 패널 하부 부재(40) 등이 개재되는 경우, 제2 점착층(341B)의 일면은 패널 하부 부재(40)의 일면 상에 접할 수 있다. 이에 따라, 연성 인쇄 회로 기판(300)은 제2 점착층(341B)에 의해 표시 패널(20) 또는 패널 하부 부재(40) 등에 결합될 수 있다.
제1 점착층(341A) 및/또는 제2 점착층(341B)은 아크릴계 또는 실리콘계 수지를 포함할 수 있다. 제1 점착층(341A)과 제2 점착층(341B)은 동일한 물질로 이루어질 수 있다.
제1 점착층(341A)과 제2 점착층(341B)의 점착력은 상이할 수 있다. 구체적으로, 제1 점착층(341A)의 점착력은 제2 점착층(341B)의 점착력보다 클 수 있다. 이에 따라, 제1 점착층(341A)과 보호층(330) 간의 결합력은 제2 점착층(341B)과 제1 이형층(360A) 간의 결합력보다 강할 수 있다. 따라서, 조립 공정 중에 제2 점착층(341B)으로부터 제1 이형층(360A)을 제거하더라도, 제1 점착층(341A)이 보호층(330)으로부터 박리되는 불량을 방지할 수 있다.
제1 기재층(343)은 제1 점착층(341A)과 제2 점착층(341B)의 사이에 배치될 수 있다. 제1 기재층(343)의 일면은 제1 점착층(341A)의 일면과 직접 접하고, 제1 기재층(343)의 타면은 제2 점착층(341B)의 일면과 직접 접할 수 있다.
제1 기재층(343)은 제1 점착제(340)의 지지층으로 제공될 수 있다.
기재층(3343)은 PET(Polyethylene terephthalate, 폴리에틸렌 테레프탈레이트), TPU(Thermoplastic polyurethane, 열가소성 폴리우레탄), PC(Poly carbonate, 폴리카보네이트), PVC(Poly vinylchloride, 폴리염화비닐) 및 PP(Polypropylene, 폴리프로필렌) 등의 투명한 소재의 필름을 포함할 수 있다.
한편, 일 실시예에 따른 연성 인쇄 회로 기판(300)은 제1 점착층(341A)과 제2 점착층(341B) 사이에 제1 기재층(343)이 배치되는 것을 예시하나, 제1 점착층(341A)과 제2 점착층(341B) 사이에 제1 기재층(343)이 생략되고 중간 점착층이 배치될 수 있다.
상술한 바와 같이, 일 실시예에 따른 연성 인쇄 회로 기판(300)은 보호층(330)의 제1 영역(S1)에 부분적으로 표면 거칠기를 부여하여, 제1 영역(S1)을 제외한 다른 영역에는 영향을 미치지 않을 수 있다.
아울러, 보호층(330)의 제1 영역(S1)에 소정의 표면 거칠기가 형성됨에 따라, 제1 영역(S1)과 접하는 제1 점착제(340)와의 접촉 면적이 늘어나 제1 점착제(340)와의 접착력을 향상시킬 수 있다. 이에 따라, 공정 자동화에 따른 접착 불량 또는 박리 불량을 방지할 수 있다.
이하, 본 발명의 다른 실시예들에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 8은 다른 실시예에 따른 연성 인쇄 회로 기판의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 연성 인쇄 회로 기판(300_1)은 제1 점착제(340')가 보호층(330)의 제2 영역(S2)과 부분적으로 중첩한다는 점에서 도 7의 실시예와 상이하다.
구체적으로, 제1 점착제(340')는 평면상 보호층(330)의 제1 영역(S1)보다 넓게 형성될 수 있다. 이에 따라, 제1 점착제(340')는 보호층(330)의 제1 영역(S1)을 덮도록 배치될 수 있다.
제1 점착제(340')는 보호층(330)의 제1 영역(S1) 및 제2 영역(S2)과 접할 수 있다. 제1 점착제(340')가 제1 영역(S1)과 접하는 면적은 제1 점착제(340')가 제2 영역(S2)과 접하는 면적보다 클 수 있다.
도면에서는 제1 점착제(340')의 기재층(543')이 보호층(330)의 제2 영역(S2)과 접하는 구조를 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제1 점착층제(340')의 제1 점착제(341A')가 제1 영역(S1)의 깊이(H2-H1)보다 두껍게 형성되는 경우, 제1 점착제(341A')가 보호층(330)의 제2 영역(S2)과 접할 수 있다.
한편, 본 실시예에 따른 연성 인쇄 회로 기판(300_1)은 보호층(330)의 제1 영역(S1)에 부분적으로 표면 거칠기를 부여하여, 제1 영역(S1)을 제외한 다른 영역에는 영향을 미치지 않을 수 있다. 아울러, 보호층(330)의 제1 영역(S1)에 소정의 표면 거칠기가 형성됨에 따라, 제1 영역(S1)과 접하는 제1 점착제(340')와의 접착력을 향상시킬 수 있으며, 공정 자동화에 따른 접착 불량 또는 박리 불량을 방지할 수 있음은 앞서 설명한 바와 같다.
계속해서, 상술한 바와 같은 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법에 대해 설명한다. 다양한 실시예에 따른 연성 인쇄 회로 기판들 중에서, 도 1 내지 도 7의 연성 인쇄 회로 기판을 제조하는 방법을 예로 하여 설명하기로 한다. 도 1 및 도 7와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 9는 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법의 공정 단계를 나타내는 순서도이다. 도 10 내지 도 17은 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법의 공정 단계별 단면도들이다.
도 9를 참조하면, 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법은 베이스 필름 상에 도전층을 형성하는 단계(S1), 도전층 상에 필러를 포함하는 수지 조성물층을 형성하는 단계(S2), 마스크를 이용하여 수지 조성물층에 플라즈마 식각 처리하는 단계(S3), 수지 조성물층을 경화하여 보호층을 형성하는 단계(S4), 보호층의 제1 면 상에 제1 점착제 및 제1 이형층을 부착하는 단계(S5), 보호층의 제2 면 상에 제2 점착제 및 제2 이형층을 부착하는 단계(S6), 제1 점착제로부터 제1 이형층을 제거하는 단계(S7) 및, 보호층으로부터 제2 점착제 및 제2 이형층을 제거하는 단계(S8)를 포함할 수 있다.
도 9 및 도 10을 참조하면, 일 실시예에 따른 연성 인쇄 회로 기판의 제조 방법은 베이스 필름(310) 상에 도전층(320)을 형성한다(S1). 도전층(320)은 구리 등과 같은 금속 물질로 이루어질 수 있으며, 베이스 필름(310)에서 회로 패턴을 이룰 수 있다.
이어서, 도 9 및 도 11을 참조하면, 도전층(320) 상에 필러(333)를 포함하는 수지 조성물층(331')을 형성한다(S2). 구체적으로, 수지 조성물을 도포하고 건조하여 반경화 상태의 수지 조성물층(331')을 형성한다. 수지 조성물을 도포하는 과정은 스크린 프린팅 방식, 롤 코팅 방식, 커튼 코팅 방식 및 스프레이 코팅 방식 중 적어도 하나의 방식에 의할 수 있다. 상기 수지 조성물층(331')은 열경화성 화합물로서, 에폭시 수지일 수 있다.
이어서, 도 9 및 도 12를 참조하면, 마스크(M)를 이용하여 수지 조성물층(331')에 플라즈마 식각 처리(P)한다(S3).
플라즈마 식각 처리(P)는 O₂ 또는 CF₄를 포함하는 플라즈마 생성 가스를 이용하여 진행될 수 있다. 상기 플라즈마 생성 가스의 조성비에 따라 수지 조성물층(331')의 표면 거칠기 정도가 제어될 수 있다.
한편, 마스크(M)를 이용하여 수지 조성물층(331')의 제1 영역(S1)을 노출하고, 제2 영역(S2)을 마스킹 한 상태에서 플라즈마 식각 처리(P)를 수행한다. 이에 따라, 수지 조성물층(331')의 제1 영역(S1)을 국부적으로 식각할 수 있다. 이 경우, 플라즈마 식각 처리(P)를 통해 수지 조성물층(331') 제1 영역(S1)의 일면 상에 소정의 표면 거칠기가 부여된다. 구체적으로, 수지 조성물층(331')의 제1 영역(S1)이 식각되어, 수지 조성물층(331') 내에 분산되어 있는 필러(333)가 외부로 노출될 수 있다.
상술한 바와 같이, 제1 영역(S1)에서 필러(333)가 돌출되어 표면적이 증가하고, 제1 영역(S1)에 표면 거칠기가 형성됨에 따라, 제1 영역(S1)에 점착제가 부착되는 경우, 계면에서의 점착력을 국부적으로 향상시킬 수 있다. 구체적으로, 제1 영역(S1) 및 제2 영역(S2) 상에 점착제가 부착되는 경우, 제1 영역(S1)과 점착제와의 접촉 면적은 제2 영역(S2)과 점착제와의 접촉 면적보다 클 수 있다. 즉, 제1 영역(S1)과 점착제와의 점착력은 제2 영역(S2)과 점착제와의 점착력보다 클 수 있다. 이 경우, 제2 영역(S2) 상에 부착되는 점착제는 제1 영역(S1) 상에 부착되는 점착제보다 용이하게 박리될 수 있다.
이어서, 도 9 및 도 13을 참조하면, 수지 조성물층(331')을 경화하여 보호층(330)을 형성한다(S4). 수지 조성물층(331')을 경화하는 과정은 열경화 또는 광경화에 의할 수 있다. 한편, 도면으로 도시하지는 않았지만 수지 조성물층(331')을 경화하여 보호층(330)을 형성하기 전에 수지 조성물층(331')에 비아홀 등을 가공하는 공정이 수행될 수 있다.
이어서, 도 9 및 도 14를 참조하면, 보호층(330)의 제1 영역(S1) 상에 제1 점착제(340) 및 제1 이형층(360A)을 부착한다(S5). 제1 이형층(360A)은 실리콘 계열, 폴리에틸렌 계열, PET 계열, 혹은 종이 재질의 필름을 사용할 수 있다.
한편, 제1 점착제(340)는 플라즈마 식각 처리(P) 공정을 통해 수지층(331)으로부터 필러(333)가 돌출된 제1 영역(S1)과 접할 수 있으므로, 보호층(330)에 대해 개선된 접착력을 가질 수 있음은 앞서 설명한 바와 같다.
이어서, 도 9 및 도 15를 참조하면, 보호층(330)의 제2 영역(S2) 상에 제2 점착제(350) 및 제2 이형층(360B)을 부착한다(S6). 제2 점착제(350)는 필러(333)가 돌출되지 않은 제2 영역(S2) 상에 부착되므로, 제2 점착제(350)와 보호층(330) 간의 점착력은 제1 점착제(340)와 보호층(330) 간의 점착력보다 약할 수 있다. 이에 따라, 제2 점착제(350)는 보호층(330)으로부터 용이하게 박리되어 조립 공정 완료 후에 제거될 수 있다.
제2 점착제(350)는 제3 점착층(351A), 제3 점착층(351A) 상에 배치된 제2 기재층(353) 및 제2 기재층(353) 상에 배치된 제4 점착층(351B)을 포함할 수 있다.
제3 점착층(351A)은 보호층(330)과 제2 기재층(353) 사이에 배치될 수 있다. 제3 점착층(351A)의 일면은 보호층(330)의 일면과 직접 접하고, 제3 점착층(351A)의 타면은 제2 기재층(353)의 일면과 직접 접할 수 있다. 더욱 구체적으로, 제3 점착층(351A)의 일면은 보호층(330)의 제2 영역(S2)과 직접 접할 수 있다. 또한, 제3 점착층(351A)의 일면은 제2 영역(S2)의 수지층(331)과 직접 접할 수 있으며, 제3 점착층(351A)의 일면은 보호층(330)의 필러(333)와 비접촉할 수 있다.
제4 점착층(351B)은 제2 기재층(353) 상에 배치될 수 있으며, 제4 점착층(341B) 상에는 후술할 제2 이형층(360B)이 배치될 수 있다. 제4 점착층(351B)의 일면은 제2 기재층(353)의 일면과 직접 접하고, 제4 점착층(351B)의 타면은 제2 이형층(360B)의 일면과 직접 접할 수 있다.
제3 점착층(351A) 및/또는 제4 점착층(351B)은 아크릴계 또는 실리콘계 수지를 포함할 수 있다. 제3 점착층(351A)과 제4 점착층(351B)은 동일한 물질로 이루어질 수 있다.
제3 점착층(351A)과 제4 점착층(351B)의 점착력은 상이할 수 있다. 구체적으로, 제3 점착층(351A)의 점착력은 제4 점착층(351B)의 점착력보다 작을 수 있다. 이에 따라, 제3 점착층(351A)과 보호층(330) 간의 결합력은 제4 점착층(351B)과 제2 이형층(360B) 간의 결합력보다 약할 수 있다.
또한, 제1 점착층(341A)의 점착력은 제3 점착층(351A)의 점착력보다 강할 수 있다. 또한, 제2 점착층(341B)의 점착력은 제4 점착층(351B)의 점착력보다 약할 수 있다.
제2 기재층(353)은 제3 점착층(351A)과 제4 점착층(351B)의 사이에 배치될 수 있다. 제2 기재층(353)의 일면은 제3 점착층(351A)의 일면과 직접 접하고, 제2 기재층(353)의 타면은 제4 점착층(351B)의 일면과 직접 접할 수 있다.
제2 기재층(353)은 제2 점착제(350)의 지지층으로 제공될 수 있다.
제2 기재층(353)은 PET(Polyethylene terephthalate, 폴리에틸렌 테레프탈레이트), TPU(Thermoplastic polyurethane, 열가소성 폴리우레탄), PC(Poly carbonate, 폴리카보네이트), PVC(Poly vinylchloride, 폴리염화비닐) 및 PP(Polypropylene, 폴리프로필렌) 등의 투명한 소재의 필름을 포함할 수 있다.
제2 기재층(353)은 상술한 제1 기재층(343)과 동일한 물질을 포함할 수 있다. 제2 기재층(353)은 상술한 제1 기재층(343)과 실질적으로 동일할 수 있다.
제2 이형층(360B)은 실리콘 계열, 폴리에틸렌 계열, PET 계열, 혹은 종이 재질의 필름을 사용할 수 있다. 제2 이형층(360B)은 상술한 제1 이형층(360A)과 동일한 물질을 포함할 수 있다. 제2 이형층(360B)은 상술한 제1 이형층(360A)과 실질적으로 동일할 수 있다.
이어서, 도 9 및 도 16을 참조하면, 제1 점착제(340)로부터 제1 이형층(360A)을 제거한다(S7). 앞서 설명한 바와 같이, 제1 점착제(340)는 플라즈마 식각 처리(P)된 제1 영역(S1)과 접하므로, 보호층(330)에 강하게 결합되어 있을 수 있다. 따라서, 제1 이형층(360A)을 제1 점착제(340)로부터 제거하더라도, 제1 점착제(340)가 보호층(330)으로부터 박리되는 현상을 방지할 수 있다.
아울러, 제1 점착층(341A)의 점착력이 제2 점착층(341B)의 점착력보다 크므로, 제1 점착층(341A)과 보호층(330) 간의 결합력은 제2 점착층(341B)과 제1 이형층(360A) 간의 결합력보다 강할 수 있다. 이에 따라, 제1 점착제(340)의 박리를 방지하는 동시에 제1 이형층(360A)을 더욱 용이하게 제거할 수 있다.
제1 이형층(360A)을 제거하여 제2 점착층(341B) 상에 대상체가 접할 수 있다. 예를 들어, 제1 이형층(360A)이 제거된 제2 점착층(341B)의 일면은 표시 패널(20)의 배면 상에 접할 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 패널(20) 하부에 패널 하부 부재(40) 등이 개재되는 경우, 제2 점착층(341B)의 일면은 패널 하부 부재(40)의 일면 상에 접할 수 있다. 이에 따라, 연성 인쇄 회로 기판(300)은 제2 점착층(341B)에 의해 표시 패널(20) 또는 패널 하부 부재(40) 등에 결합될 수 있다. 즉, 제1 점착제(340)는 접착용 점착제로서의 역할을 할 수 있다.
이어서, 도 9 및 도 17을 참조하면, 보호층(330)으로부터 제2 점착제(350) 및 제2 이형층(360B)을 제거하여 연성 인쇄 회로 기판이 완성된다. 제2 점착제(350) 및 제2 이형층(360B)은 공정 자동화를 구현하기 위해 조립용으로 사용되는 점착제일 수 있다. 이 경우, 조립 공정 완료 후에 제2 점착제(350)는 제2 이형층(360B)과 함께 제거될 수 있다. 본 실시예에 따른 연성 인쇄 회로 기판(330)은 제2 점착제(350)가 플라즈마 식각 처리(P)하지 않은 제2 영역(S2)과 접하므로, 보호층(330)과의 결합력이 비교적 약할 수 있다. 따라서, 제2 이형층(360B) 제거 시, 제2 점착제(350)가 보호층(330)으로부터 함께 박리될 수 있다.
아울러, 제3 점착층(351A)의 점착력이 제4 점착층(351B)의 점착력보다 작으므로, 제3 점착층(351A)과 보호층(330) 간의 결합력은 제4 점착층(351B)과 제2 이형층(360B) 간의 결합력보다 약할 수 있다. 이에 따라, 제2 점착제(350)를 용이하게 박리할 수 있으므로, 조립용 점착제의 잔류로 인한 불량을 방지할 수 있다.
한편, 도면에서는 제1 이형층(360A)을 먼저 제거한 후에 제2 이형층(360B)을 제거하는 경우를 도시하였으나, 이형층 제거 순서는 이에 제한되지 않는다. 즉, 제1 이형층(360A)과 제2 이형층(360B)을 동시에 제거할 수 있으며, 제2 이형층(360B)을 먼저 제거한 후에 제1 이형층(360A)을 제거할 수도 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치
10: 커버 윈도우
20: 표시 패널
30: 표시 회로 보드
40: 패널 하부 부재
50: 미들 프레임
60: 메인 회로 보드
70: 하부 커버
300: 연성 인쇄 회로 기판
310: 베이스 필름
320: 도전층
330: 보호층
340: 제1 점착제
350: 제2 점착제
360: 이형층

Claims (20)

  1. 표시면 및 그에 대향하는 배면을 포함하는 표시 패널; 및
    상기 표시 패널의 일측에 연결되고, 부분적으로 상기 표시 패널의 상기 배면 상에 부착된 연성 인쇄 회로 기판을 포함하되,
    상기 연성 인쇄 회로 기판은 베이스 필름, 상기 베이스 필름 상에 배치되는 도전층, 상기 도전층 상에 배치되고 상기 표시 패널과 대향하는 대향면을 포함하는 보호층을 포함하고,
    상기 보호층의 상기 대향면은 상기 표시 패널의 상기 배면 상에 부착되는 영역인 제1 영역 및 상기 표시 패널의 상기 배면 상에 비부착되는 영역인 제2 영역을 포함하며,
    상기 제1 영역은 상기 제2 영역보다 표면 거칠기가 큰 표시 장치.
  2. 제1 항에 있어서,
    상기 보호층 상에 배치되는 제1 점착제를 더 포함하되,
    상기 제1 점착제는 상기 보호층의 상기 제1 영역과 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 점착제가 상기 제1 영역과 중첩하는 면적은 상기 제1 점착제가 상기 제2 영역과 중첩하는 면적보다 큰 표시 장치.
  4. 제3 항에 있어서,
    상기 보호층은 수지층 및 상기 수지층 내에 분산된 필러를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 필러는 상기 제1 영역에서 상기 수지층으로부터 돌출되어 외부로 노출된 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 점착제는 상기 제1 영역의 상기 수지층 및 상기 수지층으로부터 노출된 필러와 접촉하는 표시 장치.
  7. 제6 항에 있어서,
    상기 수지층은 유기 물질을 포함하고, 상기 필러는 무기 물질을 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 점착제는 상기 보호층 상에 배치되는 제1 점착층,
    상기 제1 점착층 상에 배치되는 제1 기재층, 및
    상기 제1 기재층 상에 배치되는 제2 점착층을 포함하고,
    상기 제1 점착층의 점착력은 상기 제2 점착층의 점착력보다 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 점착층 상에 부착되는 제1 이형층을 더 포함하되,
    상기 보호층과 상기 제1 점착층과의 점착력은 상기 제1 이형층과 상기 제2 점착층과의 점착력보다 큰 표시 장치.
  10. 제1 항에 있어서,
    상기 보호층의 상기 제1 영역의 평균 두께는 상기 제2 영역의 평균 두께보다 작은 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 영역은 플라즈마 식각 처리되어 있는 표시 장치.
  12. 제1 항에 있어서,
    상기 보호층의 상기 제1 영역은 저면 및 상기 저면과 상기 제2 영역 사이에 배치되는 측면을 포함하고,
    상기 제1 영역의 상기 저면의 표면 거칠기는 상기 측면의 표면 거칠기보다 큰 표시 장치.
  13. 베이스 필름 상에 도전층을 형성하는 단계; 및
    상기 도전층 상에 보호층을 형성하는 단계를 포함하되,
    상기 보호층을 형성하는 단계는
    상기 도전층 상에 필러를 포함하는 수지 조성물층을 형성하는 단계,
    마스크를 이용하여 상기 수지 조성물층의 제1 영역을 노출하고, 제2 영역을 마스킹한 상태에서 상기 수지 조성물층의 일면을 플라즈마 식각 처리하는 단계, 및
    상기 수지 조성물층을 경화하여 수지층을 형성하는 단계를 포함하는 연성 인쇄 회로 기판의 제조 방법.
  14. 제13 항에 있어서,
    상기 플라즈마 식각 처리하는 단계는 상기 수지 조성물층의 상기 제1 영역을 식각시켜 상기 수지 조성물층으로부터 상기 필러를 외부로 노출시키는 단계를 포함하는 연성 인쇄 회로 기판의 제조 방법.
  15. 제14 항에 있어서,
    상기 플라즈마 식각 처리된 상기 보호층의 상기 제1 영역 상에 제1 점착제를 및 제1 이형층을 부착하는 단계;
    상기 보호층의 상기 제1 영역을 제외한 영역에 제2 점착제 및 제2 이형층을 부착하는 단계;
    상기 제1 점착제로부터 상기 제1 이형층을 제거하는 단계; 및
    상기 보호층으로부터 상기 제2 점착제 및 상기 제2 이형층을 제거하는 단계를 더 포함하는 연성 인쇄 회로 기판의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 점착제 및 상기 제1 이형층을 부착하는 단계는 상기 제1 점착제를 상기 수지층으로부터 노출된 상기 필러에 부착하는 단계를 포함하는 연성 인쇄 회로 기판의 제조 방법.
  17. 제15 항에 있어서,
    상기 제1 점착제는 상기 보호층 상에 배치되는 제1 점착층,
    상기 제1 점착층 상에 배치되는 제1 기재층, 및
    상기 제1 기재층 상에 배치되는 제2 점착층을 포함하고,
    상기 제1 점착층의 점착력은 상기 제2 점착층의 점착력보다 큰 연성 인쇄 회로 기판의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 점착제는 상기 보호층 상에 배치되는 제3 점착층,
    상기 제3 점착층 상에 배치되는 제2 기재층, 및
    상기 제2 기재층 상에 배치되는 제4 점착층을 포함하고,
    상기 제3 점착층의 점착력은 상기 제4 점착층의 점착력보다 작은 연성 인쇄 회로 기판의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 점착층의 점착력은 상기 제3 점착층의 점착력보다 큰 연성 인쇄 회로 기판의 제조 방법.
  20. 제19 항에 있어서,
    상기 제2 점착층과 상기 제1 이형층과의 점착력은 상기 제4 점착층과 상기 제2 이형층과의 점착력보다 작은 연성 인쇄 회로 기판의 제조 방법.
KR1020190027095A 2019-03-08 2019-03-08 표시 장치 및 연성 인쇄 회로 기판의 제조 방법 KR102543443B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190027095A KR102543443B1 (ko) 2019-03-08 2019-03-08 표시 장치 및 연성 인쇄 회로 기판의 제조 방법
US16/729,763 US11178754B2 (en) 2019-03-08 2019-12-30 Display device and method of manufacturing flexible printed circuit board
CN202010138308.8A CN111668258A (zh) 2019-03-08 2020-03-03 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190027095A KR102543443B1 (ko) 2019-03-08 2019-03-08 표시 장치 및 연성 인쇄 회로 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200108218A KR20200108218A (ko) 2020-09-17
KR102543443B1 true KR102543443B1 (ko) 2023-06-14

Family

ID=72335676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190027095A KR102543443B1 (ko) 2019-03-08 2019-03-08 표시 장치 및 연성 인쇄 회로 기판의 제조 방법

Country Status (3)

Country Link
US (1) US11178754B2 (ko)
KR (1) KR102543443B1 (ko)
CN (1) CN111668258A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020173322A (ja) * 2019-04-10 2020-10-22 三菱電機株式会社 表示装置
KR20230020035A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 증착용 마스크

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130288120A1 (en) 2011-07-08 2013-10-31 Mitsui Chemicals Inc. Polyimide resin composition and laminate including polyimide resin composition
US20170062537A1 (en) 2015-08-25 2017-03-02 Samsung Display Co., Ltd. Curved display device
US20180160545A1 (en) 2016-12-05 2018-06-07 Samsung Electronics Co., Ltd. Mounting structure for module in electronic device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144216A (en) * 1995-04-01 2000-11-07 Enplas Corporation Electric contact apparatus for inspecting a liquid crystal display panel
JP2000002882A (ja) * 1998-06-16 2000-01-07 Toshiba Electronic Engineering Corp 液晶表示装置及びその製造方法
US7019809B2 (en) * 2001-06-29 2006-03-28 Citizen Watch Co., Ltd Liquid crystal display panel having an insulating member to protect lead electrodes
TWI296569B (en) * 2003-08-27 2008-05-11 Mitsui Chemicals Inc Polyimide metal laminated matter
KR100601461B1 (ko) 2003-12-03 2006-07-14 삼성전기주식회사 인쇄회로기판의 솔더 레지스트 패턴 형성 방법
KR100530749B1 (ko) * 2003-12-09 2005-11-23 삼성테크윈 주식회사 연성회로기판
US7484967B2 (en) * 2006-01-20 2009-02-03 Sumitomo Electric Industries, Ltd. Optical module with a flexible printed circuit board to be electrically connected with a host board
JP4909017B2 (ja) * 2006-11-16 2012-04-04 株式会社 日立ディスプレイズ 液晶表示装置
JP5181618B2 (ja) * 2007-10-24 2013-04-10 宇部興産株式会社 金属箔積層ポリイミド樹脂基板
JP5140816B2 (ja) * 2009-03-31 2013-02-13 デクセリアルズ株式会社 接合体及びその製造方法
JP5226630B2 (ja) * 2009-08-26 2013-07-03 株式会社ジャパンディスプレイイースト 液晶表示装置
US9740067B2 (en) * 2012-09-03 2017-08-22 Sharp Kabushiki Kaisha Display device and method for producing same
CN110364083B (zh) * 2013-03-07 2022-08-23 株式会社半导体能源研究所 显示装置和电子设备
KR20140123852A (ko) * 2013-04-15 2014-10-23 삼성디스플레이 주식회사 칩 온 필름 및 이를 포함하는 표시 장치
KR102005426B1 (ko) * 2013-05-09 2019-07-31 삼성디스플레이 주식회사 연성회로기판의 접합 방법, 패널 및 연성회로기판 조립체 및 이를 구비한 디스플레이 장치
TWI599596B (zh) * 2013-06-26 2017-09-21 東麗股份有限公司 聚醯亞胺前驅物、聚醯亞胺、使用其的可撓性基板、彩色濾光片及其製造方法、以及可撓性顯示裝置
TWI764064B (zh) * 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
JP5959575B2 (ja) * 2014-06-30 2016-08-02 ミネベア株式会社 面状照明装置及びその製造方法
JP6602585B2 (ja) * 2014-08-08 2019-11-06 株式会社半導体エネルギー研究所 表示装置および電子機器
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
CN108369788B (zh) * 2015-09-08 2020-08-18 株式会社半导体能源研究所 显示装置及电子设备
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
JP6531033B2 (ja) * 2015-11-24 2019-06-12 株式会社ジャパンディスプレイ 表示装置
KR102487061B1 (ko) * 2016-06-30 2023-01-12 삼성디스플레이 주식회사 표시 장치
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
KR20180032742A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 플렉시블 디스플레이 패널 및 플렉시블 디스플레이 패널 벤딩 방법
KR20190086758A (ko) * 2016-11-30 2019-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7043267B2 (ja) * 2018-01-17 2022-03-29 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130288120A1 (en) 2011-07-08 2013-10-31 Mitsui Chemicals Inc. Polyimide resin composition and laminate including polyimide resin composition
US20170062537A1 (en) 2015-08-25 2017-03-02 Samsung Display Co., Ltd. Curved display device
US20180160545A1 (en) 2016-12-05 2018-06-07 Samsung Electronics Co., Ltd. Mounting structure for module in electronic device

Also Published As

Publication number Publication date
CN111668258A (zh) 2020-09-15
US20200288563A1 (en) 2020-09-10
KR20200108218A (ko) 2020-09-17
US11178754B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
US10863619B2 (en) Display apparatus and electronic device including the same
US9666832B2 (en) Display device and method of manufacturing the same
KR101865469B1 (ko) 표시 장치 및 그 제조 방법
KR102431312B1 (ko) 표시장치
KR102462967B1 (ko) 지문 인식 센서를 포함한 표시장치
US11765925B2 (en) Display device
US10854828B2 (en) Display device including a bent portion and method for manufacturing the same
KR20170070495A (ko) 유기발광 표시장치
KR20190053367A (ko) 지문 인식 센서를 포함한 표시장치
KR102543443B1 (ko) 표시 장치 및 연성 인쇄 회로 기판의 제조 방법
US11190866B2 (en) Display device
US11445297B2 (en) Display device
US11650621B2 (en) Circuit board having sound generator and display device including the same
CN216624336U (zh) 显示装置
US11849612B2 (en) Display panel, display device including same, and method for manufacturing display device
JP7418077B2 (ja) 半導体装置、表示装置、及び電子機器
CN112631452A (zh) 压力传感器以及包括该压力传感器的显示装置
US20240081139A1 (en) Display device and method of fabricating the same
US20230307819A1 (en) Electronic apparatus
KR20230044056A (ko) 표시 장치
KR20200105614A (ko) 음향 발생 장치를 갖는 회로보드와 그를 포함하는 표시 장치
KR20230033212A (ko) 표시 모듈 및 표시 장치 제조 방법
CN117099261A (zh) 图像显示装置用层叠体和图像显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant