KR20140123852A - 칩 온 필름 및 이를 포함하는 표시 장치 - Google Patents

칩 온 필름 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20140123852A
KR20140123852A KR1020130041240A KR20130041240A KR20140123852A KR 20140123852 A KR20140123852 A KR 20140123852A KR 1020130041240 A KR1020130041240 A KR 1020130041240A KR 20130041240 A KR20130041240 A KR 20130041240A KR 20140123852 A KR20140123852 A KR 20140123852A
Authority
KR
South Korea
Prior art keywords
layer
chip
film
metal layer
solder resist
Prior art date
Application number
KR1020130041240A
Other languages
English (en)
Inventor
안형철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130041240A priority Critical patent/KR20140123852A/ko
Priority to US14/021,302 priority patent/US9583448B2/en
Priority to EP13188529.5A priority patent/EP2793536B1/en
Publication of KR20140123852A publication Critical patent/KR20140123852A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플렉서블한 칩 온 필름에 관한 것으로, 상기 칩 온 필름은 베이스 절연층, 상기 베이스 절연층의 상면에 제공되고 회로 패턴을 포함하는 금속층, 상기 금속층의 상면에 배치되어 상기 금속층과 전기적으로 연결되는 집적회로 칩, 상기 금속층 상에 상기 집적회로 칩과 절연되어 제공되는 솔더 레지스트층, 및 상기 솔더 레지스트층의 상면에 제공되는 보강층을 포함한다. 상기 칩 온 필름이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면이 상기 금속층에 위치한다.

Description

칩 온 필름 및 이를 포함하는 표시 장치{CHIP ON FILM AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 칩 온 필름 및 이를 포함하는 표시 장치에 관한 것이다.
최근 본격적인 정보화 시대에 발맞추어 각종 전기적 신호에 의한 대용량의 데이터를 시각적 영상으로 표시하는 디스플레이(display) 분야 또한 급속도로 발전하였고, 이에 부응하여 경량화, 박형화, 저소비전력화 장점을 지닌 표시 장치(display device)로서, 액정 표시 장치(liquid crystal display device: LCD), 플라즈마 표시 장치(plasma display panel device: PDP), 전계 방출 표시 장치(field emission display device: FED), 유기 전계발광 표시 장치(organic electroluminescence display device: OELD) 등이 소개되고 있다.
이러한 일반적인 평판표시장치는 통상적으로 화상을 형성하는 표시 패널과, 상기 표시 패널의 일 측에 연결된 구동 회로기판을 포함한다. 상기 구동 회로기판은 일 단이 상기 표시 패널의 일 측에 부착된 칩 온 필름(chip on film, COF)과, 상기 칩 온 필름의 타 단에 연결된 인쇄 회로기판(printed circuit board, PCB)을 포함한다. 상기 칩 온 필름은 데이터 구동 집적회로 칩을 실장하고, 상기 인쇄 회로기판은 베이스 구동 집적회로 칩을 실장하고 있다. 이러한 상기 구동 회로기판은 화상을 형성하기 위한 구동 신호를 상기 표시 패널에 전달한다.
본 발명은 플렉서블 칩 온 필름이 표시 패널 상의 비표시 영역에 제공될 때, 상기 칩 온 필름이 휘어짐에 따라 상기 칩 온 필름에 발생할 수 있는 크랙을 방지하고자 하는 것이다.
본 발명의 플렉서블 칩 온 필름은, 베이스 절연층, 상기 베이스 절연층의 상면에 제공되고 회로 패턴을 포함하는 금속층, 상기 금속층의 상면에 배치되어 상기 금속층과 전기적으로 연결되는 집적회로 칩, 상기 금속층 상에 상기 집적회로 칩과 절연되어 제공되는 솔더 레지스트층, 및 상기 솔더 레지스트층의 상면에 제공되는 보강층을 포함한다. 또한 상기 칩 온 필름이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면이 상기 금속층에 위치한다.
상기 솔더 레지스트층은 경화된 레진을 포함한다.
상기 보강층의 면적은 상기 솔더 레지스트층의 면적과 동일하게 제공되거나, 더 작게 제공된다. 상기 보강층은 유기 고분자로 된 필름 형태일 수 있다. 또한 상기 보강층은 상기 솔더 레지스트층과 동일한 물질로 제공되며, 상기 칩 온 필름이 휘어지는 영역에 위치할 수 있다.
본 발명의 표시 장치는, 상면에 영상을 표시하는 표시 영역과, 상기 표시 영역의 가장자리에 제공된 비표시 영역을 포함하는 표시 패널, 및 상기 비표시 영역의 일 측에 제공되며 플렉서블한 칩 온 필름을 포함한다.
상기 칩 온 필름은 베이스 절연층, 상기 베이스 절연층의 상면에 제공되고, 회로 패턴을 포함하는 금속층, 상기 금속층의 상면에 상기 금속층과 전기적으로 연결되어 제공되는 집적회로 칩, 상기 금속층의 상면에 상기 집적회로 칩과 절연되어 제공되는 솔더 레지스트층, 및 상기 솔더 레지스트층의 상면에 제공되는 보강층을 포함한다. 상기 칩 온 필름이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면은 상기 금속층에 위치한다.
상기 칩 온 필름은 상기 비표시 영역의 가장자리에서 휘어져 상기 집적회로 칩이 상기 표시 패널의 하면에 부착된다.
상기 솔더 레지스트층은 경화된 레진을 포함한다.
상기 보강층의 면적은 상기 솔더 레지스트층의 면적과 동일하게 제공되거나, 더 작게 제공된다. 상기 보강층은 유기 고분자로 된 필름 형태일 수 있다. 또한 상기 보강층은 상기 솔더 레지스트층과 동일한 물질로 제공되며, 상기 칩 온 필름이 휘어지는 영역에 위치할 수 있다.
본 발명에 따라 보강층이 칩 온 필름의 솔더 레지스트층 상에 제공됨으로써, 상기 칩 온 필름이 휘어짐에 따른 금속층의 크랙, 칩 온 필름의 불량, 및 표시 장치의 불량을 방지할 수 있다. 또한 상기 칩 온 필름 및 상기 표시 장치의 슬림화 및 공정의 단순화를 이룰 수 있다.
도 1은 본 발명의 일 실시예에 따른 칩 온 필름의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 칩 온 필름의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 4는 도 3의 PXL 영역을 확대하여 도시한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 본 명세서의 실시예에 대해 참조된 도면은 구성요소의 연결형태 및 배치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 칩 온 필름(COF)을 설명한다. 설명에 앞서, 칩 온 필름(COF)으로부터 베이스 절연층(BI), 금속층(ML), 솔더 레지스트층(SR), 보강층(RL) 등이 순차적으로 적층되는 방향을 "상면" 방향이라고 정의한다. 이 때 "상면" 및 "하면"이라는 표현은 설명의 편의를 위해 도입한 것으로, 경우에 따라 얼마든지 서로 바뀔 수 있다.
도 1은 본 발명의 일 실시예에 따른 칩 온 필름(COF)의 단면도이다.
도 1을 참조하면, 칩 온 필름(COF)은 베이스 절연층(BI), 상기 베이스 절연층(BI)의 상면에 제공되는 금속층(ML), 상기 금속층(ML)의 상면에 상기 금속층(ML)과 전기적으로 연결되어 제공되는 집적회로 칩(IC)을 포함한다. 또한 상기 칩 온 필름(COF)은 상기 금속층(ML) 상에 상기 집적회로 칩(IC)과 절연되어 제공되는 솔더 레지스트층(SR), 및 상기 솔더 레지스트층(SR)의 상면에 제공되는 보강층(RL)을 더 포함한다.
상기 칩 온 필름(COF)은 플렉서블하다. 따라서, 상기 칩 온 필름(COF)이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면(NP)이 상기 칩 온 필름(COF) 내에 제공된다. 이 때, 상기 중립면(NP)은 상기 금속층(MP)에 위치한다.
상기 베이스 절연층(BI)으로는 플렉서블하며 강성을 지닌 절연 필름이 사용될 수 있으며, 예를 들면 폴리이미드(polyimide), 폴리에테르나이트릴(polyethernitrile), 폴리에터설폰(polyethersulfone), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 폴리에틸렌나프탈레이트 (polyethylenenaphthalate), 폴리바이닐클로라이드 (polyvinylchloride) 중 어느 하나가 사용될 수 있다.
상기 금속층(ML)은 회로 패턴을 포함한다. 상기 금속층(ML)은 상기 베이스 절연층(BI) 상에 불연속적으로 제공될 수 있다. 즉, 상기 베이스 절연층(BI) 상에 금속층(ML)이 제공되지 않은 개구된 영역이 존재할 수 있다.
상기 금속층(ML)은 스테인레스, 구리(Cu), 철(Fe), 알루미늄(Al) 및 이들 중 적어도 하나를 포함하는 합금 등을 포함할 수 있다. 또는, 구리(Cu)에 주석(Sn) 도금된 것이나, 구리(Cu)에 금(Au) 도금된 것 또는 이들의 합금 등을 포함할 수 있다.
상기 금속층(ML) 상에 구비된 개구된 영역의 경계부에는 복수의 도전성 범프(BMP)들이 제공될 수 있다. 상기 도전성 범프(BMP)들은 상기 금속층(ML)에 접합되어 제공될 수 있다. 상기 도전성 범프(BMP)들 상에 상기 집적회로 칩(IC)이 연결된다. 이 때 상기 집적회로 칩(IC)이 후술될 상기 솔더 레지스트층(SR) 및 상기 보강층(RL)과 접촉되지 않도록, 상기 도전성 범프(BMP)들은 충분한 높이를 갖는다. 이로써 상기 금속층(ML)과 상기 집적회로 칩(IC)이 전기적으로 연결된다.
상기 범프(BMP)는 금속을 포함할 수 있으며, 예를 들어, 상기 범프(BMP)는 금(Au), 알루미늄(Al), 알루미늄(Al)합금, 크롬(Cr), 크롬(Cr)합금, 몰리브덴(Mo), 몰리브덴(Mo)합금, 은(Ag), 은(Ag)합금, 구리(Cu), 니켈(Ni) 중 적어도 하나의 금속 또는 이들의 합금으로 제공될 수 있다.
상기 도전성 범프(BMP)와 이격되어, 상기 금속층(ML) 상에는 상기 솔더 레지스트층(SR)이 제공된다. 상기 솔더 레지스트층(SR)은 액상의 절연성 레진이 도포된 후 경화되어 제공될 수 있다. 상기 솔더 레지스트층(SR)이 제공됨에 따라 도전성 이물이 직접적으로 상기 금속층(ML) 상에 부착되는 것을 방지할 수 있으며, 그로 인한 쇼트를 방지할 수 있다.
상기 집적회로 칩(IC) 주변에는 언더필(underfill)(UNF)이 충진될 수 있다. 예를 들면, 상기 집적회로 칩(IC)의 옆면의 일부와, 상기 옆면의 일부부터 상기 금속층(ML)의 양 단부의 주변 영역까지 빈 공간이 모두 언더필(UNF)로 충진될 수 있다. 상기 언더필(UNF)은 액상의 레진이 경화된 것일 수 있으며, 상기 집적회로 칩(IC) 주변의 공간을 매립함에 따라 안정적으로 상기 집적회로 칩(IC)을 고정시킬 수 있다. 또한, 상기 칩 온 필름(COF)의 내습성 및 기계적 강도를 향상시킬 수 있다.
상기 보강층(RL)의 면적은 상기 솔더 레지스트층(SR)의 면적과 동일하거나 더 작게 제공될 수 있다. 상기 보강층(RL)의 면적이 상기 솔더 레지스트층(SR)의 면적보다 더 작게 제공되는 경우, 상기 보강층(RL)은 상기 언더필(UNF)과 이격되어 제공된다.
상기 보강층(RL)은 유기 고분자로 된 필름 형태일 수 있으며, 상기 솔더 레지스트층(SR)에 접착제를 사이에 두고 제공될 수 있다. 예를 들어, 상기 보강층(RL)은 폴리이미드(polyimide), 폴리우레탄(polyurethane), 및 폴리에틸렌테레프탈레이트(polyethyleneterephthalate) 중 적어도 어느 하나를 포함할 수 있다.
상기 보강층(RL)은 상기 솔더 레지스트층(SR)과 동일한 물질로 제공될 수 있다. 즉, 상기 액상의 절연성 레진을 도포 후 경화하여 상기 솔더 레지스트층(SR)을 형성한 후, 상기 액상의 절연성 레진을 소정 영역에 다시 도포 후 경화하여 상기 보강층(RL)을 형성할 수 있다.
상기 중립면(neutral surface)(NP)은 플렉서블한 상기 칩 온 필름(COF)이 휘어질 때, 인장력과 압축력의 벡터 합이 영(zero)이 되는 면이다. 따라서, 상기 칩 온 필름(COF)에 가해진 굽힘응력에 의한 변형률이 상기 중립면(NP)에서는 영(zero)이 된다.
상기 중립면(NP)의 위치는 상기 칩 온 필름(COF)을 구성하는 각 층들의 두께 및 탄성률에 의해 결정된다. 상기 각 층들이란, 상기 베이스 절연층(BI), 상기 금속층(ML), 상기 솔더 레지스트층(SR), 및 상기 보강층(RL)을 포함한다. 즉, 각 층들의 두께 및 탄성률을 바꿈으로써, 상기 중립면(NP)의 위치를 이동시켜 상기 칩 온 필름(COF)의 특정 영역이 변형되지 않도록 할 수 있다.
따라서 상기 중립면(NP)이 상기 금속층(ML)에 위치해야, 상기 칩 온 필름(COF)이 휘어져 상기 칩 온 필름(COF)에 굽힘응력이 발생해도 상기 칩 온 필름(COF)이 휘어지는 영역에서 상기 금속층(ML)이 변형되지 않고, 크랙이 발생하지 않을 수 있다.
상기 중립면(NP)을 상기 금속층(ML)으로 위치하도록 상기 베이스 절연층(BI), 상기 금속층(ML), 및 상기 솔더 레지스트층(SR)의 두께 및 탄성률에 대응하는 상기 보강층(RL)의 두께 및 탄성률이 결정된다. 상기 보강층(RL)이 상기 금속층(ML) 상에 제공되지 않으면 상기 중립면(NP)은 상기 금속층(ML)에 위치하지 않지만, 상기 보강층(RL)이 상기 금속층(ML) 상에 제공되면 상기 중립면(NP)은 상기 금속층(ML)에 위치할 수 있다.
따라서 상기 보강층(RL)이 상기 금속층(ML) 상에 제공됨에 따라 상기 중립면(NP)이 상기 금속층(ML)에 위치하여 상기 금속층(ML)에 크랙이 발생하는 것을 방지할 수 있고, 나아가 상기 칩 온 필름(COF)의 불량을 방지할 수 있다.
상기 일 실시예에 따른 상기 칩 온 필름(COF)의 경우, 상기 보강층(RL)의 면적이 상기 솔더 레지스트층(SR)의 면적보다 더 작으며 상기 보강층(RL)은 상기 칩 온 필름(COF)이 휘어지는 영역에 제공된다. 이 경우, 상기 칩 온 필름(COF)이 휘어진 상태의 두께를 크게 증가시키지 않고도 보강층(RL)을 덧대어 금속층(ML)의 크랙을 방지할 수 있다.
상기 일 실시예에 따른 상기 칩 온 필름(COF)은, 상기 중립면(NP)은 상기 칩 온 필름(COF)이 휘어지는 영역에만 상기 금속층(ML)에 위치하고, 중립면(NP)의 나머지 부분은 상기 금속층(ML)과 상기 솔더 레지스트층(SR)의 경계면 등에 위치할 수 있다.
또한, 상기 보강층(RL)이 상기 솔더 레지스트층(SR)과 동일한 물질로 제공될 경우, 상기 칩 온 필름(COF)의 공정이 더욱 단순해질 수 있다. 즉, 액상의 절연성 레진을 도포 후 경화하는 공정을 상기 레진의 도포 면적을 달리하거나 동일하게 하여 공정을 수행하면 상기 솔더 레지스트층(SR) 및 상기 보강층(RL)이 형성될 수 있다. 즉, 유사한 공정들을 연속적으로 수행함으로써 공정이 더욱 단순해지고 제작 단가도 감소할 수 있다.
이하, 도 2를 참조하여 본 발명의 다른 일 실시예에 따른 칩 온 필름(COF)을 설명한다. 하기와 같이 설명함에 있어, 도 1에 도시된 구성 요소와 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조번호를 부여하고, 그에 대한 구체적인 설명은 생략된다.
도 2는 다른 일 실시예에 따른 칩 온 필름(COF)을 나타낸 단면도이다.
도 2에 도시된 실시예와 도 1에 도시된 실시예가 다른 점은, 보강층(RL')의 면적이다. 다른 일 실시예에서 상기 보강층(RL')의 면적은 상기 솔더 레지스트층(SR)과 동일한 면적으로 제공된다. 따라서, 상기 보강층(RL')은 상기 언더필(UNF)과 이격되지 않으며, 상기 언더필(UNF)에 의해 상기 보강층(RL')의 일부가 덮일 수 있다.
이 실시예의 경우, 상기 칩 온 필름(COF)이 휘어지는 영역이 변경되더라도 상기 중립면(NP)이 상기 금속층(ML)에 위치할 수 있다. 즉, 상기 집적회로 칩(IC)을 제외한 상기 칩 온 필름(COF)의 어떠한 영역이 휘어지더라도, 상기 칩 온 필름(COF)이 휘어지는 영역의 상기 중립면(NP)은 상기 금속층(ML)에 위치할 수 있으며, 상기 금속층(ML)의 크랙이 방지된다.
상기 보강층(RL')이 상기 솔더 레지스트층(SR)과 동일한 물질로 제공될 경우, 상기 칩 온 필름(COF)의 공정이 더욱 단순해지고, 원가는 감소할 수 있다. 즉, 액상의 절연성 레진을 도포 후 경화하는 공정을 상기 레진의 도포 면적을 달리하거나 동일하게 하여 수행하면 상기 솔더 레지스트층(SR) 및 상기 보강층(RL')이 형성될 수 있다. 즉, 유사한 공정들을 연속적으로 수행함으로써 공정이 더욱 단순해지고 제작 단가도 감소할 수 있다.
이하, 도 3 내지 5를 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다. 하기와 같이 설명함에 있어서, 도 1 내지 도 2에 도시된 구성 요소와 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 부여하고, 그에 대한 구체적인 설명은 생략된다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 4는 도 3의 PXL 영역을 확대한 회로도이며, 도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 3을 참조하면, 표시 장치는 영상을 표시하는 표시 패널(PNL), 및 플렉서블한 칩 온 필름(COF)을 포함한다. 또한 상기 표시 장치는, 상기 표시 패널(PNL)을 수용하기 위한 하우징(미도시), 및 상기 표시 패널(PNL)의 상면에 제공되어 상기 표시 패널(PNL)을 보호하는 윈도우 부재(미도시)를 더 포함할 수 있다.
상기 표시 장치가 유기 전계발광 표시 장치인 경우, 상기 표시 패널(PNL)은 상기 표시 패널(PNL)의 하면으로부터 상면 방향으로 순차적으로 제공된 TFT기판, 및 봉지막(미도시)을 포함할 수 있다. 상기 표시 장치가 액정 표시 장치인 경우, 상기 표시 패널(PNL)은 TFT기판, 및 상부 기판(미도시)을 포함할 수 있다. 본 발명에서는 상기 표시 패널(PNL)에서 TFT 기판만 제공된 상태를 도시하였다.
도 3을 참조하면, 상기 표시 패널은 상면에 영상을 표시하는 표시 영역(DA)과, 상기 표시 영역(DA)의 가장자리에 제공된 비표시 영역(NDA)을 포함한다. 상기 칩 온 필름(COF)은 상기 비표시 영역(NDA)의 일 측에 제공된다.
도 3 및 도 4를 참조하면, 상기 표시 영역(DA)은 복수의 화소(PXL)들을 포함한다. 하나의 화소(PXL)는 상기 TFT기판 상의 게이트 라인(GL)의 일부, 데이터 라인(DL)의 일부, 박막 트랜지스터(TFT), 화소 전극(PE), 영상 표시층(미도시), 및 공통 전극(미도시)을 포함할 수 있으며, 이들은 서로 절연되거나 접촉되어 연결된다. 각각의 상기 화소(PXL)에서 출력되는 영상의 집합으로 전체 영상이 구현된다.
상기 게이트 라인(GL)은 상기 TFT 기판 상에 상기 비표시 영역(NDA)으로부터 상기 표시 영역(DA)으로 제1 방향(D1)으로 연장되어 제공된다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 절연되어 상기 비표시 영역(NDA)으로부터 상기 표시 영역(DA)으로 제2 방향(D2)으로 연장되어 제공된다. 이 때 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 교차할 수 있다.
상기 게이트 라인(GL) 및 상기 데이터 라인(DL)은 상기 박막 트랜지스터(TFT)에 신호를 전달한다. 상기 박막 트랜지스터(TFT)는 게이트 전극, 반도체 층, 소스 전극, 및 드레인 전극을 포함한다.
상기 반도체 층은 상기 게이트 전극 상에 절연되어 제공되며, 일부 영역이 상기 게이트 전극과 중첩된다.
상기 반도체 층은 무기 반도체 또는 유기 반도체로부터 선택되어 형성될 수 있다. 예를 들어, 상기 반도체 층은 반도체, 비정질 실리콘 반도체, 결정질 또는 다결정 실리콘 반도체 등으로 이루어질 수 있다. 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 중에서 적어도 하나의 원소를 포함하는 산화물로 이루질 수 있다. 예를 들어, 상기 반도체 층은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 인듐 산화물(indium oxide), 인듐-아연 산화물(indium-zinc oxide), 인듐-주석 산화물(indium-tin oxide), 인듐-갈륨-아연 산화물(indium-galium-zinc oxide), 인듐-아연-주석 산화물(indium-zinc-tin oxide), 인듐-갈륨-아연-주석 산화물(indium-galium-zinc-tin oxide) 등과 같은 산화물 반도체를 포함할 수 있다.
상기 영상 표시층은 상기 화소 전극(PE) 상의 일부 영역에 제공된다. 상기 영상 표시층은 상기 표시 장치가 유기 전계발광 표시장치인 경우, 발광층을 포함할 수 있다. 상기 표시 장치가 액정 표시 장치인 경우에는 액정층을 포함할 수 있다.
상기 발광층은 각 화소(PXL)에 대응하여 적색, 녹색, 및 청색을 방출하는 발광 물질을 포함할 수 있다. 이 경우, 상기 적색, 녹색, 및 청색을 발광하는 화소(PXL)는 각각 적색 화소 영역, 녹색 화소 영역, 및 청색 화소 영역에 대응하는 적색 화소, 녹색 화소, 및 청색 화소가 된다. 여기서, 하나의 적색 화소, 하나의 녹색 화소, 및 하나의 청색 화소가 하나의 메인 화소를 이룰 수 있다. 그러나, 상기 각 화소(PXL)의 방출 광의 컬러, 즉, 방출 파장은 이에 한정되는 것은 아니며, 적색, 녹색, 및 청색 이외에도 옐로우나 마젠타와 같은 추가 색상을 방출하거나, 하나의 화소(PXL)가 백색광을 방출할 수도 있다.
상기 영상 표시층 상에는 상기 공통 전극이 제공된다. 상기 화소 전극(PE) 및 상기 공통 전극 둘 중 하나는 애노드이며, 나머지 하나는 캐소드일 수 있다.
상기 공통 전극 상에는 상기 공통 전극을 커버하는 봉지막이 제공될 수 있다.
상기 비표시 영역(NDA)은 상기 게이트 라인(GL)의 일부, 데이터 라인(DL)의 일부, 데이터 패드(미도시), 및 게이트 구동부(GD)를 포함한다. 상기 데이터 패드 및 상기 게이트 구동부(GD)는 각각 상기 칩 온 필름(COF)에 연결될 수 있다.
상기 데이터 패드는 상기 데이터 라인(DL)에서 연장되어 제공되며, 상기 칩 온 필름(COF)에 의해 커버될 수 있다. 또한, 상기 데이터 패드는 상기 칩 온 필름(COF)로부터 받은 전기적 신호를 상기 데이터 라인(DL)에 전달한다.
상기 게이트 구동부(GD)는 상기 비표시 영역(NDA)의 일 측에 구비되며, 상기 게이트 라인(GL)에 전기적 신호를 전달한다.
상기 칩 온 필름(COF)은 집적회로 칩(IC)를 포함하며, 상기 집적회로 칩(IC)는 게이트 구동부(GD) 및 데이터 패드에 전달할 전기적 신호를 처리하는 구동부를 포함할 수 있다. 상기 전기적 신호는 상기 칩 온 필름(COF)에 포함된 각종 회로 패턴에 의해 전달된다.
상기 게이트 구동부(GD), 및 상기 데이터 패드의 위치 및 형태는 이에 한정되지 않는다. 예를 들어, 표시 장치의 전기적 신호를 처리하는 구동부는 표시 패널의 비표시 영역의 일 측에만 제공되며, 그 형태는 칩 온 필름(COF), 또는 칩 온 글래스(chip on glass, COG)일 수 있다.
또는, 본 발명에서는 도시하지 않았으나, 상기 칩 온 필름(COF)은 상기 표시 패널과 연결되지 않은 일 측에 별도의 인쇄 회로 기판(printed circuit board, PCB)과 연결될 수도 있다.
상기 칩 온 필름(COF)은 상기 비표시 영역(NDA)의 일 측에 이방성 전도 필름(anisotropic conductive film, ACF)를 이용하여 부착될 수 있다. 정확히는, 후술할 상기 칩 온 필름(COF)의 금속층(ML)이 상기 비표시 영역(NDA)의 일 측에 부착되며, 후술할 솔더 레지스트층(SR)은 상기 금속층(ML)이 상기 비표시 영역(NDA)의 일 측에 부착되는 영역 상에는 제공되지 않는다.
상기 칩 온 필름(COF)은 상기 표시 장치의 슬림화 및 컴팩트화를 위해, 평평한 상태가 아닌 휘어진 상태로 상기 표시 장치에 내장된다. 이에 상기 칩 온 필름(COF)은 상기 비표시 영역(NDA)의 가장자리를 둘러싸며 휘어지고, 상기 집적회로 칩(IC)이 상기 표시 패널의 하면에 접촉될 수 있다. 상기 집적회로 칩(IC)은 상기 표시 패널의 하면에 집적 접촉될 수도 있고, 바텀 커버(미도시)를 사이에 두고 접촉될 수도 있다.
상기 칩 온 필름(COF)은 베이스 절연층(BI), 상기 베이스 절연층(BI)의 상면에 제공되는 금속층(ML), 상기 금속층(ML)의 상면에 상기 금속층(ML)과 전기적으로 연결되어 제공되는 집적회로 칩(IC)을 포함한다. 또한 상기 칩 온 필름(COF)은 상기 금속층(ML) 상에 상기 집적회로 칩(IC)과 절연되어 제공되는 솔더 레지스트층(SR), 및 상기 솔더 레지스트층(SR)의 상면에 제공되는 보강층(RL)을 더 포함한다.
상기 칩 온 필름(COF)은 플렉서블하다. 따라서 상기 칩 온 필름(COF)이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면(NP)이 상기 칩 온 필름(COF) 내에 제공된다. 이 때, 상기 중립면(NP)은 상기 금속층(ML)에 위치한다.
상기 중립면(NP)이 상기 금속층(ML)으로 위치하기 위하여 상기 베이스 절연층(BI), 상기 금속층(ML), 및 상기 솔더 레지스트층(SR)의 두께 및 탄성률에 대응하는 상기 보강층(RL)의 두께 및 탄성률이 결정된다. 상기 보강층(RL)이 상기 금속층(ML) 상에 제공되지 않으면 상기 중립면(NP)은 상기 금속층(ML)에 위치하지 않지만, 상기 보강층(RL)이 제공되면 상기 중립면(NP)은 상기 금속층(ML)에 위치한다.
따라서 상기 보강층(RL)이 상기 금속층(ML) 상에 제공됨에 따라 상기 중립면(NP)이 상기 금속층(ML)에 위치하여 상기 금속층(ML)에 크랙이 발생하는 것을 방지할 수 있고, 나아가 상기 표시 장치의 불량을 방지할 수 있다.
상기 일 실시예에 따른 상기 표시 장치의 경우, 상기 보강층(RL)의 면적이 상기 솔더 레지스트층(SR)의 면적보다 더 작으며 상기 보강층(RL)은 상기 칩 온 필름(COF)이 휘어지는 영역에 제공된다. 이 경우, 상기 칩 온 필름(COF)이 휘어진 상태의 두께를 크게 증가시키지 않고도 보강층(RL)을 덧대어 금속층(ML)의 크랙을 방지할 수 있다. 즉, 상기 표시 장치의 전체적인 두께를 크게 증가시키지 않고도 보강층(RL)을 덧대어 금속층(ML)을 보호할 수 있다.
상기 일 실시예에 따른 상기 표시 장치의 경우, 상기 중립면(NP)이 상기 칩 온 필름(COF)이 휘어지는 영역에서만 상기 금속층(ML)에 위치하고, 중립면(NP)의 나머지 부분은 상기 금속층(ML) 및 상기 솔더 레지스트층(SR)의 경계선 등에 위치할 수 있다.
또한, 상기 보강층(RL)이 상기 솔더 레지스트층(SR)과 동일한 물질로 제공될 경우, 상기 표시 장치의 공정이 더욱 단순해지고, 원가는 감소할 수 있다. 즉, 액상의 절연성 레진을 도포 후 경화하는 공정을 상기 레진의 도포 면적을 달리하거나 동일하게 하여 수행하면 상기 솔더 레지스트층(SR) 및 상기 보강층(RL)이 형성될 수 있다. 즉, 유사한 공정들을 연속적으로 수행함으로써 공정이 더욱 단순해지고 제작 단가도 감소할 수 있다.
이하, 도 6을 참조하여 본 발명의 다른 일 실시예에 따른 표시 장치를 설명한다. 하기와 같이 설명함에 있어, 도 1 내지 도 5에 도시된 구성 요소와 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조번호를 부여하고, 그에 대한 구체적인 설명은 생략된다.
도 6은 다른 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
이 실시예에서 보강층(RL)의 면적은 솔더 레지스트층(SR)과 동일한 면적으로 제공된다. 따라서, 상기 보강층(RL)은 상기 언더필(UNF)과 이격되지 않으며, 상기 언더필(UNF)에 의해 상기 보강층(RL)의 일부가 덮일 수 있다.
이 실시예의 경우, 상기 칩 온 필름(COF)이 휘어지는 영역이 변경되더라도 상기 중립면(NP)이 상기 금속층(ML)에 위치할 수 있다. 즉, 상기 집적회로 칩(IC)을 제외한 상기 칩 온 필름(COF)의 어떠한 영역이 휘어지더라도, 상기 칩 온 필름(COF)이 휘어지는 영역의 상기 중립면(NP)은 상기 금속층(ML)에 위치할 수 있으며, 상기 금속층(ML)의 크랙이 방지된다.
또한, 상기 보강층(RL)이 상기 솔더 레지스트층(SR)과 동일한 물질로 제공될 경우, 상기 표시 장치의 공정이 더욱 단순해지고, 원가는 감소할 수 있다. 즉, 액상의 절연성 레진을 도포 후 경화하는 공정을 상기 레진의 도포 면적을 달리하거나 동일하게 하여 공정을 수행하면 상기 솔더 레지스트층(SR) 및 상기 보강층(RL)이 형성될 수 있다. 즉, 유사한 공정들을 연속적으로 수행함으로써 공정이 더욱 단순해지고 제작 단가도 감소할 수 있다. 이는 제품 경쟁력으로 이어질 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
BI: 베이스 절연층 BMP: 범프 COF: 칩 온 필름
DA: 표시 영역 DL: 데이터 라인 GD: 게이트 구동부
GL: 게이트 라인 IC: 집적회로 칩 ML: 금속층
NP: 중립면 PE: 화소 전극 RL, RL': 보강층
SR: 솔더 레지스트층 TFT: 박막 트랜지스터 UNF: 언더필

Claims (11)

  1. 플렉서블한 칩 온 필름에 있어서,
    베이스 절연층;
    상기 베이스 절연층의 상면에 제공되고 회로 패턴을 포함하는 금속층;
    상기 금속층의 상면에 배치되어 상기 금속층과 전기적으로 연결되는 집적회로 칩;
    상기 금속층 상에 상기 집적회로 칩과 절연되어 제공되는 솔더 레지스트층; 및
    상기 솔더 레지스트층의 상면에 제공되는 보강층을 포함하며
    상기 칩 온 필름이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면이 상기 금속층에 위치하는 칩 온 필름.
  2. 제1 항에 있어서,
    상기 솔더 레지스트층은 경화된 레진을 포함하는 칩 온 필름.
  3. 제2 항에 있어서,
    상기 보강층의 면적은 상기 솔더 레지스트층의 면적과 동일하게 제공되거나, 더 작게 제공되는 칩 온 필름.
  4. 제3 항에 있어서,
    상기 보강층은 필름 형태인 칩 온 필름.
  5. 제3 항에 있어서,
    상기 보강층은 상기 솔더 레지스트층과 동일한 물질로 제공되며, 상기 칩 온 필름이 휘어지는 영역에 위치하는 칩 온 필름.
  6. 상면에 영상을 표시하는 표시 영역과, 상기 표시 영역의 가장자리에 제공된 비표시 영역을 포함하는 표시 패널; 및
    상기 비표시 영역의 일 측에 제공되며 플렉서블한 칩 온 필름을 포함하고,
    상기 칩 온 필름은,
    베이스 절연층;
    상기 베이스 절연층의 상면에 제공되고, 회로 패턴을 포함하는 금속층;
    상기 금속층의 상면에 배치되어 상기 금속층과 전기적으로 연결되는 집적회로 칩;
    상기 금속층의 상면에 상기 집적회로 칩과 절연되어 제공되는 솔더 레지스트층; 및
    상기 솔더 레지스트층의 상면에 제공되는 보강층을 포함하며
    상기 칩 온 필름이 휘어질 때 인장력과 압축력의 벡터 합이 영(zero)이 되는 위치인 중립면이 상기 금속층에 위치하는 표시 장치.
  7. 제6 항에 있어서,
    상기 칩 온 필름은 상기 비표시 영역의 가장자리를 둘러싸며 휘어지고, 상기 집적회로 칩이 상기 표시 패널의 하면에 접촉되는 표시 장치.
  8. 제7 항에 있어서,
    상기 솔더 레지스트층은 경화된 레진을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 보강층의 면적은 상기 솔더 레지스트층의 면적과 동일하게 제공되거나, 더 작게 제공되는 표시 장치.
  10. 제9 항에 있어서,
    상기 보강층은 필름 형태인 표시 장치.
  11. 제10 항에 있어서,
    상기 보강층은 상기 솔더 레지스트층과 동일한 물질로 제공되며, 상기 칩 온 필름이 휘어지는 영역에 위치하는 표시 장치.
KR1020130041240A 2013-04-15 2013-04-15 칩 온 필름 및 이를 포함하는 표시 장치 KR20140123852A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130041240A KR20140123852A (ko) 2013-04-15 2013-04-15 칩 온 필름 및 이를 포함하는 표시 장치
US14/021,302 US9583448B2 (en) 2013-04-15 2013-09-09 Chip on film and display device having the same
EP13188529.5A EP2793536B1 (en) 2013-04-15 2013-10-14 Chip on film and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130041240A KR20140123852A (ko) 2013-04-15 2013-04-15 칩 온 필름 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20140123852A true KR20140123852A (ko) 2014-10-23

Family

ID=49585260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130041240A KR20140123852A (ko) 2013-04-15 2013-04-15 칩 온 필름 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US9583448B2 (ko)
EP (1) EP2793536B1 (ko)
KR (1) KR20140123852A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030326A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR20190009133A (ko) * 2017-07-18 2019-01-28 엘지디스플레이 주식회사 표시장치
KR20190081337A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 계단식 적층 구조를 갖는 구부림 표시장치
KR20200008070A (ko) * 2018-07-12 2020-01-23 삼성디스플레이 주식회사 표시 장치
US11836006B2 (en) 2020-02-19 2023-12-05 Samsung Electronics Co., Ltd. Chip-on-film package, display module including same, and electronic device including same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304102B1 (ko) * 2015-01-14 2021-09-23 삼성디스플레이 주식회사 표시 장치
CN106358360B (zh) 2015-07-14 2019-07-19 财团法人工业技术研究院 软性电子装置及其制造方法
JP2017032875A (ja) * 2015-08-04 2017-02-09 株式会社フジクラ 光学装置
CN204884440U (zh) * 2015-08-27 2015-12-16 京东方科技集团股份有限公司 柔性显示面板和柔性显示装置
WO2017066896A1 (zh) * 2015-10-23 2017-04-27 璩泽明 芯片正背面之间的电性连接结构及其制造方法
CN105278185A (zh) * 2015-11-19 2016-01-27 深圳市华星光电技术有限公司 一种液晶屏-栅极cof结构组件及液晶显示装置
KR102532627B1 (ko) * 2016-06-10 2023-05-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US10777498B2 (en) * 2017-08-29 2020-09-15 Novatek Microelectronics Corp. Chip on film package with reinforcing sheet
CN107578707B (zh) * 2017-10-20 2019-09-27 上海天马微电子有限公司 柔性显示面板及显示装置
KR20200099223A (ko) * 2019-02-13 2020-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102543443B1 (ko) * 2019-03-08 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 연성 인쇄 회로 기판의 제조 방법
KR20200113048A (ko) 2019-03-20 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법
JP2020177946A (ja) * 2019-04-15 2020-10-29 東レ・デュポン株式会社 フィルム基板、回路基板、ディスプレイ装置及び電子機器
CN110265524A (zh) * 2019-05-06 2019-09-20 江苏稳润光电科技有限公司 一种高光效柔性led灯丝及其封装方法
US10999926B2 (en) * 2019-06-24 2021-05-04 Flex Ltd. Stress relief encapsulation for flexible hybrid electronics
CN110602874B (zh) * 2019-09-18 2021-03-30 昆山工研院新型平板显示技术中心有限公司 一种柔性电路板及其制备方法、显示装置
CN110957328B (zh) * 2019-11-29 2022-07-12 武汉华星光电技术有限公司 覆晶薄膜及显示器
US11297718B2 (en) * 2020-06-30 2022-04-05 Gentherm Gmbh Methods of manufacturing flex circuits with mechanically formed conductive traces
CN117238895A (zh) * 2021-07-20 2023-12-15 武汉华星光电半导体显示技术有限公司 柔性显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286629B (en) 2000-07-20 2007-09-11 Samsung Electronics Co Ltd Liquid crystal display device and flexible circuit board
JP3722223B2 (ja) * 2003-10-27 2005-11-30 セイコーエプソン株式会社 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP3886513B2 (ja) 2004-02-02 2007-02-28 松下電器産業株式会社 フィルム基板およびその製造方法
JP2005251671A (ja) * 2004-03-08 2005-09-15 Fuji Photo Film Co Ltd 表示装置
JP4073903B2 (ja) 2004-09-22 2008-04-09 シャープ株式会社 半導体装置、フレキシブル基板、及び半導体装置を備えた電子機器
KR100956238B1 (ko) 2007-12-18 2010-05-04 삼성전기주식회사 굴곡성 인쇄회로기판 및 그 제조방법
KR101755207B1 (ko) 2008-03-05 2017-07-19 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 펴고 접을 수 있는 전자장치
US9060432B2 (en) 2008-06-30 2015-06-16 Nippon Steel & Sumikin Chemical Co., Ltd. Flexible circuit board and method for producing same and bend structure of flexible circuit board
JP4805412B2 (ja) 2008-09-18 2011-11-02 古河電気工業株式会社 金属張積層体、回路基板及び電子部品
US8593061B2 (en) * 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR101151473B1 (ko) 2009-11-30 2012-06-01 엘지이노텍 주식회사 연성 인쇄회로기판 및 그 제조방법
KR101838736B1 (ko) * 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030326A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR20190009133A (ko) * 2017-07-18 2019-01-28 엘지디스플레이 주식회사 표시장치
KR20190081337A (ko) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 계단식 적층 구조를 갖는 구부림 표시장치
KR20200008070A (ko) * 2018-07-12 2020-01-23 삼성디스플레이 주식회사 표시 장치
US11836006B2 (en) 2020-02-19 2023-12-05 Samsung Electronics Co., Ltd. Chip-on-film package, display module including same, and electronic device including same

Also Published As

Publication number Publication date
EP2793536A1 (en) 2014-10-22
US20140306348A1 (en) 2014-10-16
US9583448B2 (en) 2017-02-28
EP2793536B1 (en) 2016-09-21

Similar Documents

Publication Publication Date Title
KR20140123852A (ko) 칩 온 필름 및 이를 포함하는 표시 장치
US10916221B2 (en) Display device
CN112310138B (zh) 可伸缩显示装置
KR102300254B1 (ko) 표시 장치
US9305990B2 (en) Chip-on-film package and device assembly including the same
KR101049252B1 (ko) 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
US11436950B2 (en) Stretchable display device
US10204926B2 (en) Display device and display panel
KR20200057502A (ko) 스트레쳐블 표시장치
KR102654664B1 (ko) 유기 발광 표시 장치
KR20210074627A (ko) 스트레쳐블 표시 장치
US20230301150A1 (en) Display device
CN112786638A (zh) 可拉伸显示装置
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
KR102120817B1 (ko) 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널
KR102113793B1 (ko) 표시 장치
KR102035006B1 (ko) 연성인쇄회로 및 이를 포함하는 영상표시장치
US8586155B2 (en) Display device
CN113035056B (zh) 可拉伸显示装置
KR20210082061A (ko) 스트레쳐블 표시 장치
US20230189573A1 (en) Touch display device
US20230205415A1 (en) Display device
KR101402151B1 (ko) 영상표시장치용 연성인쇄회로
KR20220067487A (ko) 표시 장치
KR20240049127A (ko) 박막 트랜지스터, 트랜지스터 어레이 기판 및 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application