JP3886513B2 - フィルム基板およびその製造方法 - Google Patents

フィルム基板およびその製造方法 Download PDF

Info

Publication number
JP3886513B2
JP3886513B2 JP2004339695A JP2004339695A JP3886513B2 JP 3886513 B2 JP3886513 B2 JP 3886513B2 JP 2004339695 A JP2004339695 A JP 2004339695A JP 2004339695 A JP2004339695 A JP 2004339695A JP 3886513 B2 JP3886513 B2 JP 3886513B2
Authority
JP
Japan
Prior art keywords
conductor
film substrate
photoresist
conductor wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004339695A
Other languages
English (en)
Other versions
JP2005252227A (ja
Inventor
博之 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004339695A priority Critical patent/JP3886513B2/ja
Priority to US11/043,946 priority patent/US7425766B2/en
Priority to TW094102834A priority patent/TWI287822B/zh
Priority to KR1020050009058A priority patent/KR100689681B1/ko
Publication of JP2005252227A publication Critical patent/JP2005252227A/ja
Application granted granted Critical
Publication of JP3886513B2 publication Critical patent/JP3886513B2/ja
Priority to US12/230,511 priority patent/US7833910B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、画像表示用フラットパネルに実装されるフィルム基板、特にフィルム基板の導体配線の構造、およびその製造方法に関するものである。
画像表示用フラットパネルに実装される半導体パッケージ形態の一つとして、テープキャリアパッケージがあり、駆動用ドライバーとして主に使用されている。また、テープキャリアパッケージの中で特にフィルム基材における半導体素子搭載部にフィルム基材の孔が開いていない形態のものは、ＣＯＦ（Chip On Film；基板に薄型のフィルムを用い、バンプでチップとフィルム基板上の回路とを電気的に接続した実装構造）として知られている。
図６に従来のＣＯＦの構造の一例を示す。図６（ａ）はＣＯＦの一部を示す平面図、図６（ｂ）は図６（ａ）のＸ−Ｘ’に対応する位置における断面図を示している。
図６において、２６がフィルム基板であり、このフィルム基板２６は、主たる要素として、柔軟な絶縁性のフィルム基材１とそのフィルム基材１の面上に形成された導体配線部２３から形成されており、また導体配線部２３において他の部品が接続されず折り曲げ可能な部分（折り曲げ部）２５にソルダーレジスト１１が形成されている。前記導体配線部２３に、搭載する半導体素子１３の電極パッド２４が接続される。
またフィルム基材１のフィルム基板２６の搬送方向（Ｘ−Ｘ’方向）に並行な両端部にはそれぞれ、フィルム基板２６を搬送するためのフィルム搬送用フィルム孔３１が一列に配置されており、これらフィルム搬送用フィルム孔３１の周りには孔３１の強度を補強するために導体３２からなる補強用導体部３３が形成されている。
また導体配線部２３および補強用導体部３３を形成する方法として、フィルム基材１上に形成された金属箔をエッチングすることにより形成する方法と、フィルム基材１上に金属めっき法により直接配線を形成する方法の２通りがよく知られている。
ＣＯＦでは、このフィルム基板２６の導体配線部２３と半導体素子１３上の電極パッド２４が突起電極１４を介して接続され、封止樹脂１２により保護された構造としている。なお、突起電極１４は必要に応じて導体配線部２３上に形成される場合と半導体素子１３上の電極パッド２４上に形成される場合がある。ここで各材料の厚さとしては、フィルム基材１上の導体配線２３は６μｍ〜２５μｍ、突起電極１４は５μｍ〜２０μｍが一般的である。
またこのＣＯＦの外部接続部（パネルとの接続部）４を、画像表示用フラットパネル基板上の電極部に実装する工程を図７（ａ），（ｂ）に順に示す。図７は図６（ａ）におけるＹ−Ｙ′の位置に対応する断面図である。またＣＯＦが画像表示用フラットパネル基板に実装された形態を図８に示す。
まず図７（ａ）に示すように、ＡＣＦ（Anisotropic conductive film）と一般的に言われる絶縁樹脂１８中に導電粒子１７を含んだフィルム（ＡＣＦ）１９を、ＣＯＦのフィルム基材１上のフィルム基板上外部接続部４（図６）と画像表示用フラットパネル基板（画像表示用基板の一例）１６の電極１５との間に挟み、熱と圧力により導電粒子１７を介して、図７（ｂ）に示すようにＣＯＦのフィルム基板上外部接続部４と画像表示用フラットパネル基板１６の電極部１５を電気的に接続させる。そして、ＣＯＦは、図８に示すように、他の部品と接続されない折り曲げ部２５にてパネル基板１６の外形に沿って折り曲げられた形態とされる。図８において、２０はプリント基板、２１はこのプリント基板２０の電極であり、プリント基板２０の電極２１が図６に図示していない他方のフィルム基板上外部接続部４とＡＣＦ１９により電気的に接続されている。
なお、ＡＣＦ１９を用いた、ＣＯＦのパネルとの接続部４と画像表示用フラットパネル基板１６上の電極部１５の接続方法は、例えば特許文献１に示すように公知の技術である。
特開２００２−２２３０５２号公報
近年、画像表示用フラットパネル１５の高精細化による半導体素子１３の多出力端子化、または半導体素子１３のサイズ縮小化に伴い、ＣＯＦのフィルム基板２６における半導体素子１３の搭載部とその近傍の導体配線部２３のピッチは年々小さくなる傾向にあり、導体配線部２３のピッチの縮小化が望まれている。ここで導体配線部２３のピッチの縮小化を実現するには、上記２つの方法、すなわち導体配線部２３を、前記フィルム基材１上金属箔をエッチングすることにより形成する方法と、フィルム基材１上に金属めっき法により直接形成する方法のいずれの方法においても、導体配線部２３の厚さを薄くした方が有利である。しかし、導体配線部２３の厚さを薄くした場合には、画像表示用フラットパネル基板１６との接合部においてフィルム基材１と画像表示用フラットパネル基板１６の間隔が小さくなることにより、ＡＣＦ１９中の導電粒子１７の密度が高くなり、電極１５間あるいは導体配線部２３間の短絡不良が発生しやすくなる。図９は図７（ｂ）に示すＣＯＦが画像表示用フラットパネル基板１６に実装された状態において、電極１５間と導体配線部２３間に短絡が発生した場合を示している。
また図１０は図８における囲み部Ａの拡大図を示している。図１０に示すようにフィルム基板２６の折り曲げ部２５の厚さが厚い場合には、導体配線部２３の曲率半径２７が大きくなり導体配線部２３が断線しやすくなる。
そこで、本発明は、導体配線部のピッチを縮小化でき、かつフラットパネル基板との接合部における絶縁性を確保し、また折り曲げ強度を向上させたフィルム基板およびその製造方法を提供することを目的としたものである。
前述した目的を達成するために、本発明のうち請求項１に記載の発明は、フィルム基材上に導体配線が形成され、前記導体配線は、前記フィルム基板が画像表示用フラットパネル基板へ実装されるときに折り曲げられる折り曲げ部を有し、前記導体配線におけるフィルム基板上外部接続部の導体配線厚および半導体素子の電極との接続部の導体配線厚が、前記導体配線における前記折り曲げ部の導体配線厚より厚く形成され、前記導体配線における前記半導体素子の電極との接続部および前記フィルム基板上外部接続部以外の領域が、前記半導体素子の電極との接続部および前記フィルム基板上外部接続部の厚さより薄い絶縁膜で覆われていることを特徴とするものである。
上記構成によれば、フィルム基板上外部接続部の導体配線厚が、導体配線における折り曲げ部の導体配線部の導体配線厚より厚いことにより、フィルム基板上外部接続部を、ＡＣＦにより画像表示用フラットパネル基板の電極と接合するとき、ＡＣＦ中の導電粒子の密度が小さくなり、電極間あるいは導体配線間の短絡不良が発生しにくくなり、電極間および導体配線間の絶縁性が確保される。また導体配線における折り曲げ部の導体配線厚を薄くすることが可能となり、厚い場合と比較して同じ導体配線部の曲率半径を小さくすることができ、折り曲げ強度を向上させることが可能となる。
また半導体素子の電極との接続部の導体配線厚が、フィルム基板上外部接続部とともに、導体配線における折り曲げ部の導体配線厚より厚くなることにより、この厚い部分は突起電極の代わりを果たすことができ、半導体素子側に突起電極を形成する工程を省くことができる。
また絶縁膜は、導体配線における半導体素子の電極との接続部およびフィルム基板上外部接続部以外の領域の強度を確保することができ、また半導体素子の電極との接続部および前記フィルム基板上外部接続部の厚さより薄くしたことにより、画像表示用フラットパネル基板への接合時、または半導体素子との接続時に絶縁膜の反発力の影響を受けずに信頼性の高い接合・接続を実現できる。
また請求項２に記載の発明は、半導体素子が接続される導体配線が形成されたフィルム基材を使用するフィルム基板の製造方法であって、前記導体配線が形成されたフィルム基材面上にフォトレジストを形成し、次に、フィルム基板上外部接続部位置および前記半導体素子との接続部位置に、前記フォトレジストに開口部を形成して前記導体配線の一部を露出させ、次に、金属めっきを施すことにより前記フォトレジストの開口部における導体配線上にさらに導体配線を形成し、次に、前記フォトレジストを除去するとき、全てのフォトレジストを除去せずに、前記導体配線における前記半導体素子との接続部および前記フィルム基板上外部接続部以外の領域では、前記金属めっきを施した前記フィルム基板上外部接続部および前記半導体素子との接続部の厚さより薄くフォトレジストを残すことを特徴とするものである。
上記方法によれば、フィルム基板上外部接続部では、導体配線上にさらに導体配線が形成され、フィルム基板上外部接続部の導体配線厚が、他の箇所の導体配線部の導体配線厚より厚くなる。
また半導体素子との接続部において、フィルム基板上外部接続部とともに、導体配線上にさらに導体配線が形成され、半導体素子との接続部の導体配線厚が他の箇所の導体配線部の導体配線厚より厚くなる。
またフォトレジストにより、フィルム基板の実装時またはその後に導体配線厚の変化部に集中する応力を緩和し、強度を確保することができ、また導体配線における半導体素子との接続部およびフィルム基板上外部接続部以外の領域では、半導体素子との接続部およびフィルム基板上外部接続部の厚さより薄くしたことにより、画像表示用フラットパネル基板への接合時、または半導体素子との接続時にフォトレジストの反発力の影響を受けずに信頼性の高い接合・接続を実現できる。
また請求項３に記載の発明は、請求項２に記載の発明であって、前記フィルム基材には、フィルム搬送用フィルム孔の補強用導体が配置されており、前記フォトレジストに開口部を形成するとき、前記補強用導体部位置も開口し、金属めっきを施すことにより補強用導体部にさらに導体を形成することを特徴とするものである。
上記方法によれば、補強用導体部にさらに導体を形成することにより、フィルム基板を搬送するためのフィルム搬送用フィルム孔の強度をさらに増すことができ、また半導体素子との接続部およびフィルム基板上外部接続部以外の箇所より厚くなることから、フィルム搬送時のフィルム孔の強度が高く安定した生産が可能となる。
また請求項４に記載の発明は、少なくとも片面全面が下地金属で覆われたフィルム基材を使用して半導体素子が搭載されるフィルム基板を製造する方法であって、前記下地金属の設けられたフィルム基材面上に第１のフォトレジストを形成し、次に、前記第１のフォトレジストに開口部を形成して前記下地金属を一部露出し、次に、金属めっきを施すことにより前記第１のフォトレジストの開口部に第１の導体配線を形成し、続いて、この第１の導体配線の設けられた面上に前記第２のフォトレジストを形成し、次に、フィルム基板上外部接続部位置に、前記第２のフォトレジストに開口部を形成して前記第１の導体配線の一部を露出させ、次に、金属めっきを施すことにより前記第２のフォトレジストの開口部における前記第１の導体配線上に第２の導体配線を形成し、続いて、前記第１のフォトレジストおよび前記第２のフォトレジストを除去し、次に、エッチングにより前記第１の導体配線間の前記下地金属を除去し、前記第１の導体配線をそれぞれ電気的に分離することを特徴とするものである。
上記方法によれば、少なくとも片面全面が下地金属で覆われたフィルム基材を使用して、搭載する半導体素子の回路を形成する第１の導体配線が形成され、さらにフィルム基板上外部接続部では、第１の導体配線上に第２の導体配線が形成され、フィルム基板上外部接続部の導体配線厚が、他の箇所の導体配線部の導体配線厚より厚くなる。
また請求項５に記載の発明は、請求項４に記載の発明であって、前記第２のフォトレジストに開口部を形成するとき、前記半導体素子との接続部位置も開口し、金属めっきを施すことにより半導体素子との接続部の第１の導体配線上に第２の導体配線を形成することを特徴とするものである。
上記方法によれば、半導体素子との接続部の第１の導体配線上に第２の導体配線が形成され、半導体素子との接続部の導体配線厚が、他の箇所の導体配線部の導体配線厚より厚くなる。
また請求項６に記載の発明は、請求項４または請求項５に記載の発明であって、前記第１のフォトレジストに開口部を形成するとき、フィルム搬送用フィルム孔の補強用導体部位置も開口し、金属めっきを施すことにより前記補強用導体部位置に導体を形成し、前記第２のフォトレジストに開口部を形成するとき、前記補強用導体部位置も開口し、金属めっきを施すことにより補強用導体部位置にさらに導体を形成することを特徴とするものである。
上記方法によれば、フィルム搬送用フィルム孔の補強用導体部位置に導体を形成し、さらにこの導体上に導体を形成することにより、フィルム基板を搬送するためのフィルム搬送用フィルム孔の強度を増すことができ、また半導体素子との接続部およびフィルム基板上外部接続部以外の箇所より厚くなることから、フィルム搬送時のフィルム孔の強度が高く安定した生産が可能となる。
また請求項７に記載の発明は、少なくとも片面全面が第１の導体で覆われたフィルム基材を使用して半導体素子が搭載されるフィルム基板を製造する方法であって、前記第１の導体の設けられたフィルム基材面上に第１のフォトレジストを形成し、次に、半導体素子が接続される導体配線におけるフィルム基板上外部接続部位置およびフィルム搬送用フィルム孔の補強用導体部位置に、前記第１のフォトレジストに開口部を形成して、前記第１の導体の一部を露出させ、次に、金属めっきを施すことにより前記第１のフォトレジストの開口部におけるフィルム基板上外部接続部位置および前記補強用導体部位置の第１の導体上に第２の導体を形成し、次に、前記第１のフォトレジストを除去し、続いて、前記第２の導体の設けられた面上に第２のフォトレジストを形成し、次に、前記半導体素子が接続される導体配線以外の位置に、前記第２のフォトレジストに開口部を形成し、次に、前記第２のフォトレジストの開口部の前記第１の導体および前記第２の導体をエッチングすることにより前記導体配線を形成し、前記第２のフォトレジストを除去することを特徴とするものである。
上記方法によれば、少なくとも片面全面が第１の導体で覆われたフィルム基材を使用して、第１の導体により半導体素子の導体配線が形成され、さらにフィルム基板上外部接続部位置では、第１の導体配線上に第２の導体配線が形成され、フィルム基板上外部接続部の導体配線厚が、他の箇所の導体配線部の導体配線厚より厚くなる。
またフィルム搬送用フィルム孔の補強用導体部位置の第１の導体上にさらに第２の導体を形成することにより、フィルム基板を搬送するためのフィルム搬送用フィルム孔の強度を増すことができ、また半導体素子の電極との接続部およびフィルム基板上外部接続部以外の箇所より厚くなることから、フィルム搬送時のフィルム孔の強度が高く安定した生産が可能となる。
本発明のフィルム基板は、フィルム基板上外部接続部の導体配線厚を、導体配線における折り曲げ部の導体配線厚よりも厚くすることにより、フィルム基板上外部接続部を、ＡＣＦにより画像表示用フラットパネル基板の電極と接合するとき、ＡＣＦ中の導電粒子の密度が小さくなり、電極間あるいはフィルム基板上外部接続部（導体配線部）間の短絡不良が発生しにくくなり、電極間あるいはフィルム基板上外部接続部間の絶縁性を確保できる。また導体配線における折り曲げ部の導体配線厚を薄くすることにより、厚い場合と比較して同じ導体配線部の配線ピッチを縮小させることができる。また半導体素子の電極との接続部の導体配線厚を、フィルム基板上外部接続部とともに、導体配線における折り曲げ部の導体配線厚よりも厚くすることにより、この厚い部分は突起電極の代わりを果たすことができ、半導体素子側に突起電極を形成する工程を省くことができる。また絶縁膜は、導体配線における半導体素子の電極との接続部およびフィルム基板上外部接続部以外の領域の強度を確保することができ、また半導体素子の電極との接続部および前記フィルム基板上外部接続部の厚さより薄くしたことにより、画像表示用フラットパネル基板への接合時、または半導体素子との接続時に絶縁膜の反発力の影響を受けずに信頼性の高い接合・接続を実現できる。
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、図６に示す従来のフィルム基板と同一の構成には、同一の符号を付して説明を省略する。
図１は本発明の実施の形態におけるフィルム基板の一部を示す断面図である。
図１において、ＦＢは、半導体素子１３が搭載されるフィルム基板であり、このフィルム基板ＦＢは、フィルム基材１と、フィルム基材１上に形成された半導体素子１３が接続される導体配線２３からなり、導体配線２３において半導体素子１３の周辺等部品が接続されない部分で、また折り曲げ可能でもある部分（以下、これら部分を「折り曲げ部」と称す）２５の導体配線厚を薄くし、導体配線２３において、たとえばフラットパネル基板の電極と接合されるフィルム基板上外部接続部４および半導体素子１３が接続される半導体素子１３との接続部（搭載部）５の導体配線厚を、前記折り曲げ部２５の導体配線厚よりも厚くしている。また前記導体配線２３は、後述する第１の導体配線２、または第１の導体配線２および第２の導体配線３から形成されている。また補強用導体部３３における補強用導体厚を、フィルム基板上外部接続部４および半導体素子１３との接続部５の導体配線厚と同様に、他の箇所の導体配線部（前記折り曲げ部２５）の導体配線厚より厚くしている。
上記構成により、導体配線２３のピッチが小さい半導体素子１３を搭載するフィルム基板ＦＢを形成するとき、半導体素子１３の接続部５の周辺（折り曲げ部２５）は導体配線厚が薄いため、導体配線２３の形成がしやすくなり、また外部接続部４は導体配線厚が厚いため、ＡＣＦを用いて接合するとき、接合部におけるフィルム基材１と画像表示用フラットパネル基板１６の間隔を十分に確保でき、よってＡＣＦ中の導電粒子の密度が小さくなり、接合部での短絡が発生しづらくなり、絶縁性を確保できる。また折り曲げ部２５は導体配線厚が薄いため折り曲げ強度を確保することができる。ここで導体配線の厚さとしては、例えばフラットパネル基板とのフィルム基板上外部接続部４が６μｍ〜１５μｍ、他のどの部品とも接続されない折り曲げ部２５が４μｍ〜１０μｍであれば上記発明の効果を満足することが実験等により分かっている。なお、ここで、フィルム基板上外部接続部４と他のどの部品とも接続されない折り曲げ部２５の適用範囲が重なるが、これは各導体配線部において、導体配線のピッチにより最適な導体配線厚範囲が異なるためである。
このように、導体配線２３のピッチを縮小化させつつ、画像表示用フラットパネル基板（画像表示用基板）１６との接合部における間隔を十分確保することが可能となるため、配線密度が高く、画像表示用フラットパネルへの実装性が良好なフィルム基板ＦＢを提供することができる。
また、半導体素子１３との接続部５の導体配線厚を、折り曲げ部２５の導体配線厚よりも厚くしており、この半導体素子１３との接続部５における導体配線の厚い部分は突起電極の代わりを果たすことから、半導体素子側に突起電極を形成する工程を省くことができる。ここで半導体素子との接続部５は、例えば隣接する導体配線２３よりも５μｍ〜２０μｍ導体厚方向に突出した構成であれば突起電極の代わりとして十分であることが実験等により分かっている。なお、半導体素子１３との接続部５の導体配線厚は、必ずしも折り曲げ部２５の導体配線厚よりも厚くする必要はなく（このときは突起電極を形成する工程が必要となる）、少なくともフィルム基板上外部接続部（画像表示パネルとの接続部）４の導体配線厚が、折り曲げ部２５の導体配線厚よりも厚ければよい。
また補強用導体部３３における補強用導体厚を、フィルム基板上外部接続部４および半導体素子１３との接続部５の導体配線厚と同様に、他の箇所の導体配線部（折り曲げ部２５）の導体配線厚より厚くしていることから、フィルム基板２６を搬送するためのフィルム搬送用フィルム孔３１の強度をさらに増すことができ、また折り曲げ部２５より厚いことから、フィルム搬送時のフィルム孔３１の強度が高く安定した生産が可能となる。
上記構成のフィルム基板ＦＢの製造方法を説明する。主に次の３つの製造方法がある。（第１の製造方法）
図２（ａ）〜（ｅ）は本発明におけるフィルム基板の製造方法（第１の方法）の製造工程を順に示す、フィルム基板ＦＢの一部を示す平面図、およびそのＸ−Ｘ′の位置に対応した断面図である。
この第１の方法では、図２（ａ）に示すように、半導体素子１３が接続される第１の導体配線２（導体配線２３）および補強用導体部３３としてフィルム搬送用フィルム孔３１の周りに補強用の導体３２（導体配線２３と同じ厚さ；以下、第１の補強用導体と称す）が形成されたフィルム基材１を使用する。
第１工程
まず、図２（ｂ）に示すように、第１の導体配線２（導体配線２３）および第１の補強用導体３２が形成されたフィルム基材１の面上にフォトレジスト６を形成する。
第２工程
続いて、図２（ｃ）に示すように、フィルム基板上外部接続部４位置および半導体素子１３との接続部５位置、さらに補強用導体部３３位置に、フォトレジスト６に開口部を形成して第１の導体配線２の一部および第１の補強用導体３２を露出させる。
第３工程
次に、図２（ｄ）に示すように、金属めっきを施すことにより、フォトレジスト６の開口部における第１の導体配線２上に第２の導体配線３を形成し、第１の補強用導体３２上に第２の補強用導体３４を形成する。
第４工程
次に、図２（ｅ１）に示すようにフォトレジスト６を除去する。
以上の第１の製造方法によれば、フィルム基材１上の任意の箇所の導体配線厚を調整できるため、図１に示すフィルム基板ＦＢ、すなわち導体配線２３においてフィルム基板上外部接続部４および半導体素子１３との接続部（搭載部）５の導体配線厚を、折り曲げ部２５の導体配線厚よりも厚くしたフィルム基板ＦＢを容易に作製することができる。
また、導体配線厚が厚い半導体素子１３との接続部５の形成工程と、導体配線厚が厚い画像表示用フラットパネルとのフィルム基板上外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
また第１の補強用導体３２と第２の補強用導体３４から構成される、導体配線厚が厚い補強用導体部３３の形成工程と、導体配線厚が厚い画像表示用フラットパネルとのフィルム基板上外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
尚、図示しないが、フィルム搬送用フィルム孔３１は、必ずしも第２の補強用導体３４形成前に形成されている必要はなく、第２の補強用導体３４形成後に形成されてもよい。
なお、上記第４工程では、フォトレジスト６を全て除去しているが、フォトレジスト６が折り曲げに対して十分に柔軟性を有している場合には、図２（ｅ２）に示すように、全てを除去せずに、導体配線２３における半導体素子１３との接続部５およびフィルム基板上外部接続部４以外の領域を、半導体素子１３との接続部５およびフィルム基板上外部接続部４の厚さより薄い絶縁膜（フォトレジスト６）で覆うようにしてもよい。これにより、導体配線２３における半導体素子１３との接続部５およびフィルム基板上外部接続部４以外の領域の強度を、フォトレジスト６によって確保することができ（ソルダーレジストの役割を担うことができ）、また前記のように厚さを薄くしたことにより、画像表示用フラットパネル基板１６への接合時、または半導体素子１３との接続時にフォトレジスト６の反発力の影響を受けずに信頼性の高い接合・接続を実現できる。
（第２の製造方法）
図３（ａ）〜（ｉ）は本発明におけるフィルム基板の製造方法（第２の方法）の製造工程を順に示す、フィルム基板ＦＢの一部を示す平面図、およびそのＹ−Ｙ′の位置に対応した断面図である。
この第２の方法では、図３（ａ）に示すように、フィルム搬送用フィルム孔３１が形成され、少なくとも片面全面が下地金属７で覆われたフィルム基材１を使用する。
第１工程
まず、図３（ｂ）に示すように、下地金属７の設けられたフィルム基材１の面上に第１のフォトレジスト６を形成する。
第２工程
続いて、図３（ｃ）に示すように、半導体素子１３を搭載する導体配線２３位置およびフィルム搬送用フィルム孔３１が形成された補強用導体部３３位置に、第１のフォトレジスト６に開口部を形成して下地金属７を一部露出する。
第３工程
次に、図３（ｄ）に示すように、金属めっきを施すことにより第１のフォトレジスト６の開口部に第１の導体配線２（半導体素子１３の導体配線２３）および第１の補強用導体３２を形成する。
第４工程
次に、図３（ｅ）に示すように、第２のフォトレジスト８を第１の導体配線２および第１の補強用導体３２が設けられたフィルム基板面に形成する。
第５工程
続いて、図３（ｆ）に示すように、フィルム基板上外部接続部４位置および半導体素子１３との接続部５位置、さらに補強用導体部３３位置に、フォトレジスト８に開口部を形成して第１の導体配線２の一部および第１の補強用導体３２を露出させる。
第６工程
次に、図３（ｇ）に示すように、金属めっきを施すことにより第２のフォトレジスト８の開口部における第１の導体配線２の一部上に第２の導体配線３を形成し、第１の補強用導体３２上に第２の補強用導体３４を形成する。
第７工程
次に、図３（ｈ）に示すように、第１のフォトレジスト６及び第２のフォトレジスト８を除去する。
第８工程
次に、図３（ｉ）に示すように、第１の導体配線２間の下地金属７をエッチングすることによって、各導体配線２，３を電気的に分離する。
以上の第２の製造方法によっても、フィルム基材１上の任意の箇所の導体配線厚を調整できるため、図１に示すフィルム基板ＦＢ、すなわち導体配線２３においてフィルム基板上外部接続部４および半導体素子１３との接続部（搭載部）５の導体配線厚を、折り曲げ部２５の導体配線厚よりも厚くしたフィルム基板ＦＢを容易に作製することができる。
また、導体配線厚が厚い半導体素子１３との接続部５の形成工程と、導体配線厚が厚い画像表示用フラットパネルとの外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
また第１の補強用導体３２と第２の補強用導体３４から構成される、導体配線厚が厚い補強用導体部３３の形成工程と、導体配線厚が厚い画像表示用フラットパネルとのフィルム基板上外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
尚、図示しないが、フィルム搬送用フィルム孔３１は、必ずしも第２の補強用導体３４形成前に形成されている必要はなく、第２の補強用導体３４形成後に形成されてもよい。
（第３の製造方法）
図４（ａ）〜（ｉ）は本発明におけるフィルム基板の製造方法（第３の方法）の製造工程を順に示す、フィルム基板ＦＢの一部を示す平面図、およびそのＸ−Ｘ′の位置に対応した断面図である。
この第３の方法では、図４（ａ）に示すように、フィルム搬送用フィルム孔３１が形成され、少なくとも片面全面が第１の導体９で覆われたフィルム基材１を使用する。
第１工程
まず、図４（ｂ）に示すように、第１の導体９の設けられたフィルム基材１の面上に第１のフォトレジスト６を形成する。
第２工程
続いて、図４（ｃ）に示すように、フィルム基板上外部接続部４位置および半導体素子１３との接続部５位置、さらにフィルム搬送用フィルム孔３１が形成された補強用導体部３３位置に、第１のフォトレジスト６に開口部を形成して第１の導体９の一部を露出させる。
第３工程
次に、図４（ｄ）に示すように、金属めっきを施すことにより第１のフォトレジスト６の開口部における第１の導体９上に第２の導体１０を形成する。
第４工程
次に、図４（ｅ）に示すように、第１のフォトレジスト６を除去する。
第５工程
次に、図４（ｆ）に示すように、第２の導体１０の設けられた面上に第２のフォトレジスト８を形成する。
第６工程
続いて、図４（ｇ）に示すように、半導体素子１３を接続する導体配線２３以外の位置および補強用導体部３３以外の位置に、第２のフォトレジスト８に開口部を形成する。
第７工程
次に、図４（ｈ）に示すように、第２のフォトレジスト８の開口部の第１の導体９及び第２の導体１０をエッチングすることにより導体配線を形成する。
第８工程
続いて、図４（ｉ）に示すように、第２のフォトレジスト８を除去する。残された第１の導体９が導体配線２３の第１の導体２に、第２の導体１０が導体配線２３の第２の導体３となる。また補強用導体部３３において、残された第１の導体９が第１の補強用導体３２に、第２の導体１０が第２の補強用導体３４となる。
以上の第３の製造方法によっても、フィルム基材１上の任意の箇所の導体配線厚を調整できるため、図１に示すフィルム基板ＦＢ、すなわち導体配線２３においてフィルム基板上外部接続部４および半導体素子１３との接続部（搭載部）５の導体配線厚を、折り曲げ部２５の導体配線厚よりも厚くしたフィルム基板ＦＢを容易に作製することができる。
また、導体配線厚が厚い半導体素子１３との接続部５の形成工程と、導体配線厚が厚い画像表示用フラットパネルとのフィルム基板上外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
また第１の補強用導体３２と第２の補強用導体３４から構成される、導体配線厚が厚い補強用導体部３３の形成工程と、導体配線厚が厚い画像表示用フラットパネルとのフィルム基板上外部接続部４の形成工程を、同一の形成工程とすることができ、工程を短縮化することができる。
尚、図示しないが、フィルム搬送用フィルム孔３１は、必ずしも第２の補強用導体３４形成前に形成されている必要はなく、第２の補強用導体３４形成後に形成されてもよい。
さらに、以上の構造を有したフィルム基板、すなわち導体配線２３においてフィルム基板上外部接続部４および半導体素子１３との接続部（搭載部）５の導体配線厚を、折り曲げ部２５の導体配線厚よりも厚くしたフィルム基板ＦＢに、半導体素子１３を搭載し、画像表示用フラットパネル基板１６に実装したものは、外部接続部４は導体配線厚が厚いため、接合部におけるフィルム基材１と画像表示用フラットパネル基板１６の間隔を十分に確保できるため絶縁性を確保し、また折り曲げ部２５は導体配線厚が薄いため折り曲げ強度を確保した信頼性の高い画像表示装置を実現できる。
［他の実施の形態］
上記実施の形態では、図１に示すように、フィルム基板ＦＢの折り曲げ部２５（フィルム基材１に形成された導体配線部２３上で、画像表示用フラットパネル基板１６へ実装されるときに折り曲げられる折り曲げ部）が開放された状態となっているが、図５に示すように、このフィルム基板ＦＢの折り曲げ部２５上に、従来の技術と同様にソルダーレジスト（絶縁膜の一例）１１を形成し、折り曲げ部２５をソルダーレジスト１１で覆うようにすることもできる。このように、少なくとも折り曲げ部２５を、ソルダーレジスト１１で覆うことにより、折り曲げ部２５の強度をさらに向上することができる。
さらに図５に示すように、フィルム基板上外部接続部４において、第２の導体３が形成されている領域（導体配線厚が厚く形成されている領域）を、実際に外部に接続される外部接続領域２８（たとえば、画像表示用フラットパネル基板１６の電極１５あるいはプリント基板の電極２１が接続される領域）より大きく形成し、この外部接続領域２８以外の領域２９をソルダーレジスト（絶縁膜の一例）１１で覆うようにすることもできる。このように、外部接続領域２８以外の領域２９がソルダーレジスト（絶縁膜）１１で覆われていることにより、第２の導体３が形成されている領域（導体配線厚が厚く形成されている領域）の端部がソルダーレジスト（絶縁膜）１１で補強されているため、フィルム基板ＦＢの実装時またはその後に導体配線厚の変化部に集中する応力を緩和し、十分な強度を確保することができる。
本発明にかかるフィルム基板は、導体配線のピッチを縮小化させ、かつフィルム基板とパネル基板の接合部における間隔を十分確保することが可能となるため、配線密度が高く、薄型の目指す画像表示装置の分野において有用である。
本発明の実施の形態におけるフィルム基板の平面図、そのＸ−Ｘ’間の断面図、およびＹ−Ｙ’間の断面図である。 同フィルム基板の第１の製造方法の製造工程を説明するための図であり、（ａ）〜（ｅ）はフィルム基板の一部を示す平面図、およびそのＸ−Ｘ’間の断面図である。 同フィルム基板の第２の製造方法の製造工程を説明するための図であり、（ａ）〜（ｉ）はフィルム基板の一部を示す平面図、およびそのＹ−Ｙ’間の断面図である。 同フィルム基板の第３の製造方法の製造工程を説明するための図であり、（ａ）〜（ｉ）はフィルム基板の一部を示す平面図、およびそのＸ−Ｘ’間の断面図である。 本発明の他の実施の形態におけるフィルム基板の断面図である。 従来例のＣＯＦの一部を示す図であり、（ａ）は平面図、（ｂ）はＸ−Ｘ’間の断面図である。 画像表示用フラットパネルに接続されたフィルム基板の一部を表わす図であり、特に図６におけるＹ−Ｙ’間に対応した断面図である。 ＣＯＦが画像表示用フラットパネルに接続された状態を表わす断面図である。 図７において特に画像表示用フラットパネルの電極間短絡が発生した状態の断面図である。 図８におけるＣＯＦの折り曲げ箇所である枠部Ａの拡大図である。
符号の説明
ＦＢ フィルム基板
１ フィルム基材
２ 第１の導体配線
３ 第２の導体配線
４ フィルム基板上外部接続部（画像表示パネルとの接続部）
５ 半導体素子との接続部
６ 第１のフォトレジスト
７ 下地金属
８ 第２のフォトレジスト
９ 第１の導体
１０ 第２の導体
１１ ソルダーレジスト
１３ 半導体素子
１５ 画像表示パネルの電極
１６ 画像表示用フラットパネル基板
１７ 導電粒子
１８ 絶縁樹脂
１９ ＡＣＦ
２０ プリント基板
２１ プリント基板の電極
２３ 導体配線
２４ 半導体素子の電極
２５ 他の部品が接続されず折り曲げ可能な部分（折り曲げ部）
２７ 曲率半径
２８ 外部接続部の外部接続領域
２９ 外部接続部の外部接続領域以外の領域
３１ フィルム搬送用フィルム孔
３２ 導体（第１の補強用導体）
３３ 補強用導体部
３４ 第２の補強用導体

Claims (7)

  1. フィルム基材上に導体配線が形成され、
    前記導体配線は、前記フィルム基板が画像表示用フラットパネル基板へ実装されるときに折り曲げられる折り曲げ部を有し、
    前記導体配線におけるフィルム基板上外部接続部の導体配線厚および半導体素子の電極との接続部の導体配線厚が、前記導体配線における前記折り曲げ部の導体配線厚より厚く形成され、
    前記導体配線における前記半導体素子の電極との接続部および前記フィルム基板上外部接続部以外の領域が、前記半導体素子の電極との接続部および前記フィルム基板上外部接続部の厚さより薄い絶縁膜で覆われていること
    を特徴とするフィルム基板。
  2. 半導体素子が接続される導体配線が形成されたフィルム基材を使用するフィルム基板の製造方法であって、
    前記導体配線が形成されたフィルム基材面上にフォトレジストを形成し、
    次に、フィルム基板上外部接続部位置および前記半導体素子との接続部位置に、前記フォトレジストに開口部を形成して前記導体配線の一部を露出させ、
    次に、金属めっきを施すことにより前記フォトレジストの開口部における導体配線上にさらに導体配線を形成し、
    次に、前記フォトレジストを除去するとき、全てのフォトレジストを除去せずに、前記導体配線における前記半導体素子との接続部および前記フィルム基板上外部接続部以外の領域では、前記金属めっきを施した前記フィルム基板上外部接続部および前記半導体素子との接続部の厚さより薄くフォトレジストを残すこと
    を特徴とするフィルム基板の製造方法。
  3. 前記フィルム基材には、フィルム搬送用フィルム孔の補強用導体が配置されており、
    前記フォトレジストに開口部を形成するとき、前記補強用導体部位置も開口し、金属めっきを施すことにより補強用導体部にさらに導体を形成すること
    を特徴とする請求項２に記載のフィルム基板の製造方法。
  4. 少なくとも片面全面が下地金属で覆われたフィルム基材を使用して半導体素子が搭載されるフィルム基板を製造する方法であって、
    前記下地金属の設けられたフィルム基材面上に第１のフォトレジストを形成し、
    次に、前記第１のフォトレジストに開口部を形成して前記下地金属を一部露出し、
    次に、金属めっきを施すことにより前記第１のフォトレジストの開口部に第１の導体配線を形成し、
    続いて、この第１の導体配線の設けられた面上に前記第２のフォトレジストを形成し、
    次に、フィルム基板上外部接続部位置に、前記第２のフォトレジストに開口部を形成して前記第１の導体配線の一部を露出させ、
    次に、金属めっきを施すことにより前記第２のフォトレジストの開口部における前記第１の導体配線上に第２の導体配線を形成し、
    続いて、前記第１のフォトレジストおよび前記第２のフォトレジストを除去し、
    次に、エッチングにより前記第１の導体配線間の前記下地金属を除去し、前記第１の導体配線をそれぞれ電気的に分離すること
    を特徴とするフィルム基板の製造方法。
  5. 前記第２のフォトレジストに開口部を形成するとき、前記半導体素子との接続部位置も開口し、金属めっきを施すことにより半導体素子との接続部の第１の導体配線上に第２の導体配線を形成すること
    を特徴とする請求項４に記載のフィルム基板の製造方法。
  6. 前記第１のフォトレジストに開口部を形成するとき、フィルム搬送用フィルム孔の補強用導体部位置も開口し、金属めっきを施すことにより前記補強用導体部位置に導体を形成し、
    前記第２のフォトレジストに開口部を形成するとき、前記補強用導体部位置も開口し、金属めっきを施すことにより補強用導体部位置にさらに導体を形成すること
    を特徴とする請求項４または請求項５に記載のフィルム基板の製造方法。
  7. 少なくとも片面全面が第１の導体で覆われたフィルム基材を使用して半導体素子が搭載されるフィルム基板を製造する方法であって、
    前記第１の導体の設けられたフィルム基材面上に第１のフォトレジストを形成し、
    次に、半導体素子が接続される導体配線におけるフィルム基板上外部接続部位置およびフィルム搬送用フィルム孔の補強用導体部位置に、前記第１のフォトレジストに開口部を形成して、前記第１の導体の一部を露出させ、
    次に、金属めっきを施すことにより前記第１のフォトレジストの開口部におけるフィルム基板上外部接続部位置および前記補強用導体部位置の第１の導体上に第２の導体を形成し、
    次に、前記第１のフォトレジストを除去し、
    続いて、前記第２の導体の設けられた面上に第２のフォトレジストを形成し、
    次に、前記半導体素子が接続される導体配線以外の位置に、前記第２のフォトレジストに開口部を形成し、
    次に、前記第２のフォトレジストの開口部の前記第１の導体および前記第２の導体をエッチングすることにより前記導体配線を形成し、
    前記第２のフォトレジストを除去すること
    を特徴とするフィルム基板の製造方法。
JP2004339695A 2004-02-02 2004-11-25 フィルム基板およびその製造方法 Expired - Fee Related JP3886513B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004339695A JP3886513B2 (ja) 2004-02-02 2004-11-25 フィルム基板およびその製造方法
US11/043,946 US7425766B2 (en) 2004-02-02 2005-01-28 Film substrate, fabrication method thereof, and image display substrate
TW094102834A TWI287822B (en) 2004-02-02 2005-01-31 Film substrate and its manufacturing method
KR1020050009058A KR100689681B1 (ko) 2004-02-02 2005-02-01 필름기판 및 그 제조방법과 화상표시용 기판
US12/230,511 US7833910B2 (en) 2004-02-02 2008-08-29 Film substrate, fabrication method thereof, and image display substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004024948 2004-02-02
JP2004339695A JP3886513B2 (ja) 2004-02-02 2004-11-25 フィルム基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005252227A JP2005252227A (ja) 2005-09-15
JP3886513B2 true JP3886513B2 (ja) 2007-02-28

Family

ID=34810180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004339695A Expired - Fee Related JP3886513B2 (ja) 2004-02-02 2004-11-25 フィルム基板およびその製造方法

Country Status (4)

Country Link
US (2) US7425766B2 (ja)
JP (1) JP3886513B2 (ja)
KR (1) KR100689681B1 (ja)
TW (1) TWI287822B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560221B1 (en) * 2004-01-29 2008-09-03 Sharp Kabushiki Kaisha Semiconductor memory device
JP4968665B2 (ja) * 2006-04-18 2012-07-04 Ｎｌｔテクノロジー株式会社 フラットディスプレイパネル及び接続構造
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
DE102012213566A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
TW201417363A (zh) * 2012-10-19 2014-05-01 Ultimate Image Corp 有機發光二極體照明裝置
KR20140123852A (ko) * 2013-04-15 2014-10-23 삼성디스플레이 주식회사 칩 온 필름 및 이를 포함하는 표시 장치
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
KR102055194B1 (ko) * 2013-05-06 2019-12-12 삼성전자주식회사 표시 장치
CN104363710B (zh) * 2014-11-12 2017-06-06 皆利士多层线路版(中山)有限公司 一种线路板的生产方法
CN204884440U (zh) * 2015-08-27 2015-12-16 京东方科技集团股份有限公司 柔性显示面板和柔性显示装置
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
KR20200099223A (ko) * 2019-02-13 2020-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595208A (ja) 1991-03-06 1993-04-16 Minnesota Mining & Mfg Co <3M> フイルムキヤリア
JP3306996B2 (ja) 1993-06-02 2002-07-24 セイコーエプソン株式会社 フレキシブル基板の製造方法
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JP3063831B2 (ja) * 1997-08-11 2000-07-12 日本電気株式会社 表示装置及びその製造方法
US6320135B1 (en) 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
JP2002026055A (ja) 2000-07-12 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法
JP3739640B2 (ja) * 2000-08-28 2006-01-25 シャープ株式会社 液晶モジュールの製造方法
JP4249399B2 (ja) 2001-01-24 2009-04-02 セイコーエプソン株式会社 可撓性基板およびそれを用いた表示装置
JP3726891B2 (ja) 2001-10-05 2005-12-14 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
JP2003142535A (ja) 2001-10-31 2003-05-16 Optrex Corp フレキシブル配線基板およびその製造方法
JP2003203951A (ja) 2001-11-05 2003-07-18 Puroii:Kk フィルムテープキャリア
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004281947A (ja) 2003-03-18 2004-10-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ

Also Published As

Publication number Publication date
US7425766B2 (en) 2008-09-16
KR20050078646A (ko) 2005-08-05
US20090011591A1 (en) 2009-01-08
KR100689681B1 (ko) 2007-03-08
JP2005252227A (ja) 2005-09-15
TW200603210A (en) 2006-01-16
TWI287822B (en) 2007-10-01
US20050167803A1 (en) 2005-08-04
US7833910B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
KR100689681B1 (ko) 필름기판 및 그 제조방법과 화상표시용 기판
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JP3565835B1 (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
JP3523536B2 (ja) 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP2004103843A (ja) 電子素子およびその電子素子を用いた電子装置
KR100413027B1 (ko) 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JP2001015629A (ja) 半導体装置及びその製造方法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2005109377A (ja) 半導体装置およびその製造方法
JP4068575B2 (ja) 配線基板の製造方法ならびに半導体装置の製造方法
JP4108641B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP3872466B2 (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP4388168B2 (ja) 樹脂成形基板
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2006005035A (ja) 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2006332415A (ja) 半導体装置
JPH06216310A (ja) 多層リードフレーム
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees