JP2003324130A - 半導体装置およびその製造方法並びに半導体素子搭載用配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 安価でかつ微小な配線ピッチに対応すること
ができる半導体装置を提供する。 【解決手段】 上記半導体装置２０は、絶縁性フィルム
基板３の表裏面に表側金属配線パターン７と裏側金属配
線パターン９とがそれぞれ形成された半導体素子搭載用
配線基板１と、上記表側金属配線パターン７と接続され
た半導体素子ｌｌとを備えている。上記半導体装置２０
は、上記半導体素子搭載用配線基板１における端部の少
なくとも一部が、上記表側金属配線パターン７と裏側金
属配線パターン９とが接触するように屈曲されることで
上記表側金属配線パターン７と裏側金属配線パターン９
とを導通させている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法並びに半導体素子搭載用配線基板に関する
ものであり、より詳しくは、絶縁性フィルム基板の表裏
両面に導電性材料からなる配線パターンが形成された半
導体素子搭載用配線基板における入出力端子形成部位以
外の端部を、上記絶縁性フィルム基板の表面側に形成さ
れた配線パターンと裏面側に形成された配線パターンと
が接触するように屈曲させることにより上記両パターン
が導通された半導体装置、およびその製造方法、並び
に、上記半導体装置の製造に好適に用いられる半導体素
子搭載用配線基板に関するものである。

【０００２】

【従来の技術】携帯電話や携帯情報端沫等の電子機器の
小型軽量化に伴い、これらの機器に搭載される電子部品
の高密度化が進んでいる。例えば、液晶表示用パネルを
駆動するための半導体素子を、絶縁性フィルム基板上に
金属配線のパターンを形成した所謂テープキャリアに実
装することにより、実装の高密度化と形体の薄型化、軽
量化を実現している。この実装方式は、ＣＯＦ（Chip o
n Flexible Printed Circuit）法と呼ばれている。

【０００３】ＣＯＦ法を用いた一般的な半導体装置の製
造工程の概要を、図６（ａ）および図６（ｂ）に基づい
て説明する。

【０００４】上記半導体装置は、図６（ｂ）に示すよう
に、ＩＣチップ等の半導体素子５１が、絶縁性フィルム
基板（フィルム基板）５３上に金属配線パターン５４を
形成した所謂テープキャリアに実装された構成を示して
いる。

【０００５】図６（ａ）に示すように、上記半導体素子
５１の表面には、厚さ１０〜１８μｍ程度の金バンプ電
極（Ａｕバンプ）５２が形成されている。

【０００６】一方、上記絶縁性フィルム基板（フィルム
基板）５３の表面には、金バンプ電極５２に対応する位
置に金属配線パターン５４が形成されている。

【０００７】上記金属配線パターン５４は、その主体が
銅（Ｃｕ）等の導電性物質からなり、その表面には錫
（Ｓｎ）メッキ、金（Ａｕ）メッキ等が施されている。

【０００８】上記金属配線パターン５４には、半導体素
子５１との接続部となるインナーリード、液晶パネルや
プリント基板等の外部との接続部となるアウターリー
ド、インナーリードとアウターリードとの間にある中間
リード等がある。

【０００９】また、絶縁性フィルム基板５３はポリイミ
ド樹脂やポリエステル等のプラスチック絶縁材料を主材
料としている。上記絶縁性フィルム基板５３は帯状の形
態をしており、その両側縁には、図示しない送り孔が所
定の間隔であけられ、長手方向に移動可能となってい
る。

【００１０】まず、このように形成された半導体素子５
１と絶縁性フィルム基板５３とを、金バンプ電極５２が
金属配線パターン５４上の所定の位置と合致するように
位置合わせする（図６（ａ）参照）。

【００１１】その後、ボンディングツール５５を用い
て、熱圧着により、金バンプ電極５２と絶縁性フィルム
基板５３の表面に形成されている金属配線パターン５４
とを接合する（図６（ｂ）参照）。なお、このようにボ
ンディングツールを用いて熱圧着により、半導体素子に
形成された電極（バンプ）と絶縁性フィルム基板の表面
に形成されている金属配線パターンとを接合する接続方
法を、一般にＩＬＢ（Inner Lead Bonding）と称してい
る。

【００１２】ＩＬＢ後、半導体素子５１は、図示しない
エポキシ樹脂やシリコーン樹脂等の樹脂材料で樹脂封止
される。樹脂封止は、ノズルにより半導体素子５１の周
囲に、上記した樹脂材料を塗布し、塗布した樹脂材料
を、リフロー方式等により熱を加えて硬化させることに
より行われる。

【００１３】その後、アウターリードを含めて半導体素
子５１の実装部を打ち抜く。打ち抜かれた半導体素子５
１の実装部は、個別の半導体装置５０として液晶表示用
パネル等に実装される。

【００１４】このようにして形成された半導体装置５０
において、従来、金属配線パターン５４と半導体素子５
１とを接続するインナーリードのピッチは５０μｍ程度
であった。

【００１５】しかし、今後、半導体素子の微細化、高機
能化が進むにつれて、絶縁性フィルム基板（絶縁テー
プ）上に形成する金属配線パターンの密度を高くする必
要が出てくる。

【００１６】また、２個以上の半導体素子を搭載する場
合、各半導体素子の入出力配線等が多くなり、配線を交
差させなければ配線引回しが困難となる可能性がある。
よって、現状主流である片面配線では対応が不可能とな
る。

【００１７】そこで、今後、絶縁性フィルム基板の表裏
両面に配線パターン（導電性パターン）が形成された配
線構造を有する両面配線を行う必要性が生じる。

【００１８】現在、両面配線は、絶縁性フィルム基板に
スルーホールを形成することにより、絶縁性フィルム基
板の表裏面に形成された両配線パターンを導通させてい
る。

【００１９】しかし、絶縁性フィルム基板の両面に配線
パターンを形成することは、スルーホールの形状、サイ
ズ、加工精度等が足かせとなり、非常に困難な状況とな
っている。スルーホールの形状は円形であり、開発レベ
ルでは直径１００μｍ程度ではあるが、量産レベルでは
直径２００〜３００μｍ程度である。

【００２０】例えば、特開平６−３１４７２４号公報に
は、上述したように、絶縁性フィルム基板にスルーホー
ルを形成して両面配線を行うことが開示されている。

【００２１】上記公報による半導体素子搭載用配線基板
６０は、図７に示すように、厚さ５０μｍ、幅７０ｍｍ
の絶縁ベースフィルム（絶縁性フィルム基板）６１に直
径０．２５ｍｍ（２５０μｍ）のスルーホール６２を形
成し、絶縁ベースフィルム６１の表裏両面に設けられた
回路パターン（配線パターン）６３・６４の導通をとる
ものである。

【００２２】

【発明が解決しようとする課題】ところが、上記従来の
構成では、以下の問題が生ずる。 現状の主流である片面配線の半導体素子搭載用配線基
板では、多ピン化による配線の引き回しが不可能とな
る。 現状において作製可能なスルーホールのサイズでは、
更なる多ピン化は不可能である。 スルーホールを形成して両面配線とする場合、現行の
片面配線の半導体素子搭載用配線基板のコストの６〜７
倍のコストとなる。

【００２３】さらに、スルーホールを形成すると、スル
ーホール内に導体を形成する必要がある。銅箔を絶縁性
フィルムの両面に貼り付け、スルーホール開口後、銅の
無電解メッキを行う方法では、貼り付けた銅箔上にも銅
がメッキされて銅層が厚くなり、微細な配線パターンの
加工が困難となる。

【００２４】そこで、上述した特開平６−３１４７２４
号公報の半導体素子搭載用配線基板６０では、絶縁ベー
スフイルム６１にスルーホール６２を開口した後で薄く
銅を蒸着し、その後、銅の無電解メッキを行い、スルー
ホール６２内と絶縁ベースフイルム６１の表裏両面とに
同一工程で銅膜６５を形成することで、絶縁ベースフィ
ルム６１の表面および裏面の銅層の厚みが厚くならない
ようにしている。

【００２５】しかし、絶縁性フイルム基板の主材料とし
て一般的に使用されるポリイミド等のプラスチック絶縁
材料は有機物であり、蒸着や無電解メッキにより形成さ
れる金属との密着性が悪い。また、スルーホールが微小
になるほど、スルーホール内部への金属膜の形成が困難
となる。

【００２６】上述したように、インナーリードのピッチ
は現状５０μｍ程度であり、インナーリード間の距離は
インナーリード幅を考慮すると、実質３０μｍ程度であ
る。３０μｍ幅の箇所にスルーホールを形成することは
現状では不可能である。よって、このような箇所におい
て絶縁フィルム基板の表面側の配線パターンと裏面側の
配線パターンとの接続を、スルーホールを形成すること
により行うことは不可能である。また、作製費用も単層
配線の２倍では作製できず、上記の方法はコスト的にも
現段階では実施不可能である。

【００２７】また、上述した特開平６−３１４７２４号
公報では、絶縁ベースフイルム６１にスルーホール６２
を開孔する方法として、ドリル・パンティング技術を使
用している。この方法は安価であるが、開口径が２００
〜３００μｍ程度と大きく、今後の高密度化に対応でき
ない。一方、スルーホール６２を開孔する方法として、
エキシマレーザーを使用して加工する方法も開示されて
おり、この方法では開口径は１００μｍ程度となるが、
３０μｍ幅の箇所にスルーホールを形成するにはまだ不
十分である。さらに、この方法は、非常にコストがかか
り、量産時においては対応不可能である。また、上記の
方法もスルーホール６２内に導体としての銅膜６５を形
成する工程を必要とする。

【００２８】本発明は、上記従来の問題点に鑑みてなさ
れたものであり、その目的は、安価でかつ微小な配線ピ
ッチに対応することができる半導体装置およびその製造
方法並びに上記半導体装置の製造に適した半導体素子搭
載用配線基板を提供することにある。

【００２９】

【課題を解決するための手段】本発明に係る半導体装置
は、上記の課題を解決するために、絶縁性フィルム基板
の表裏両面に導電性材料からなる配線パターンが形成さ
れた半導体素子搭載用配線基板と、上記配線パターンの
うち一方の配線パターンと接続された半導体素子とを備
え、上記絶縁性フィルム基板の表面側に形成された配線
パターンと裏面側に形成された配線パターンとが導通さ
れている半導体装置において、上記半導体素子搭載用配
線基板における端部の少なくとも一部が、上記絶縁性フ
ィルム基板の表面側に形成された配線パターンと裏面側
に形成された配線パターンとが接触するように屈曲され
ていることを特徴としている。

【００３０】上記の構成によれば、スルーホールを形成
することなく上記絶縁性フィルム基板の表面側に形成さ
れた配線パターンと裏面側に形成された配線パターンと
を導通させることができる。このため、スルーホールを
形成し、該スルーホール内に導体を形成する必要がな
く、上記配線パターンのピッチを自由に設定することが
できるので、微小な配線ピッチに対応することができる
と共に、簡素な構成とすることができ、製造コストを削
減することができる。

【００３１】本発明に係る半導体装置は、上記の課題を
解決するために、絶縁性フィルム基板の表裏両面に導電
性材料からなる配線パターンが形成された半導体素子搭
載用配線基板と、上記配線パターンのうち一方の配線パ
ターンと接続された半導体素子とを備え、上記絶縁性フ
ィルム基板の表面側に形成された配線パターンと裏面側
に形成された配線パターンとが導通されている半導体装
置において、上記半導体素子搭載用配線基板における少
なくとも二辺が、上記絶縁性フィルム基板の表面側に形
成された配線パターンと裏面側に形成された配線パター
ンとが接触するようにそれぞれ屈曲されていると共に、
上記各辺における両配線パターン同士の接触部同士が、
上記絶縁性フィルム基板における上記半導体素子搭載面
とは反対側の面に形成された配線パターンにより接続さ
れていることを特徴としている。

【００３２】上記の構成によれば、スルーホールを形成
することなく上記絶縁性フィルム基板の表面側に形成さ
れた配線パターンと裏面側に形成された配線パターンと
を導通させることができる。このため、スルーホールを
形成し、該スルーホール内に導体を形成する必要がな
く、上記配線パターンのピッチを自由に設定することが
できるので、微小な配線ピッチに対応することができる
と共に、簡素な構成とすることができ、製造コストを削
減することができる。

【００３３】さらに、上記の構成によれば、上記各辺に
おける両配線パターン同士の接触部同士が、上記絶縁性
フィルム基板における上記半導体素子搭載面とは反対側
の面に形成された配線パターンにより接続されているこ
とで、複雑な配線の引き回しや配線同士を交差させるこ
となく配線を引き回すことが可能であり、また、複数の
半導体素子を搭載することによる多ピン化にも対応する
ことができる。

【００３４】本発明に係る半導体装置は、上記の課題を
解決するために、上記絶縁性フィルム基板の表面側に形
成された配線パターンと裏面側に形成された配線パター
ンとが、異方性導電膜または熱圧着により接合されてい
ることを特徴としている。

【００３５】上記の構成によれば、上記絶縁性フィルム
基板の表面側に形成された配線パターンと裏面側に形成
された配線パターンとが、異方性導電膜または熱圧着に
より接合されていることで、上記絶縁性フィルム基板の
表面側に形成された配線パターンと裏面側に形成された
配線パターンとの導通を確実に得ることができる。

【００３６】本発明に係る半導体装置は、上記の課題を
解決するために、上記半導体素子搭載用配線基板が、上
記半導体素子搭載面側に屈曲されていることを特徴とし
ている。

【００３７】上記の構成によれば、上記半導体素子搭載
用配線基板が、上記半導体素子搭載面側に屈曲されてい
ることで、上記半導体素子搭載用配線基板における上記
半導体素子搭載面とは反対面に上記半導体素子搭載用配
線基板を屈曲させる場合と比較して、全高の低い半導体
素子を得ることができる。

【００３８】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、絶縁性フィルム基板の表裏
両面に導電性材料からなる配線パターンが形成された半
導体素子搭載用配線基板と、上記配線パターンのうち一
方の配線パターンと接続された半導体素子とを備え、上
記絶縁性フィルム基板の表面側に形成された配線パター
ンと裏面側に形成された配線パターンとが導通されてい
る半導体装置の製造方法であって、上記半導体素子搭載
用配線基板上に上記半導体素子を搭載した後、上記半導
体素子搭載用配線基板における端部の少なくとも一部
を、上記絶縁性フィルム基板の表面側に形成された配線
パターンと裏面側に形成された配線パターンとが接触す
るように屈曲させることを特徴としている。

【００３９】上記の方法によれば、スルーホールを形成
することなく上記絶縁性フィルム基板の表面側に形成さ
れた配線パターンと裏面側に形成された配線パターンと
を導通させることができる。このため、スルーホールを
形成し、該スルーホール内に導体を形成する必要がな
く、上記配線パターンのピッチを自由に設定することが
できるので、微小な配線ピッチに対応することができる
と共に、簡素な構成とすることができ、上記半導体装置
の製造コストを削減することができる。

【００４０】また、上記の方法によれば、上記半導体素
子搭載用配線基板上に上記半導体素子を搭載した後、上
記絶縁性フィルム基板の表面側に形成された配線パター
ンと裏面側に形成された配線パターンとを導通させるた
め、静電破壊等を防止することができ、信頼性の高い半
導体装置を効率良く製造することができる。

【００４１】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、絶縁性フィルム基板の表裏
両面に導電性材料からなる配線パターンが形成された半
導体素子搭載用配線基板と、上記配線パターンのうち一
方の配線パターンと接続された半導体素子とを備え、上
記絶縁性フィルム基板の表面側に形成された配線パター
ンと裏面側に形成された配線パターンとが導通されてい
る半導体装置の製造方法であって、上記両配線パターン
を、上記半導体素子搭載用配線基板における少なくとも
二辺に形成すると共に、上記各辺に形成された配線パタ
ーン同士が、上記絶縁性フィルム基板における半導体素
子搭載面とは反対側の面に形成された配線パターンによ
り接続されるように上記両配線パターンを形成する工程
と、上記半導体素子搭載用配線基板に上記半導体素子を
搭載する工程と、上記半導体素子搭載用配線基板に上記
半導体素子を搭載した後、上記半導体素子搭載用配線基
板における表裏に上記配線パターンが形成された各辺
を、表裏の配線パターン同士が接触するようにそれぞれ
屈曲させる工程とを有していることを特徴としている。

【００４２】上記の方法によれば、スルーホールを形成
することなく上記絶縁性フィルム基板の表面側に形成さ
れた配線パターンと裏面側に形成された配線パターンと
を導通させることができる。このため、スルーホールを
形成し、該スルーホール内に導体を形成する必要がな
く、上記配線パターンのピッチを自由に設定することが
できるので、微小な配線ピッチに対応することができる
と共に、上記半導体装置の製造コストを削減することが
できる。

【００４３】また、上記の方法によれば、上記各辺にお
ける両配線パターン同士の接触部同士が、上記絶縁性フ
ィルム基板における上記半導体素子搭載面とは反対側の
面に形成された配線パターンにより接続されていること
で、複雑な配線の引き回しや配線同士を交差させること
なく配線を引き回すことが可能であり、また、複数の半
導体素子を搭載することによる多ピン化にも対応するこ
とができる。

【００４４】さらに、上記の方法によれば、上記半導体
素子搭載用配線基板上に上記半導体素子を搭載した後、
上記絶縁性フィルム基板の表面側に形成された配線パタ
ーンと裏面側に形成された配線パターンとを導通させる
ため、静電破壊等を防止することができ、信頼性の高い
半導体装置を効率良く製造することができる。

【００４５】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、絶縁性フィルム基板
の表裏両面に導電性材料からなる配線パターンが形成さ
れている半導体素子搭載用配線基板において、上記配線
パターンが、当該半導体素子搭載用配線基板における端
部の少なくとも一部を当該半導体素子搭載用配線基板の
表裏面が相対するように屈曲させたときに上記絶縁性フ
ィルム基板の表面側に形成された配線パターンと裏面側
に形成された配線パターンとが接触するように形成され
ていることを特徴としている。

【００４６】上記の構成によれば、上記配線パターンが
形成された、上記半導体素子搭載用配線基板における端
部の少なくとも一部を上記半導体素子搭載用配線基板の
表裏面が相対するように屈曲させることで、上記絶縁性
フィルム基板の表面側に形成された配線パターンと裏面
側に形成された配線パターンとを容易に導通させること
ができる。このため、スルーホールを形成することなく
上記絶縁性フィルム基板の表面側に形成された配線パタ
ーンと裏面側に形成された配線パターンとを導通させる
ことができる。このため、上記の構成によれば、本発明
にかかる上記半導体装置の製造に好適に用いられる半導
体素子搭載用配線基板を提供することができる。また、
上記の半導体素子搭載用配線基板は、スルーホールの形
成や該スルーホール内に導体を形成する必要がない。こ
のため、上記配線パターンのピッチを自由に設定するこ
とができ、微小な配線ピッチに対応することができると
共に、安価な構成とすることができる。

【００４７】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、絶縁性フィルム基板
の表裏両面に導電性材料からなる配線パターンが形成さ
れている半導体素子搭載用配線基板において、上記配線
パターンが、当該半導体素子搭載用配線基板における少
なくとも二辺を当該半導体素子搭載用配線基板の表裏面
が相対するように屈曲させたときに上記絶縁性フィルム
基板の表面側に形成された配線パターンと裏面側に形成
された配線パターンとが屈曲させた辺においてそれぞれ
接触すると共に、屈曲させたときに接触する配線パター
ン同士が、上記絶縁性フィルム基板の裏面側において接
続されるように形成されていることを特徴としている。

【００４８】上記の構成によれば、上記配線パターンが
形成された、上記半導体素子搭載用配線基板における少
なくとも二辺を当該半導体素子搭載用配線基板の表裏面
が相対するように屈曲させることで、上記絶縁性フィル
ム基板の表面側に形成された配線パターンと裏面側に形
成された配線パターンとを容易に導通させることができ
る。このため、スルーホールを形成することなく上記絶
縁性フィルム基板の表面側に形成された配線パターンと
裏面側に形成された配線パターンとを導通させることが
できる。このため、上記の構成によれば、本発明にかか
る上記半導体装置の製造に好適に用いられる半導体素子
搭載用配線基板を提供することができる。また、上記の
半導体素子搭載用配線基板は、スルーホールの形成や該
スルーホール内に導体を形成する必要がない。このた
め、上記配線パターンのピッチを自由に設定することが
でき、微小な配線ピッチに対応することができると共
に、安価な構成とすることができる。

【００４９】また、上記の構成によれば、屈曲させたと
きに接触する配線パターン同士が、上記絶縁性フィルム
基板の裏面側において接続されるように形成されている
ことで、複雑な配線の引き回しや配線同士を交差させる
ことなく配線を引き回すことが可能であり、また、複数
の半導体素子を搭載することによる多ピン化にも対応す
ることができる。

【００５０】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、当該半導体素子搭載
用配線基板を屈曲させたときに接触する配線パターンの
うち、上記絶縁性フィルム基板の表裏何れか一方の面側
に形成された配線パターンは上記絶縁性フィルム基板の
端部まで形成され、他方の面側に形成された配線パター
ンは、当該半導体素子搭載用配線基板が屈曲されたとき
の上記絶縁性フィルム基板の屈曲部分の直前の部分まで
形成されていることを特徴としている。

【００５１】上記の構成によれば、上記半導体素子搭載
用配線基板を屈曲させたときに接触する配線パターンの
うち、上記絶縁性フィルム基板の表裏何れか一方の面側
に形成された配線パターンは上記絶縁性フィルム基板の
端部まで形成されているので、上記絶縁性フィルム基板
の先端部において両配線パターンを導通させることがで
きる。このため、上記の構成によれば、最小限の屈曲部
分により、上記絶縁性フィルム基板の表裏の配線パター
ンの導通が得られるので、上記半導体素子搭載用配線基
板を小型化することができる。

【００５２】また、上記の構成によれば、他方の面側に
形成された配線パターンは、屈曲される部分には形成さ
れていないので、該配線パターン側に上記半導体素子搭
載用配線基板を容易に屈曲させることが可能となる。

【００５３】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、当該半導体素子搭載
用配線基板を屈曲させたときに内側となる上記絶縁性フ
ィルム基板の屈曲位置に切欠き部が設けられていること
を特徴としている。

【００５４】上記の構成によれば、上記半導体素子搭載
用配線基板を屈曲させたときに内側となる上記絶縁性フ
ィルム基板の屈曲位置に切欠き部が設けられていること
で、上記絶縁性フィルム基板における上記切欠き部が形
成された面に向かって上記半導体素子搭載用配線基板を
容易に屈曲させることができる。

【００５５】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、上記絶縁性フィルム
基板の表面側に形成されている配線パターンと裏面側に
形成されている配線パターンとが同一の素材により形成
されていることを特徴としている。

【００５６】上記の構成によれば、上記絶縁性フィルム
基板の表面側に形成されている配線パターンと裏面側に
形成されている配線パターンとが同一の素材により形成
されていることで、両配線パターンの密着性がよく、ま
た、両配線パターンを容易に形成することができる。

【００５７】本発明に係る半導体素子搭載用配線基板
は、上記の課題を解決するために、上記絶縁性フィルム
基板の表裏両面における、上記配線パターンにおける半
導体素子との接続部および外部との接続用端子形成部
位、並びに、上記絶縁性フィルム基板の表面側に形成さ
れている配線パターンと裏面側に形成されている配線パ
ターンとの接触部を除く領域が保護膜で覆われているこ
とを特徴としている。

【００５８】上記の構成によれば、絶縁性フィルム基板
の表裏両面、特に、該絶縁性フィルム基板の表裏両面に
形成されている配線パターンを、上記保護膜により保護
することができる。

【００５９】

【発明の実施の形態】本発明の実施の一形態について図
１（ａ）・（ｂ）〜図５（ａ）・（ｂ）・（ｃ）に基づ
いて説明すれば、以下のとおりである。図３に示すよう
に、本発明に係る半導体装置２０は、半導体素子搭載用
配線基板１と、ＩＣチップ等の半導体素子ｌｌとを備え
ている。

【００６０】上記半導体素子ｌｌにおける半導体素子搭
載用配線基板１と接続する側の表面には、図３に示すよ
うに、上記半導体素子搭載用配線基板１への半導体素子
ｌｌの実装に用いられる厚さ１０〜１８μｍ程度の金バ
ンプ電極（Ａｕバンプ）１４が形成されている。これに
より、上記半導体素子ｌｌは、上記金バンプ電極１４を
介して上記半導体素子搭載用配線基板１の表面に搭載
（実装）されている。

【００６１】以下、半導体素子搭載用配線基板１におけ
る半導体素子ｌｌ搭載面を、半導体素子搭載用配線基板
１の表側の面（表面）、その反対側の面を裏側の面（裏
面）として説明するものとする。

【００６２】本実施の形態においては、半導体素子ｌｌ
として、２個の半導体素子ｌｌａ・ｌｌｂが、上記半導
体素子搭載用配線基板１に実装されている。

【００６３】このように複数（２個以上）の半導体素子
を半導体素子搭載用配線基板１に搭載する場合、各半導
体素子ｌｌａ・１１ｂの入出力配線等が多くなり、片面
配線では、配線を交差させなければ配線引き回しが困難
となる可能性がある。

【００６４】そこで、本実施の形態に係る半導体素子搭
載用配線基板１は、図１（ａ）・（ｂ）に示すように、
絶縁性フィルム基板３の表裏両面に、導電性材料からな
る配線パターンとして、金属配線パターン４が形成され
た構成を有している。

【００６５】上記金属配線パターン４は、その主体が銅
（Ｃｕ）等の導電性物質からなり、その表面には錫（Ｓ
ｎ）メッキ、金（Ａｕ）メッキ等のメッキが施されてい
る。

【００６６】上記金属配線パターン４には、半導体素子
ｌｌとの接続部となるインナーリード、液晶パネルやプ
リント基板等の外部との接続部（入出力端子）となるア
ウターリード、インナーリードとアウターリードとの間
にある中間リード等がある。

【００６７】上記絶縁性フィルム基板３の表面には、上
記金属配線パターン４として、上記半導体素子ｌｌの金
バンプ電極１４に対応する位置に形成されているインナ
ーリードを含む表側金属配線パターン７が形成されてい
る。上記表側金属配線パターン７は、半導体素子ｌｌと
の接続部（半導体素子接続用端子）を含み、この接続部
から、上記絶縁性フィルム基板３の表裏の金属配線パタ
ーン４、より具体的には、当該表側金属配線パターン７
と後述する裏側金属配線パターン９とを接続（導通）す
る、表側導通配線（表裏導通用配線）が延設された構成
を有している。

【００６８】また、上記絶縁性フィルム基板３の表面に
は、さらに、アウターリードとして、図示しない液晶パ
ネルやプリント基板等の外部への出力のための接続部で
ある出力側アウターリード５および外部からの入力のた
めの接続部である入力側アウターリード６が形成されて
いる。上記出力側アウターリード５および入力側アウタ
ーリード６は、それぞれ、上記絶縁性フィルム基板３に
おいて互いに対向する端部（２辺）の少なくとも一部に
設けられている。

【００６９】そこで、上記半導体素子ｌｌとの接続部か
ら延びる表側導通配線、すなわち上記表側金属配線パタ
ーン７は、上記絶縁性フィルム基板３における出力側ア
ウターリード５および入力側アウターリード６形成部位
（形成端）以外の端部（辺）に延設されている。

【００７０】本実施の形態では、図１（ａ）および図２
に示すように、上記半導体素子ｌｌａに接続されている
表側金属配線パターン７と半導体素子ｌｌｂに接続され
ている表側金属配線パターン７とが、入力側アウターリ
ード６および出力側アウターリード５が形成されていな
い２辺に向かってそれぞれ逆方向に延設されている。

【００７１】なお、図１（ａ）および図２に示す半導体
装置においては、上記したように、上記半導体素子ｌｌ
ａに接続されている表側金属配線パターン７と半導体素
子ｌｌｂに接続されている表側金属配線パターン７と
が、入力側アウターリード６および出力側アウターリー
ド５が形成されていない２辺に延設されている構成とし
たが、両方共に同じ辺、例えば上記した２辺のうち何れ
か１辺にのみに延設された構成としてもよい。また、半
導体素子搭載用配線基板の形状によっては、３辺以上の
辺に形成してもよい。上記表側金属配線パターン７は、
例えば、外部との入出力端子形成部位を除く少なくとも
１辺に形成することができる。

【００７２】また、上記出力側アウターリード５および
入力側アウターリード６は、それぞれ、図示しない配線
パターン（配線パターン４）によって、上記表側金属配
線パターン７に接続されている。

【００７３】さらに、上記出力側アウターリード５およ
び入力側アウターリード６とインナーリードとの間に
は、中間リードとして、図示しない配線パターン（配線
パターン４）が形成されている。

【００７４】また、上記絶縁性フィルム基板３の裏面に
は、金属配線パターン４として、表裏の金属配線パター
ン４を導通させるために上記表側金属配線パターン７と
接続される裏側導通配線（表裏導通用配線）として用い
られる裏側金属配線パターン９が形成されている。

【００７５】上記裏側金属配線パターン９は、上記絶縁
性フィルム基板３における表側金属配線パターン７（表
側導通配線）形成端部（辺）を、上記表側金属配線パタ
ーン７が上記絶縁性フィルム基板３の裏面側に対向（接
触）するように複数回、例えば２回屈曲させたときに、
上記表側金属配線パターン７と相対（接触）する位置に
延設して設けられている。

【００７６】もしくは、上記裏側金属配線パターン９
は、上記絶縁性フィルム基板３における裏側金属配線パ
ターン９形成端部（辺）を、上記裏側金属配線パターン
９が上記絶縁性フィルム基板３の表面側に対向（接触）
するように複数回、例えば２回屈曲させたときに、上記
表側金属配線パターン７と相対（接触）する位置に延設
して設けられている。

【００７７】すなわち、上記表側金属配線パターン７お
よび裏側金属配線パターン９は、外部との入出力端子形
成部位を除く、上記絶縁性フィルム基板の端部（辺）
を、一方の金属配線パターンが他方の金属配線パターン
と対向するように上記絶縁性フィルム基板３の表面側ま
たは裏面側に屈曲させたときに両者が相対するように互
いに対応して形成されている。

【００７８】上記表側金属配線パターン７と裏側金属配
線パターン９とは、例えば、後述する異方性導電膜１６
（図５（ｃ）参照）もしくは熱圧着により接合（接続）
される。このため、上記表側金属配線パターン７と裏側
金属配線パターン９との接続部は、接続時に直線領域を
維持していることが望ましい。このため、上記表側金属
配線パターン７および裏側金属配線パターン９の先端部
には端子が形成されていることが望ましい。

【００７９】本実施の形態においては、上記表側金属配
線パターン７および裏側金属配線パターン９における上
記絶縁性フィルム基板の端部側には、それぞれ表裏導通
端子として、表導通端子８、裏導通端子１０が形成され
ている。これにより、上記表導通端子８および裏導通端
子１０は、外部との入出力端子形成部位を除く、上記絶
縁性フィルム基板３の端部（辺）を、一方の金属配線パ
ターンが他方の金属配線パターンと対向するように上記
絶縁性フィルム基板３の表面側または裏面側に屈曲させ
たときに両者が相対するように形成されている。

【００８０】ここで、半導体素子ｌｌａに接続された表
側金属配線パターン７における表導通端子８を表導通端
子８ａ、上記表導通端子８ａに対応して設けられた裏導
通端子１０を裏導通端子１０ａとし、半導体素子ｌｌｂ
に接続された表側金属配線パターン７における表導通端
子８を表導通端子８ｂ、上記表導通端子８ｂに対応して
設けられた裏導通端子１０を裏導通端子１０ｂとする
と、上記表側金属配線パターン７が上記絶縁性フィルム
基板３の２辺以上に形成される場合、図１（ｂ）に示す
ように、絶縁性フィルム基板３の裏面に形成された裏導
通端子１０ａと裏導通端子１０ｂとを裏配線となる裏側
金属配線パターン９によって接続することで、配線を交
差させたり、複雑な配線の引き回しをすることなく、配
線の引回しを行うことが可能であり、複数の半導体素子
ｌｌを搭載することによる多ピン化にも対応することが
できる。

【００８１】なお、上記半導体素子搭載用配線基板１に
おいては、上記裏側金属配線パターン９は裏導通端子ｌ
０ａと裏導通端子１０ｂとを接続しているだけである
が、さらに複雑な回路構成を有していてもよい。

【００８２】また、上記半導体素子搭載用配線基板１の
絶縁性フィルム基板３の表裏両面には、図３および図４
に示すように、上記金属配線パターン４を保護するため
の保護膜１２が形成されている。この保護膜１２は、上
記金属配線パターン４が形成された絶縁性フィルム基板
３の表裏両面における、上記金属配線パターン４と半導
体素子ｌｌとの接続部であるインナーリード、外部との
接続部である入力側アウターリード６および出力側アウ
ターリード５、並びに、上記表導通端子８および裏導通
端子１０形成端周辺（つまり、屈曲端（辺）周辺）にお
ける少なくとも上記表導通端子８と裏導通端子１０との
接触部以外の領域に形成されている。

【００８３】上記半導体素子搭載用配線基板１は、図１
（ａ）および図１（ｂ）に示すように、例えば、絶縁性
フィルム基板３を構成する長尺テープ状の絶縁性フィル
ム２における所定位置に、出力側アウターリード５、入
力側アウターリード６等を含む金属配線パターン４を形
成することにより製造される。上記絶縁性フィルム２
は、例えば上記半導体素子ｌｌを搭載した後、所定の形
状に打ち抜くことにより絶縁性フィルム基板３として用
いられる。

【００８４】図１（ａ）・（ｂ）は、本発明に係る上記
半導体素子搭載用配線基板１が打ち抜かれる前における
長尺テープ状の絶縁性フィルム２の表面側および裏面側
の概略構成を示している。また、図２は、上記半導体素
子搭載用配線基板１が、半導体素子ｌｌを搭載した後、
長尺テープ状の絶縁性フィルム２から打ち抜かれた状態
を示している。

【００８５】このように絶縁性フィルム基板３を構成す
る絶縁性フィルム２に上記金属配線パターンが形成され
たフレキシブル基板は、所謂テープキャリアとも呼ばれ
ている。

【００８６】上記絶縁性フィルム２は、ポリイミド樹脂
やポリエステル等のプラスチック絶縁材料を主材料とし
ている。上記絶縁性フィルム２は、帯状の形態をしてお
り、その両側縁には、当該絶縁性フィルム２を搬送する
ための所謂スプロケットホールと称される送り孔３１…
が所定の間隔で設けられている。上記絶縁性フィルム２
は、上記送り孔３１…に、図示しないスプロケットロー
ラのつめを挿入する等して搬送される。これにより、上
記絶縁性フィルム２は、その長手方向に移動可能となっ
ている。上記送り孔３１…は、上記フレキシブル基板
（テープキャリア）の製造工程や、ＩＬＢなどのパッケ
ージエ程の両方で用いられる。上記送り孔３１…により
一本の長尺テープ状の絶縁性フィルム２を所定の距離だ
け順次移動させることによって、多数の半導体素子搭載
用配線基板１を自動化して作製することができる。

【００８７】以下に、本実施の形態にかかる上記フレキ
シブル基板の製造工程並びに半導体素子ｌｌの実装工
程、すなわち、上記半導体素子搭載用配線基板１の製造
方法並びに半導体装置２０の製造方法について具体的に
説明する。但し、本実施の形態に用いた各工程の条件な
どは、通常の半導体集積回路の実装工程等にて用いられ
ている条件と同様であり、特段の場合を除いてその詳細
は省略する。

【００８８】本実施の形態において、上記半導体素子搭
載用配線基板１に用いられるフレキシブル基板、すなわ
ち、上記金属配線パターン４を形成するための金属層が
形成された絶縁性フィルム２としては、例えば、ポリイ
ミド銅箔積層板を用いることができる。

【００８９】上記ポリイミド銅箔積層板には、接着剤と
してのエポキシ樹脂やアクリル系樹脂を用いて、ポリイ
ミドフィルムと銅箔とを張り合わせた３層基材や、接着
剤を使用していないポリイミドと銅箔とのみで作製され
た２層基材が現状存在しているが、どちらのポリイミド
銅箔基材でもよい。また、２層基材のポリイミド銅箔積
層板の製造方法としては、キャスティング法や、スパッ
タ／メッキ法等があるが、何れを採用してもよい。

【００９０】この場合、上記金属配線パターン４を同一
の素材により形成することで、金属配線パターン４同士
の密着性、特に、表側金属配線パターン７と裏側金属配
線パターン９との密着性がよく、また、各金属配線パタ
ーン４を容易に形成することができる。

【００９１】上記フレキシブル基板は、従来、金属配線
パターンの形成に用いられている方法と同様の方法によ
り、絶縁性フィルム２における所定位置、つまり、図２
に示すように上記絶縁性フィルム２を打ち抜いたときに
該絶縁性フィルム基板３の所定の位置に所定の形状の金
属配線パターン４が形成されるように加工が施される。

【００９２】例えば、上記銅層にホトレジストをコーテ
ィングした後、ホトマスクを用いて投影法により露光
し、さらに現像、エッチングを行って所望の金属配線パ
ターン４を形成する。

【００９３】このとき、本実施の形態では、図１（ａ）
・（ｂ）および図２に示すように、上記絶縁性フィルム
２を打ち抜いたときに、上記金属配線パターン４が、前
記した形状となるように形成される。具体的には、例え
ば、上記半導体素子ｌｌの搭載面に形成され、該半導体
素子ｌｌと接続された表側金属配線パターン７と、上記
絶縁性フィルム基板３において上記半導体素子ｌｌの搭
載面の裏面側に形成された裏側金属配線パターン９と
が、絶縁性フィルム基板３における出力側アウターリー
ド５および入力側アウターリード６形成部位（形成端）
以外の端部（辺）に、該端部（辺）を、上記絶縁性フィ
ルム基板３の表面側と裏面側（すなわち、上記半導体素
子搭載用配線基板１の表面側と裏面側）とが互いに相対
するように屈曲させたときにそれぞれ相対（接触）する
ように上記表側金属配線パターン７および裏側金属配線
パターン９が形成される。っまり、例えば、上記絶縁性
フィルム基板３における入力側アウターリード６および
出力側アウターリード５形成部位（形成端）以外の端部
近傍において、上記表側金属配線パターン７と裏側金属
配線パターン９とが上記絶縁性フィルム基板３を介して
互いに重畳するように上記両金属配線パターンが形成さ
れる。

【００９４】図１（ａ）および図２に示す半導体装置２
０においては、上記絶縁性フィルム基板３における入力
側アウターリード６および出力側アウターリード５が形
成されていない２辺における端部まで上記表側金属配線
パターン７と裏側金属配線パターン９とが延設され、か
つ、上記端部近傍において、上記表側金属配線パターン
７と裏側金属配線パターン９とが上記絶縁性フィルム基
板３を介して互いに重畳するように上記両金属配線パタ
ーンの接続部となる表導通端子８（表導通端子８ａ・８
ｂ）と裏導通端子１０（裏導通端子１０ａ・１０ｂ）と
が形成されると共に、上記２辺における裏導通端子１０
ａと裏導通端子１０ｂとが裏側金属配線パターン９によ
って接続される（つまり、上記表側金属配線パターン７
と裏側金属配線パターン９との接触部が、上記絶縁性フ
ィルム基板３の裏面側において裏側金属配線パターン９
により接続される）ように上記両金属配線パターンが形
成される。

【００９５】このとき、上記表導通端子８および裏導通
端子１０が形成される範囲としては、図３、図４、およ
び図５（ｃ）に示されるように、上記表導通端子８と裏
導通端子１０とが接触（導通）する領域において十分な
直線部の範囲を有するように設定される。例えば、図３
および図５（ｃ）に示されるように、内側に２回屈曲し
た表導通端子８の端部直線部が、裏導通端子１０と導通
する領域において、十分な直線部の範囲を有する領域に
より、上記範囲が定まる。

【００９６】このとき、上記表導通端子８および裏導通
端子１０のうち、一方の端子を上記絶縁性フィルム基板
３の端部まで形成し、他方の端子を上記半導体素子搭載
用配線基板１が屈曲されたときの上記絶縁性フィルム基
板３の屈曲部分の直前の部分まで形成することで、一方
の端子は上記絶縁性フィルム基板３の端部まで形成され
ているので、上記絶縁性フィルム基板３の先端部におい
て両端子を導通させることができ、最小限の屈曲部分に
より、上記両端子の導通が得られるので、上記半導体素
子搭載用配線基板１を小型化することができる。また、
他方の端子は屈曲される部分には形成されていないの
で、該端子側、すなわち、上記表導通端子８および裏導
通端子ｌ０のうち、上記半導体素子搭載用配線基板１の
端部まで形成されていない方の端子側に上記半導体素子
搭載用配線基板１を容易に屈曲させることが可能とな
る。

【００９７】なお、本発明に係る半導体素子搭載用配線
基板１においては、上記した構成によりスルーホールを
用いずに上記表側金属配線パターン７と裏側金属配線パ
ターン９とを導通させることができることから、配線ピ
ッチを従来よりも微小にすることが可能である。このた
め、上記表導通端子８および裏導通端子１０は、入力側
アウターリード６や出力側アウターリード５と同じ幅と
ピッチにすることもできる。これにより、配線本数が非
常に多数の場合にも適用可能である。本発明において接
合方式は、液晶パネルとＣＯＦとを接合する際の方式と
同様であり、アライメントマークを画像認識により検出
し、パターンマッチングにより接合することで、上記し
た構成においても屈曲により正確に配線を位置合わせし
て接合することができる。但し、接続する配線の本数に
もよるが、接続の容易性を高める上で、上記表導通端子
８および裏導通端子１０は、できるだけその幅やピッチ
を大きく形成することが望ましい。

【００９８】上記金属配線パターン４が形成された絶縁
性フィルム基板３の表裏両面には、上記金属配線パター
ン４と半導体素子ｌｌとの接続部であるインナーリー
ド、外部との接続部である入力側アウターリード６およ
び出力側アウターリード５、並びに、上記表導通端子８
および裏導通端子１０形成端周辺（つまり、屈曲端
（辺）周辺）における少なくとも上記表導通端子８と裏
導通端子１０との接触部以外の領域に保護膜１２が形成
される。

【００９９】上記表導通端子８および裏導通端子１０形
成端周辺（つまり、屈曲端（辺）周辺）において上記保
護膜１２が形成されない範囲は、図３、図４、および図
５（ｃ）に示されるように、上記表導通端子８と裏導通
端子１０とが相対するように上記絶縁性フィルム基板
３、すなわち、上記半導体素子搭載用配線基板１におけ
る入力側アウターリード６および出力側アウターリード
５形成部位（形成端）以外の端部（辺）を屈曲させたと
きに、上記表導通端子８と裏導通端子１０とが接触（導
通）する領域により定まる。

【０１００】さらには、上記裏導通端子ｌ０上に保護膜
１２が形成される範囲は、図３、図４、および図５
（ｃ）に示されるように、上記表導通端子８と裏導通端
子１０とが相対するように上記絶縁性フィルム基板３に
おける入力側アウターリード６および出力側アウターリ
ード５形成部位（形成端）以外の端部（辺）を屈曲させ
たときに、上記絶縁性フィルム基板３の表面側に形成さ
れた保護膜１２と干渉しない条件の領域により定まる。
上記保護膜１２を形成することで、上記絶縁性フィルム
基板３の表裏両面、特に、上記絶縁性フィルム基板３の
表裏両面に形成された金属配線パターン４を保護するこ
とができる。

【０１０１】また、屈曲を容易にするために、上記絶縁
性フィルム基板３には、図５（ａ）〜（ｃ）に示すよう
に、上記半導体素子搭載用配線基板１、すなわち、該絶
縁性フィルム基板３を屈曲させたときに内側となる位置
（内側に折れ曲がる位置）に切欠き部１６が設けられて
いる。例えば、図５（ｃ）に示されるように上記絶縁性
フィルム基板３を２回屈曲させる場合、上記絶縁性フィ
ルム基板３において屈曲により圧縮される位置に、それ
ぞれ切欠き部１６が設けられることで、上記絶縁性フィ
ルム基板３において屈曲される１つの端部（辺）につき
２か所の切欠き部１６が設けられている。

【０１０２】このようにして形成された各半導体素子搭
載用配線基板１は、例えば、該半導体素子搭載用配線基
板１上における所定の位置に半導体装置１１が搭載（実
装）された後、上記絶縁性フィルム２から打ち抜かれ
る。本実施の形態においては、各導体素子搭載用配線基
板１に対し、例えば２つの半導体素子ｌｌ（半導体素子
ｌｌａ・ｌｌｂ）が搭載される。

【０１０３】上記半導体素子搭載用配線基板１への上記
半導体素子ｌｌａ・ｌｌｂの実装は、例えば以下のよう
にして行われる。該実装には、例えばＩＬＢが好適に用
いられる。

【０１０４】上記半導体素子ｌｌａ・ｌｌｂにおける上
記半導体素子搭載用配線基板１と接続する側の表面に
は、図３および図４に示すように厚さ１０〜１８μｍ程
度の金バンプ電極１４…がそれぞれ形成されている。

【０１０５】そこで、この金バンプ電極１４…が、上記
半導体素子搭載用配線基板１の金属配線パターン４上の
所定の位置と合致するように、半導体素子ｌｌａ・ｌｌ
ｂと上記絶縁性フィルム基板３表面の配線パターン４と
の位置合わせが行われる。

【０１０６】次いで、図示しないボンディングツールを
用いて、熱圧着により、上記金バンプ電極１４と絶縁性
フィルム基板３表面の金属配線パターン４とを接合す
る。なお、上記半導体素子ｌ！ａ・ｌｌｂを上記半導体
素子搭載用配線基板１上に実装する実装方法しては、従
来と同様の方法、例えば上記したＩＬＢにより行うこと
ができるため、詳細な説明並びに各工程における条件等
は省略する。

【０１０７】ＩＬＢ後、半導体素子ｌｌａ・１１ｂは、
図３および図４に示すように、保護のためにエポキシ樹
脂やシリコーン樹脂等の半導体素子封止樹脂１３により
樹脂封止される。上記半導体素子封止樹脂１３はノズル
により半導体素子ｌｌａ・ｌｌｂの周囲に塗布され、リ
フロー方式等により熱を加えることにより硬化する。

【０１０８】このようにして半導体素子ｌｌが搭載され
た半導体素子搭載用配線基板１は、次いで、絶縁性フィ
ルム２から打ち抜かれ、その表裏面の導通、つまり、絶
縁性フィルム基板３の表裏面に形成された表側金属配線
パターン７と裏側金属配線パターン９との導通が行われ
る。

【０１０９】そこで、次に、上記半導体素子搭載用配線
基板１の表と裏とを導通させる方法を、図３、図４、図
５（ａ）〜（ｃ）を用いて以下に説明する。

【０１１０】図３は、図２に示した半導体素子搭載用配
線基板１における表裏導通端子、つまり、表導通端子８
および裏導通端子１０が形成された辺を、上記表導通端
子８と裏導通端子１０とが接触するように半導体素子１
１搭載面とは反対側（裏面側）である半導体素子搭載用
配線基板１の裏面側に２回屈曲させることにより、上記
表導通端子８と裏導通端子１０とが接合されている状態
を示している。

【０１１１】また、図２に示した半導体素子搭載用配線
基板１における上記表導通端子８および裏導通端子１０
が形成された辺（端部）が、上記半導体素子搭載用配線
基板１裏面側に屈曲される前の状態を示す要部断面図を
図５（ａ）に、１回屈曲された状態を示す要部断面図を
図５（ｂ）に、２回屈曲されて上記表導通端子８と裏導
通端子１０とが接含された状態を示す要部断面図を図５
（ｃ）に示す。

【０１１２】上記半導体素子搭載用配線基板１は、図５
（ａ）〜図５（ｃ）に示すように、上記絶縁性フィルム
基板３、すなわち、当該半導体素子搭載用配線基板１に
おける表導通端子８および裏導通端子１０が形成された
辺を、上記表導通端子８と裏導通端子１０とが接触する
ように屈曲させたときに内側となる位置（内側に折れ曲
がる位置）に切欠き部１６が設けられていることで、上
記切欠き部１６を中心に、上記切欠き部１６の内壁同士
が相対する方向に容易に屈曲させることができる。な
お、上記切欠き部１６は、屈曲により、上記内壁同士が
互いに接触もしくは近接する大きさに形成されているこ
とが望ましい。

【０１１３】上記切欠き部１６は、図５（ａ）〜（ｃ）
に示すように、例えば絶縁性フィルム基板３の裏面に所
定の間隔にて形成される。これにより、上記半導体素子
搭載用配線基板１は、上記切欠き部１６において上記切
欠き部１６の内壁同士が相対する方向に上記半導体素子
搭載用配線基板１を屈曲していくことで、図３および図
５（ｃ）に示すように上記表導通端子８を裏導通端子１
０と相対させることができ、上記表導通端子８を裏導通
端子１０とを導通させることができる。

【０１１４】このようにして２回の屈曲が行われた後、
っまり、上記表導通端子８と裏導通端子１０とが相対
（接触）するように屈曲が行われた後、上記表導通端子
８と裏導通端子１０との接合が行われる。

【０１１５】なお、上記接合は、例えば図５（ｃ）に示
すように異方性導電膜１６を上記表導通端子８と裏導通
端子１０との接触部に塗布（付着）させることにより行
われてもよく、上記表導通端子８と裏導通端子１０とを
熱圧着させることにより行われてもよい。なお、上記接
合による具体的な条件は、接合される表導通端子８およ
び裏導通端子１０の材質や接触面積等に応じて両端子が
接合されるように適宜設定すればよく、特に限定されな
い。このようにして両端子を接合することにより、上記
半導体素子搭載用配線基板１の表と裏とを確実に導通さ
せることができる。

【０１１６】また、図４は、図２に示した半導体素子搭
載用配線基板１における上記表導通端子８および裏導通
端子１０が形成された辺（端部）を、上記表導通端子８
と裏導通端子１０とが接触するように半導体素子ｌｌ搭
載面側である上記半導体素子搭載用配線基板１の表面側
に２回屈曲させることにより、上記表導通端子８と裏導
通端子１０とが接合されている状態を示している。

【０１１７】図４に示すように上記表導通端子８および
裏導通端子１０が形成された辺（端部）を半導体素子ｌ
ｌ搭載面側に屈曲させて上記表導通端子８と裏導通端子
ｌ０とを接合させることで、図３に示す場合と比較し
て、上記工程により得られる半導体素子装置２０の全高
を小さくすることができ、小型化を図ることができる。

【０１１８】なお、図４に示すように上記表導通端子８
および裏導通端子１０が形成された辺（端部）を半導体
素子ｌｌ搭載面側に屈曲させる場合、上記切欠き部１６
は、上記絶縁性フィルム基板３の表面側に形成される。

【０１１９】以上のように、本発明においては、上記絶
縁性フィルム基板３における入出力端子形成部位以外の
端部を、上記半導体素子ｌｌと接続された金属配線パタ
ーンである表側金属配線パターン７と、上記絶縁性フィ
ルム基板３を挟んで表側金属配線パターン７とは反対側
の面に設けられた金属配線パターンである裏側金属配線
パターン９とが接触するように屈曲させることにより、
スルーホールを用いなくても上記表側金属配線パターン
７と裏側金属配線パターン９とが導通された半導体装置
を得ることができる。

【０１２０】これにより、本発明によれば、スルーホー
ルを用いて表裏の配線パターンを導通させる場合と比較
してより微小な配線ピッチに対応することができる。さ
らに、スルーホールを用いて表裏の配線パターンを導通
させる場合と比較して上記半導体装置を安価に製造する
ことが可能である。また、本発明によれば、図１（ａ）
および図２に示すように複数の半導体素子１１が搭載さ
れる等して半導体素子ｌｌ等の配線（金属配線パターン
４）が多い場合であっても、配線を交差させることな
く、例えば半導体素子ｌｌから入力側アウターリード６
および出力側アウターリード５などへの配線の引回しを
行うことが可能であり、スルーホールを形成することな
く多ピン化に適応することが可能である。なお、本実施
の形態に係る半導体装置の製造に用いられる各材料は、
特に限定されない。

【０１２１】さらに、本発明によれば、上記半導体素子
搭載用配線基板１上に上記半導体素子ｌｌを搭載した
後、上記絶縁性フィルム基板３の表側金属配線パターン
７と裏側金属配線パターン９とを導通させるため、静電
破壊等を防止することができ、信頼性の高い半導体装置
２０を効率良く製造することができる。

【０１２２】なお、上記半導体素子搭載用配線基板１お
よび半導体装置２０においては、図１（ａ）・（ｂ）お
よび図２に示すように各半導体素子１１に対しそれぞれ
２本ずつの表裏導通用配線、すなわち、２本の表側金属
配線パターン７と２本の裏側金属配線パターン９とによ
り、表側金属配線パターン７と裏側金属配線パターン９
との導通が行われている構成としたが、本発明はこれに
限定されるものではない。上記半導体素子搭載用配線基
板１および半導体装置２０は、このように、屈曲の際、
断線等が発生しても複数配線の内１本でも繋がっていれ
ば導通がとれる構造とすることが好ましく、さらに多数
の配線をしてもよい。

【０１２３】また、本実施の形態においては、上記半導
体装置２０が、上記半導体素子搭載用配線基板１の１つ
の辺に対し、該辺を２回屈曲することによって、表側金
属配線パターン７と裏側金属配線パターン９とを導通さ
せる構成としたが、本発明はこれに限定されるものでは
なく、屈曲により上記表側金属配線パターン７と裏側金
属配線パターン９とを導通させることができさえすれ
ば、例えば３回以上屈曲させても構わない。また、上記
半導体素子搭載用配線基板１の形状や端部断面の形状等
も図示した形状に限定されるものではない。また、上記
切欠き部の個数や形成位置等も特に限定されるものでは
なく、屈折が容易に行われるように適宜変更すればよ
い。

【０１２４】また、本実施の形態においては、上記半導
体素子搭載用配線基板１における、上記入力側アウター
リード６および出力側アウターリード５が形成されてい
る辺以外の辺を図３または図４に示すように屈曲させる
場合について主に説明したが、本発明はこれに限定され
るものではなく、例えば、上記半導体素子搭載用配線基
板１の形状によっては、該半導体素子搭載用配線基板１
の角部を屈曲させてもよく、また、上記絶縁性フィルム
２の打ち抜きに際し、半導体素子搭載用配線基板１端部
における上記表側金属配線パターン７および裏側金属配
線パターン９形成箇所近傍に、例えば、上記表側金属配
線パターン７および裏側金属配線パターン９を挟むよう
に切込み部を形成し、該切込み部間を屈曲させることに
より、上記切込み部間において上記表側金属配線パター
ン７と裏側金属配線パターン９とを導通させる構成とし
てもよい。なお、前記したように上記半導体素子搭載用
配線基板１における、上記入力側アウターリード６およ
び出力側アウターリード５が形成されている辺以外の辺
を屈曲させる場合、このような切込みは必要としない。

【０１２５】以上のように、本発明に係る半導体装置
は、絶縁性フィルム基板の表裏両面に導電性材料からな
る配線パターンが形成された半導体素子搭載用配線基板
と、上記配線パターンのうち一方の配線パターンと接続
された半導体素子とを備え、上記絶縁性フィルム基板の
表面側に形成された配線パターンと裏面側に形成された
配線パターンとが導通されている半導体装置において、
上記半導体素子搭載用配線基板における端部の少なくと
も一部が、上記絶縁性フィルム基板の表面側に形成され
た配線パターンと裏面側に形成された配線パターンとが
接触するように屈曲されている構成を有している。

【０１２６】例えば、本発明に係る半導体装置は、絶縁
性フィルム基板の表裏両面に導電性材料からなる配線パ
ターンが形成された半導体素子搭載用配線基板と、上記
配線パターンのうち一方の配線パターンと接続された半
導体素子とを備え、上記絶縁性フィルム基板の表面側に
形成された配線パターンと裏面側に形成された配線パタ
ーンとが導通されている半導体装置において、上記半導
体素子搭載用配線基板における少なくとも二辺が、上記
絶縁性フィルム基板の表面側に形成された配線パターン
と裏面側に形成された配線パターンとが接触するように
それぞれ屈曲されていると共に、上記各辺における両配
線パターン同士の接触部同士が、上記絶縁性フィルム基
板における上記半導体素子搭載面とは反対側の面に形成
された配線パターンにより接続されている構成を有して
いる。

【０１２７】さらに、本発明に係る半導体装置の製造方
法は、絶縁性フィルム基板の表裏両面に導電性材料から
なる配線パターンが形成された半導体素子搭載用配線基
板と、上記配線パターンのうち一方の配線パターンと接
続された半導体素子とを備え、上記絶縁性フィルム基板
の表面側に形成された配線パターンと裏面側に形成され
た配線パターンとが導通されている半導体装置の製造方
法であって、上記半導体素子搭載用配線基板上に上記半
導体素子を搭載した後、上記半導体素子搭載用配線基板
における端部の少なくとも一部を、上記絶縁性フィルム
基板の表面側に形成された配線パターンと裏面側に形成
された配線パターンとが接触するように屈曲させる方法
である。

【０１２８】例えば、本発明に係る半導体装置の製造方
法は、絶縁性フィルム基板の表裏両面に導電性材料から
なる配線パターンが形成された半導体素子搭載用配線基
板と、上記配線パターンのうち一方の配線パターンと接
続された半導体素子とを備え、上記絶縁性フィルム基板
の表面側に形成された配線パターンと裏面側に形成され
た配線パターンとが導通されている半導体装置の製造方
法であって、上記両配線パターンを、上記半導体素子搭
載用配線基板における少なくとも二辺に形成すると共
に、上記各辺に形成された配線パターン同士が、上記絶
縁性フィルム基板における半導体素子搭載面とは反対側
の面に形成された配線パターンにより接続されるように
上記両配線パターンを形成する工程と、上記半導体素子
搭載用配線基板に上記半導体素子を搭載する工程と、上
記半導体素子搭載用配線基板に上記半導体素子を搭載し
た後、上記半導体素子搭載用配線基板における表裏に上
記配線パターンが形成された各辺を、表裏の配線パター
ン同士が接触するようにそれぞれ屈曲させる工程とを有
している。

【０１２９】さらに、本発明に係る半導体素子搭載用配
線基板は、絶縁性フィルム基板の表裏両面に導電性材料
からなる配線パターンが形成されている半導体素子搭載
用配線基板において、上記配線パターンが、当該半導体
素子搭載用配線基板における端部の少なくとも一部を当
該半導体素子搭載用配線基板の表裏面が相対するように
屈曲させたときに上記絶縁性フィルム基板の表面側に形
成された配線パターンと裏面側に形成された配線パター
ンとが接触するように形成されている構成を有してい
る。

【０１３０】例えば、本発明に係る半導体素子搭載用配
線基板は、絶縁性フィルム基板の表裏両面に導電性材料
からなる配線パターンが形成されている半導体素子搭載
用配線基板において、上記配線パターンが、当該半導体
素子搭載用配線基板における少なくとも二辺を当該半導
体素子搭載用配線基板の表裏面が相対するように屈曲さ
せたときに上記絶縁性フィルム基板の表面側に形成され
た配線パターンと裏面側に形成された配線パターンとが
屈曲させた辺においてそれぞれ接触すると共に、屈曲さ
せたときに接触する配線パターン同士が、上記絶縁性フ
ィルム基板の裏面側において接続されるように形成され
ている構成を有している。

【０１３１】それゆえ、スルーホールを形成することな
く上記絶縁性フィルム基板の表面側に形成された配線パ
ターンと裏面側に形成された配線パターンとを導通させ
ることができる。このため、スルーホールを形成し、該
スルーホール内に導体を形成する必要がなく、上記配線
パターンのピッチを自由に設定することができるので、
微小な配線ピッチに対応することができると共に、簡素
な構成とすることができ、製造コストを削減することが
できる。

【０１３２】なお、本発明に係る上記半導体素子搭載用
配線基板は、絶縁性フィルム基板の両面に金属配線パタ
ーンを形成し、表側の金属配線パターンは半導電体素子
との接続用端子と、該絶縁性フィルム基板を打ち抜いた
時に、２辺には外部との接続部となる入出力用端子とを
有する絶縁性フィルム基板において、打ち抜いた時に、
入出力端子形成箇所以外の２辺の表と裏にも金属配線パ
ターンが形成されており、該金属配線パターンは、該辺
を２回折り曲げた時に表と裏の金属配線パターンが接続
される位置（表裏導通配線領域）にあり、かつ裏側の金
属配線パターンは一辺から他の辺まで繋がっている構成
としてもよい。

【０１３３】さらに、本発明に係る上記半導体素子搭載
用配線基板は、打ち抜いた時に、入出力端子形成箇所以
外の１辺、または２辺の表と裏に形成されている金属配
線パターンにおいて、一面側の金属配線パターンが一辺
の端にまで形成されており、他面側の金属配線パターン
は折り曲げ部分には形成されていない構成としてもよ
い。

【０１３４】

【発明の効果】本発明に係る半導体装置は、以上のよう
に、絶縁性フィルム基板の表裏両面に導電性材料からな
る配線パターンが形成された半導体素子搭載用配線基板
と、上記配線パターンのうち一方の配線パターンと接続
された半導体素子とを備え、上記絶縁性フィルム基板の
表面側に形成された配線パターンと裏面側に形成された
配線パターンとが導通されている半導体装置において、
上記半導体素子搭載用配線基板における端部の少なくと
も一部が、上記絶縁性フィルム基板の表面側に形成され
た配線パターンと裏面側に形成された配線パターンとが
接触するように屈曲されている構成である。

【０１３５】それゆえ、スルーホールを形成することな
く上記絶縁性フィルム基板の表面側に形成された配線パ
ターンと裏面側に形成された配線パターンとを導通させ
ることができる。このため、スルーホールを形成し、該
スルーホール内に導体を形成する必要がなく、上記配線
パターンのピッチを自由に設定することができるので、
微小な配線ピッチに対応することができると共に、簡素
な構成とすることができ、製造コストを削減することが
できるという効果を奏する。

【０１３６】本発明に係る半導体装置は、以上のよう
に、絶縁性フィルム基板の表裏両面に導電性材料からな
る配線パターンが形成された半導体素子搭載用配線基板
と、上記配線パターンのうち一方の配線パターンと接続
された半導体素子とを備え、上記絶縁性フィルム基板の
表面側に形成された配線パターンと裏面側に形成された
配線パターンとが導通されている半導体装置において、
上記半導体素子搭載用配線基板における少なくとも二辺
が、上記絶縁性フィルム基板の表面側に形成された配線
パターンと裏面側に形成された配線パターンとが接触す
るようにそれぞれ屈曲されていると共に、上記各辺にお
ける両配線パターン同士の接触部同士が、上記絶縁性フ
ィルム基板における上記半導体素子搭載面とは反対側の
面に形成された配線パターンにより接続されている構成
である。

【０１３７】それゆえ、スルーホールを形成することな
く上記絶縁性フィルム基板の表面側に形成された配線パ
ターンと裏面側に形成された配線パターンとを導通させ
ることができる。このため、スルーホールを形成し、該
スルーホール内に導体を形成する必要がなく、上記配線
パターンのピッチを自由に設定することができるので、
微小な配線ピッチに対応することができると共に、簡素
な構成とすることができ、製造コストを削減することが
できるという効果を奏する。

【０１３８】さらに、上記の構成によれば、上記各辺に
おける両配線パターン同士の接触部同士が、上記絶縁性
フィルム基板における上記半導体素子搭載面とは反対側
の面に形成された配線パターンにより接続されているこ
とで、複雑な配線の引き回しや配線同士を交差させるこ
となく配線を引き回すことが可能であり、また、複数の
半導体素子を搭載することによる多ピン化にも対応する
ことができるという効果を併せて奏する。

【０１３９】本発明に係る半導体装置は、以上のよう
に、上記絶縁性フィルム基板の表面側に形成された配線
パターンと裏面側に形成された配線パターンとが、異方
性導電膜または熱圧着により接合されている構成であ
る。

【０１４０】それゆえ、上記絶縁性フィルム基板の表面
側に形成された配線パターンと裏面側に形成された配線
パターンとが、異方性導電膜または熱圧着により接合さ
れていることで、上記絶縁性フィルム基板の表面側に形
成された配線パターンと裏面側に形成された配線パター
ンとの導通を確実に得ることができるという効果を奏す
る。

【０１４１】本発明に係る半導体装置は、以上のよう
に、上記半導体素子搭載用配線基板が、上記半導体素子
搭載面側に屈曲されている構成である。

【０１４２】それゆえ、上記半導体素子搭載用配線基板
における上記半導体素子搭載面とは反対面に上記半導体
素子搭載用配線基板を屈曲させる場合と比較して、全高
の低い半導体素子を得ることができるという効果を奏す
る。

【０１４３】本発明に係る半導体装置の製造方法は、以
上のように、絶縁性フィルム基板の表裏両面に導電性材
料からなる配線パターンが形成された半導体素子搭載用
配線基板と、上記配線パターンのうち一方の配線パター
ンと接続された半導体素子とを備え、上記絶縁性フィル
ム基板の表面側に形成された配線パターンと裏面側に形
成された配線パターンとが導通されている半導体装置の
製造方法であって、上記半導体素子搭載用配線基板上に
上記半導体素子を搭載した後、上記半導体素子搭載用配
線基板における端部の少なくとも一部を、上記絶縁性フ
ィルム基板の表面側に形成された配線パターンと裏面側
に形成された配線パターンとが接触するように屈曲させ
る方法である。

【０１４４】それゆえ、スルーホールを形成することな
く上記絶縁性フィルム基板の表面側に形成された配線パ
ターンと裏面側に形成された配線パターンとを導通させ
ることができる。このため、スルーホールを形成し、該
スルーホール内に導体を形成する必要がなく、上記配線
パターンのピッチを自由に設定することができるので、
微小な配線ピッチに対応することができると共に、簡素
な構成とすることができ、上記半導体装置の製造コスト
を削減することができるという効果を奏する。

【０１４５】また、上記の方法によれば、上記半導体素
子搭載用配線基板上に上記半導体素子を搭載した後、上
記絶縁性フィルム基板の表面側に形成された配線パター
ンと裏面側に形成された配線パターンとを導通させるた
め、静電破壊等を防止することができ、信頼性の高い半
導体装置を効率良く製造することができるという効果を
併せて奏する。

【０１４６】本発明に係る半導体装置の製造方法は、以
上のように、絶縁性フィルム基板の表裏両面に導電性材
料からなる配線パターンが形成された半導体素子搭載用
配線基板と、上記配線パターンのうち一方の配線パター
ンと接続された半導体素子とを備え、上記絶縁性フィル
ム基板の表面側に形成された配線パターンと裏面側に形
成された配線パターンとが導通されている半導体装置の
製造方法であって、上記両配線パターンを、上記半導体
素子搭載用配線基板における少なくとも二辺に形成する
と共に、上記各辺に形成された配線パターン同士が、上
記絶縁性フィルム基板における半導体素子搭載面とは反
対側の面に形成された配線パターンにより接続されるよ
うに上記両配線パターンを形成する工程と、上記半導体
素子搭載用配線基板に上記半導体素子を搭載する工程
と、上記半導体素子搭載用配線基板に上記半導体素子を
搭載した後、上記半導体素子搭載用配線基板における表
裏に上記配線パターンが形成された各辺を、表裏の配線
パターン同士が接触するようにそれぞれ屈曲させる方法
である。

【０１４７】それゆえ、スルーホールを形成することな
く上記絶縁性フィルム基板の表面側に形成された配線パ
ターンと裏面側に形成された配線パターンとを導通させ
ることができる。このため、スルーホールを形成し、該
スルーホール内に導体を形成する必要がなく、上記配線
パターンのピッチを自由に設定することができるので、
微小な配線ピッチに対応することができると共に、上記
半導体装置の製造コストを削減することができるという
効果を奏する。

【０１４８】また、上記の方法によれば、上記各辺にお
ける両配線パターン同士の接触部同士が、上記絶縁性フ
ィルム基板における上記半導体素子搭載面とは反対側の
面に形成された配線パターンにより接続されていること
で、複雑な配線の引き回しや配線同士を交差させること
なく配線を引き回すことが可能であり、また、複数の半
導体素子を搭載することによる多ピン化にも対応するこ
とができる。

【０１４９】さらに、上記の方法によれば、上記半導体
素子搭載用配線基板上に上記半導体素子を搭載した後、
上記絶縁性フィルム基板の表面側に形成された配線パタ
ーンと裏面側に形成された配線パターンとを導通させる
ため、静電破壊等を防止することができ、信頼性の高い
半導体装置を効率良く製造することができるという効果
を併せて奏する。

【０１５０】本発明に係る半導体素子搭載用配線基板
は、以上のように、絶縁性フィルム基板の表裏両面に導
電性材料からなる配線パターンが形成されている半導体
素子搭載用配線基板において、上記配線パターンが、当
該半導体素子搭載用配線基板における端部の少なくとも
一部を当該半導体素子搭載用配線基板の表裏面が相対す
るように屈曲させたときに上記絶縁性フィルム基板の表
面側に形成された配線パターンと裏面側に形成された配
線パターンとが接触するように形成されている構成であ
る。

【０１５１】それゆえ、上記配線パターンが形成され
た、上記半導体素子搭載用配線基板における端部の少な
くとも一部を上記半導体素子搭載用配線基板の表裏面が
相対するように屈曲させることで、上記絶縁性フィルム
基板の表面側に形成された配線パターンと裏面側に形成
された配線パターンとを容易に導通させることができ
る。このため、スルーホールを形成することなく上記絶
縁性フィルム基板の表面側に形成された配線パターンと
裏面側に形成された配線パターンとを導通させることが
できる。このため、上記の構成によれば、本発明にかか
る上記半導体装置の製造に好適に用いられる半導体素子
搭載用配線基板を提供することができる。また、上記の
半導体素子搭載用配線基板は、スルーホールの形成や該
スルーホール内に導体を形成する必要がない。このた
め、上記配線パターンのピッチを自由に設定することが
でき、微小な配線ピッチに対応することができると共
に、安価な構成とすることができるという効果を奏す
る。

【０１５２】本発明に係る半導体素子搭載用配線基板
は、以上のように、絶縁性フィルム基板の表裏両面に導
電性材料からなる配線パターンが形成されている半導体
素子搭載用配線基板において、上記配線パターンが、当
該半導体素子搭載用配線基板における少なくとも二辺を
当該半導体素子搭載用配線基板の表裏面が相対するよう
に屈曲させたときに上記絶縁性フィルム基板の表面側に
形成された配線パターンと裏面側に形成された配線パタ
ーンとが屈曲させた辺においてそれぞれ接触すると共
に、屈曲させたときに接触する配線パターン同士が、上
記絶縁性フィルム基板の裏面側において接続されるよう
に形成されている構成である。

【０１５３】それゆえ、上記配線パターンが形成され
た、上記半導体素子搭載用配線基板における少なくとも
二辺を当該半導体素子搭載用配線基板の表裏面が相対す
るように屈曲させることで、上記絶縁性フィルム基板の
表面側に形成された配線パターンと裏面側に形成された
配線パターンとを容易に導通させることができる。この
ため、スルーホールを形成することなく上記絶縁性フィ
ルム基板の表面側に形成された配線パターンと裏面側に
形成された配線パターンとを導通させることができる。
このため、上記の構成によれば、本発明にかかる上記半
導体装置の製造に好適に用いられる半導体素子搭載用配
線基板を提供することができる。また、上記の半導体素
子搭載用配線基板は、スルーホールの形成や該スルーホ
ール内に導体を形成する必要がない。このため、上記配
線パターンのピッチを自由に設定することができ、微小
な配線ピッチに対応することができると共に、安価な構
成とすることができるという効果を奏する。

【０１５４】また、上記の構成によれば、屈曲させたと
きに接触する配線パターン同士が、上記絶縁性フィルム
基板の裏面側において接続されるように形成されている
ことで、複雑な配線の引き回しや配線同士を交差させる
ことなく配線を引き回すことが可能であり、また、複数
の半導体素子を搭載することによる多ピン化にも対応す
ることができるという効果を併せて奏する。

【０１５５】本発明に係る半導体素子搭載用配線基板
は、以上のように、当該半導体素子搭載用配線基板を屈
曲させたときに接触する配線パターンのうち、上記絶縁
性フィルム基板の表裏何れか一方の面側に形成された配
線パターンは上記絶縁性フィルム基板の端部まで形成さ
れ、他方の面側に形成された配線パターンは、当該半導
体素子搭載用配線基板が屈曲されたときの上記絶縁性フ
ィルム基板の屈曲部分の直前の部分まで形成されている
構成である。

【０１５６】それゆえ、上記半導体素子搭載用配線基板
を屈曲させたときに接触する配線パターンのうち、上記
絶縁性フィルム基板の表裏何れか一方の面側に形成され
た配線パターンは上記絶縁性フィルム基板の端部まで形
成されているので、上記絶縁性フィルム基板の先端部に
おいて両配線パターンを導通させることができる。この
ため、上記の構成によれば、最小限の屈曲部分により、
上記絶縁性フィルム基板の表裏の配線パターンの導通が
得られるので、上記半導体素子搭載用配線基板を小型化
することができるという効果を奏する。

【０１５７】また、上記の構成によれば、他方の面側に
形成された配線パターンは、屈曲される部分には形成さ
れていないので、該配線パターン側に上記半導体素子搭
載用配線基板を容易に屈曲させることが可能となるとい
う効果を併せて奏する。

【０１５８】本発明に係る半導体素子搭載用配線基板
は、以上のように、当該半導体素子搭載用配線基板を屈
曲させたときに内側となる上記絶縁性フィルム基板の屈
曲位置に切欠き部が設けられている構成である。

【０１５９】それゆえ、上記絶縁性フィルム基板におけ
る上記切欠き部が形成された面に向かって上記半導体素
子搭載用配線基板を容易に屈曲させることができるとい
う効果を奏する。

【０１６０】本発明に係る半導体素子搭載用配線基板
は、以上のように、上記絶縁性フィルム基板の表面側に
形成されている配線パターンと裏面側に形成されている
配線パターンとが同一の素材により形成されている構成
である。

【０１６１】それゆえ、上記絶縁性フィルム基板の表面
側に形成されている配線パターンと裏面側に形成されて
いる配線パターンとが同一の素材により形成されている
ことで、両配線パターンの密着性がよく、また、両配線
パターンを容易に形成することができるという効果を奏
する。

【０１６２】本発明に係る半導体素子搭載用配線基板
は、以上のように、上記絶縁性フィルム基板の表裏両面
における、上記配線パターンにおける半導体素子との接
続部および外部との接続用端子形成部位、並びに、上記
絶縁性フィルム基板の表面側に形成されている配線パタ
ーンと裏面側に形成されている配線パターンとの接触部
を除く領域が保護膜で覆われている構成である。

【０１６３】それゆえ、絶縁性フィルム基板の表裏両
面、特に、該絶縁性フィルム基板の表裏両面に形成され
ている配線パターンを、上記保護膜により保護すること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】（ａ）は、本発明に係る半導体素子搭載用配線
基板が打ち抜かれる前における長尺テープ状の絶縁性フ
ィルムの表面側の概略構成を示す図であり、（ｂ）は、
本発明に係る半導体素子搭載用配線基板が打ち抜かれる
前における長尺テープ状の絶縁性フィルムの裏面側の概
略構成を示す図である。

【図２】半導体素子が搭載された半導体素子搭載用配線
基板の概略構成を示す正面図である。

【図３】上記半導体素子搭載用配線基板における表側金
属配線パターンおよび裏側金属配線パターンが形成され
た辺を、上記半導体素子搭載用配線基板の裏面側に屈曲
させた半導体装置の断面図である。

【図４】上記半導体素子搭載用配線基板における表側金
属配線パターンおよび裏側金属配線パターンが形成され
た辺を、上記半導体素子搭載用配線基板の表面側に屈曲
させた半導体装置の断面図である。

【図５】（ａ）は、上記半導体素子搭載用配線基板を屈
曲させる前の状態における、上記半導体素子が搭載され
た半導体素子搭載用配線基板の要部断面図であり、
（ｂ）は、上記半導体素子搭載用配線基板における表側
金属配線パターンおよび裏側金属配線パターンが形成さ
れた辺を１回屈曲した状態における、上記半導体素子が
搭載された半導体素子搭載用配線基板の要部断面図であ
り、（ｃ）は、上記半導体素子搭載用配線基板における
表側金属配線パターンおよび裏側金属配線パターンが形
成された辺を２回屈曲させて上記表側金属配線パターン
と裏側金属配線パターンとが接続された状態における、
上記半導体素子が搭載された半導体素子搭載用配線基板
の要部断面図である。

【図６】（ａ）・（ｂ）は、半導体素子の一般的な実装
工程を示す断面図である。

【図７】従来の半導体素子搭載用配線基板の構成を示す
断面図である。

【符号の説明】

１ 半導体素子搭載用配線基板 ２ 絶縁性フィルム ３ 絶縁性フィルム基板 ４ 金属配線パターン（配線パターン） ５ 出力側アウターリード ６ 入力側アウターリード ７ 表側金属配線パターン（配線パターン） ８ 表導通端子（配線パターン） ８ａ 表導通端子（配線パターン） ８ｂ 表導通端子（配線パターン） ９ 裏側金属配線パターン（配線パターン） １０ 裏導通端子（配線パターン） １０ａ 裏導通端子（配線パターン） １０ｂ 裏導通端子（配線パターン） ｌｌ 半導体素子 ｌｌａ 半導体素子 ｌｌｂ 半導体素子 １２ 保護膜 １３ 半導体素子封止樹脂 １４ 金バンプ電極 １５ 切欠き部 １６ 異方性導電膜 ２０ 半導体装置

Claims (12)

【特許請求の範囲】
1. 【請求項１】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成された半導体素子搭載用
   配線基板と、上記配線パターンのうち一方の配線パター
   ンと接続された半導体素子とを備え、上記絶縁性フィル
   ム基板の表面側に形成された配線パターンと裏面側に形
   成された配線パターンとが導通されている半導体装置に
   おいて、 上記半導体素子搭載用配線基板における端部の少なくと
   も一部が、上記絶縁性フィルム基板の表面側に形成され
   た配線パターンと裏面側に形成された配線パターンとが
   接触するように屈曲されていることを特徴とする半導体
   装置。
2. 【請求項２】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成された半導体素子搭載用
   配線基板と、上記配線パターンのうち一方の配線パター
   ンと接続された半導体素子とを備え、上記絶縁性フィル
   ム基板の表面側に形成された配線パターンと裏面側に形
   成された配線パターンとが導通されている半導体装置に
   おいて、 上記半導体素子搭載用配線基板における少なくとも二辺
   が、上記絶縁性フィルム基板の表面側に形成された配線
   パターンと裏面側に形成された配線パターンとが接触す
   るようにそれぞれ屈曲されていると共に、上記各辺にお
   ける両配線パターン同士の接触部同士が、上記絶縁性フ
   ィルム基板における上記半導体素子搭載面とは反対側の
   面に形成された配線パターンにより接続されていること
   を特徴とする半導体装置。
3. 【請求項３】上記絶縁性フィルム基板の表面側に形成さ
   れた配線パターンと裏面側に形成された配線パターンと
   が、異方性導電膜または熱圧着により接合されているこ
   とを特徴とする請求項１または２記載の半導体装置。
4. 【請求項４】上記半導体素子搭載用配線基板が、上記半
   導体素子搭載面側に屈曲されていることを特徴とする請
   求項１〜３の何れか１項に記載の半導体装置。
5. 【請求項５】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成された半導体素子搭載用
   配線基板と、上記配線パターンのうち一方の配線パター
   ンと接続された半導体素子とを備え、上記絶縁性フィル
   ム基板の表面側に形成された配線パターンと裏面側に形
   成された配線パターンとが導通されている半導体装置の
   製造方法であって、 上記半導体素子搭載用配線基板上に上記半導体素子を搭
   載した後、上記半導体素子搭載用配線基板における端部
   の少なくとも一部を、上記絶縁性フィルム基板の表面側
   に形成された配線パターンと裏面側に形成された配線パ
   ターンとが接触するように屈曲させることを特徴とする
   半導体装置の製造方法。
6. 【請求項６】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成された半導体素子搭載用
   配線基板と、上記配線パターンのうち一方の配線パター
   ンと接続された半導体素子とを備え、上記絶縁性フィル
   ム基板の表面側に形成された配線パターンと裏面側に形
   成された配線パターンとが導通されている半導体装置の
   製造方法であって、 上記両配線パターンを、上記半導体素子搭載用配線基板
   における少なくとも二辺に形成すると共に、上記各辺に
   形成された配線パターン同士が、上記絶縁性フィルム基
   板における半導体素子搭載面とは反対側の面に形成され
   た配線パターンにより接続されるように上記両配線パタ
   ーンを形成する工程と、 上記半導体素子搭載用配線基板に上記半導体素子を搭載
   する工程と、 上記半導体素子搭載用配線基板に上記半導体素子を搭載
   した後、上記半導体素子搭載用配線基板における表裏に
   上記配線パターンが形成された各辺を、表裏の配線パタ
   ーン同士が接触するようにそれぞれ屈曲させる工程とを
   有していることを特徴とする半導体装置の製造方法。
7. 【請求項７】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成されている半導体素子搭
   載用配線基板において、 上記配線パターンが、当該半導体素子搭載用配線基板に
   おける端部の少なくとも一部を当該半導体素子搭載用配
   線基板の表裏面が相対するように屈曲させたときに上記
   絶縁性フィルム基板の表面側に形成された配線パターン
   と裏面側に形成された配線パターンとが接触するように
   形成されていることを特徴とする半導体素子搭載用配線
   基板。
8. 【請求項８】絶縁性フィルム基板の表裏両面に導電性材
   料からなる配線パターンが形成されている半導体素子搭
   載用配線基板において、 上記配線パターンが、当該半導体素子搭載用配線基板に
   おける少なくとも二辺を当該半導体素子搭載用配線基板
   の表裏面が相対するように屈曲させたときに上記絶縁性
   フィルム基板の表面側に形成された配線パターンと裏面
   側に形成された配線パターンとが屈曲させた辺において
   それぞれ接触すると共に、屈曲させたときに接触する配
   線パターン同士が、上記絶縁性フィルム基板の裏面側に
   おいて接続されるように形成されていることを特徴とす
   る半導体素子搭載用配線基板。
9. 【請求項９】当該半導体素子搭載用配線基板を屈曲させ
   たときに接触する配線パターンのうち、上記絶縁性フィ
   ルム基板の表裏何れか一方の面側に形成された配線パタ
   ーンは上記絶縁性フィルム基板の端部まで形成され、他
   方の面側に形成された配線パターンは、当該半導体素子
   搭載用配線基板が屈曲されたときの上記絶縁性フィルム
   基板の屈曲部分の直前の部分まで形成されていることを
   特徴とする請求項７または８記載の半導体素子搭載用配
   線基板
10. 【請求項１０】当該半導体素子搭載用配線基板を屈曲さ
    せたときに内側となる上記絶縁性フィルム基板の屈曲位
    置に切欠き部が設けられていることを特徴とする請求項
    ７〜９の何れか１項に記載の半導体素子搭載用配線基
    板。
11. 【請求項１１】上記絶縁性フィルム基板の表面側に形成
    されている配線パターンと裏面側に形成されている配線
    パターンとが同一の素材により形成されていることを特
    徴とする請求項７〜１０の何れか１項に記載の半導体素
    子搭載用配線基板。
12. 【請求項１２】上記絶縁性フィルム基板の表裏両面にお
    ける、上記配線パターンにおける半導体素子との接続部
    および外部との接続用端子形成部位、並びに、上記絶縁
    性フィルム基板の表面側に形成されている配線パターン
    と裏面側に形成されている配線パターンとの接触部を除
    く領域が保護膜で覆われていることを特徴とする請求項
    ７〜１１の何れか１項に記載の半導体素子搭載用配線基
    板。