JP3523536B2 - 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法 - Google Patents

半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法

Info

Publication number
JP3523536B2
JP3523536B2 JP22346399A JP22346399A JP3523536B2 JP 3523536 B2 JP3523536 B2 JP 3523536B2 JP 22346399 A JP22346399 A JP 22346399A JP 22346399 A JP22346399 A JP 22346399A JP 3523536 B2 JP3523536 B2 JP 3523536B2
Authority
JP
Japan
Prior art keywords
base film
reinforcing member
semiconductor device
liquid crystal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22346399A
Other languages
English (en)
Other versions
JP2001053108A (ja
Inventor
敏春 瀬古
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22346399A priority Critical patent/JP3523536B2/ja
Priority to TW089112091A priority patent/TW512512B/zh
Priority to US09/597,582 priority patent/US6388888B1/en
Priority to KR10-2000-0035279A priority patent/KR100399379B1/ko
Publication of JP2001053108A publication Critical patent/JP2001053108A/ja
Application granted granted Critical
Publication of JP3523536B2 publication Critical patent/JP3523536B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フレキシブル基板
上に半導体素子が接合搭載された半導体装置、特にチッ
プ・オン・フィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ：以
下、「ＣＯＦ」という）やテープ・キャリア・パッケー
ジ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｋａｇｅ：以下、
「ＴＣＰ」という）に関するものである。
【０００２】
【従来の技術】図９に示すように、ＴＣＰにおいては、
絶縁テープからなるベースフィルム２１の半導体素子が
搭載される部分に予め貫通した開口部（デバイスホー
ル）が設けられ、接着剤層２８を介してベースフィルム
２１上に形成された配線パターン２２が開口部へ突出し
ており、配線パターンの先端部２４と半導体素子２３と
が接合される。また、ＴＣＰは、本来そのベースフィル
ムとして、５０μｍ厚や７５μｍ厚のポリイミドフィル
ムを使用していた。５０μｍ厚や７５μｍ厚のポリイミ
ドフィルムのでは機械的強度に問題はなく、ＴＣＰ外側
に形成されているスプロケットホールを利用して、各工
程で、ベースフィルムをリールに巻き付けた状態で搬送
する、リールｔｏリールの搬送が行われていた。
【０００３】一方、図１０及び図１１に示すように、Ｃ
ＯＦにおいては、ＴＣＰとは異なり、ベースフィルム２
１には半導体素子２３を搭載するための搭載用の開口部
を有していない。すなわち、ＣＯＦでは、半導体素子２
３がベースフィルム表面上に接合搭載されている。ま
た、ＣＯＦはその使用目的から、ベースフィルムには自
由に折り曲げることが可能な薄膜絶縁テープが使用さ
れ、絶縁テープの表面上に配置された配線パターンの各
配線は、半導体素子の対応する端子と電気的に接続さ
れ、外部接続用コネクタ部には、液晶パネルやプリント
基板などに接続される。また、前記以外の配線パターン
露出部は、ソルダーレジストが塗布され、絶縁状態が確
保される。
【０００４】また、ＣＯＦのベース材としては、２０μ
ｍ、２５μｍ又は４０μｍ厚のポリイミド系フィルムを
使用し、シート状にカットして使用されてきた。更に、
ＴＣＰと同様にリールｔｏリールで搬送する場合、特に
２５μｍ以下の厚みのＣＯＦを生産する場合は、搬送用
の補強用テープとして、厚膜の補強用部材を張り付けて
いたが、この補強用部材は、搬送後は、ユーザ使用エリ
アに金型でベース材を打ち抜いて、補強用部材を取り除
くことにより、補強用部材として利用することはなかっ
た。
【０００５】尚、図９は従来のＴＣＰの断面図を示し、
図１０（ａ）は従来のＣＯＦの半導体素子搭載側からみ
た平面図、図１０（ｂ）は同搭載側の反対面側からみた
平面図、図１１は従来のＣＯＦの構成断面図を示す。ま
た、図９乃至図１１において、２１はベースフィルム、
２２は配線パターン、２３は半導体素子、２４は配線パ
ターンと半導体素子との接続部分、２５は配線パターン
外部接続用コネクタ部分、２６はバンプ、２７は樹脂を
示す。
【０００６】
【発明が解決しようとする課題】上述のＣＯＦの問題点
としては、ベース材が薄く伸縮しやすいため、アウター
リード及びインナーリード列の幅（累積ピッチ）の寸法
精度が悪いこと、打ち抜き後に補強材を貼り付けるた
め、コストアップになり且つ貼り付けた際の位置精度が
悪いこと、ベース材の液晶パネル等への実装時の折り曲
部分が一定でないため、システム組み込みが困難である
こと、部品搭載後リフロー時に部品搭載部等の反りによ
る搭載不具合が発生すること等がある。
【０００７】現在、ＣＯＦへの要求の１つとして、多ピ
ン化への対応があり、別の要求である小型化も同時に満
足するためには、配線パターンの外部接続用コネクタ部
及び半導体素子との接続部のファインピッチ化が必要と
なる。このファインピッチ化にはいくつかの課題があ
り、その１つが、上述の累積ピッチの寸法精度の向上で
ある。薄型化、自由な折り曲げ性が要求されていること
から、柔軟性が高い薄膜の絶縁テープが使用されてい
る。しかしながら、薄膜の絶縁テープは機械強度が弱
く、また、伸縮が大きく、特にＣＯＦで使用するベース
材は、ＴＣＰで使用するベース材よりも吸湿性が高く、
寸法安定性が悪いため、上述のファインピッチ化が困難
となっている。
【０００８】また、ＴＣＰにおいても、プラスチック液
晶パネルを搭載する場合は、低温処理が必要であること
から、２０〜２５μｍ厚のベース材を使用する必要があ
り、ＣＯＦと同様の問題点が生じる。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
外部接続用コネクタ部を有する配線パターンが形成され
た長尺のベースフィルムに、半導体素子或いは半導体素
子及び該半導体素子以外の搭載部品が配線パターンの接
続部と電気的に接続されて搭載され、且つ、前記ベース
フィルムの長手方向の両端にスプロケットホールを有す
る長尺の補強用部材を前記ベースフィルムの前記配線パ
ターン形成面と反対の面に接着剤を介して備えた半導体
装置において、前記ベースフィルムの外部接続用コネク
タ部形成面と対応する前記ベースフィルムの反対面及び
前記半導体素子或いは半導体素子及び該半導体素子以外
の搭載部品の搭載面に対応する前記ベースフィルムの反
対面にも前記補強用部材が接着剤を介して又は直接設け
られていることを特徴とするものである。
【００１０】
【００１１】また、本発明の半導体装置は、接着剤層に
おいて前記ベースフィルムと前記補強用部材とが剥離可
能な状態で前記接着剤層を介して設けられていることが
望ましい。
【００１２】また、本発明の半導体装置は、前記ベース
フィルムと前記補強用部材との界面で剥離可能な状態で
前記補強用部材が設けられていることが望ましい。
【００１３】
【００１４】また、本発明の半導体装置は、前記補強用
部材の厚さが１５μｍ以上、且つ、４００μｍ以下であ
ることが望ましい。
【００１５】また、本発明の半導体装置は、前記補強用
部材が有機系フィルムからなることが望ましい。
【００１６】また、本発明の半導体装置の製造方法は、
上述の本発明の半導体装置に対して外形打ち抜きによ
り、ベースフィルムを所定の形状に打ち抜ぬくことによ
って、補強用部材の前記スプロケットホール形成領域を
切り離し、前記ベースフィルムの外部接続用コネクタ部
形成面と対応する前記ベースフィルムの反対面にのみ、
或いは前記ベースフィルムの外部接続用コネクタ部形成
面及び前記半導体素子搭載面と対応する前記ベースフィ
ルムの反対面のみ、又は外部接続用コネクタ部形成面、
半導体素子搭載面及び該半導体素子以外の搭載部品との
搭載面に対応する前記ベースフィルムの反対面にのみ、
補強用部材を切り離して残したことを特徴とするもので
ある。
【００１７】また、本発明の液晶モジュールは、上述の
半導体装置に対して外形打ち抜きをして液晶パネルに実
装されたことを特徴とするものである。
【００１８】また、本発明の液晶モジュールの搭載方法
は、上述の本発明の半導体装置を外形打ち抜きして液晶
パネルに実装し、液晶モジュール形成後、少なくとも前
記ベースフィルムの折り曲げ部に位置する前記補強用部
材を前記ベースフィルムから剥離し、その後、前記液晶
モジュールを所望の電子機器に搭載することを特徴とす
るものである。
【００１９】また、本発明の液晶モジュールの搭載方法
は、上述の本発明の半導体装置において前記ベースフィ
ルムに設けられた前記補強用部材を全て除去した後、前
記液晶モジュールを所望の電子機器に搭載することを特
徴とするものである。
【００２０】
【発明の実施の形態】以下、実施の形態に基づいて、本
発明の半導体装置を詳細に説明する。
【００２１】図１（ａ）は本発明の第１の実施例のＣＯ
Ｆの半導体素子側からの平面図、同（ｂ）は同ＣＯＦの
補強用部材側からの平面図、図２は図１の断面図、ず３
は本発明の第２の実施例のＣＯＦの断面図、図４は本発
明の第３の実施例のＣＯＦの断面図、図５は本発明の第
４の実施例のＴＣＰの断面図、図６は本発明の第５の実
施例のＣＯＦの液晶パネル等への実装工程図、図７は本
発明の第６の実施例のＣＯＦの液晶パネル等への実装工
程図、図８は本発明の第７の実施例のＣＯＦの液晶パネ
ル等への実装工程図である。図１乃至図８において、１
はベースフィルム、２は銅箔パターンからなる配線パタ
ーン、３は半導体素子、４は配線パターンの半導体素子
との接続部、５は配線パターンの外部接続用コネクタ
部、６は接着剤層、７はポリイミド系絶縁フィルムから
なる補補強用部材、８はバンプ、９は封止樹脂、１０は
液晶パネル、１１はプリント基板、１２は外形打ち抜き
形状、１３は搭載部品、１４はベースフィルムにおける
電子機器搭載時に折れ曲がる折り曲げ部を示している。
【００２２】本発明の特徴は、長尺のベースフィルムの
配線パターンの外部接続用コネクタ部形成面に対応する
ベースフィルムの反対面、半導体素子や他の搭載部品と
の接合面に対応するベースフィルムの反対面にも接着剤
層を介して又は接着剤層を介さずに直接、スプロケット
ホールが設けられた搬送用の補強用部材を利用した長尺
の補強用部材を設けていることである。また、必要に応
じて、ベースフィルムと補強用部材とが、接着剤層にお
いて、又はベースフィルムと補強用部材との界面におい
て剥離できるように接着されていることを特徴としてい
る。
【００２３】本実施例のＣＯＦに使用されるベースフィ
ルムは、半導体素子を搭載するための開口部は有してお
らず、自由に折り曲げることが可能な柔軟性の高い２０
μｍ、２５μｍ、４０μｍの薄膜のポリイミド系絶縁フ
ィルムを用い、絶縁フィルムの表面に銅箔からなる配線
パターンが接着剤層を介さず形成されている。銅箔パタ
ーンの表面は錫メッキや金メッキ（図示せず）が施され
ている。配線パターンの半導体素子との接続部及び外部
接続用コネクタ部以外のパターン露出部にはソルダーレ
ジスト（図示せず）が塗布され、絶縁状態が確保されて
いる。また、配線パターンの外部接続用コネクタ部に
は、液晶パネルやプリント基板などが接続される。
【００２４】また、図１及び図２に示すように、第１の
実施例では、長尺のベースフィルム１の配線パターン形
成面と反対の面に、ベースフィルムの長手方向の両側に
スプロケットホールが形成された厚さ１５〜４００μｍ
の膜厚のポリイミド系補強用部材７が設けられている。
このようにリールｔｏリールでＣＯＦを搬送するため
に、ベースフィルムの両側に搬送用のスプロケットホー
ルを有する補強用部材７を用いることが望ましい。そし
て、この補強用部材７は、配線パターン２の外部接続用
コネクタ部５形成面に対応するベースフィルム１の反対
面にも、接着剤層６を介して設けられている。コネクタ
への差し込みに対する補強としては、４００μｍ程度の
補強用部材７が必要である。
【００２５】また、図１及び図２に示す箇所の他に、更
にベースフィルム１の半導体素子３搭載面（図３、第２
の実施例）や他の搭載部品１３の搭載面（図６、第５の
実施例）に対応するベースフィルム１の反対面にも接着
剤層６を介して、厚さ１５〜４００μｍの膜厚のポリイ
ミド系補強用部材７を設ける。補強用部材の厚さは、１
５μｍより薄いと補強用部材としての効果を失う。な
お、補強用部材としては、ポリイミド系フィルムの他に
ポリエステル系フィルム等の、ベースフィルムと伸縮率
の近い有機系フィルムが望ましい。
【００２６】このベースフィルムの外部接続用コネクタ
部形成面と対応する前記ベースフィルムの反対面に形成
された補強用部材７は、スプロケットホールが形成され
た部分等の補強不要な箇所を金型で打ち抜く等により、
ベースフィルム１が所定のパターンに形成した後も、接
着剤層６を介して、又は直接ベースフィルム１の上述の
所定の面に補強用部材７が形成されている。
【００２７】ここで、接着剤層６には、熱硬化型接着剤
やＵＶ硬化型接着剤を使用することが望ましい。このよ
うな接着剤層６を用いて、接着温度、接着時間、圧力等
の接着条件を適宜調整することにより、必要に応じて、
本発明のＴＣＰやＣＯＦを液晶パネル１０やプリント基
板１１に搭載後、接着剤層６において補強用部材７をベ
ースフィルム１から容易に剥離できる程度の接着力に自
由に調整することができる。ここで容易に剥離できる程
度とは、人間が手で補強用部材を剥離できる程度、具体
的には５００ｇｆ／ｃｍ〜１０００ｇｆ／ｃｍ程度の力
で、接着剤層又はベースフィルムと補強用部材との界面
において剥離ができることをいう。
【００２８】また、図４に示すように、第３の実施例で
は、配線パターンの外部接続用コネクタ部形成面に対応
するベースフィルム１の反対面には、接着剤層６を介せ
ずに、直接厚さ１５〜４００μｍの膜厚のポリイミド系
補強用部材７を設けている。具体的には、熱可塑性のポ
リイミドをベースフィルムへの接着側に配置した補強用
部材７を使用して熱圧着することによって接着する。
【００２９】また、図５に示すように、第４の実施例で
は、ＴＣＰにおいても、プラスチック液晶パネルのよう
に、ＣＯＦと同程度のベースフィルムの薄膜化が要求さ
れる場合、第１乃至第３の実施例と同様に、ベースフィ
ルム１の外部接続用コネクタ部５形成面に対応するベー
スフィルム１の反対面に接着剤層６を介して、厚さ１５
〜４００μｍの膜厚のポリイミド系補強用部材７を設け
る。なお、本実施例においても、接着剤層を用いなくて
もよい。
【００３０】以下、本発明のＴＣＰやＣＯＦを液晶パネ
ル１０やプリント基板１１に搭載する工程を説明する。
【００３１】まず、第５の実施例として、図６（ａ）に
示すように、半導体素子３及び他の搭載部品１３が搭載
されたベースフィルム１において、外部接続用コネクタ
部５形成面及び他の搭載部品搭載面に対応するベースフ
ィルム１の反対面に接着剤層６を介してポリイミド系補
強用部材７を設けている。他の搭載部品１３は、取り付
けランド部にはんだペーストを塗布後、リフロー加熱に
より実装される。補強用部材を設けていることにより、
ＣＯＦのベースフィルム反りが従来の５０％以下に低減
されるため、部品搭載面のベースフィルムの反りによ
る、搭載不具合の発生が防止できる。
【００３２】その後、図６（ｂ）に示すように、外形打
ち抜き形状（図１に示す）となるように、ベースフィル
ムに対して金型を用いて外形打ち抜きを行う。その後、
図６（ｃ）に示すように、補強用部材を設けた状態で、
液晶パネル１０やプリント基板１１への実装を行う。こ
の際、外部接続用コネクタ部５の累積ピッチの寸法精度
は、補強用部材７によって向上されているので、液晶パ
ネル１０やプリント基板１１等への実装も良好に行え
る。その後、折り曲げ部等に補強用部材が設けられてい
る場合、折り曲げ部等に設けられた補強用部材をベース
フィルムから剥離した後、携帯電話等の電子機器に搭載
する。
【００３３】次に、第６の実施例として、図７（ａ）に
示すように、外部接続用コネクタ部形成面及び半導体素
子搭載面に対応するベースフィルム１の反対面の他に液
晶パネル１０やプリント基板１１実装時に折り曲げ部と
なる領域を含む面に対応するベースフィルム１の反対面
に接着剤層６を介して、個別に分割されたポリイミド系
補強用部材７を設ける。その後、図７（ｂ）に示すよう
に、液晶パネル１０、プリント基板１１等に実装後、携
帯電話等の製品に組み込む前に、第５の実施例と同様、
ベースフィルムの折り曲げ部分に設けられた補強用部材
を剥離することによって、従来のＣＯＦと同様に折り曲
げて使用することができる。
【００３４】次に、第７の実施例として、図８（ａ）に
示すように、液晶パネル１０、プリント基板１１等に実
装後、図８（ｂ）に示すように、携帯電話等の製品に組
み込む前に補強用部材７を全て剥離することによって、
従来のＣＯＦと同様の厚みにすることができる。
【００３５】また、上述の実施例においては、液晶パネ
ル等に搭載後補強用部材の一部又は全部を剥離していた
が、特に必要のない場合は、補強用部材の剥離を行わな
くてもよい。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、折り曲げ性を従来のＣＯＦと変える
ことなく、ＣＯＦ、ＴＣＰの配線パターンの外部接続用
コネクタ部又は半導体素子との接続部等の累積ピッチの
寸法精度及び強度を向上させることが可能となる。具体
的には、本発明のＣＯＦやＴＣＰ等の半導体装置は累積
ピッチ寸法の変化率が従来の５０％以下となり、配線パ
ターンの外部接続用コネクタ部、半導体素子との接続部
等の強度を従来の２倍以上に向上させることができる。
【００３７】また、液晶パネルやプリント基板等に本発
明の半導体装置を実装後、電子機器実装前に補強用部材
をベースフィルムから剥離することにより、ＣＯＦ、Ｔ
ＣＰの配線パターンの外部接続用コネクタ部又は半導体
素子との接続部等の累積ピッチ及び強度を向上させると
同時に、電子機器搭載後は従来のＣＯＦと同様の厚さ、
折れ曲がり性を有する液晶モジュールを得ることができ
る。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施例のＣＯＦの半導
体素子側からの平面図、（ｂ）は同ＣＯＦの補強用部材
側からの平面図である。
【図２】本発明の第１の実施例のＣＯＦの断面図であ
る。
【図３】本発明の第２の実施例のＣＯＦの断面図であ
る。
【図４】本発明の第３の実施例のＣＯＦの断面図であ
る。
【図５】本発明の第４の実施例のＴＣＰの断面図であ
る。
【図６】本発明の第５の実施例のＣＯＦの液晶パネル等
への実装工程図である。
【図７】本発明の第６の実施例のＣＯＦの液晶パネル等
への実装工程図である。
【図８】本発明の第７の実施例のＣＯＦの液晶パネル等
への実装工程図である。
【図９】従来のＴＣＰの断面図である。
【図１０】（ａ）は従来のＣＯＦの半導体素子搭載面側
からの平面図、（ｂ）は同半導体素子搭載面と反対の面
側からの平面図である。
【図１１】従来のＣＯＦの断面図である。
【符号の説明】
１ ベースフィルム ２ 銅箔パターンからなる配線パターン ３ 半導体素子 ４ 配線パターンの半導体素子との接続部 ５ 配線パターンの外部接続用コネクタ部 ６ 接着剤層 ７ 補強用部材 ８ バンプ ９ 封止樹脂 １０ 液晶パネル １１ プリント基板 １２ 外形打ち抜き形状 １３ 搭載部品 １４ 折り曲げ部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−306741（ＪＰ，Ａ) 特開 昭62−274737（ＪＰ，Ａ) 特開 平10−256302（ＪＰ，Ａ) 特開2000−340617（ＪＰ，Ａ) 特開2000−77484（ＪＰ，Ａ) 実開 昭59−185832（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 G02F 1/1345

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部接続用コネクタ部を有する配線パタ
    ーンが形成された長尺のベースフィルムに、半導体素子
    或いは半導体素子及び該半導体素子以外の搭載部品が配
    線パターンの接続部と電気的に接続されて搭載され、且
    つ、前記ベースフィルムの長手方向の両端にスプロケッ
    トホールを有する長尺の補強用部材を前記ベースフィル
    ムの前記配線パターン形成面と反対の面に接着剤を介し
    て備えた半導体装置において、前記ベースフィルムの外
    部接続用コネクタ部形成面と対応する前記ベースフィル
    ムの反対面及び前記半導体素子或いは半導体素子及び該
    半導体素子以外の搭載部品の搭載面に対応する前記ベー
    スフィルムの反対面にも前記補強用部材が接着剤を介し
    て又は直接設けられていることを特徴とする半導体装
    置。
  2. 【請求項２】 接着剤層において前記ベースフィルムと
    前記補強用部材とが剥離可能な状態で前記接着剤層を介
    して設けられていることを特徴とする、請求項１に記載
    の半導体装置。
  3. 【請求項３】 前記ベースフィルムと前記補強用部材と
    の界面で剥離可能な状態で前記補強用部材が設けられて
    いることを特徴とする、請求項１に記載の半導体装置。
  4. 【請求項４】 前記補強用部材の厚さが１５μｍ以上、
    且つ、４００μｍ以下であることを特徴とする、請求項
    １乃至請求項３いずれかに記載の半導体装置。
  5. 【請求項５】 前記補強用部材が有機系フィルムからな
    ることを特徴とする、請求項１乃至請求項４のいずれか
    に記載の半導体装置。
  6. 【請求項６】 請求項１乃至請求項５に記載の半導体装
    置に対して外形打ち抜きにより、ベースフィルムを所定
    の形状に打ち抜ぬくことによって、補強用部材の前記ス
    プロケットホール形成領域を切り離し、前記ベースフィ
    ルムの外部接続用コネクタ部形成面と対応する前記ベー
    スフィルムの反対面にのみ、或いは前記ベースフィルム
    の外部接続用コネクタ部形成面及び前記半導体素子搭載
    面と対応する前記ベースフィルムの反対面のみ、又は外
    部接続用コネクタ部形成面、半導体素子搭載面及び該半
    導体素子以外の搭載部品との搭載面に対応する前記ベー
    スフィルムの反対面にのみ、補強用部材を切り離して残
    したことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１乃至請求項５のいずれかに記載
    の半導体装置を外形打ち抜きをして液晶パネルに実装さ
    れたことを特徴とする液晶モジュール。
  8. 【請求項８】 請求項１乃至請求項５のいずれかに記載
    の半導体装置を外形打ち抜きして液晶パネルに実装し、
    液晶モジュール形成後、少なくとも前記ベースフィルム
    の折り曲げ部に位置する前記補強用部材を前記ベースフ
    ィルムから剥離し、その後、前記液晶モジュールを所望
    の電子機器に搭載することを特徴とする、液晶モジュー
    ルの搭載方法。
  9. 【請求項９】 請求項１乃至請求項５のいずれかに記載
    の半導体装置において前記ベースフィルムに設けられた
    前記補強用部材を全て除去した後、前記液晶モジュール
    を所望の電子機器に搭載することを特徴とする、液晶モ
    ジュールの搭載方法。
JP22346399A 1999-08-06 1999-08-06 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法 Expired - Lifetime JP3523536B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22346399A JP3523536B2 (ja) 1999-08-06 1999-08-06 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
TW089112091A TW512512B (en) 1999-08-06 2000-06-20 Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same
US09/597,582 US6388888B1 (en) 1999-08-06 2000-06-20 Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same
KR10-2000-0035279A KR100399379B1 (ko) 1999-08-06 2000-06-26 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22346399A JP3523536B2 (ja) 1999-08-06 1999-08-06 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法

Publications (2)

Publication Number Publication Date
JP2001053108A JP2001053108A (ja) 2001-02-23
JP3523536B2 true JP3523536B2 (ja) 2004-04-26

Family

ID=16798554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22346399A Expired - Lifetime JP3523536B2 (ja) 1999-08-06 1999-08-06 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法

Country Status (4)

Country Link
US (1) US6388888B1 (ja)
JP (1) JP3523536B2 (ja)
KR (1) KR100399379B1 (ja)
TW (1) TW512512B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP3679989B2 (ja) * 2000-10-19 2005-08-03 株式会社アドバンスト・ディスプレイ チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
US20070023877A1 (en) * 2003-09-10 2007-02-01 Hideo Yamazaki Chip on flex tape with dimension retention pattern
JP2005086098A (ja) * 2003-09-10 2005-03-31 Three M Innovative Properties Co チップオンフレックス（ｃｏｆ）テープ
JP4626139B2 (ja) * 2003-10-09 2011-02-02 東レ株式会社 回路基板の製造方法
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
JP2005277111A (ja) * 2004-03-25 2005-10-06 Casio Comput Co Ltd フレキシブル配線基板
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006173535A (ja) * 2004-12-20 2006-06-29 Sony Corp フレキシブル基板及びその接続方法
KR100712530B1 (ko) 2005-09-09 2007-04-30 삼성전자주식회사 보강재가 구비된 반도체 패키지용 필름 및 이를 적용한디스플레이 모듈
KR101109800B1 (ko) * 2008-06-12 2012-03-13 엘지디스플레이 주식회사 액정표시장치
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package
JP2010122015A (ja) * 2008-11-18 2010-06-03 Fujitsu Ltd センサユニット及び電子装置の製造方法
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
JP6512610B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6512609B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017208516A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
TWI681516B (zh) * 2017-09-28 2020-01-01 頎邦科技股份有限公司 具有可撓性基板的晶片封裝構造
WO2019174043A1 (zh) * 2018-03-16 2019-09-19 深圳市柔宇科技有限公司 Cof载带及其加工方法、cof载带加工设备
CN110798964A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof产品的链轮齿孔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5679194A (en) * 1995-05-04 1997-10-21 Tessera, Inc. Fabrication of leads on semiconductor connection components
US5807453A (en) * 1995-05-04 1998-09-15 Tessera, Inc. Fabrication of leads on semiconductor connection components
JPH09172041A (ja) 1995-12-21 1997-06-30 Sumitomo Metal Mining Co Ltd Ｔａｂ用テープ、およびこれを用いたｔａｂテープと、ｔａｂテープの製造方法

Also Published As

Publication number Publication date
KR100399379B1 (ko) 2003-09-26
JP2001053108A (ja) 2001-02-23
TW512512B (en) 2002-12-01
US6388888B1 (en) 2002-05-14
KR20010021029A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
JP3523536B2 (ja) 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
US7671454B2 (en) Tape carrier, semiconductor apparatus, and semiconductor module apparatus
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US7425766B2 (en) Film substrate, fabrication method thereof, and image display substrate
KR20000047836A (ko) 반도체장치와 그의 제조방법 및 동 반도체장치의 제조에사용되는 보강용 테이프
JP3804269B2 (ja) フレキシブル配線基板の接合構造
JP4283292B2 (ja) 半導体装置用テープキャリア、および半導体装置の製造方法
JP2005217022A (ja) フレキシブル基板とその接続方法とその接続構造
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
KR100413027B1 (ko) 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법
KR100861246B1 (ko) Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
JP2003059979A (ja) 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP3555502B2 (ja) Ｃｏｆ用ｔａｂテープキャリアの製造方法
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2004140384A (ja) プリント配線基板の接続方法
US6373545B1 (en) Repairable TFT-LCD assembly and method for making in which a separation tape positioned between two anisotropic conductive films
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP3813766B2 (ja) プリント配線基板の接続構造
KR20020069675A (ko) 연성인쇄회로기판의 접합방법
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JPH08167676A (ja) 半導体装置
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040206

R150 Certificate of patent or registration of utility model

Ref document number: 3523536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

EXPY Cancellation because of completion of term