JP2001358182A - 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001358182A JP2001358182A JP2000178256A JP2000178256A JP2001358182A JP 2001358182 A JP2001358182 A JP 2001358182A JP 2000178256 A JP2000178256 A JP 2000178256A JP 2000178256 A JP2000178256 A JP 2000178256A JP 2001358182 A JP2001358182 A JP 2001358182A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- wiring board
- base substrate
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】 極めて薄いベース基板を円滑に搬送させ、か
つ、作業性良く製造することができる配線基板の製造方
法、半導体装置及びその製造方法、回路基板並びに電子
機器を提供することにある。 【解決手段】 配線基板の製造方法は、第１及び第２の
ベース基板１０、２０を用意し、第１及び第２のベース
基板１０、２０を片面同士で接着してなる積層体３に、
前記配線パターン１４、２４を形成する工程を含む。
つ、作業性良く製造することができる配線基板の製造方
法、半導体装置及びその製造方法、回路基板並びに電子
機器を提供することにある。 【解決手段】 配線基板の製造方法は、第１及び第２の
ベース基板１０、２０を用意し、第１及び第２のベース
基板１０、２０を片面同士で接着してなる積層体３に、
前記配線パターン１４、２４を形成する工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板の製造方
法、半導体装置及びその製造方法、回路基板並びに電子
機器に関する。
法、半導体装置及びその製造方法、回路基板並びに電子
機器に関する。
【０００２】
【発明の背景】従来、極めて薄い長尺状のベース基板を
リール・トゥ・リールの工程で製造するときに、ベース
基板の裏面に別の裏打ちテープを貼り付けることで剛性
を確保し、ベース基板を円滑に搬送していた。
リール・トゥ・リールの工程で製造するときに、ベース
基板の裏面に別の裏打ちテープを貼り付けることで剛性
を確保し、ベース基板を円滑に搬送していた。
【０００３】しかしながら、この裏打ちテープは、半導
体装置の製造途中又は終了時にベース基板から剥離して
処分されるものであり、その分の材料費は製品のコスト
アップにつながっていた。また、裏打ちテープを貼り付
けて製造することは手間がかかり、それに比べて製造時
の作業効率は決して良いものではなかった。
体装置の製造途中又は終了時にベース基板から剥離して
処分されるものであり、その分の材料費は製品のコスト
アップにつながっていた。また、裏打ちテープを貼り付
けて製造することは手間がかかり、それに比べて製造時
の作業効率は決して良いものではなかった。
【０００４】本発明はこの問題点を解決するためのもの
であり、その目的は、極めて薄いベース基板を円滑に搬
送させ、かつ、作業性良く製造することができる配線基
板の製造方法、半導体装置及びその製造方法、回路基板
並びに電子機器を提供することにある。
であり、その目的は、極めて薄いベース基板を円滑に搬
送させ、かつ、作業性良く製造することができる配線基
板の製造方法、半導体装置及びその製造方法、回路基板
並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る配線
基板の製造方法は、第１及び第２のベース基板を用意
し、第１及び第２のベース基板を片面同士で接着してな
る積層体に、配線パターンを形成する工程を含む。
基板の製造方法は、第１及び第２のベース基板を用意
し、第１及び第２のベース基板を片面同士で接着してな
る積層体に、配線パターンを形成する工程を含む。
【０００６】本発明によれば、例えば、一度に各ベース
基板に配線パターンを形成できるので、その作業効果を
倍増させることができる。
基板に配線パターンを形成できるので、その作業効果を
倍増させることができる。
【０００７】（２）この配線基板の製造方法は、前記積
層体は長尺状をなし、前記積層体に前記配線パターンを
形成する工程は、前記積層体を一対のリールに掛け渡
し、前記積層体を一方のリールから他方のリールに巻き
取らせる間に行ってもよい。
層体は長尺状をなし、前記積層体に前記配線パターンを
形成する工程は、前記積層体を一対のリールに掛け渡
し、前記積層体を一方のリールから他方のリールに巻き
取らせる間に行ってもよい。
【０００８】これによれば、第１及び第２のベース基板
を積層体にして搬送するので、各ベース基板が極めて薄
くても、リールによって円滑に搬送することができる。
また、例えば、リールによる一度の搬送で各ベース基板
に配線パターンを形成できるので、その作業効果を倍増
させることができる。
を積層体にして搬送するので、各ベース基板が極めて薄
くても、リールによって円滑に搬送することができる。
また、例えば、リールによる一度の搬送で各ベース基板
に配線パターンを形成できるので、その作業効果を倍増
させることができる。
【０００９】（３）この配線基板の製造方法において、
前記積層体に前記配線パターンを形成する工程は、前記
積層体の前記第１のベース基板側の面及び第２のベース
基板側の面に形成された導電箔を、パターニングするこ
とによって行ってもよい。
前記積層体に前記配線パターンを形成する工程は、前記
積層体の前記第１のベース基板側の面及び第２のベース
基板側の面に形成された導電箔を、パターニングするこ
とによって行ってもよい。
【００１０】なお、導電箔は、各ベース基板を接着する
前に形成してもよく、接着後に形成してもよい。
前に形成してもよく、接着後に形成してもよい。
【００１１】（４）この配線基板の製造方法において、
前記配線パターンが形成された前記積層体を、前記第１
のベース基板及び前記第２のベース基板に分離する工程
をさらに含んでもよい。
前記配線パターンが形成された前記積層体を、前記第１
のベース基板及び前記第２のベース基板に分離する工程
をさらに含んでもよい。
【００１２】これによって、リールで搬送する積層体か
ら、無駄なく一対の配線基板を製造することができる。
ら、無駄なく一対の配線基板を製造することができる。
【００１３】（５）本発明に係る半導体装置の製造方法
は、上記配線基板の製造方法を含み、半導体チップを前
記配線パターンと電気的に接続させる工程をさらに含
む。
は、上記配線基板の製造方法を含み、半導体チップを前
記配線パターンと電気的に接続させる工程をさらに含
む。
【００１４】（６）本発明に係る半導体装置は、上記半
導体装置の製造方法によって製造されてなる。
導体装置の製造方法によって製造されてなる。
【００１５】（７）本発明に係る回路基板は、上記半導
体装置が電気的に接続されてなる。
体装置が電気的に接続されてなる。
【００１６】（８）本発明に係る電子機器は、上記半導
体装置を有する。
体装置を有する。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【００１８】図１〜図４は、本実施の形態に係る配線基
板の製造方法を示す図である。本実施の形態において製
造する配線基板は、ＣＯＦ（Chip On Film）用基板であ
ってもよい。あるいは、ＣＳＰ（Chip Scale/Size Pack
age）に使用するインターポーザとなるものであっても
よい。
板の製造方法を示す図である。本実施の形態において製
造する配線基板は、ＣＯＦ（Chip On Film）用基板であ
ってもよい。あるいは、ＣＳＰ（Chip Scale/Size Pack
age）に使用するインターポーザとなるものであっても
よい。
【００１９】本実施の形態では、第１のベース基板１０
と第２のベース基板２０とを用意する。第１のベース基
板１０は、有機系の材料から形成されたものであっても
よい。有機系の材料から形成されたものとして、例えば
ポリイミド樹脂からなるフレキシブル基板が挙げられ
る。フレキシブル基板として、ＦＰＣ（Flexible Print
ed Circuit）と呼ばれる基板を使用してもよい。フレキ
シブル基板は、極めて薄く（２５〜４０μｍ程度）形成
されているものが多く、これにより薄い半導体装置を製
造することができる。本発明は、このような極めて薄い
第１のベース基板１０を使用する場合に、特に効果的で
ある。なお、第１のベース基板１０は、上述とは別に、
無機系の材料を含むものであってもよく、例えばセラミ
ック、ガラスもしくはガラスエポキシなどの基板又はテ
ープなどであってもよい。
と第２のベース基板２０とを用意する。第１のベース基
板１０は、有機系の材料から形成されたものであっても
よい。有機系の材料から形成されたものとして、例えば
ポリイミド樹脂からなるフレキシブル基板が挙げられ
る。フレキシブル基板として、ＦＰＣ（Flexible Print
ed Circuit）と呼ばれる基板を使用してもよい。フレキ
シブル基板は、極めて薄く（２５〜４０μｍ程度）形成
されているものが多く、これにより薄い半導体装置を製
造することができる。本発明は、このような極めて薄い
第１のベース基板１０を使用する場合に、特に効果的で
ある。なお、第１のベース基板１０は、上述とは別に、
無機系の材料を含むものであってもよく、例えばセラミ
ック、ガラスもしくはガラスエポキシなどの基板又はテ
ープなどであってもよい。
【００２０】第１のベース基板１０として、長尺状をな
すものを使用してもよい。長尺状の第１のベース基板１
０は可撓性を有する。長尺状の第１のベース基板１０に
は、幅方向の両側端部であって、長さ方向に並ぶ複数の
スプロケットホール（図示しない）が形成されてもよ
い。スプロケットホールに、スプロケット（図示しな
い）を噛み合わせることで、第１のベース基板１０を長
手方向に搬送することが可能となる。
すものを使用してもよい。長尺状の第１のベース基板１
０は可撓性を有する。長尺状の第１のベース基板１０に
は、幅方向の両側端部であって、長さ方向に並ぶ複数の
スプロケットホール（図示しない）が形成されてもよ
い。スプロケットホールに、スプロケット（図示しな
い）を噛み合わせることで、第１のベース基板１０を長
手方向に搬送することが可能となる。
【００２１】第２のベース基板２０は、上述の第１のベ
ース基板１０と同じ形態であってもよい。詳しくは、第
２のベース基板２０は、同一材料及び同一形状であって
もよい。あるいは、第２のベース基板２０は、後述する
ように第１のベース基板１０に接着させて積層体３とし
て搬送可能となるのであれば、第１のベース基板１０と
異なる形態であっても構わない。
ース基板１０と同じ形態であってもよい。詳しくは、第
２のベース基板２０は、同一材料及び同一形状であって
もよい。あるいは、第２のベース基板２０は、後述する
ように第１のベース基板１０に接着させて積層体３とし
て搬送可能となるのであれば、第１のベース基板１０と
異なる形態であっても構わない。
【００２２】なお、第１及び第２のベース基板１０、２
０は、長尺状をなすものでなくてもよく、例えば、既に
個片切断されたものであってもよい。
０は、長尺状をなすものでなくてもよく、例えば、既に
個片切断されたものであってもよい。
【００２３】図１に示すように、第１及び第２のベース
基板１０、２０を片面同士で接着する。長尺状の第１の
ベース基板１０を用意した場合は、第１のベース基板１
０と、第１のベース基板の幅及び長さをほぼ同じにして
用意した長尺状の第２の基板２０と、を接着する。図示
するように、第１及び第２のベース基板１０、２０を、
接着剤３０を介して接着してもよい。接着剤３０は、第
１及び第２のベース基板１０、２０が製造途中において
剥がれてしまわないように両者を接着し、かつ、後の工
程で各ベース基板１０、２０を容易に剥がして分離する
ことができるものが好ましい。接着剤３０は、熱硬化
性、熱可塑性又は紫外線硬化性などのいずれの特徴を有
するものであってもよいが、これらに限定されない。接
着剤３０は、例えばエポキシ系樹脂を含むものであって
もよい。なお、第１及び第２のベース基板１０、２０に
スプロケットホールが形成される場合は、一方のベース
基板１０（２０）のスプロケットホールの各位置に、他
方のベース基板２０（１０）のその位置を合わせて、第
１及び第２のベース基板１０、２０を接着する。これに
より、第１及び第２のベース基板１０、２０をスプロケ
ットによって一体的に搬送することができる。
基板１０、２０を片面同士で接着する。長尺状の第１の
ベース基板１０を用意した場合は、第１のベース基板１
０と、第１のベース基板の幅及び長さをほぼ同じにして
用意した長尺状の第２の基板２０と、を接着する。図示
するように、第１及び第２のベース基板１０、２０を、
接着剤３０を介して接着してもよい。接着剤３０は、第
１及び第２のベース基板１０、２０が製造途中において
剥がれてしまわないように両者を接着し、かつ、後の工
程で各ベース基板１０、２０を容易に剥がして分離する
ことができるものが好ましい。接着剤３０は、熱硬化
性、熱可塑性又は紫外線硬化性などのいずれの特徴を有
するものであってもよいが、これらに限定されない。接
着剤３０は、例えばエポキシ系樹脂を含むものであって
もよい。なお、第１及び第２のベース基板１０、２０に
スプロケットホールが形成される場合は、一方のベース
基板１０（２０）のスプロケットホールの各位置に、他
方のベース基板２０（１０）のその位置を合わせて、第
１及び第２のベース基板１０、２０を接着する。これに
より、第１及び第２のベース基板１０、２０をスプロケ
ットによって一体的に搬送することができる。
【００２４】図１に示す例では、第１及び第２のベース
基板１０、２０に導電箔１２、２２を形成する。詳しく
は、第１のベース基板１０の一方の面に導電箔１２を形
成し、第２のベース基板２０の一方の面に導電箔２２を
形成する。図１に示す例では、第１及び第２のベース基
板１０、２０を接着する前に予め導電箔１２、２２を形
成する。あるいは、第１及び第２のベース基板１０、２
０を接着した後に、各ベース基板１０、２０の接着され
た面とは反対側の面に、それぞれ導電箔１２、２２を形
成してもよい。導電箔１２、２２は、図示するように接
着剤なしで第１及び第２のベース基板１０、２０に形成
してもよく、あるいは接着剤によって貼り付けてもよ
い。接着剤なしで形成した場合は、半導体装置の製造工
程において、導電箔１２、２２の接着剤の耐熱性を考慮
する必要がないので、高温で自由に製造工程を行うこと
ができる。
基板１０、２０に導電箔１２、２２を形成する。詳しく
は、第１のベース基板１０の一方の面に導電箔１２を形
成し、第２のベース基板２０の一方の面に導電箔２２を
形成する。図１に示す例では、第１及び第２のベース基
板１０、２０を接着する前に予め導電箔１２、２２を形
成する。あるいは、第１及び第２のベース基板１０、２
０を接着した後に、各ベース基板１０、２０の接着され
た面とは反対側の面に、それぞれ導電箔１２、２２を形
成してもよい。導電箔１２、２２は、図示するように接
着剤なしで第１及び第２のベース基板１０、２０に形成
してもよく、あるいは接着剤によって貼り付けてもよ
い。接着剤なしで形成した場合は、半導体装置の製造工
程において、導電箔１２、２２の接着剤の耐熱性を考慮
する必要がないので、高温で自由に製造工程を行うこと
ができる。
【００２５】図２に示すように、第１及び第２のベース
基板１０、２０を接着して積層体３を形成する。そし
て、積層体３を、図示するように一対のリール４０に掛
け渡す。積層体３は、長さ方向の一端が一方のリール４
０に巻き取られ、他端が他方のリール４０に巻き取られ
ている。この状態から一方のリール４０から積層体３の
一部を引き出し、その一部を他方のリール４０に巻き取
らせるまでの間に、後述するいずれか一つ又は複数の工
程を行う。後述の各工程の全部を一つのリール・トゥ・
リールの工程で行ってもよく、各工程ごとに一つずつの
リール・トゥ・リールの工程で行ってもよい。リール・
トゥ・リールの工程では、大量生産に適した、効率良い
製造方法を行うことができる。
基板１０、２０を接着して積層体３を形成する。そし
て、積層体３を、図示するように一対のリール４０に掛
け渡す。積層体３は、長さ方向の一端が一方のリール４
０に巻き取られ、他端が他方のリール４０に巻き取られ
ている。この状態から一方のリール４０から積層体３の
一部を引き出し、その一部を他方のリール４０に巻き取
らせるまでの間に、後述するいずれか一つ又は複数の工
程を行う。後述の各工程の全部を一つのリール・トゥ・
リールの工程で行ってもよく、各工程ごとに一つずつの
リール・トゥ・リールの工程で行ってもよい。リール・
トゥ・リールの工程では、大量生産に適した、効率良い
製造方法を行うことができる。
【００２６】なお、本発明に係る配線基板の製造方法
は、リール・トゥ・リールの工程で行う製造方法に限定
されない。
は、リール・トゥ・リールの工程で行う製造方法に限定
されない。
【００２７】ここで、本実施の形態では、リール４０に
よって巻き取られる対象物が、厚く形成された積層体３
であるので、リール４０によるその巻き取りが容易とな
る。詳しくは、たとえ、第１のベース基板１０（第２の
ベース基板２０）がリール４０で巻き取るには適当でな
い程度に極めて薄く形成されても、積層体３として剛性
を確保することによって、リール４０によって円滑に第
１及び第２のベース基板１０、２０を搬送することがで
きる。
よって巻き取られる対象物が、厚く形成された積層体３
であるので、リール４０によるその巻き取りが容易とな
る。詳しくは、たとえ、第１のベース基板１０（第２の
ベース基板２０）がリール４０で巻き取るには適当でな
い程度に極めて薄く形成されても、積層体３として剛性
を確保することによって、リール４０によって円滑に第
１及び第２のベース基板１０、２０を搬送することがで
きる。
【００２８】第１及び第２のベース基板１０、２０に導
電箔１２、２２を形成した場合は、導電箔１２、２２を
パターニングして配線パターン１４、２４を形成する。
例えば、導電箔１２、２２上に図示しないレジスト層を
パターニングして形成し、導電箔１２、２２のレジスト
層からの露出部をエッチングして配線パターン１４、２
４を形成する。レジスト層のパターニング方法は、レジ
スト層のエッチング、フォトリソグラフィ技術、インク
ジェット方式又は印刷方式などを使用してもよい。ま
た、導電箔１２、２２のエッチング方式は、ウェットエ
ッチング方式を使用してもよく、あるいはドライエッチ
ング方式を使用してもよい。
電箔１２、２２を形成した場合は、導電箔１２、２２を
パターニングして配線パターン１４、２４を形成する。
例えば、導電箔１２、２２上に図示しないレジスト層を
パターニングして形成し、導電箔１２、２２のレジスト
層からの露出部をエッチングして配線パターン１４、２
４を形成する。レジスト層のパターニング方法は、レジ
スト層のエッチング、フォトリソグラフィ技術、インク
ジェット方式又は印刷方式などを使用してもよい。ま
た、導電箔１２、２２のエッチング方式は、ウェットエ
ッチング方式を使用してもよく、あるいはドライエッチ
ング方式を使用してもよい。
【００２９】導電箔１２、２２のエッチングは、積層体
３の両側から行ってもよい。詳しくは、リール間４０の
積層体３の一部を、両側からエッチングして配線パター
ン１４、２４を形成してもよい。この場合に、積層体３
の両側の面を同一ステージで同時にエッチングしてもよ
く、あるいは片面ごとに別ステージで順にエッチングし
てもよい。これらによって、リール４０による一度の搬
送で積層体３に配線パターン１４、２４を形成できるの
で、その作業効果を倍増させることができる。
３の両側から行ってもよい。詳しくは、リール間４０の
積層体３の一部を、両側からエッチングして配線パター
ン１４、２４を形成してもよい。この場合に、積層体３
の両側の面を同一ステージで同時にエッチングしてもよ
く、あるいは片面ごとに別ステージで順にエッチングし
てもよい。これらによって、リール４０による一度の搬
送で積層体３に配線パターン１４、２４を形成できるの
で、その作業効果を倍増させることができる。
【００３０】あるいは、積層体３を片面においてエッチ
ングした後に、積層体３を裏返してリール４０に取り付
け直して、もう一方の片面をエッチングしてもよい。こ
の場合であっても、製品のコストを削減して無駄なく一
対の配線基板を製造できる。
ングした後に、積層体３を裏返してリール４０に取り付
け直して、もう一方の片面をエッチングしてもよい。こ
の場合であっても、製品のコストを削減して無駄なく一
対の配線基板を製造できる。
【００３１】なお、積層体３に配線パターン１４、２４
を形成する工程は、スパッタ又はメッキ処理によって行
ってもよい。また、配線パターン１４、２４を形成した
後に、配線パターン１４、２４上にメッキを施してもよ
い。
を形成する工程は、スパッタ又はメッキ処理によって行
ってもよい。また、配線パターン１４、２４を形成した
後に、配線パターン１４、２４上にメッキを施してもよ
い。
【００３２】こうして、図３に示すように、積層体３の
両面に配線パターン１４、２４を形成する。言い換える
と、第１のベース基板１０の片面に配線パターン１４を
形成し、第２のベース基板２０の片面に配線パターン２
４を形成する。第１及び第２のベース基板１０、２０の
配線パターン１４、２４は、それぞれ異なる位置に形成
してもよく、あるいは、ほぼ対称となる位置に形成して
もよい。また、配線パターン１４、２４は、異なる形状
に形成してもよく、あるいは同一形状に形成してもよ
い。
両面に配線パターン１４、２４を形成する。言い換える
と、第１のベース基板１０の片面に配線パターン１４を
形成し、第２のベース基板２０の片面に配線パターン２
４を形成する。第１及び第２のベース基板１０、２０の
配線パターン１４、２４は、それぞれ異なる位置に形成
してもよく、あるいは、ほぼ対称となる位置に形成して
もよい。また、配線パターン１４、２４は、異なる形状
に形成してもよく、あるいは同一形状に形成してもよ
い。
【００３３】図４に示すように、積層体３に配線パター
ン１４、２４を形成した後に、第１及び第２のベース基
板１０、２０を接着された部分から剥がしてもよい。す
なわち、積層体３を、第１及び第２のベース基板１０、
２０に分離する。接着剤３０によって第１及び第２のベ
ース基板１０、２０を接着した場合は、接着剤３０の接
着作用に応じてその力を弱めるためのエネルギーを加え
ればよい。一例として、積層体３の端部から、第１及び
第２のベース基板１０、２０の両者を引き離す方向に機
械的に剥がして、第１のベース基板１０と、第２のベー
ス基板２０と、に分離してもよい。第１及び第２のベー
ス基板１０、２０を接着された部分から剥がすことによ
って、リール４０で搬送した第１及び第２のベース基板
１０、２０から無駄なく一対の配線基板を製造すること
ができる。
ン１４、２４を形成した後に、第１及び第２のベース基
板１０、２０を接着された部分から剥がしてもよい。す
なわち、積層体３を、第１及び第２のベース基板１０、
２０に分離する。接着剤３０によって第１及び第２のベ
ース基板１０、２０を接着した場合は、接着剤３０の接
着作用に応じてその力を弱めるためのエネルギーを加え
ればよい。一例として、積層体３の端部から、第１及び
第２のベース基板１０、２０の両者を引き離す方向に機
械的に剥がして、第１のベース基板１０と、第２のベー
ス基板２０と、に分離してもよい。第１及び第２のベー
ス基板１０、２０を接着された部分から剥がすことによ
って、リール４０で搬送した第１及び第２のベース基板
１０、２０から無駄なく一対の配線基板を製造すること
ができる。
【００３４】本実施の形態における配線基板の製造方法
によれば、第１及び第２のベース基板１０、２０を接着
して積層体３を形成し、積層体３をリール４０によって
搬送して、積層体３の両側の面に配線パターン１４、２
４を形成する。第１及び第２のベース基板１０、２０は
積層体３として搬送するので、第１及び第２のベース基
板１０、２０が極めて薄くても、リール４０によって円
滑に搬送することができる。また、例えば、リール４０
による一度の搬送で各ベース基板１０、２０に配線パタ
ーン１４、２４を形成できるので、その作業効果を倍増
させることができる。
によれば、第１及び第２のベース基板１０、２０を接着
して積層体３を形成し、積層体３をリール４０によって
搬送して、積層体３の両側の面に配線パターン１４、２
４を形成する。第１及び第２のベース基板１０、２０は
積層体３として搬送するので、第１及び第２のベース基
板１０、２０が極めて薄くても、リール４０によって円
滑に搬送することができる。また、例えば、リール４０
による一度の搬送で各ベース基板１０、２０に配線パタ
ーン１４、２４を形成できるので、その作業効果を倍増
させることができる。
【００３５】なお、本実施の形態に係る配線基板の製造
方法は、後述する半導体チップ５０を搭載するためのも
のであってもよく、あるいはその他の電子部品を搭載す
るためのものであってもよい。
方法は、後述する半導体チップ５０を搭載するためのも
のであってもよく、あるいはその他の電子部品を搭載す
るためのものであってもよい。
【００３６】本実施の形態に係る半導体装置の製造方法
は、上述の配線基板の製造方法を含み、半導体チップ５
０を配線パターン１４、２４に電気的に接続させる工程
をさらに含む。図５に示すように、半導体チップ５０
は、複数の電極５２を有する。電極５２は、半導体チッ
プ５０の内部に形成された集積回路の端子である。半導
体チップ５０の電極５２の形成された側の面には、各電
極５２の少なくとも一部を避けて、ＳｉＯ2、ＳｉＮ、
ポリイミド樹脂などからなるパッシベーション膜（図示
しない）が形成されていることが多い。
は、上述の配線基板の製造方法を含み、半導体チップ５
０を配線パターン１４、２４に電気的に接続させる工程
をさらに含む。図５に示すように、半導体チップ５０
は、複数の電極５２を有する。電極５２は、半導体チッ
プ５０の内部に形成された集積回路の端子である。半導
体チップ５０の電極５２の形成された側の面には、各電
極５２の少なくとも一部を避けて、ＳｉＯ2、ＳｉＮ、
ポリイミド樹脂などからなるパッシベーション膜（図示
しない）が形成されていることが多い。
【００３７】また、電極５２上にはバンプ５４が形成さ
れていてもよい。バンプ５４は、メッキ処理又はワイヤ
ーによる処理で形成されてもよい。バンプ５４は、金を
含むものが多いが、ニッケル、ハンダなどを材料として
もよい。なお、電極５２上のバンプ５４の有無に関わら
ず、配線パターン１４、２４の接合部にバンプを形成し
てもよい。
れていてもよい。バンプ５４は、メッキ処理又はワイヤ
ーによる処理で形成されてもよい。バンプ５４は、金を
含むものが多いが、ニッケル、ハンダなどを材料として
もよい。なお、電極５２上のバンプ５４の有無に関わら
ず、配線パターン１４、２４の接合部にバンプを形成し
てもよい。
【００３８】図５に示す例では、剥離後の配線基板１に
半導体チップ５０を搭載する。詳しくは、第１のベース
基板１０（第２のベース基板２０）の配線パターン１４
（配線パターン２４）に半導体チップ５０を電気的に接
続する。半導体チップ５０は、フェースダウンボンディ
ングによって配線基板１に搭載してもよい。例えば、配
線基板１を台７０に載せ、半導体チップ５０を、ツール
６０によって保持して配線基板１に搭載してもよい。な
お、半導体チップ５０を搭載するときに、配線基板１
は、長尺状のままで使用してもよく、あるいは、半導体
チップ５０を搭載する領域を含む範囲で、既に打ち抜か
れた状態で使用してもよい。
半導体チップ５０を搭載する。詳しくは、第１のベース
基板１０（第２のベース基板２０）の配線パターン１４
（配線パターン２４）に半導体チップ５０を電気的に接
続する。半導体チップ５０は、フェースダウンボンディ
ングによって配線基板１に搭載してもよい。例えば、配
線基板１を台７０に載せ、半導体チップ５０を、ツール
６０によって保持して配線基板１に搭載してもよい。な
お、半導体チップ５０を搭載するときに、配線基板１
は、長尺状のままで使用してもよく、あるいは、半導体
チップ５０を搭載する領域を含む範囲で、既に打ち抜か
れた状態で使用してもよい。
【００３９】あるいは、半導体チップ５０は、積層体３
をなした状態での第１及び第２のベース基板１０、２０
の配線パターン１４、２４に電気的に接続してもよい。
この場合に、半導体チップ５０を電気的に接続させる工
程は、リール・トゥ・リールの工程で行ってもよい。す
なわち、長尺状をなす積層体３の一部を、半導体チップ
５０を搭載するステージに搬送し、流れ作業で次々に半
導体チップ５０を搭載してもよい。この場合には、半導
体チップ５０を搭載後に、積層体３をなす第１及び第２
のベース基板１０、２０を剥がしてもよい。また、半導
体チップ５０を搭載する領域を含む範囲で打ち抜く工程
は、第１及び第２のベース基板１０、２０に分離する工
程前でもよく、あるいは分離する工程後でもあってもよ
い。前者の場合であっても、積層体３の両面に配線パタ
ーン１４、２４をほぼ同じ位置に形成すれば、同じ位置
で第１及び第２のベース基板１０、２０の一部を打ち抜
くことができる。
をなした状態での第１及び第２のベース基板１０、２０
の配線パターン１４、２４に電気的に接続してもよい。
この場合に、半導体チップ５０を電気的に接続させる工
程は、リール・トゥ・リールの工程で行ってもよい。す
なわち、長尺状をなす積層体３の一部を、半導体チップ
５０を搭載するステージに搬送し、流れ作業で次々に半
導体チップ５０を搭載してもよい。この場合には、半導
体チップ５０を搭載後に、積層体３をなす第１及び第２
のベース基板１０、２０を剥がしてもよい。また、半導
体チップ５０を搭載する領域を含む範囲で打ち抜く工程
は、第１及び第２のベース基板１０、２０に分離する工
程前でもよく、あるいは分離する工程後でもあってもよ
い。前者の場合であっても、積層体３の両面に配線パタ
ーン１４、２４をほぼ同じ位置に形成すれば、同じ位置
で第１及び第２のベース基板１０、２０の一部を打ち抜
くことができる。
【００４０】半導体チップ５０を配線基板１に搭載する
ときの形態は特に問わない。上述のようにフェースダウ
ンボンディングによって半導体チップ５０を搭載する場
合は、配線パターン１４と、電極５２上のバンプ５４
と、を電気的に接続する。電気的接続は、バンプ５４と
配線パターン１４とで共晶合金を形成することで接続し
てもよい。例えば、接合部に熱及び圧力を加えて、配線
パターン１４上のスズメッキを溶かして、金からなるバ
ンプ５４と接合させてもよい。共晶合金を形成する場合
は、非常に高温に第１のベース基板１０を加熱するの
で、配線パターン１４（導電箔１２）は第１のベース基
板１０に接着剤なしで形成しておくことが好ましい。
ときの形態は特に問わない。上述のようにフェースダウ
ンボンディングによって半導体チップ５０を搭載する場
合は、配線パターン１４と、電極５２上のバンプ５４
と、を電気的に接続する。電気的接続は、バンプ５４と
配線パターン１４とで共晶合金を形成することで接続し
てもよい。例えば、接合部に熱及び圧力を加えて、配線
パターン１４上のスズメッキを溶かして、金からなるバ
ンプ５４と接合させてもよい。共晶合金を形成する場合
は、非常に高温に第１のベース基板１０を加熱するの
で、配線パターン１４（導電箔１２）は第１のベース基
板１０に接着剤なしで形成しておくことが好ましい。
【００４１】また、電気的接続は上述に限定されず、ハ
ンダによる接合、異方性導電材料又は絶縁樹脂の収縮力
などを利用して、バンプ５４と配線パターン１４とを電
気的に接続されてもよい。
ンダによる接合、異方性導電材料又は絶縁樹脂の収縮力
などを利用して、バンプ５４と配線パターン１４とを電
気的に接続されてもよい。
【００４２】本実施の形態に係る半導体装置の製造方法
によれば、作業効率を高めて、かつ、コストを削減でき
る上述の配線基板の製造方法によって、回路基板等の占
有部分の小さい半導体装置を効率良く製造することがで
きる。なお、本実施の形態に係る半導体装置は、上述の
製造方法で説明した通りである。
によれば、作業効率を高めて、かつ、コストを削減でき
る上述の配線基板の製造方法によって、回路基板等の占
有部分の小さい半導体装置を効率良く製造することがで
きる。なお、本実施の形態に係る半導体装置は、上述の
製造方法で説明した通りである。
【００４３】図６は、本発明を適用した本実施の形態に
係る回路基板を示す図である。図６に示すように、回路
基板８０には、上述の製造方法によって製造した半導体
装置が電気的に接続されている。回路基板８０は、例え
ば液晶パネルであってもよい。なお、図６に示すよう
に、半導体装置は、屈曲させて設けてもよい。例えば、
回路基板８０の端部の回りに半導体装置を屈曲させても
よい。
係る回路基板を示す図である。図６に示すように、回路
基板８０には、上述の製造方法によって製造した半導体
装置が電気的に接続されている。回路基板８０は、例え
ば液晶パネルであってもよい。なお、図６に示すよう
に、半導体装置は、屈曲させて設けてもよい。例えば、
回路基板８０の端部の回りに半導体装置を屈曲させても
よい。
【００４４】本発明を適用した半導体装置を有する電子
機器として、図７には、本発明を適用した半導体装置
（図示せず）を有するノート型パーソナルコンピュータ
９０が示されている。図８には、携帯電話１００が示さ
れている。この携帯電話１００は、本発明を適用した回
路基板８０（液晶パネル）も有する。
機器として、図７には、本発明を適用した半導体装置
（図示せず）を有するノート型パーソナルコンピュータ
９０が示されている。図８には、携帯電話１００が示さ
れている。この携帯電話１００は、本発明を適用した回
路基板８０（液晶パネル）も有する。
【図１】図１は、本実施の形態に係る配線基板の製造方
法を示す図である。
法を示す図である。
【図２】図２は、本実施の形態に係る配線基板の製造方
法を示す図である。
法を示す図である。
【図３】図３は、本実施の形態に係る配線基板の製造方
法を示す図である。
法を示す図である。
【図４】図４は、本実施の形態に係る配線基板の製造方
法を示す図である。
法を示す図である。
【図５】図５は、本実施の形態に係る半導体装置の製造
方法を示す図である。
方法を示す図である。
【図６】図６は、本実施の形態に係る半導体装置が電気
的に接続された回路基板を示す図である。
的に接続された回路基板を示す図である。
【図７】図７は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
【図８】図８は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
３ 積層体 １０ 第１のベース基板 １２ 金属箔 １４ 配線パターン ２０ 第２のベース基板 ２２ 金属箔 ２４ 配線パターン ３０ 接着剤 ４０ リール ５０ 半導体チップ
Claims (8)
- 【請求項１】 第１及び第２のベース基板を用意し、第
１及び第２のベース基板を片面同士で接着してなる積層
体に、配線パターンを形成する工程を含む配線基板の製
造方法。 - 【請求項２】 請求項１記載の配線基板の製造方法にお
いて、 前記積層体は長尺状をなし、 前記積層体に前記配線パターンを形成する工程は、 前記積層体を一対のリールに掛け渡し、前記積層体を一
方のリールから他方のリールに巻き取らせる間に行う配
線基板の製造方法。 - 【請求項３】 請求項１又は請求項２記載の配線基板の
製造方法において、 前記積層体に前記配線パターンを形成する工程は、 前記積層体の前記第１のベース基板側の面及び第２のベ
ース基板側の面に形成された導電箔を、パターニングす
ることによって行う配線基板の製造方法。 - 【請求項４】 請求項１から請求項３に記載の配線基板
の製造方法において、 前記配線パターンが形成された前記積層体を、前記第１
のベース基板及び前記第２のベース基板に分離する工程
をさらに含む配線基板の製造方法。 - 【請求項５】 請求項１から請求項４に記載の配線基板
の製造方法を含み、半導体チップを前記配線パターンと
電気的に接続させる工程をさらに含む半導体装置の製造
方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
よって製造された半導体装置。 - 【請求項７】 請求項６記載の半導体装置が電気的に接
続された回路基板。 - 【請求項８】 請求項６記載の半導体装置を有する電子
機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178256A JP2001358182A (ja) | 2000-06-14 | 2000-06-14 | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178256A JP2001358182A (ja) | 2000-06-14 | 2000-06-14 | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358182A true JP2001358182A (ja) | 2001-12-26 |
Family
ID=18679713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000178256A Withdrawn JP2001358182A (ja) | 2000-06-14 | 2000-06-14 | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358182A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150642A (ja) * | 2003-11-19 | 2005-06-09 | Seiko Epson Corp | 可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器 |
| JP2007250694A (ja) * | 2006-03-14 | 2007-09-27 | Hitachi Cable Ltd | 半導体装置実装用テープキャリアの製造方法 |
| JP2009253045A (ja) * | 2008-04-07 | 2009-10-29 | Denka Agsp Kk | 配線基板の製造方法 |
-
2000
- 2000-06-14 JP JP2000178256A patent/JP2001358182A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150642A (ja) * | 2003-11-19 | 2005-06-09 | Seiko Epson Corp | 可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器 |
| JP2007250694A (ja) * | 2006-03-14 | 2007-09-27 | Hitachi Cable Ltd | 半導体装置実装用テープキャリアの製造方法 |
| JP2009253045A (ja) * | 2008-04-07 | 2009-10-29 | Denka Agsp Kk | 配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4541763B2 (ja) | 回路基板の製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| JP2001053108A (ja) | 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法 | |
| JP3860380B2 (ja) | 配線基板及びこれを使用したチップモジュール | |
| KR100693146B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3643743B2 (ja) | 実装基板 | |
| JP2001237267A (ja) | 半導体装置 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2004207278A (ja) | 回路装置およびその製造方法 | |
| JP3874059B2 (ja) | 半導体装置の製造方法 | |
| JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP3565142B2 (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP2003258147A (ja) | 配線基板及びその製造方法、電子部品並びに電子機器 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2008147228A (ja) | 配線基板及びその製造方法 | |
| JPS6294970A (ja) | フイルムキヤリアｌｓｉ | |
| JP2006156438A (ja) | 電子部品搭載装置の製造方法及び電子部品搭載装置 | |
| JP4835892B2 (ja) | 小型両面回路の形成方法 | |
| JPH04254344A (ja) | インナーリード先端に補強テープを有するｔａｂ用テープキャリアの製造方法 | |
| JP2008004735A (ja) | 半導体装置 | |
| JPS63296346A (ja) | 半導体装置用フィルムキャリア | |
| JP2004207311A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |