JP2004207311A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004207311A JP2004207311A JP2002371554A JP2002371554A JP2004207311A JP 2004207311 A JP2004207311 A JP 2004207311A JP 2002371554 A JP2002371554 A JP 2002371554A JP 2002371554 A JP2002371554 A JP 2002371554A JP 2004207311 A JP2004207311 A JP 2004207311A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- manufacturing
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】生産効率の高い半導体装置及びその製造方法を提供することにある。
【解決手段】半導体装置の製造方法は、リード１２を有する基板１０に電極２２を有する半導体チップ２０を載せてリード１２と電極２２とを接触させた後に、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入すること、及び、少なくとも熱を加えて、リード１２と電極２２とを金属接合することを含み、金属接合するための熱を利用して、熱硬化性樹脂４０の少なくとも一部を硬化させる。
【選択図】 図２
【解決手段】半導体装置の製造方法は、リード１２を有する基板１０に電極２２を有する半導体チップ２０を載せてリード１２と電極２２とを接触させた後に、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入すること、及び、少なくとも熱を加えて、リード１２と電極２２とを金属接合することを含み、金属接合するための熱を利用して、熱硬化性樹脂４０の少なくとも一部を硬化させる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【発明の背景】
従来、基板に形成されたリードと半導体チップの電極とを接触させることを含む半導体装置の製造方法においては、リードと電極とを結合させた後に樹脂を硬化させる工程を行うことが一般的であった。しかしながら、リードと電極とを結合させる工程と樹脂を硬化させる工程とを同時に行うことができれば、半導体装置の生産効率を高めることができる。
【０００３】
本発明の目的は、生産効率の高い半導体装置及びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、
リードを有する基板に電極を有する半導体チップを載せて、前記リードと前記電極とを接触させた後に、
前記基板と前記半導体チップとの間に熱硬化性樹脂を注入すること、及び、
少なくとも熱を加えて、前記電極と前記リードとを金属接合すること、を含み、
前記熱を利用して、前記熱硬化性樹脂の少なくとも一部を硬化させる。本発明によれば、リードと半導体チップの電極とを結合させるための熱によって、熱硬化性樹脂の少なくとも一部を硬化させる。これによれば、リードと電極とを結合させる工程と樹脂を硬化させる工程の少なくとも一部とを同時に行うことができるため、効率よく半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記リードと前記電極とを圧接した状態で、前記熱硬化性樹脂を注入してもよい。これによれば、リードと電極との間に樹脂が入り込むことを防止することができるため、信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
ボンディングツールによって前記半導体チップを押圧して、前記リードと前記電極とを圧接してもよい。これによれば、半導体チップを押圧しながらリードと電極とを結合させることができるため、リードと電極との間に樹脂が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記熱硬化性樹脂を吸引器によって吸引しながら、前記基板と前記半導体チップとの間に前記熱硬化性樹脂を注入してもよい。これによれば、樹脂を短時間で基板と半導体チップとの間に注入することができるため、生産効率を高めることができる。
（５）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
図１〜図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【０００７】
はじめに、複数のリード１２を有する基板１０を用意する（図１参照）。基板１０は有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape AutomatedBonding）技術で使用されるテープを使用してもよい。
【０００８】
図１に示すように、基板１０は長尺状のものを使用してもよい。長尺状の基板１０は、両端部がリールに巻き取られて半導体装置の製造工程を行う、リール・トゥ・リールの工程に使用するものであってもよい。なお、本実施の形態に係る半導体装置の製造方法は、リール・トゥ・リールの工程において行ってもよい。
【０００９】
リード１２は、例えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のいずれかの一層で、あるいは、これらのいずれかを積層して形成してもよい。リード１２は、銅箔等の金属箔を図示しない接着剤を介してベース基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。あるいは、接着剤なしで、リード１２を基板１０に形成してもよい。例えばスパッタリング等によって、リード１２を形成してもよい。あるいは、無電解メッキでリード１２を形成するアディティブ法を適用して、リード１２を形成してもよい。また、リード１２の一部は、ランド部１４となっていてもよい。ランド部は１４、電気的な接続を確保する機能を有している。なお、基板１０にはメッキリード１６が形成されてもよい。メッキリード１６を有する場合、全てのリード１２を１つの工程でメッキすることができるため、生産効率を高めることができる。
【００１０】
次に、基板１０に半導体チップ２０を載せて、リード１２と電極２２とを接触させる。リード１２のランド部１４と電極２２とを接触させてもよい。図２に示すように、基板１０の一部をステージ３０で支持した状態で、基板１０に半導体チップ２０を載せてもよい。半導体チップ２０には集積回路が形成されてもよい。半導体チップ２０の平面形状は矩形であることが一般的であるが、これに限定されるものではない。半導体チップ２０の一方の面には、複数の電極２２が形成されてもよい。電極２２は、半導体チップ２０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいてもよい。また、電極２２は、半導体チップ２０の端部に並んでいてもよく、中央に並んでいてもよい。各電極２２は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプとから形成されてもよい。バンプは電解メッキ又は無電解メッキで形成してもよいし、ワイヤーボンディングによって形成されるボールバンプであってもよい。バンプが形成されない場合、パッドを電極２２としてもよい。電極２２の少なくとも一部を避けて、半導体チップ２０にはパッシベーション膜（図示せず）が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成してもよい。
【００１１】
リード１２と電極２２とを接触させた後に、少なくとも熱を加えて、リード１２と電極２２とを金属接合してもよい。ボンディングツール３２によって半導体チップ２０に熱を加えて、リード１２及び電極２２に熱を加えてもよい。すなわち、半導体チップ２０を介して電極２２に熱を加えて、リード１２と電極２２とを金属接合してもよい。熱を加えるとともに、圧力を加え、あるいは超音波を加えて、リード１２と電極２２とを金属接合してもよい。ボンディングツール３２によって、半導体チップ２０に熱を加えるとともに、半導体チップ２０を基板１０の方向へ押圧して、リード１２と電極２２とを金属接合してもよい。
【００１２】
リード１２と電極２２とを接触させた後に、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。すなわち、リード１２と電極２２とを接触させた状態で、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。熱硬化性樹脂４０は絶縁性のものであってもよい。図２に示すように、ディスペンサ４２によって、熱硬化性樹脂４０を基板１０と半導体チップ２０との間に注入してもよい。なお、リード１２と電極２２とを圧接した状態で、熱硬化性樹脂４０を注入してもよい。これによれば、リード１２と電極２２との間に熱硬化性樹脂４０が入り込むことを防止することができるため、電気的な接続信頼性の高い半導体装置を製造することができる。ボンディングツール３２によって半導体チップ２０を基板１０の方向へ押圧して、リード１２と電極２２とを圧接してもよい。また、吸引器によって熱硬化性樹脂４０を吸引しながら、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。これによると、熱硬化性樹脂４０を、短時間に基板１０と半導体チップ２０との間に充填させることができ、効率よく半導体装置を製造することができる。
【００１３】
リード１２と電極２２とを金属接合するための熱によって、熱硬化性樹脂４０の少なくとも一部を硬化させてもよい。電極１２とリード２２とを金属結合させるための熱を利用して熱硬化性樹脂４０の少なくとも一部を硬化させることで、リード１２と電極２２とを金属接合する工程と樹脂を硬化させる工程の少なくとも一部とを同時に行うことができる。そのため、効率よく半導体装置を製造することができる。
【００１４】
なお、必要があれば、後の工程によって、熱硬化性樹脂４０をさらに硬化させてもよい。例えば、リフロー工程によって、熱硬化性樹脂４０を硬化させてもよい。この場合でも、熱硬化性樹脂４０の少なくとも一部はすでに硬化しているので、短時間で熱硬化性樹脂４０の硬化を終了させることができ、効率よく半導体装置を製造することができる。
【００１５】
次に、打ち抜き領域１９で基板１０を打ち抜く。打ち抜き領域１９は、半導体チップ２０よりも外側でもよい。打ち抜く形状は特に限定されないが、半導体チップ２０の相似形としてもよい。打ち抜かれた後の基板を実装基板１８と称してもよい。さらに、基板１０（実装基板１８）に外部端子となる導電材料５０を設けてもよい。導電材料５０は、図示しないスルーホールを介してリード１２と電気的に接続されている。こうして、本実施の形態に係る半導体装置の製造方法によって、半導体装置１を製造することができる（図３参照）。
【００１６】
図３に、本実施の形態に係る半導体装置の製造方法によって製造された半導体装置１を示す。半導体装置１は、複数のリード１２を有する実装基板１８を有する。半導体装置１は、複数の電極２２を有する半導体チップ２０を有する。半導体チップ１は、封止部４４を有する。半導体装置１は、導電材料５０を有する。
【００１７】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図２】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図３】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を示す図である。
【符号の説明】
１０ 基板、 １２ リード、 ２０ 半導体チップ、 ２２ 電極、
４０ 熱硬化性樹脂
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【発明の背景】
従来、基板に形成されたリードと半導体チップの電極とを接触させることを含む半導体装置の製造方法においては、リードと電極とを結合させた後に樹脂を硬化させる工程を行うことが一般的であった。しかしながら、リードと電極とを結合させる工程と樹脂を硬化させる工程とを同時に行うことができれば、半導体装置の生産効率を高めることができる。
【０００３】
本発明の目的は、生産効率の高い半導体装置及びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、
リードを有する基板に電極を有する半導体チップを載せて、前記リードと前記電極とを接触させた後に、
前記基板と前記半導体チップとの間に熱硬化性樹脂を注入すること、及び、
少なくとも熱を加えて、前記電極と前記リードとを金属接合すること、を含み、
前記熱を利用して、前記熱硬化性樹脂の少なくとも一部を硬化させる。本発明によれば、リードと半導体チップの電極とを結合させるための熱によって、熱硬化性樹脂の少なくとも一部を硬化させる。これによれば、リードと電極とを結合させる工程と樹脂を硬化させる工程の少なくとも一部とを同時に行うことができるため、効率よく半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記リードと前記電極とを圧接した状態で、前記熱硬化性樹脂を注入してもよい。これによれば、リードと電極との間に樹脂が入り込むことを防止することができるため、信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
ボンディングツールによって前記半導体チップを押圧して、前記リードと前記電極とを圧接してもよい。これによれば、半導体チップを押圧しながらリードと電極とを結合させることができるため、リードと電極との間に樹脂が入り込むことを防止することができ、信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記熱硬化性樹脂を吸引器によって吸引しながら、前記基板と前記半導体チップとの間に前記熱硬化性樹脂を注入してもよい。これによれば、樹脂を短時間で基板と半導体チップとの間に注入することができるため、生産効率を高めることができる。
（５）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
図１〜図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【０００７】
はじめに、複数のリード１２を有する基板１０を用意する（図１参照）。基板１０は有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape AutomatedBonding）技術で使用されるテープを使用してもよい。
【０００８】
図１に示すように、基板１０は長尺状のものを使用してもよい。長尺状の基板１０は、両端部がリールに巻き取られて半導体装置の製造工程を行う、リール・トゥ・リールの工程に使用するものであってもよい。なお、本実施の形態に係る半導体装置の製造方法は、リール・トゥ・リールの工程において行ってもよい。
【０００９】
リード１２は、例えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のいずれかの一層で、あるいは、これらのいずれかを積層して形成してもよい。リード１２は、銅箔等の金属箔を図示しない接着剤を介してベース基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。あるいは、接着剤なしで、リード１２を基板１０に形成してもよい。例えばスパッタリング等によって、リード１２を形成してもよい。あるいは、無電解メッキでリード１２を形成するアディティブ法を適用して、リード１２を形成してもよい。また、リード１２の一部は、ランド部１４となっていてもよい。ランド部は１４、電気的な接続を確保する機能を有している。なお、基板１０にはメッキリード１６が形成されてもよい。メッキリード１６を有する場合、全てのリード１２を１つの工程でメッキすることができるため、生産効率を高めることができる。
【００１０】
次に、基板１０に半導体チップ２０を載せて、リード１２と電極２２とを接触させる。リード１２のランド部１４と電極２２とを接触させてもよい。図２に示すように、基板１０の一部をステージ３０で支持した状態で、基板１０に半導体チップ２０を載せてもよい。半導体チップ２０には集積回路が形成されてもよい。半導体チップ２０の平面形状は矩形であることが一般的であるが、これに限定されるものではない。半導体チップ２０の一方の面には、複数の電極２２が形成されてもよい。電極２２は、半導体チップ２０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいてもよい。また、電極２２は、半導体チップ２０の端部に並んでいてもよく、中央に並んでいてもよい。各電極２２は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプとから形成されてもよい。バンプは電解メッキ又は無電解メッキで形成してもよいし、ワイヤーボンディングによって形成されるボールバンプであってもよい。バンプが形成されない場合、パッドを電極２２としてもよい。電極２２の少なくとも一部を避けて、半導体チップ２０にはパッシベーション膜（図示せず）が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成してもよい。
【００１１】
リード１２と電極２２とを接触させた後に、少なくとも熱を加えて、リード１２と電極２２とを金属接合してもよい。ボンディングツール３２によって半導体チップ２０に熱を加えて、リード１２及び電極２２に熱を加えてもよい。すなわち、半導体チップ２０を介して電極２２に熱を加えて、リード１２と電極２２とを金属接合してもよい。熱を加えるとともに、圧力を加え、あるいは超音波を加えて、リード１２と電極２２とを金属接合してもよい。ボンディングツール３２によって、半導体チップ２０に熱を加えるとともに、半導体チップ２０を基板１０の方向へ押圧して、リード１２と電極２２とを金属接合してもよい。
【００１２】
リード１２と電極２２とを接触させた後に、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。すなわち、リード１２と電極２２とを接触させた状態で、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。熱硬化性樹脂４０は絶縁性のものであってもよい。図２に示すように、ディスペンサ４２によって、熱硬化性樹脂４０を基板１０と半導体チップ２０との間に注入してもよい。なお、リード１２と電極２２とを圧接した状態で、熱硬化性樹脂４０を注入してもよい。これによれば、リード１２と電極２２との間に熱硬化性樹脂４０が入り込むことを防止することができるため、電気的な接続信頼性の高い半導体装置を製造することができる。ボンディングツール３２によって半導体チップ２０を基板１０の方向へ押圧して、リード１２と電極２２とを圧接してもよい。また、吸引器によって熱硬化性樹脂４０を吸引しながら、基板１０と半導体チップ２０との間に熱硬化性樹脂４０を注入してもよい。これによると、熱硬化性樹脂４０を、短時間に基板１０と半導体チップ２０との間に充填させることができ、効率よく半導体装置を製造することができる。
【００１３】
リード１２と電極２２とを金属接合するための熱によって、熱硬化性樹脂４０の少なくとも一部を硬化させてもよい。電極１２とリード２２とを金属結合させるための熱を利用して熱硬化性樹脂４０の少なくとも一部を硬化させることで、リード１２と電極２２とを金属接合する工程と樹脂を硬化させる工程の少なくとも一部とを同時に行うことができる。そのため、効率よく半導体装置を製造することができる。
【００１４】
なお、必要があれば、後の工程によって、熱硬化性樹脂４０をさらに硬化させてもよい。例えば、リフロー工程によって、熱硬化性樹脂４０を硬化させてもよい。この場合でも、熱硬化性樹脂４０の少なくとも一部はすでに硬化しているので、短時間で熱硬化性樹脂４０の硬化を終了させることができ、効率よく半導体装置を製造することができる。
【００１５】
次に、打ち抜き領域１９で基板１０を打ち抜く。打ち抜き領域１９は、半導体チップ２０よりも外側でもよい。打ち抜く形状は特に限定されないが、半導体チップ２０の相似形としてもよい。打ち抜かれた後の基板を実装基板１８と称してもよい。さらに、基板１０（実装基板１８）に外部端子となる導電材料５０を設けてもよい。導電材料５０は、図示しないスルーホールを介してリード１２と電気的に接続されている。こうして、本実施の形態に係る半導体装置の製造方法によって、半導体装置１を製造することができる（図３参照）。
【００１６】
図３に、本実施の形態に係る半導体装置の製造方法によって製造された半導体装置１を示す。半導体装置１は、複数のリード１２を有する実装基板１８を有する。半導体装置１は、複数の電極２２を有する半導体チップ２０を有する。半導体チップ１は、封止部４４を有する。半導体装置１は、導電材料５０を有する。
【００１７】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図２】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図３】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を示す図である。
【符号の説明】
１０ 基板、 １２ リード、 ２０ 半導体チップ、 ２２ 電極、
４０ 熱硬化性樹脂
Claims (5)
- リードを有する基板に電極を有する半導体チップを載せて、前記リードと前記電極とを接触させた後に、
前記基板と前記半導体チップとの間に熱硬化性樹脂を注入すること、及び、
少なくとも熱を加えて、前記リードと前記電極とを金属接合すること、を含み、
前記熱を利用して、前記熱硬化性樹脂の少なくとも一部を硬化させる半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記リードと前記電極とを圧接した状態で、前記熱硬化性樹脂を注入する半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
ボンディングツールによって前記半導体チップを押圧して、前記リードと前記電極とを圧接する半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記熱硬化性樹脂を吸引器によって吸引しながら、前記基板と前記半導体チップとの間に前記熱硬化性樹脂を注入する半導体装置の製造方法。 - 請求項１から請求項４のいずれかに記載の半導体装置の製造方法によって製造されてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371554A JP2004207311A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371554A JP2004207311A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207311A true JP2004207311A (ja) | 2004-07-22 |
Family
ID=32810406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371554A Withdrawn JP2004207311A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207311A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322749A (ja) * | 2006-06-01 | 2007-12-13 | Central Glass Co Ltd | 異種ファイバ融着接続部の補強構造 |
-
2002
- 2002-12-24 JP JP2002371554A patent/JP2004207311A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322749A (ja) * | 2006-06-01 | 2007-12-13 | Central Glass Co Ltd | 異種ファイバ融着接続部の補強構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JP2008016818A (ja) | 半導体装置およびその製造方法 | |
| JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3659133B2 (ja) | 半導体装置の製造方法 | |
| US20070126108A1 (en) | External connection structure for semiconductor package, and method for manufacturing the same | |
| JP3979873B2 (ja) | 非接触式データキャリアの製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP4072693B2 (ja) | 半導体装置の製造方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP2004207311A (ja) | 半導体装置及びその製造方法 | |
| JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565142B2 (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |