JP4072693B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4072693B2 JP4072693B2 JP2005019888A JP2005019888A JP4072693B2 JP 4072693 B2 JP4072693 B2 JP 4072693B2 JP 2005019888 A JP2005019888 A JP 2005019888A JP 2005019888 A JP2005019888 A JP 2005019888A JP 4072693 B2 JP4072693 B2 JP 4072693B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- resin
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
電極を有する半導体チップを、前記電極の形成された面を対向させて、配線パターンが形成された屈曲可能な基板に搭載する半導体装置の製造方法であって、
前記半導体チップと前記基板との間隔を、前記半導体チップの端部においてその中央部よりも広くするように、前記基板を屈曲させる工程を含む。本発明によれば、基板を屈曲させることで、半導体チップと基板との距離を半導体チップの端部において広くする。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成するための手間及びコストを削減できる。
(2)本願発明に係る半導体装置の製造方法では、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分を、前記半導体チップの搭載側に向けて突出させることによって、前記基板を屈曲させる。これによれば、基板を、半導体チップの内側において突出させることで、半導体チップの端部と基板との距離を広くする。これによって、例えば、電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
(3)本願発明に係る半導体装置の製造方法では、前記基板を屈曲させる前に、前記基板の屈曲する部分に複数の貫通穴を形成しておき、前記基板を変形しやすくする。貫通穴を基板の屈曲する部分に形成することで、基板の一部を突出させるために、基板を変形しやすくすることができる。
(4)この半導体装置の製造方法において、搭載台によって、前記基板を、前記半導体チップの搭載側とは反対側から押圧して、前記基板を屈曲させてもよい。これによれば、搭載台によって、基板の一部を、半導体チップの搭載側に向けて反対側から押圧して突出させる。これによって、半導体チップを、その端部と基板と接触させずに搭載できる。
(5)この半導体装置の製造方法において、前記搭載台によって前記基板を押圧した状態で、前記搭載台をステージとして、前記半導体チップを前記基板に搭載してもよい。これによれば、基板を屈曲させるために押圧する搭載台を、半導体チップを搭載するためのステージとして使用する。これによって、改めてステージ上に基板を搬送させずに、半導体チップを基板に搭載することができる。
(6)この半導体装置の製造方法において、前記基板上に樹脂を設ける工程をさらに含んでもよい。
(7)この半導体装置の製造方法において、前記樹脂を前記半導体チップの搭載後に設け、
前記樹脂を前記半導体チップの搭載後に設け、
前記搭載台によって前記基板を押圧した状態で前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによれば、基板を搭載台で押圧した状態で、樹脂を硬化させる。これによって、基板を屈曲した状態で固定することができる。
(8)この半導体装置の製造方法において、前記樹脂は熱硬化性樹脂であり、
前記樹脂を前記半導体チップの搭載前に設け、
前記半導体チップを前記基板に搭載するときに加えられる熱によって、前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによって、半導体チップの電極と配線パターンとを電気的に接続する工程と同時に、樹脂を硬化させることができる。したがって、少ない工程で、基板を屈曲した状態で固定することができる。
(9)この半導体装置の製造方法において、前記基板は、一対のリール間に掛け渡された長尺のテープであり、
前記テープがいずれかのリールから引き出された後に、前記樹脂を設け、
前記テープが他方のリールに巻き取られる前に、前記樹脂を硬化させて前記基板を屈曲した状態で固定してもよい。これによれば、リール・トゥ・リールの工程で、基板を屈曲させて、半導体チップの端部と基板との距離を広くする。これによって、生産性を高くして、半導体チップを、その端部と基板と接触させずに搭載することができる。
(10)本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
(11)本発明に係る半導体装置は、
電極を有する半導体チップと、
屈曲部を有し、配線パターンが形成された基板と、
を含み、
前記半導体チップは、前記電極の形成された面が対向して前記基板に搭載され、
前記基板は、前記半導体チップと前記基板との間隔が、前記半導体チップの端部においてその中央部よりも広くなるように屈曲してなる。本発明によれば、基板が屈曲してなることで、半導体チップと基板との距離を半導体チップの端部において広くすることができる。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成する手間及びコストを削減できる。
(12)本願発明に係る半導体装置では、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分が、前記半導体チップの搭載側に向けて突出されることで、前記基板は屈曲している。これによれば、基板が、半導体チップの内側において突出されることで、半導体チップの端部と基板との距離を広くすることができる。これによって、例えば、電極に形成されるバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
(13)本願発明に係る半導体装置では、前記基板は、屈曲する部分に複数の貫通穴が形成されている。
(14)本発明に係る回路基板は、上記半導体装置が電気的に接続されてなる。
(15)本発明に係る電子機器は、上記半導体装置を有する。
A>B>C
となるように、搭載台50の基板10を押圧する面の幅Bを設定する。こうするために、例えば、搭載台50の基板10を押圧する面は、半導体チップ40の外形よりも小さい相似形であってもよい。なお、搭載台50で基板10を押圧するときに、搭載台50とは反対側から基板10を、例えばリング52によって押えてもよい。
28 貫通穴、 30 リール、 40 半導体チップ、 42 電極、
50 搭載台、 60 樹脂
Claims (2)
- 電極を有する半導体チップを、前記電極の形成された面を対向させて、前記電極と電気的に接続される接合部を有する配線パターンが形成された屈曲可能な基板に搭載する半導体装置の製造方法であって、
搭載台によって前記半導体チップの搭載側とは反対側から前記基板を押圧して、前記基板の前記半導体チップの搭載領域の内側に屈曲部が形成されるように前記基板を屈曲させ、前記半導体チップの搭載領域の内側であって前記基板の前記接合部を含む部分を前記半導体チップの搭載側に向けて突出させる工程と、
前記半導体チップと前記基板との間隔を、前記半導体チップの端部においてその中央部よりも広くするように、前記半導体チップを前記基板に搭載する工程と、
前記半導体チップを前記基板に搭載する工程後、前記基板上に樹脂を設ける工程と、
前記樹脂を設ける工程後、前記基板に前記屈曲部が形成されるように前記基板を押圧した状態で前記樹脂を硬化させ、前記基板を屈曲した状態で固定する工程と、
を含み、
前記基板の屈曲工程前に、前記基板の前記屈曲部を形成するための部分に貫通穴を形成する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記基板は、一対のリール間に掛け渡された長尺のテープであり、
前記テープがいずれかのリールから引き出された後に、前記樹脂を設け、
前記テープが他方のリールに巻き取られる前に、前記樹脂を硬化させて前記基板を屈曲した状態で固定する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019888A JP4072693B2 (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019888A JP4072693B2 (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000189534A Division JP3659133B2 (ja) | 2000-06-23 | 2000-06-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117073A JP2005117073A (ja) | 2005-04-28 |
JP4072693B2 true JP4072693B2 (ja) | 2008-04-09 |
Family
ID=34545490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005019888A Expired - Fee Related JP4072693B2 (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072693B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4876542B2 (ja) * | 2005-11-18 | 2012-02-15 | 大日本印刷株式会社 | 非接触icタグラベル |
CN101310570B (zh) * | 2005-11-18 | 2010-11-10 | 日本电气株式会社 | 安装基板以及电子设备 |
WO2014194025A1 (en) * | 2013-05-29 | 2014-12-04 | Cavendish Kinetics, Inc | Techniques for chip scale packaging without solder mask |
-
2005
- 2005-01-27 JP JP2005019888A patent/JP4072693B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005117073A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
KR100499306B1 (ko) | 반도체장치및그제조방법 | |
US20050093118A1 (en) | Semiconductor device | |
JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005203497A (ja) | 半導体装置およびその製造方法 | |
JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
JP3659133B2 (ja) | 半導体装置の製造方法 | |
US7893550B2 (en) | Semiconductor package comprising alignment members | |
JP4072693B2 (ja) | 半導体装置の製造方法 | |
KR100501018B1 (ko) | 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 | |
JP3833669B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008218758A (ja) | 電子回路実装構造体 | |
JP2005117074A (ja) | 半導体装置の製造方法 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
JP4342577B2 (ja) | 半導体チップの実装構造 | |
JP2005026636A (ja) | 半導体装置及びその製造方法 | |
JP4442426B2 (ja) | 半導体装置及びその製造方法 | |
JP2003142634A (ja) | 半導体装置、その製造方法及び電子機器 | |
JP3565142B2 (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP4698387B2 (ja) | 半導体装置及びその製造方法 | |
JP2007005688A (ja) | 半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |