JP3833669B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP3833669B2
JP3833669B2 JP2004114683A JP2004114683A JP3833669B2 JP 3833669 B2 JP3833669 B2 JP 3833669B2 JP 2004114683 A JP2004114683 A JP 2004114683A JP 2004114683 A JP2004114683 A JP 2004114683A JP 3833669 B2 JP3833669 B2 JP 3833669B2
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor element
protruding electrode
insulating tape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004114683A
Other languages
English (en)
Other versions
JP2005302901A (ja
Inventor
敏春 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004114683A priority Critical patent/JP3833669B2/ja
Priority to TW094110888A priority patent/TWI265618B/zh
Priority to US11/100,541 priority patent/US7304394B2/en
Priority to KR1020050028932A priority patent/KR100727506B1/ko
Priority to CNB2005100648778A priority patent/CN100390973C/zh
Publication of JP2005302901A publication Critical patent/JP2005302901A/ja
Application granted granted Critical
Publication of JP3833669B2 publication Critical patent/JP3833669B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Description

本発明は半導体装置および半導体装置の製造方法に関するものであり、より詳細には、ＣＯＦ(Chip On Film)と呼ばれる、フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置および半導体装置の製造方法に関するものである。
従来、フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置の一例として、ＴＣＰ(Tape Carrier Package)が知られている。ＴＣＰでは、絶縁テープにおいて半導体素子が搭載される部分に、あらかじめ貫通した開口部を設け、配線パターンが片持ち梁状に突き出した状態で配線パターンの先端部分と半導体素子とを接合する。
近年、フレキシブル配線基板上に半導体素子を接合・搭載した半導体装置の他の一例として、ＣＯＦ(Chip On Film)（以下、単にＣＯＦと呼ぶ。）が用いられるようになっている。ＣＯＦでは、半導体素子を搭載するための搭載用の開口部は有しておらず、半導体素子は薄膜絶縁テープの表面上に接合・搭載される。
ＣＯＦにおいては、その使用目的から、フレキシブル配線基板として、例えば自由に折り曲げることが可能な薄膜絶縁テープが使用される。薄膜絶縁テープの表面上に配置した配線パターンの各配線と、半導体素子の対応する端子とを電気的に接続する。また、薄膜絶縁テープの外部接続用コネクタ部を、液晶パネルやプリント基板などに接続する。上記以外の配線パターン露出部は、ソルダーレジストを塗布して、絶縁状態を確保する。
現在では、多ピン化への対応を考慮して、ＣＯＦが用いられるようになっている。小型化・薄型化についての要求にも対応する必要があるため、ＣＯＦの薄膜絶縁テープにおいては、半導体素子との接続部および配線パターンの外部接続用コネクタ部をファインピッチ化し、また薄膜絶縁テープ、配線パターンを薄膜化する必要がある。ここで、インナーリードのピッチを小さくするためには、インナーリードの幅を小さくし、厚みを薄くする必要がある。
ここで、ＣＯＦ３１の製造方法の一例（従来例１）を図１１（ａ）〜（ｅ）に基づいて説明する。この製造方法においては、熱圧着による接合を用いる（特許文献１参照）。
図１１（ａ）に示す薄膜絶縁テープ２１側の配線パターン２２は、下地のＮｉメッキの上にＡｕメッキを設けた構成である。配線パターン２２には接合部２４が設けられ、この接合部２４を露出させたまま、レジスト２５を塗布する。図１１（ｂ）に示すように、半導体素子２３の突起電極２６を配線パターン２２の接合部２４に対して位置合わせする。突起電極２６はＡｕバンプである。
図１１（ｃ）に示すように、半導体素子２３と薄膜絶縁テープ２１の配線パターン２２とを、４００〜４５０℃の高温で、かつ、方向Ｄ６への０．１〜０．３Ｎ／バンプの圧力で、熱圧着する。これによって、配線パターン２２に突起電極２６を沈み込ませるように接合する。接合された箇所３２は、拡散層または合金層となる。
その後、図１１（ｄ）に示すように、半導体素子２３と薄膜絶縁テープ２１との隙間に、ノズル３０からアンダーフィル樹脂２７を矢印Ｄ７方向に流動させて注入する。図１１（ｅ）に示すように、矢印Ｄ８のように加熱してアンダーフィル樹脂２７を熱硬化させて、半導体素子２３と薄膜絶縁テープ２１とを固着する。
しかし、このような熱圧着による接合方法は、いくつかの問題がある。
その一つは、接合に４００℃以上の高温度を用いる点である。このため、接続部の配線パターンは、熱膨張・収縮や吸排湿によって、大きな伸縮を生ずる。このため、接続部配線パターンの累積寸法ずれにより、接続不良が発生しやすい。
また、高い荷重を用いる点も問題である。このために接続部の配線パターンが、半導体素子の突起電極の外側で、半導体素子に向かって変形しやすくなる。したがって、半導体素子との接触（エッジタッチ）による不良が発生しやすい。
これらの問題は、上述したようにＣＯＦを用いる目的の一つである、接続部のファインピッチ化、配線パターンの薄膜化を行うと、より顕著となる。
ここで、ＣＯＦの製造方法の他の例として、従来から知られているＭＢＢ(Micro Bump Bonding)や、近年注目されているＮＣＰ(Non Conductive Paste)、ＡＣＰ(Anisotropic Conductive Paste)と呼ばれる接続、封止方法（以下ＮＣＰ等と称する。）がある。
これらＮＣＰ等は、低温度での接合方法であり、半導体素子と絶縁テープ（フレキシブル配線基板）の配線パターンとの間に絶縁性樹脂を介在させ、半導体素子の突起電極とフレキシブル配線基板の配線パターンとを、接続するとともに樹脂封止する接合方法である。これらは、多ピン化へ対応するためのファインピッチ化、薄膜化、またこれによって生ずるエッジタッチに有効な技術であり、注目されている。
例えば特許文献２、特許文献３などには、ＭＢＢによる製造方法が開示されている。
特許文献２に記載された製造方法（従来例２）について、図１２、図１３に基づいて説明する。ここで、図１２の平面図におけるＣ−Ｃ’線断面における断面図が図１３である。なお、以下では、上述の従来例１と同じ機能を有する部材には同じ符号を付して参照する。
従来例２では、まず図１３（ａ）（ｂ）に示すように、配線基板（絶縁テープ）２１の配線パターン２２上に、光硬化性または熱硬化性の樹脂２７を塗布形成する。
次に、図１３（ｃ）に示すように、突起電極２６と配線パターン２２の接続部２４とを位置合せして矢印Ｄ９方向に加圧する。これによって、突起電極２６と配線パターン２２との間の樹脂２７を押し拡げて、樹脂２７を矢印Ｄ１０方向に流動させて、突起電極２６と配線パターン２２の接続部２４との圧接のみで電気的接続を得る。また、これとともに、半導体素子２３の周縁まで樹脂２７をはみ出させる。
その後、図１３（ｄ）に示すように、この状態で樹脂２７を、矢印Ｄ１１に示すように光照射または加熱して、光もしくは熱によって硬化させて、半導体素子２３と配線基板２１とを固定する。熱硬化の場合、加熱は１５０℃以下で行う。
次に、特許文献３に記載された製造方法（従来例３）について、図１２、図１４に基づいて説明する。この場合も、図１２の平面図におけるＣ−Ｃ’線断面における断面図が図１４に相当する。
従来例３では、まず図１４（ａ）（ｂ）に示すように、配線基板２１の配線パターン２２上に熱硬化性の樹脂７を塗布形成する。
次に、図１４（ｃ）に示すように、突起電極２６と配線パターン７の接続部２４とを位置合せし、かつ互いが接触するようにして、パルス加熱ツールを用いて半導体素子２３を配線基板２１に加圧する。
そして、図１４（ｄ）に示すように、配線パターン２２上の樹脂２７を、接合部の周囲へと除去した後、半導体素子２３を配線基板２１にＤ１２方向に加圧した状態で、パルス加熱ツールに電流を通電する。これによって、半導体素子２３を１００〜２５０℃で加熱して、樹脂２７を硬化させる。これによって、半導体素子２３を配線基板２１に固着するとともに、突起電極２６と配線パターン２２とを電気的に接続する。
特開２００１−１７６９１８号公報（公開日：２００１年６月２９日） 特開昭６０−２６２４３０号公報（公開日：１９８５年１２月２５日） 特開昭６３−１５１０３３号公報（公開日：１９８８年６月２３日）
しかしながら、上述のＮＣＰ等の構成は、十分な接続強度が得られない虞があるという問題点がある。
すなわち、ＮＣＰ等は、半導体素子の突起電極と薄膜絶縁テープの配線パターンとが、加圧による接触と樹脂の硬化収縮のみで接続されているので、接続強度（接続信頼性）が低いという問題点がある。
このため、実装後において、例えば低温と高温が繰り返される使用環境におかれた場合には、薄膜絶縁テープと絶縁性樹脂との界面で、または絶縁性樹脂と半導体素子との界面で剥離が発生する可能性がある。これは、温度サイクルによる熱膨張、収縮が繰り返された場合に、使用している材料の熱膨張係数の違いに応じて、応力が発生するためである。また、実装後に高湿な環境にさらされて、吸湿、膨張を繰り返した場合にも、同様に剥離が発生する可能性がある。この場合には、薄膜絶縁テープの配線パターンと半導体素子の突起電極との電気的接続状態が悪化してしまう。
このように接続状態が悪化すれば、歩留まりが低下して、結果として製造コストが高くなってしまう。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体素子の突起電極と薄膜絶縁テープの配線パターンとの接続信頼性、及び歩留まりが向上できる半導体装置および半導体装置の製造方法を提供することにある。
本発明に係る半導体装置は、上記課題を解決するために、複数の配線パターンが配置された絶縁テープと、上記配線パターンを介して上記絶縁テープに電気的に接続される突起電極を含む半導体素子とを備えた半導体装置において、上記絶縁テープの配線パターンにおける、上記半導体素子の突起電極に対向する領域に、上記半導体素子の突起電極を変形させながら上記突起電極に沈み込むようにして接続されるための接続部を設けるとともに、上記半導体素子と上記絶縁テープとの間に絶縁性樹脂を配置しており、上記絶縁テープの配線パターンにおける上記接続部が、上記絶縁性樹脂を押しのけ、上記半導体素子の突起電極に沈み込むようにして上記突起電極と接続されている。
上記構成の半導体装置において、絶縁テープには配線パターンが配置され、配線パターンには半導体素子の突起電極が接続される。絶縁テープは、薄膜の絶縁テープである。絶縁テープには例えば外部接続端子が設けられ、この外部接続端子に配線パターンが接続される。絶縁テープの外部接続端子にアクセスすることによって、配線パターンを介して半導体素子にアクセスすることができる。
絶縁テープの配線パターンには、半導体素子の突起電極を変形させ、突起電極に沈み込みながら接続されるための接続部を設けておく。そして、半導体素子と絶縁テープとの間に、絶縁性樹脂を配置する。例えば、絶縁テープの接続部を覆うように絶縁性樹脂を塗布する。
この状態において、半導体素子と絶縁テープとを、圧力をかけて接続する。例えば、絶縁テープの接続部に対して半導体素子の突起電極を位置決めして、半導体素子に圧力を加える。これによって、接続部は、突起電極との間にある絶縁性樹脂を押し出して、さらに突起電極を変形させながら、突起電極に沈み込むようにして、突起電極と接続される。
上記構成によれば、配線パターンと突起電極との接続は、加圧による接触のみではなく、突起電極の変形を伴うものであるため、接続形状を複雑なものとし、接続面積を増大させて、接続を強固にできる。
また、配線パターンと突起電極とを接続させる際に、半導体素子と絶縁テープとの間に絶縁性樹脂が介在するので、半導体素子と絶縁テープとが、突起電極と接続部とが対向する領域以外での望まない位置で接触することを防ぐことができる。したがって、エッジタッチによる不良を防止できる。
また、接合の際には４００℃以上の高温にする必要がないので、接続部の配線パターンに余分な伸縮を生じさせない。このため、配線パターンの累積寸法ずれを生ずることがなく、これによる接続不良を生じさせない。
したがって、上述の構成によって、上記熱圧着による接合方法とＮＣＰ等低温による接合方法の問題点を同時に解決することができる。
なお、上述の半導体装置を、以下のように表現することもできる。すなわち、配線パターンを複数配置した薄膜の絶縁テープと、前記配線パターンと電気的に接続された半導体素子とを備えた半導体装置であり、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続した半導体装置において、前記半導体素子の突起電極と接続される前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の途中部分で、前記半導体素子の外周側より中心側で細くなっており、前記接続部における前記配線パターンの細くなっている部分の長さの割合は、前記半導体素子の突起電極に対向する領域にわたる前記配線パターンの長さに対して、１／３以上２／３以下であり、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続すると共に前記絶縁性樹脂を硬化する際に、前記絶縁テープの配線パターンが、配線パターンの前記した形状、幅で、前記半導体素子の突起電極に沈み込む、あるいは一部を押しつぶして接続される構成のＣＯＦ半導体装置である、と表現することもできる。
本発明に係る半導体装置は、上記配線パターンの上記接続部の形状を、上記配線パターンの上記接続部に隣接する上記接続部以外の箇所の形状と異ならせてもよい。
このように、接続部の形状を、接続部に隣接する箇所の形状と異ならせたものとすれば、接続部が突起電極に沈み込むようにして接続された場合に、接続部を引っ掛け部として用いて、接続部と突起電極との接合を強固なものにできる。
一方、接続部の形状が接続部に隣接する箇所と同じであれば、接続部と突起電極との間に引っかかりができない。このため、強度をそれほど向上させることはできない。
本発明に係る半導体装置は、上記配線パターンの辺が、上記接続部において、上記配線パターンの延びる方向に平行でない部分を含んでいてもよい。
このように、接続部が配線パターンの延びる方向に平行でない辺を含んでいれば、接続部が突起電極に沈み込むようにして接続された場合に、接続部を引っ掛け部として用いて、接続部と突起電極との接合を強固なものにできる。
一方、接続部の形状が接続部に隣接する箇所と同じであれば、接続部と突起電極との間に引っかかりができない。
なお、上述の半導体装置を、上記配線パターンの上記接続部における辺の形状は、その辺を区分した部分に平行である独立した方向が、少なくとも２以上ある構成である、と表現することもできる。
本発明に係る半導体装置は、上記構成において、上記配線パターンの接続部は、上記配線パターンの幅が少なくとも一部において細くなるように設けられていてもよい。
このように、一部の配線パターンの幅を細く、狭くして、接続部を引っ掛け部として用いて、接続部と突起電極との接合を強固なものにできる。
本発明に係る半導体装置は、上記構成において、上記配線パターンの接続部は、上記配線パターンの幅が、上記半導体素子の搭載される領域の外周側より中心側で細くなるように設けられている。
このように、配線パターンの幅を、半導体素子の搭載される領域の外周側より中心側で細くなるようにしてもよい。これにより、接続部を引っ掛け部として用いて、接続部と突起電極との接合を強固なものにできる。
なお、上述の半導体装置を、以下のように表現することもできる。すなわち、配線パターンを複数配置した薄膜の絶縁テープと、前記配線パターンと電気的に接続された半導体素子とを備えた半導体装置であり、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続した半導体装置において、前記半導体素子の突起電極と接続される前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の途中部分で、前記半導体素子の外周側より中心側で細くなっており、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続すると共に前記絶縁性樹脂を硬化する際に、前記絶縁テープの配線パターンが、配線パターンの前記した形状、幅で、前記半導体素子の突起電極に沈み込む、あるいは一部を押しつぶして接続される構成のＣＯＦ半導体装置である、と表現することもできる。
本発明に係る半導体装置は、上記構成において、上記接続部は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対する、上記配線パターンの幅が細くなっている部分の長さの割合が、１／３以上２／３以下であることを特徴としている。
この構成であれば、突起電極と配線パターンの接続部とを接合する際に、位置ずれが発生した場合であっても、配線パターンの細幅部を、半導体素子の突起電極に接しやすいようにできる。例えば、上述の割合が１／３程度より小さいと、位置ずれによって、細幅部が突起電極の外側になってしまうことも考えられ、得られる効果が小さくなる。また、上述の割合が２／３程度より大きいと、配線パターンの幅の広い部分が突起電極に沈み込む面積が小さくなり、接続強度が減少する。
なお、上記構成を、前記絶縁テープの配線パターンの幅が細くなっている長さが、前記半導体素子の突起電極の長さの１／３〜２／３程度である構成である、と表現することもできる。
本発明の参考例に係る半導体装置では、上記配線パターンの接続部は、上記半導体素子の突起電極に対向する領域の途中までのみ上記配線パターンが延びている形状である。
このようにして、配線パターンの先端を含む領域を、半導体素子の突起電極に対向する領域に含めるように配置してもよい。この構成であっても、接続部を引っ掛け部として用いることができ、接続部と突起電極との接合を強固なものにできる。
上記参考例に係る半導体装置は、上記構成において、上記絶縁テープにおいて、上記半導体素子の搭載される領域の外周側より中心側に向かって上記配線パターンを配置しており、上記接続部における、上記配線パターンの向かう方向の先端部は、互いに向かい合う上記配線パターン同士の向かい合う先端間の距離が、対応する上記半導体素子の突起電極間の距離より長くなっている構成である。
この構成であれば、絶縁テープの配線パターンが、半導体素子の突起電極の半導体素子中心側の一部を残して突起電極に沈み込む。このようにすれば、各接続部が、半導体素子の外周から中心側に向かうように配置されるので、接合をさらに強固なものにできる。
なお、上述の半導体装置を、以下のように表現することもできる。すなわち、配線パターンを複数配置した薄膜の絶縁テープと、前記配線パターンと電気的に接続された半導体素子とを備えた半導体装置であり、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続した半導体装置において、前記絶縁テープの配線パターンの向かい合う先端間の距離が、対応する前記半導体素子の突起電極間の距離より長く、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続すると共に前記絶縁性樹脂を硬化する際に、前記絶縁テープの配線パターンが、前記半導体素子の突起電極の半導体素子中心側の一部を残して突起電極に沈み込む、あるいは押しつぶして接続されることを特徴とするＣＯＦ半導体装置である、と表現することもできる。
上記参考例に係る半導体装置は、上記構成において、上記接続部は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対する、上記配線パターンが延びている部分の長さの割合が、１／３以上２／３以下程度である。
この構成であれば、突起電極と配線パターンの接続部とを接合する際に、位置ずれが発生した場合であっても、配線パターンの先端部を、半導体素子の突起電極に接するようにできる。例えば、上述の割合が２／３程度より大きいと、位置ずれによって、先端部が突起電極の外側になってしまうことも考えられ、得られる効果が小さくなる。また、上述の割合が１／３程度より小さいと、配線パターンの幅の広い部分が突起電極に沈み込む面積が小さくなり、接続強度が減少する。
なお、上記構成を、前記絶縁テープの配線パターンが前記半導体素子の突起電極に沈み込む、あるいは押しつぶして接続される長さが、前記半導体素子の突起電極の長さの１／３〜２／３程度である構成である、と表現することもできる。
本発明に係る半導体装置は、上記構成において、上記絶縁テープの配線パターンは、幅の広い部分における幅が、上記半導体素子の突起電極の幅より小さいことを特徴としている。
このように、配線パターンの広い部分における幅が、半導体素子の突起電極の幅より小さい構成であれば、例えば配線パターンの形状を接続部において他の箇所と異ならせた場合に、異ならせない場合と比較して、配線パターンと突起電極との接続面積を増やすことができる。これにより、接合強度を向上できる。
なお、上記構成を、前記絶縁テープの配線パターンの広い部分の幅が、前記半導体素子の突起電極の幅より小さい構成である、と表現することもできる。また、上記構成を、前記半導体素子の突起電極と接続される側の前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の幅より小さい構成である、と表現することもできる。
本発明に係る半導体装置は、上記構成において、上記絶縁テープの配線パターンは、幅の広い部分における幅が、上記半導体素子の突起電極の幅と同じ、または広いことを特徴としている。
この構成であれば、配線パターンの幅が突起電極の幅より広い場合であっても、本発明に係る構成を適用できる。
ここで、絶縁テープに配線パターンを配置するとき、場合によっては配線パターンの幅を十分に細く仕上げることができない場合がある。上記構成によれば、このような場合であっても本発明に係る構成を適用して、接合強度を向上できる。
なお、上記構成を、前記絶縁テープの配線パターンの広い部分の幅が、前記半導体素子の突起電極の幅と同じ、あるいは大きい構成である、と表現することもできる。また、上記構成を、前記半導体素子の突起電極と接続される側の前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の幅と同じ、あるいは大きい構成である、と表現することもできる。
本発明に係る半導体装置は、上記構成において、上記絶縁性樹脂が導電性粒子を含んでいることを特徴としている。
半導体素子の突起電極と配線パターンの接続部との電気的接続をより確実なものにできる。なお、上記構成を、予め前記絶縁性樹脂中に導電性粒子を分散させている構成である、と表現することもできる。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、複数の配線パターンが配置された絶縁テープと、上記配線パターンを介して上記絶縁テープと電気的に接続される突起電極を含む半導体素子とを備えた半導体装置の製造方法において、上記絶縁テープの配線パターンにおける、上記半導体素子の突起電極に対向する領域に、上記半導体素子の突起電極を変形させながら上記突起電極に沈み込むようにして接続されるための接続部を設けるとともに、上記半導体素子と上記絶縁テープとの間に絶縁性樹脂を配置する準備ステップと、上記絶縁テープの配線パターンにおける上記接続部を、上記絶縁性樹脂を押しのけ、上記半導体素子の突起電極に沈み込むようにして上記突起電極と接続させる接続ステップとを含んでおり、上記接続部は、上記配線パターンの幅が、上記半導体素子の搭載される領域の外周側より中心側で細くなるよう設けられており、上記接続部における上記配線パターンの細くなっている部分の長さの割合は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対して、１／３以上２／３以下であることを特徴としている。
この製造方法によれば、上述の半導体装置を製造することができ、上述と同様の効果を得ることができる。この半導体装置の製造方法を用いてＣＯＦ半導体装置を製造することができる。また、このＣＯＦ半導体装置を用いて半導体モジュール装置を製造することができる。
本発明に係る半導体装置の製造方法は、上記構成において、上記接続ステップを、上記絶縁テープを加熱により熱膨張させた状態で行うことを特徴としている。
この構成であれば、絶縁性樹脂を加熱硬化させ、常温に冷却した後には、絶縁テープの熱収縮と絶縁性樹脂の硬化収縮により、半導体素子の突起電極と絶縁テープの配線パターンの接続部とをより強固に固定（接続）できる。
なお、上記構成の半導体装置の製造方法を、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続する際に、前記絶縁テープが加熱により熱膨張した状態の位置で接続すると共に、前記絶縁性樹脂を加熱硬化させており、常温に冷却された後には、前記絶縁テープの熱収縮と前絶縁性樹脂の硬化収縮により、前記半導体素子の突起電極と前記絶縁テープの配線パターンとの接続部がより強固に固定（接続）される構成のＣＯＦ半導体装置の製造方法である、と表現することもできる。
以上のように、半導体素子の突起電極と絶縁テープの配線パターンとを接続すると共に絶縁性樹脂を硬化する際に、絶縁テープの配線パターンが、配線パターンの前記した形状、幅で、半導体素子の突起電極に沈み込む、あるいは一部を押しつぶして接続しており、比較的強固な接続が確保できる。このため、従来のＮＣＰ等に比較して、半導体素子の突起電極と絶縁テープの配線パターンとの接続信頼性、及び歩留まりを、従来ＴＣＰ並に向上することができる。
また、上述のように接続、封止されたＣＯＦは、配線パターンを複数配置した薄膜の絶縁テープと、前記配線パターンと電気的に接続された半導体素子とを備え、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続した半導体装置であり、前記半導体素子の突起電極と前記薄膜絶縁テープの配線パターンとの接続信頼性、及び歩留まりを向上する為に、前記半導体素子の突起電極や前記絶縁テープの配線パターンの材質、メッキ仕様に関わらず、前記半導体素子の突起電極と接続される前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の途中部分（突起電極の長さの１／３〜２／３程度）で、前記半導体素子の外周側より中心側で細くなっており、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続すると共に前記絶縁性樹脂を硬化する際に、前記絶縁テープの配線パターンが、配線パターンの前記した形状、幅で、前記半導体素子の突起電極に沈み込む、あるいは一部を押しつぶして接続されること、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続する際に、前記絶縁テープが加熱により熱膨張した状態の位置で接続すると共に、前記絶縁性樹脂を加熱硬化させており、常温に冷却された後には、前記絶縁テープの熱収縮と前絶縁性樹脂の硬化収縮により、前記半導体素子の突起電極と前記絶縁テープの配線パターンとの接続部がより強固に固定（接続）されることを特徴としている。
また、上述の構成によれば、上記の半導体素子の突起電極や前記絶縁テープの配線パターンの材質、メッキ仕様に関わらず、前記半導体素子の突起電極と接続される前記絶縁テープの配線パターンの幅が、前記半導体素子の突起電極の途中部分（突起電極の長さの１／３〜２／３程度）で、前記半導体素子の外周側より中心側で細くなっており、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続すると共に前記絶縁性樹脂を硬化する際に、前記絶縁テープの配線パターンが、配線パターンの前記した形状、幅で、前記半導体素子の突起電極に沈み込む、あるいは一部を押しつぶして接続されること、前記半導体素子と前記絶縁テープとの間に絶縁性樹脂を介在させ、前記半導体素子の突起電極と前記絶縁テープの配線パターンとを接続する際に、前記絶縁テープが加熱により熱膨張した状態の位置で接続すると共に、前記絶縁性樹脂を加熱硬化させており、常温に冷却された後には、前記絶縁テープの熱収縮と前絶縁性樹脂の硬化収縮により、前記半導体素子の突起電極と前記絶縁テープの配線パターンとの接続部がより強固に固定（接続）されることによって、前記半導体素子の突起電極と前記薄膜絶縁テープの配線パターンとの接続信頼性、及び歩留まりを従来ＴＣＰ並に向上することができる。
以上のように、本発明に係る半導体装置は、絶縁テープの配線パターンにおける、半導体素子の突起電極に対向する領域に、上記半導体素子の突起電極を変形させながら上記突起電極に沈み込むようにして接続されるための接続部を設けるとともに、上記半導体素子と上記絶縁テープとの間に絶縁性樹脂を配置しており、上記絶縁テープの配線パターンにおける上記接続部が、上記絶縁性樹脂を押しのけ、上記半導体素子の突起電極に沈み込むようにして上記突起電極と接続されており、上記接続部は、上記配線パターンの幅が、上記半導体素子の搭載される領域の外周側より中心側で細くなるよう設けられており、上記接続部における上記配線パターンの細くなっている部分の長さの割合は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対して、１／３以上２／３以下である構成である。
この構成であれば、配線パターンの接続部と半導体素子の突起電極との接合強度を高め、かつ突起電極と配線パターンの接続部とを接合する際に、位置ずれが発生した場合であっても、配線パターンの細幅部を、半導体素子の突起電極に接しやすいようにできる。
本発明の実施の形態について、図面に基づいて説明すると以下の通りである。
本実施形態のＣＯＦ（Chip On Film、半導体装置）１０は、例えば図２（ｄ）に示すように、フィルムとしての絶縁テープ１上に半導体素子３を備えて、互いを接合した構成である。
より詳細には、ＣＯＦ１０の絶縁テープ１は、図２（ａ）〜（ｄ）に示すように、基板としての絶縁テープ１の上に配線パターン２を設けた構成である。
本実施形態の絶縁テープ１は、ポリイミド系絶縁テープである。この絶縁テープ１は、柔軟性が高く、自由に折り曲げることが可能である。絶縁テープ１は、例えば１５，２０，２５，３８，４０μｍ等のうちのいずれかの厚みを有する薄膜である。この絶縁テープ１を基材のテープキャリアとし、テープ表面に配線パターン２が設けられる。なお、絶縁テープ１には、半導体素子３を搭載するための開口部は設けない。
この配線パターン２は、例えば銅箔パターンである。銅箔パターンの表面に、図示しない錫メッキや金メッキが施されている。配線パターン２は、絶縁テープ１の厚み、及び
配線パターンのピッチに対応して、例えば５，８，９，１２，１８μｍ等のうちのいずれかの厚みを有している。
そして、図２（ａ）に示すように、配線パターン２のうち、半導体素子３を搭載する際に突起電極６と対向し、突起電極６に接続される領域を、接続部４とする。
また、配線パターン２において、接続部４よりも外側には、ソルダーレジスト５を塗布する。なお、より詳細には、このソルダーレジスト５は、半導体素子３との接続のための接続部４を避けるだけでなく、絶縁テープ１上の配線パターン２のうち、図示しない外部接続用コネクタ部をも避けるように塗布される。この外部接続用コネクタ部には、図示しない液晶パネルやプリント基板などが接続される。これによって、半導体素子３と配線パターン２との不必要な接触、その他接触を避けて、所望の絶縁状態を確保する。
図２（ｂ）に示すように、配線パターン２の接続部４を覆うように、絶縁性樹脂７を塗布する。
図２（ｃ）に示すように、配線パターン２の接続部４には、半導体素子３の突起電極（バンプ）６を対向させ、図示しないパルス加熱ツールを用いて、Ｄ１方向に加圧する。ここで、パルス加熱ツールとは、例えば常温で荷重をかけた状態で加熱し、加熱終了後に荷重を緩めるものである。矢印Ｄ１は、加圧した状態で加熱することを示すものである。
なお、本実施形態においては、目安として２５０×１０-4ｇｆ／ｕｍ2以上の、高荷重での加圧を行う。この加圧における荷重の値は、配線パターン２の幅、突起電極６の硬度、絶縁性樹脂７の粘度や硬化特性、等により、最適な値が変わる。この為、ここで特定した数値は目安程度のものである。
図２（ｄ）に示すように、加圧した状態で２３０〜２５０℃程度に加熱し、半導体素子３を絶縁性テープ１の表面上に接合・搭載する。これによって、半導体素子３の突起電極６が、絶縁テープ１の表面上に配置された配線パターン２の対応する接続部４と、電気的に接続される。そして、絶縁性樹脂７の熱硬化によって、半導体素子３が封止される。その後、パルス加熱ツールの温度を常温付近まで下げた後、加圧を解除する。
なお、パルス加熱ツールの代わりにコンスタント加熱ツールを使用しても問題はない。コンスタント加熱ツールは、一定温度に加熱したツールで加熱しながら荷重をかけ、加熱した状態で荷重を緩める製造方法である。コンスタント加熱ツールは、生産性に優れている。
ここで、図２（ａ）〜（ｄ）は図１に示すＡ−Ａ’線断面であるが、このうち図２（ｄ）に示すように、本実施形態においては、対向配置して接合する突起電極６と配線パターン２とのうち、主として突起電極６の側が変形する。突起電極６が押しつぶされて、突起電極６に配線パターン２が沈み込むような状態となる。なお、この際に、突起電極６と配線パターン２との間にある絶縁性樹脂７は、押し出されて、突起電極６と配線パターン２との間に残留しないよう、除去される。絶縁性樹脂７は、半導体素子３の下から押し出されて、半導体素子３側面にフィレットを形成する。
以上のように、本実施形態のＣＯＦ１０は、絶縁テープ１と半導体素子３との間に絶縁性樹脂７を配置して、絶縁テープ１の配線パターン２に設けた接続部４が、絶縁性樹脂７を押しのけ、半導体素子３の突起電極６に沈みこむようにして突起電極６と接続されている構成である。
したがって、突起電極６を変形させるように接続して、配線パターン２と突起電極６との接続を強固にできる。また、絶縁テープ１と半導体素子３との間に絶縁性樹脂７を介在させるので、絶縁テープ１の配線パターン２と半導体素子３との、望まない位置での接触を防止できる。また、２３０〜２５０℃程度の加熱で十分であり、４００℃以上の高温にする必要がないため、配線パターン２の伸縮が小さく、累積寸法ずれを生じにくい。
以上の構成によって、上述の従来技術による、熱圧着による接合方法とＮＣＰ等低温による接合方法の問題点を同時に解決することができる。なお、上述した特許文献２、特許文献３のような従来技術には、配線パターンの幅、突起電極への配線パターンの沈み込み等については、特に示されていない。
ここで、ＣＯＦ１０の絶縁テープ１の平面図を図１に示す。図１に示すように、絶縁テープ１のうち、図示しない半導体素子３が搭載される領域（搭載領域）８ａには、ソルダーレジスト５は塗布されていない。図示しない半導体素子３の突起電極６と対向する領域（対向領域）８ｂに含まれる、絶縁テープ１の配線パターン２の部分が、接続部４である。この接続部４は、幅がその途中部分から変化している形状である。より詳細には、配線パターン２の接続部４は、半導体素子３における外周側よりも中心側の方が、幅の細い形状となっている。
この構成であれば、図２（ｄ）に示すように配線パターン２が突起電極６に沈み込んだ場合に、例えば配線パターン２の幅が一定である場合と比較して、配線パターン２が突起電極６に沈み込む形状が複雑なものであるので、接続をさらに強固にできる。
また、絶縁テープ１において、半導体素子３の搭載される領域の外周側より中心側に向かって配線パターン２を配置しているので、突起電極６に対して接続部４が半導体素子３の中心側に向かって位置決めする形状となる。
より詳細には、図３に示すように、絶縁テープ１上で、配線パターン２の幅が細くなっている領域の長さＸは、半導体素子３の突起電極６の領域の長さＹに対して、Ｙ／３≦Ｘ≦２Ｙ／３程度とすることが好ましい。このようにすれば、突起電極６と配線パターン２の接続部４とを接合する際に、位置ずれが発生した場合であっても、配線パターン２の細幅部を、半導体素子３の突起電極６に接しやすいようにできる。例えば、長さＸが長さＹの１／３程度より小さいと、上述の効果が小さくなる。また、長さＸが長さＹの２／３程度より大きいと、配線パターン２の幅の広い部分が沈み込む面積が小さくなり、接続強度が減少する。
また、本実施形態のＣＯＦ１０は、２３０〜２５０℃程度の低温による接合技術を用いて製造されている。このため、接合の際に、接続部４を含む配線パターン２の伸縮を小さくできる。したがって、配線パターン２の累積寸法ずれによる、接続不良の発生を少なくできる。
また、伸縮が生じた場合等に、配線パターン２が変形したとしても、配線パターン２と半導体素子３との間に絶縁性樹脂７が介在するため、配線パターン２と半導体素子３との接触の可能性を非常に少なくできる。したがって、エッジタッチ（接触不良）を防止できる。
ここで、上述した従来のＮＣＰ等によるＣＯＦは、加圧による接触と樹脂の硬化収縮のみで接続されている。このため、半導体素子の突起電極と絶縁テープの配線パターンとの接続信頼性があまり良いものではない。
一方、本実施形態のＣＯＦ１０の構成によれば、比較的強固な接続が確保できるため、従来のＮＣＰ等に比較して、半導体素子３の突起電極６と絶縁テープ１の配線パターン２との接続信頼性、及び歩留まりを、従来ＴＣＰ並に向上することができる。
なお、配線パターン２の伸縮量に影響を及ぼす要因は、温度だけではなく、配線パターン２の幅、配線パターン２のピッチ、各配線パターン２間のスペース、絶縁テープ１の材質、厚み、吸湿量、予備加熱の有無、予備加熱を含む加熱時間、等影響する要因は非常に多い。このため、従来の構成と本実施形態の構成とを、数値を用いて比較するのは困難である。
〔変形例〕
上述の実施の形態の変形例について説明する。上述の実施の形態においては、加圧した後で、（低温）加熱し、硬化させるという製造手順のＣＯＦ１０について説明したが、本願はこれに限るものではない。以下に説明するように、ＣＯＦ１０ａは、加熱により膨張した後で加圧し、硬化させるという手順で製造してもよい。なお、本変形例のＣＯＦ１０ａは、上述の実施の形態と製造手順以外の構成は同じである。例えば、本変形例のＣＯＦ１０ａは、図１に示す構成を有している。このため、以下では同じ機能を有する部材、手段には同じ符号を付して参照し、説明は省略する。
まず図２（ａ）と同様の図４（ａ）、図２（ｂ）と同様の図４（ｂ）に示すように、絶縁テープ１上に配線パターン２を配置し、接続部４を設け、ソルダーレジスト５を塗布して、絶縁性樹脂７を塗布する。
次に、本変形例においては、図４（ｃ）に示すように、矢印Ｄ２のような加熱方向で加熱した状態で、半導体素子３の突起電極６を配線パターン２の接続部４に対向させ、位置合わせする。この状態においては、絶縁テープ１、配線パターン２が、矢印Ｄ３にて示すように熱膨張しており、突起電極６と配線パターン２とは、その膨張した位置に位置合わせされる。
続けて、図４（ｄ）に示すように、半導体素子３を矢印Ｄ１方向に加圧した状態で加熱する。これにより、突起電極６と配線パターン２とは、絶縁テープ１が熱膨張した位置で接続される。
また、加熱の進行により、絶縁性樹脂７が加熱硬化される。
その後、図４（ｅ）に示すように、常温で冷却する。これによって、絶縁テープ１の熱収縮と絶縁性樹脂７の硬化収縮が、矢印Ｄ４、矢印Ｄ５の方向にそれぞれ生ずる。配線パターン２は図１に示す接続部４の構成であり、この接続部４は対向する突起電極６に沈み込むように接続される。このため、本変形例のＣＯＦ１０ａでは、図４（ｅ）に示す矢印Ｄ４、矢印Ｄ５の方向に力が生ずることにより、半導体素子３の突起電極６と絶縁テープ１の配線パターン２とが、接続部４においてさらに強固に固定（接続）される。すなわち、接続部４の形状が引っ掛かり形状となっており、接続強度を高めることができる。したがって、接続信頼性、歩留まりを更に向上することができる。
〔参考例１〕
上述の実施の形態において示したＣＯＦ１０の変形例である参考例について説明する。上述の実施の形態においては、配線パターン２の形状が、半導体素子３の突起電極６に対向する部分の途中で幅が変化している形状であった。より詳細には、配線パターン２の幅が、半導体素子３の外周側より中心側で細くなっている形状であった。
しかしながら、本参考例に示すように、配線パターンは、半導体素子３の突起電極６に対向する領域の途中までしか設けられていない構成であってもよい。すなわち、図５に示すように、配線パターン２ａの先端部を対向領域８ｂに配置する構成であってもよい。以下では、上述の実施の形態と同じ機能を有する部材、手段には同じ符号を付して参照し、説明は省略する。
本参考例のＣＯＦ１０ｂの絶縁テープ１は、図５に示すように、絶縁テープ１上の配線パターン２ａを、対応する半導体素子３の突起電極６間の距離よりも、向かい合う先端間の距離が長くなるようにした構成である。
このＣＯＦ１０ｂ製造の手順について、図６（ａ）〜（ｄ）に基づいて説明する。
まず図２（ａ）と同様の図６（ａ）、図２（ｂ）と同様の図６（ｂ）に示すように、絶縁テープ１上に上記構成の配線パターン２ａを配置し、接続部４ａを設け、ソルダーレジスト５を塗布して、絶縁性樹脂７を塗布する。
そして、図６（ｃ）に示すように、配線パターン２ａの接続部４ａには、半導体素子３の突起電極（バンプ）６を対向させ、図示しないパルス加熱ツールを用いて矢印Ｄ１方向に加圧する。
図６（ｄ）に示すように、加圧した状態で２３０〜２５０℃程度に加熱し、半導体素子３を絶縁性テープ１の表面上に接合・搭載する。これによって、半導体素子３の突起電極６が、絶縁テープ１の表面上に配置された配線パターン２ａの対応する接続部４ａと、電気的に接続される。そして、絶縁性樹脂７の熱硬化によって、半導体素子３が封止される。その後、パルス加熱ツールの温度を常温付近まで下げた後、加圧を解除する。
図７に示すように、図６（ｄ）に示すＢ−Ｂ’線断面においては、突起電極６に配線パターン２ａの接続部４ａが沈みこんだ構成となる。
以上のように、本参考例のＣＯＦ１０ｂにおいては、図５に示すように、絶縁テープ１上の配線パターン２ａの接続部４ａが、半導体素子３の突起電極６と対向する領域の途中までのみ設けられている形状である。この形状であれば、配線パターン２ａの接続部４ａが突起電極６に沈み込んだ場合に、配線パターン２ａの接続部４ａと突起電極６との接触面積として、所定の面積を確保できる。このため、配線パターン２ａの接続部４ａと突起電極６との接続を、所定の強固な接続にできる。
また、絶縁テープ１において、半導体素子３の搭載される領域の外周側より中心側に向かって配線パターン２ａを配置しているので、突起電極６に対して接続部４ａが半導体素子３の中心側に向かって位置決めする形状となる。
また、より詳細には、図８に示すように、半導体素子３の突起電極６の領域の長さＺに対して、配線パターン２ａの接続部４ａを設けない部分の長さＷは、Ｚ／３≦Ｗ≦２Ｚ／３程度とすることが好ましい。このようにすれば、突起電極６と配線パターン２ａの接続部４ａとを接合する際に、位置ずれが発生した場合であっても、配線パターン２ａの先端部が、半導体素子３の突起電極６に接するようにできる。例えば、長さＷが長さＺの１／３程度より小さいと、上述の効果が小さくなる。また、長さＷが長さＺの２／３程度より大きいと、配線パターン２ａの接続部４ａが沈み込む面積が小さくなり、接続強度が減少する。
〔参考例２〕
他の変形例である参考例について説明する。本参考例は、上述の参考例１に対する変形例である。上述の実施の形態においては、配線パターン２ａの幅が、半導体素子３の突起電極６に対向する部分よりも細い形状である場合について説明したが、これに限るものではない。
すなわち、図９に示すように、配線パターン２ａにおける接続部４ｃの幅が、半導体素子３の突起電極６に対向する部分よりも太い形状であってもよい。この図９は、参考例１における図６（ｄ）のＢ−Ｂ’線断面に相当する。なお、以下では、上述の実施の形態と同じ機能を有する部材、手段には同じ符号を付して参照し、説明は省略する。
このように、配線パターン２ａの幅が太い形状であっても、配線パターン２ａが、半導体素子３の突起電極６と対向する領域の途中までのみ設けられているので、配線パターン２ａが突起電極６に沈み込んだ場合に、配線パターン２ａの接続部４ｃと突起電極６との接続状態として、所定の強度を確保できる。したがって、配線パターン２ａと突起電極６との接続を、所定の強固な接続にできる。
すなわち、絶縁テープの配線パターン２ａが、半導体素子３の突起電極６の内、半導体素子中心側の一部を残して突起電極６に沈み込む、あるいは押しつぶして接続されているので、突起電極６の幅より配線パターン２ａの幅が大きい場合でも、図５に示す配線パターン２ａのように幅が小さい場合と同等の接続信頼性を得ることができる。
ここで、絶縁テープ１の配線パターン２ａの幅を細く仕上げることが難しい場合がある。例えば、ＦＰＣ(Flexible Printed Circuits)メーカのエッチング技術では、絶縁テープ１の配線パターン２ａの幅を細く仕上げることが難しいため、半導体素子３の突起電極６の幅より配線パターン２ａの幅が大きくなる場合が考えられる。そのような場合に、本変形例の構成を用いれば、接続を強固にしたＣＯＦ１０ｃを得ることができる。
なお、従来のＴＣＰのテープメーカでは、配線パターンの幅を細くする点について問題はない。一方、従来のＮＣＰ等は、加圧による接触と樹脂の硬化収縮のみで接続されているため、突起電極の幅より配線パターンの幅が大きい場合には、接続信頼性がさらに低いものとなる。
〔参考例３〕
さらに他の変形例である参考例について説明する。本参考例は、上述の参考例１に対する変形例である。本参考例に示すように、半導体素子３と絶縁テープ１との間に塗布する絶縁性樹脂７ａには、導電性粒子１４を分散させてもよい。以下では、上述の実施の形態と同じ機能を有する部材、手段には同じ符号を付して参照し、説明は省略する。
すなわち、図６（ａ）と同様の図１０（ａ）に示すように、絶縁テープ１上に配線パターン２ａを配置し、接続部４ａを設け、ソルダーレジスト５を塗布する。
そして、図１０（ｂ）に示すように、導線性粒子１４を分散させた絶縁性樹脂７ａを塗布する。導電性粒子１４の材質は、特に限定されるものではない。例えば、導電性粒子１４として、金コート樹脂粒子、ニッケル粒子等を用いることができる。
その後、図１０（ｃ）に示すように、配線パターン２ａの接続部４ａに半導体素子３の突起電極（バンプ）６を対向させ、図示しないパルス加熱ツールを用いて矢印Ｄ１方向に加圧する。図１０（ｄ）に示すように、加圧した状態で２３０〜２５０℃程度に加熱し、半導体素子３を絶縁性テープ１の表面上に接合・搭載する。これによって、半導体素子３の突起電極６が、絶縁テープ１の表面上に配置された配線パターン２ａの対応する接続部４ａと、電気的に接続される。そして、絶縁性樹脂７の熱硬化によって、半導体素子３が封止される。その後、パルス加熱ツールの温度を常温付近まで下げた後、加圧を解除する。
上述の具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、実施の形態、変更した形態、および各変形例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても、本発明の技術的範囲に含まれる。
本発明に係る半導体装置は、接続信頼性および歩留まりを向上できるので、低コストで生産でき、大量生産用の半導体装置として利用できる。
本発明の一実施形態に係る半導体装置の絶縁テープを示す平面図である。 （ａ）は図１に示す平面図のＡ−Ａ’線断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図である。 図１の一部を拡大して示す平面図である。 （ａ）は図２に示す半導体装置の一変形例を示す断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図であり、（ｅ）はさらに異なる状態を示す断面図である。 上記半導体装置の参考例の絶縁テープを示す平面図である。 （ａ）は図５に示す平面図のＡ−Ａ’線断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図である。 上記半導体装置の図６（ｄ）に示すＢ−Ｂ’線断面図である。 図５の一部を拡大して示す平面図である。 図７とは異なる半導体装置の参考例の断面図である。 （ａ）は図６に示す半導体装置の変形例である参考例を示す断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図である。 （ａ）は従来の半導体装置の一例を示す断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図であり、（ｅ）はさらに異なる状態を示す断面図である。 従来の半導体装置の一例の絶縁テープを示す平面図である。 （ａ）は従来の半導体装置の他の一例を示す断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図である。 （ａ）は従来の半導体装置のさらに他の一例を示す断面図であり、（ｂ）は（ａ）とは異なる状態を示す上記半導体装置の断面図であり、（ｃ）はさらに異なる状態を示す断面図であり、（ｄ）はさらに異なる状態を示す断面図である。
符号の説明
１ 絶縁テープ
２、２ａ 配線パターン
３ 半導体素子
４、４ａ、４ｂ 接続部
５ ソルダーレジスト
６ 突起電極（バンプ）
７、７ａ 絶縁性樹脂
８ａ 搭載領域
８ｂ 対向領域
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 半導体装置
１４ 導電性粒子
Ｄ１ 加圧方向、及び加熱方向
Ｄ２ 加熱方向
Ｄ３ 熱膨張方向
Ｄ４ 収縮方向
Ｄ５ 硬化収縮方向

Claims (7)

  1. 複数の配線パターンが配置された絶縁テープと、上記配線パターンを介して上記絶縁テープに電気的に接続される突起電極を含む半導体素子とを備えた半導体装置において、
    上記絶縁テープの配線パターンにおける、上記半導体素子の突起電極に対向する領域に、上記半導体素子の突起電極を変形させながら上記突起電極に沈み込むようにして接続されるための接続部を設けるとともに、上記半導体素子と上記絶縁テープとの間に絶縁性樹脂を配置しており、
    上記絶縁テープの配線パターンにおける上記接続部が、上記絶縁性樹脂を押しのけ、上記半導体素子の突起電極に沈み込むようにして上記突起電極と接続されており、
    上記接続部は、上記配線パターンの幅が、上記半導体素子の搭載される領域の外周側より中心側で細くなるよう設けられており、
    上記接続部における上記配線パターンの細くなっている部分の長さの割合は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対して、１／３以上２／３以下であることを特徴とする半導体装置。
  2. 上記絶縁テープの配線パターンは、幅の広い部分における幅が、上記半導体素子の突起電極の幅より小さいことを特徴とする請求項１に記載の半導体装置。
  3. 上記絶縁テープの配線パターンは、幅の広い部分における幅が、上記半導体素子の突起電極の幅と同じ、または広いことを特徴とする請求項１または２に記載の半導体装置。
  4. 上記絶縁性樹脂が導電性粒子を含んでいることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 複数の配線パターンが配置された絶縁テープと、上記配線パターンを介して上記絶縁テープと電気的に接続される突起電極を含む半導体素子とを備えた半導体装置の製造方法において、
    上記絶縁テープの配線パターンにおける、上記半導体素子の突起電極に対向する領域に、上記半導体素子の突起電極を変形させながら上記突起電極に沈み込むようにして接続されるための接続部を設けるとともに、上記半導体素子と上記絶縁テープとの間に絶縁性樹脂を配置する準備ステップと、
    上記絶縁テープの配線パターンにおける上記接続部を、上記絶縁性樹脂を押しのけ、上記半導体素子の突起電極に沈み込むようにして上記突起電極と接続させる接続ステップとを含み、
    上記接続部は、上記配線パターンの幅が、上記半導体素子の搭載される領域の外周側より中心側で細くなるよう設けられており、
    上記接続部における上記配線パターンの細くなっている部分の長さの割合は、上記半導体素子の突起電極に対向する領域にわたる上記配線パターンの長さに対して、１／３以上２／３以下であることを特徴とする半導体装置の製造方法。
  6. 上記接続ステップを、上記絶縁テープを加熱により熱膨張させた状態で行うことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 上記接続ステップにおいて、上記絶縁テープを加熱して接続させた後に、常温に冷却して、絶縁テープの熱収縮と上記絶縁性樹脂の硬化収縮により、上記接続部が強固に固定されることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2004114683A 2004-04-08 2004-04-08 半導体装置および半導体装置の製造方法 Expired - Lifetime JP3833669B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004114683A JP3833669B2 (ja) 2004-04-08 2004-04-08 半導体装置および半導体装置の製造方法
TW094110888A TWI265618B (en) 2004-04-08 2005-04-06 Semiconductor device and method for manufacturing same
US11/100,541 US7304394B2 (en) 2004-04-08 2005-04-07 Semiconductor device and method for manufacturing same
KR1020050028932A KR100727506B1 (ko) 2004-04-08 2005-04-07 반도체 장치 및 반도체 장치의 제조 방법
CNB2005100648778A CN100390973C (zh) 2004-04-08 2005-04-08 半导体装置和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114683A JP3833669B2 (ja) 2004-04-08 2004-04-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005302901A JP2005302901A (ja) 2005-10-27
JP3833669B2 true JP3833669B2 (ja) 2006-10-18

Family

ID=35059752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114683A Expired - Lifetime JP3833669B2 (ja) 2004-04-08 2004-04-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7304394B2 (ja)
JP (1) JP3833669B2 (ja)
KR (1) KR100727506B1 (ja)
CN (1) CN100390973C (ja)
TW (1) TWI265618B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087481A1 (en) * 2005-10-19 2007-04-19 Himax Technologies, Inc. Underfill aiding process for a tape
JP2007158081A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP5076315B2 (ja) * 2005-12-26 2012-11-21 富士ゼロックス株式会社 配線基板及びフリップチップ実装構造
CN100463158C (zh) * 2006-08-21 2009-02-18 南茂科技股份有限公司 薄膜覆晶封装构造及其多层电路卷带结构
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
KR102215881B1 (ko) * 2014-02-17 2021-02-17 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
JP6507374B2 (ja) * 2016-04-21 2019-05-08 パナソニックＩｐマネジメント株式会社 部品圧着装置及び部品圧着方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US227256A (en) * 1880-05-04 Cattle-stanchion
US3733685A (en) * 1968-11-25 1973-05-22 Gen Motors Corp Method of making a passivated wire bonded semiconductor device
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6414506B2 (en) * 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
JP2938344B2 (ja) * 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JPH10262430A (ja) * 1997-03-25 1998-10-06 Yasoji Harada 土壌内付与物供給装置
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
JPH11251363A (ja) 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
JP3494940B2 (ja) 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP3582513B2 (ja) * 2001-11-14 2004-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3512772B2 (ja) * 2001-12-26 2004-03-31 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3722137B2 (ja) * 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JP4056424B2 (ja) 2003-05-16 2008-03-05 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005302901A (ja) 2005-10-27
TW200605305A (en) 2006-02-01
CN1684249A (zh) 2005-10-19
TWI265618B (en) 2006-11-01
KR100727506B1 (ko) 2007-06-12
US20050224939A1 (en) 2005-10-13
KR20060045563A (ko) 2006-05-17
US7304394B2 (en) 2007-12-04
CN100390973C (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
US7053494B2 (en) Semiconductor device and production method therefor
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
KR100727506B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP2004235310A (ja) 半導体装置およびその製造方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP3659133B2 (ja) 半導体装置の製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
JP3878436B2 (ja) 配線基板および半導体装置
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP3736638B2 (ja) 半導体装置、電子モジュール及び電子機器
JP4072693B2 (ja) 半導体装置の製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2002170848A (ja) 回路基板
JP2001127102A (ja) 半導体装置およびその製造方法
JP4562950B2 (ja) 半導体装置およびその製造方法
JP2004235305A (ja) 半導体製造装置
JP3234062B2 (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Ref document number: 3833669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250