JP2012119368A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012119368A
JP2012119368A JP2010265247A JP2010265247A JP2012119368A JP 2012119368 A JP2012119368 A JP 2012119368A JP 2010265247 A JP2010265247 A JP 2010265247A JP 2010265247 A JP2010265247 A JP 2010265247A JP 2012119368 A JP2012119368 A JP 2012119368A
Authority
JP
Japan
Prior art keywords
substrate
bump electrode
bump
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010265247A
Other languages
English (en)
Inventor
Masato Yamato
真人 大和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010265247A priority Critical patent/JP2012119368A/ja
Priority to US13/297,668 priority patent/US8889483B2/en
Publication of JP2012119368A publication Critical patent/JP2012119368A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板間におけるボイドの発生を抑制する半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、一定のピッチで配列したバンプ電極１４から構成されるバンプ電極群１２であって、第２の方向Ｔ２に沿ったバンプ電極の数より第１の方向Ｔ１に沿ったバンプ電極の数の方が少ないバンプ電極群１２を備えた第１の基板１０と、第２の基板と、を準備する工程と、第１の基板１０と第２の基板との間に隙間が形成されるように第１の基板１０と第２の基板とをバンプ電極１４を介して接合する工程と、第１の基板１０と第２の基板との間の隙間に、バンプ電極群１２の第２の方向Ｔ２に沿って封止樹脂３４を流動させて、封止樹脂３４で当該隙間を充填する工程と、を有する。
【選択図】図４

Description

本発明は、基板間の隙間に封止樹脂が形成された半導体装置の製造方法に関する。
近年、電子機器の小型化および高機能化に伴って、貫通電極を有する複数の半導体チップが積層されたＣｏＣ型の半導体装置が提案されている。ＣｏＣ型の半導体装置では、通常、各々の半導体チップ間に封止樹脂が配設されている。特開２００７−３６１８４号（以下、特許文献１と呼ぶ。）は、このような、ＣｏＣ型の半導体装置およびその製造方法を開示している。
特許文献１には、複数のチップをバンプ電極を介して接合し、チップ間の隙間に液状の封止樹脂を注入することも記載されている。封止樹脂は、一般に、液滴吐出法により、半導体チップの側方から半導体チップ間の隙間に注入される。
特開２００７−３６１８４号公報
基板、例えば半導体チップ間の隙間に封止樹脂を注入する際、例えばアンダーフィル材のような封止樹脂が形成されない領域、つまりボイドが基板間の隙間に生じることがある。これは、バンプ電極が存在する領域と、バンプ電極が存在しない領域との間で、封止樹脂の流速差が生じることに起因する。バンプ電極が存在しない領域では、封止樹脂が、下流に向けて早く移動し、バンプ電極が存在する領域の下流側の領域に回り込む。このように、封止樹脂の回り込みによって、バンプ電極が存在する領域付近に封止樹脂によって取り囲まれた空間、つまりボイドが生じる。
特に、バンプ電極間のピッチが狭くなるほど封止樹脂の流速差が大きくなり、ボイドが発生し易くなる。
封止樹脂を基板間に流動させた後の工程、例えば封止樹脂を熱硬化させる工程などでは、熱膨張や熱収縮によって基板に応力が生じる。上記のボイドは、バンプ電極の接合部近傍の、熱応力に対する耐久性を低下させる。これにより、バンプ電極が破壊される虞があり、半導体装置の信頼性が低下することがある。
したがって、基板間におけるボイドの発生を抑制することができる半導体装置の製造方法を提供することが望まれる。
一態様における半導体装置の製造方法は、一定のピッチで配列したバンプ電極から構成されるバンプ電極群であって、第１の方向に沿ったバンプ電極の数より、第１の方向に直交する第２の方向に沿ったバンプ電極の数の方が少ないバンプ電極群を備えた第１の基板と、第２の基板と、を準備する工程と、第１の基板と第２の基板との間に隙間が形成されるように第１の基板と第２の基板とをバンプ電極を介して接合する工程と、第１の基板と第２の基板との間の隙間に、バンプ電極群の第２の方向に沿って封止樹脂を流動させて、封止樹脂で隙間を充填する工程と、を有する。
この製造方法によれば、バンプ電極が並んでいる数が少ない方向（第２の方向）に封止樹脂を流動させるため、アンダーフィル材のバンプ電極群にぶつかる領域とそれ以外の領域との間で、封止樹脂の進行速度の差をなるべく低下することができる。これにより、封止樹脂の回りこみを防止することができ、第１の基板と第２の基板との間の隙間におけるボイドの発生が抑制される。その結果、半導体装置の信頼性を向上することができる。
本発明によれば、基板間におけるボイドの発生を抑制することができる。
（ａ）は半導体チップの概略平面図であり、（ｂ）は（ａ）の１Ｂ−１Ｂ線に沿った半導体チップの概略断面図である。 複数の半導体チップを積層する工程を示す工程図である。 図３は、チップ積層体に封止樹脂を形成する工程を示す工程図である。 半導体チップ間の隙間をアンダーフィル材が進行する様子を示す図である。 封止樹脂が形成された複合チップ積層体を配線基板に搭載する工程を示す工程図である。 配線基板に外部端子を接続する工程を示す工程図である。 第１の実施形態における半導体装置の製造方法によって製造された半導体装置の概略断面図である。 （ａ）は第２の実施形態における半導体チップの概略平面図であり、（ｂ）は（ａ）の８Ｂ−８Ｂ線に沿った半導体チップの概略断面図である。 （ａ）は第３の実施形態における半導体チップの概略平面図であり、（ｂ）は（ａ）の９Ｂ−９Ｂ線に沿った半導体チップの概略断面図である。 （ａ）は第４の実施形態における半導体チップの概略平面図であり、（ｂ）は（ａ）の１０Ｂ−１０Ｂ線に沿った半導体チップの概略断面図である。 （ａ）は第５の実施形態における半導体チップの概略平面図であり、（ｂ）は（ａ）の１１Ｂ−１１Ｂ線に沿った半導体チップの概略断面図である。 第６の実施形態における半導体装置の製造方法によって製造された半導体装置の概略断面図である。 第６の実施形態における半導体装置の製造方法を説明するための工程図である。
以下、図面を参照して、本発明の実施形態について説明する。本発明は、基板間の隙間に封止樹脂が形成された半導体装置の製造方法に関する。当該基板は、半導体チップや配線基板などを含む。
第１の実施形態における半導体装置の製造方法として、まず、半導体装置を構成する半導体チップを準備する。図１（ａ）は、半導体装置を構成する半導体チップ１０の概略平面図である。図１（ｂ）は、図１（ａ）の１Ｂ−１Ｂ線に沿った半導体チップ１０の概略断面図である。
半導体チップ１０は、どのような種類のものであっても良い。本実施形態では、半導体チップ１０は、略長方形の板状で、一面１１に所定の回路が形成されている。半導体チップは、例えば、メモリ回路が形成されたメモリチップであっても良い。
半導体チップ１０は、外部と電気的に接続するためのバンプ電極群１２を有している。本明細書では、バンプ電極群１２とは、一定のピッチで配列したバンプ電極１４から構成される電極群のことを言う。このバンプ電極群１２では、行方向（第１の方向）Ｔ１のバンプ電極１４の数が、列方向（第２の方向）Ｔ２のバンプ電極１４の数より多く配置されている。バンプ電極群１２は、例えば５０μｍピッチで、２７行３列の格子状に配列されたバンプ電極１４から構成される。
バンプ電極１４は、半導体チップ１０の両面に配置されている。表面のバンプ電極１４とこれに対応する裏面のバンプ電極１４とは、貫通電極１６を介して電気的に接続されている。本実施形態では、このような構成を有する半導体チップ１０を複数準備した。
図２は、複数の半導体チップを積層する工程を示す概略断面図である。まず、図２（ａ）に示すように、半導体チップ１０の表面１１、具体的には回路形成面を上方に向けて、半導体チップ１０を吸着ステージ２０上に置く。吸着ステージ２０には凹部２１が形成されており、凹部２１内に半導体チップ１０が収容される。そして、図示しない真空装置により吸着孔２２を通じて半導体チップ１０を真空吸引することで、半導体チップ１０が保持固定される。
次に、吸着ステージ２０上に保持された１段目の半導体チップ１０の上に、図２（ｂ）に示すように、２段目の半導体チップ１０を搭載する。２段目の半導体チップ１０は、ボンディングツール２３により、高温、例えば３００℃程度に加熱された状態で荷重を印加されることで、バンプ電極１４を介して２段目の半導体チップ１０に接合される。
２段目の半導体チップ１０は１段目の半導体チップ１０と同種の機能を有するチップであっても良く、異なる機能を有するチップであっても良い。１段目の半導体チップ１０の表面のバンプ電極１４と２段目の半導体チップ１０の裏面のバンプ電極１４とが、熱圧着により接続される。これにより、１段目の半導体チップ１０の表面に２段目の半導体チップ１０が搭載される。このように、バンプ電極１４を介してそれぞれの半導体チップ１０を互いに接合することで、半導体チップ１０間に隙間２５が形成される。
図２（ｃ）では、同様に、２段目の半導体チップ１０の上に３段目の半導体チップ１０が搭載され、３段目の半導体チップ１０の上に４段目の半導体チップ１０が搭載され、４段目の半導体チップ１０の上に５段目の半導体チップ１０が搭載される。図２（ｃ）に示す例では、１段目〜４段目の半導体チップ１０はメモリチップとし、５段目の半導体チップ１０はインターフェース（ＩＦ）チップとした。このようにして、例えば４つのメモリチップと１つのＩＦチップとが互いに積層されたチップ積層体２８が形成される。
なお、ＩＦチップの表面のバンプ電極１４は、後述する配線基板の接続パッドに接続されるため、２００μｍ以上の広いピッチで配列されている。ＩＦチップの裏面のバンプ電極１４は、４段目の半導体チップ１０の表面のバンプ電極１４に対応して配置されている。
上記例に代えて、チップ積層体を構成する半導体チップには、ＩＦチップが設けられていなくてもよい。半導体装置が搭載される装置に半導体チップを制御する回路が設けられている場合には、半導体チップを制御する機能が重複するので、チップ積層体にＩＦチップが設けられていなくてもよい。
上記例では、複数のメモリチップを貫通電極により積層したチップ積層体について説明するが、これに代えて、チップ積層体は、例えばメモリチップとロジックチップとの組み合わせから構成されても良い。チップ積層体は、どのような機能のチップの組み合わせから構成されても良い。
図３は、チップ積層体に封止樹脂を形成する工程を示す断面図である。チップ積層体２８は、図３（ａ）に示すように、ステージ３０上に貼られた塗布用シート３１上に載置されることが好ましい。塗布用シート３１は、例えばフッ素系シート或いはシリコーン系接着材が付いたシート等のように、封止樹脂としてのアンダーフィル材に対して濡れ性の悪い材料であることがより好ましい。
次に、図３（ｂ）に示すように、チップ積層体２８の端部近傍に、ディスペンサ３２によりアンダーフィル材３４を供給する。アンダーフィル材３４は、毛細管現象により半導体チップ間の隙間２５を流動し、半導体チップ間の隙間２５に充填される。
図４は、チップ積層体２８の半導体チップ１０間の隙間２５を、アンダーフィル材３４が進行する様子を示している。アンダーフィル材３４は、バンプ電極群１２の列方向Ｔ２における、半導体チップ１０の短辺付近の供給位置Ｐ（図４参照）に供給される。毛管現象により、アンダーフィル材３４は、半導体チップ間の隙間２５に、バンプ電極群１２の列方向Ｔ２に沿って流動する（図４（ｂ）参照）。これにより、半導体チップ間の隙間２５にアンダーフィル材３４が充填される。
アンダーフィル材３４は、バンプ電極１４が並んでいる数が少ない第２の方向Ｔ２に流動させられる。そのため、バンプ電極群１２にぶつかる領域とそれ以外の領域との間で、アンダーフィル材３４の進行速度の差が低下する。これにより、アンダーフィル材３４の回りこみが防止され、半導体チップ間の隙間２５におけるボイドの発生が抑制される。その結果、半導体装置の信頼性を向上することができる。
塗布用シート３１がアンダーフィル材３４との濡れ性の悪い材料からなる場合、塗布用シート３１上でのアンダーフィル材３４の広がりを抑制し、フィレット幅を縮小することができる。
さらに、半導体チップ１０は長方形状であり、半導体チップ１０の長辺がバンプ電極群１２の行方向Ｔ１と平行に配置されていることが好ましい。この場合、アンダーフィル材３４は、半導体チップ１０の長辺側から、バンプ電極１２の列方向Ｔ２に沿って流動する。これにより、アンダーフィル材３４の流動距離が短くなるため、アンダーフィル材の充填速度を速めることができる。
図３（ｃ）に示すように、チップ積層体２８へのアンダーフィル材３４の充填が完了した後、塗布用シート３１と共にチップ積層体２８を、所定温度、例えば１５０℃程度でキュアする。これにより、アンダーフィル材３４が硬化し、チップ積層体２８の周囲及び半導体チップ間の隙間に、封止樹脂としてのアンダーフィル材３４が形成される。塗布用シート３１により、ステージ３０へのアンダーフィル材３４の付着を防止することができる。
アンダーフィル材３４の熱硬化後、塗布用シート３１からチップ積層体２８をピックアップする。これにより、図３（ｄ）に示すように、封止樹脂３４が形成されたチップ積層体２８が得られる。塗布用シート３１がアンダーフィル材３４と濡れ性の悪い材料である場合、チップ積層体２８のピックアップが容易にできるという利点がある。
半導体チップ間の隙間に封止樹脂が形成された構造を、以下では、複合チップ積層体３６と称する。
次に、上述のようにして複合チップ積層体３６を作製した後、半導体装置を組み立てるまでの手順の一例について図５および図６を用いて説明する。なお、図５及び図６は、複数の半導体装置を一括して形成するための組み立て手順の一例を示している。
図５に示すように、まずマトリックス状に配置された複数の製品形成部４１を備えた配線基板４０を準備する。製品形成部４１は、各々が半導体装置の配線基板４０となる部位である。各製品形成部４１には所定のパターンの配線が形成されており、各配線はワイヤバンプ４４及びランド４２を除いてゾルダーレジスト膜等の絶縁膜によって覆われている。この配線基板４０の製品形成部４１間が、各半導体装置を個々に切り離す際のダイシングラインとなっている。
配線基板４０の一方の面には、複合チップ積層体３６と接続するための複数の接続パッド４３が形成されている。配線基板４０の他方の面には、外部端子となる金属ボール（図６の符号５１も参照）を接続するための複数のランド４２が形成されている。接続パッド４３は、所定のランド４２と配線によって接続されている。
接続パッド４３の上にはワイヤバンプ４４が設けられている。ワイヤバンプ４４は、溶融して先端がボール状になったＡｕやＣｕ等のワイヤを、配線基板４０の接続パッド21上に、例えば超音波熱圧着法を用いて接合した後、ワイヤを引き切ることで形成することができる。ワイヤバンプ４４を配線基板４０側に形成することで、半導体チップ１０の貫通電極１６のサイズの小型化や狭ピッチ化を図ることができる。なお、ワイヤバンプ４４は、複合チップ積層体３６側に形成しても良い。
本実施形態では、複合チップ積層体３６と配線基板４０との接続を容易にするために、接続パッド４３上にワイヤバンプ４４を形成する例を示している。しかしながら、複合チップ積層体３６内の表面のバンプ電極１４に配線基板４０の接続パッド４３を直接接続してもよい。
上述のように、配線基板４０の準備が完了すると、図５（ａ）に示すように、配線基板４０の各製品形成部４１上にそれぞれ絶縁性の接着部材４５をディスペンサ４６により塗布する。接着部材４５は、例えば、ＮＣＰ（Non-Conductive Paste）を用いることができる。
次に、複合チップ積層体３６をボンディングツール４７等で吸着保持し、配線基板４０の製品形成部４１上にそれぞれ搭載する（図５（ｂ）参照）。複合チップ積層体３６の最上層の半導体チップ（ＩＦチップ）１０のバンプ電極１４と、配線基板４０の各ワイヤバンプ４４とを、例えば熱圧着法を用いて接合する。このとき、配線基板４０上の接着部材４５が、複合チップ積層体３６と配線基板４０との間に充填され、配線基板４０と複合チップ積層体３６とが接着固定される。複合チップ積層体３６の周囲にはテーパ状に封止樹脂３４が形成されているため、接着部材４５の這い上がりを防止できる。これにより、ボンディングツール４７へ接着部材４５が付着することに起因する、複合チップ積層体３６の破損や接合不良等を低減できる。
上記のようにして、図５（ｃ）に示すように、複合チップ積層体３６が搭載された配線基板４０が出来上がる。複合チップ積層体３６が搭載された配線基板４０は、不図示のトランスファモールド装置の上型と下型から成る成型金型にセットされ、モールドエ程に移行する。
成型金型の上型には、複数の複合チップ積層体３６を一括して覆う不図示のキャビティが形成され、該キャビティ内に配線基板４０上に搭載された複合チップ積層体３６が収容される。
次に、成型金型の上型に設けられたキャビティ内に加熱溶融させた封止樹脂を注入し、複合チップ積層体３６全体を覆うようにキャビティ内に封止樹脂を充填する。封止樹脂には、例えばエポキシ樹脂等の熱硬化性樹脂を用いる。
続いて、キャビティ内を封止樹脂で充填した状態で、所定の温度、例えば１８０℃程度でキュアすることで封止樹脂を熱硬化させる。これにより、図６（ａ）に示すように、複数の製品形成部４１上に搭載された各複合チップ積層体３６を一括して覆う封止樹脂層５０が形成される。さらに、所定の温度でベークすることで、封止樹脂層５０を完全に硬化させる。
また、本実施形態では、複合チップ積層体３６を構成する半導体チップ１０間を封止樹脂(アンダーフィル材)３４で封上した後、複合チップ積層体３６全体を覆う第２の封止樹脂層５０を形成するため、半導体チップ１０どうしの隙間でのボイドの発生をより抑制できる。
第２の封止樹脂層５０を形成した後、図６（ｂ）に示すように、ボールマウント工程に移行する。ボールマウント工程では、配線基板４０に形成されたランド４２に、半導体装置の外部端子となる導電性の金属ボール５１、例えば半田ボールを接続する。
ボールマウント工程では、各ランド４２の位置と一致する位置に複数の吸着孔を備えたマウントツール５２を用いて複数の金属ボール５１を吸着保持し、各金属ボール５１にフランクスを転写した後、各金属ボール５１をランド４２上に一括して搭載する。
全ての製品形成部４１に対して金属ボール５１を搭載した後、配線基板４０をリフローすることで各金属ボール４１と各ランド４２とを接続する。
金属ボール４１の接続が完了すると、基板ダイシング工程に移行する。基板ダイシング工程では、所定のダイシングラインで個々の製品形成部４１を切断分離することで半導体装置を形成する。
基板ダイシング工程では、第２の封止樹脂層５０にダイシングテープ５３を貼着することで製品形成部４１を支持する。そして、図６（ｃ）に示すように、不図示のダイシング装置が備えるダイシングブレード５４により所定のダイシングラインで切断することで製品形成部４１毎に分離する。切断分離後、ダイシングテープ５３から製品形成部をピックアップすることで、図７に示す半導体装置６０が得られる。図７では、図１〜図６で示した符号と同一の部材には、同一の符号が付されている。
次に、第２の実施形態における半導体装置の製造方法について説明する。第２の実施形態では、図１に示す半導体チップと比べて、半導体チップに設けられたバンプ電極の配置が異なっている。図８（ａ）は、第２の実施形態で用いた半導体チップの概略平面図である。図８（ｂ）は、図８（ａ）の８Ｂ−８Ｂ線に沿った半導体チップの概略断面図である。
半導体チップ１０には、実質的に一定のピッチで配列したバンプ電極１４から構成されるバンプ電極群１２が２つ設けられている。それぞれのバンプ電極群１２において、行方向（第１の方向）Ｔ１のバンプ電極１４の数が、列方向（第２の方向）Ｔ２のバンプ電極１４の数より多く配置されている。バンプ電極群１２は、例えば５０μｍピッチで、２７行３列の格子状に配列されたバンプ電極１４から構成される。
バンプ電極１４は半導体チップの表面と裏面に設けられており、表面のバンプ電極と、これに対応する裏面のバンプ電極とが貫通電極１６により接続されている。
２つのバンプ電極群１２は列方向Ｔ２に沿って並んでいる。バンプ電極群１２間の距離Ｄ１は、バンプ電極群１２を構成するバンプ電極１４のピッチより大きく、２００μｍ以上離れていることが好ましい。それぞれのバンプ電極群１２は、半導体チップ１０の端辺、例えば長辺の近傍に位置している。
次に、このような半導体チップ１０を用いて、第１の実施形態と同様にしてチップ積層体を構成する。このチップ積層体を構成する半導体チップ間の隙間に、バンプ電極群１２の列方向Ｔ２に沿ってアンダーフィル材を流動させる。この場合にも、第１の実施形態と同様に、半導体チップ間のボイドの発生が抑制されるという効果が得られる。
アンダーフィル材が列方向Ｔ２に流動している際に、バンプ電極群１２が存在する領域と存在しない領域との間で、流速差が生じたとしても、バンプ電極群間の領域でアンダーフィル材の流速差が抑えられる。したがって、各バンプ電極群１２での流速差の影響は蓄積されず、各バンプ電極群１２近傍でのボイドの発生を抑制することができる。特に、列方向Ｔ２におけるバンプ電極群１２間の距離Ｄ１が２００μｍ以上のとき、発明者は半導体チップ１０間にボイドが発生しなかったことを確認した。
さらに、第２の実施形態では、半導体チップ１０の対向する２辺にバンプ電極群１２が配置されているため、半導体チップ１０同士を安定して接合することができる。また、チップ積層体を安定して配線基板に搭載することもできる。
なお、図８では、２つのバンプ電極群１２が列方向Ｔ２に２つ並んでいるが、２つ以上のバンプ電極群１２が列方向Ｔ２に並んでいても良い。この場合にも、バンプ電極群１２間の距離を２００μｍ以上あけることが好ましい。
次に、第３の実施形態における半導体装置の製造方法について説明する。第３の実施形態では、図１に示す半導体チップと比べて、半導体チップ（基板）に設けられたバンプ電極の配置が異なっている。図９（ａ）は、第３の実施形態で用いた半導体チップの概略平面図である。図９（ｂ）は、図９（ａ）の９Ｂ−９Ｂ線に沿った半導体チップの概略断面図である。
バンプ電極１４は半導体チップ１０の表面と裏面に設けられており、表面のバンプ電極と、これに対応する裏面のバンプ電極とが貫通電極１６により接続されている。
各バンプ電極群１２において、行方向Ｔ１のバンプ電極１４の配置数は、列方向Ｔ２のバンプ電極１４の数より多く配置されている。図９に示す例では、各バンプ電極群１２は、例えば５０μｍピッチで、５行３列で格子状に配置されている。本実施形態では、各バンプ電極群１２は、行方向Ｔ１に７００μｍ以下の距離あけて複数配置されている。図９に示す例では、バンプ電極群１２の行方向Ｔ１に沿って、４つのバンプ電極群１２が互いに離間して配置されている。それぞれのバンプ電極群１２の間の距離Ｄ２は、各バンプ電極を構成するバンプ電極１４間のピッチよりも大きく、且つ７００μｍ以下である。
次に、このような半導体チップ１０を用いて、第１の実施形態と同様にしてチップ積層体を構成する。このチップ積層体を構成する半導体チップ間の隙間に、バンプ電極群１２の列方向Ｔ２に沿ってアンダーフィル材を流動させる。
複数のバンプ電極群１２が行方向に並んで配置されている場合、バンプ電極群１２間の距離は７００μｍ以下であることが好ましい。バンプ電極群１２間の距離が７００μｍ以下であると、バンプ電極群１２が配置された領域での封止樹脂の流速と、バンプ電極群１２が配置されていない領域での封止樹脂の流速との差が抑えられる。これにより、流速差に起因する封止樹脂の回り込みを防止することができるため、半導体チップ間でのボイドの発生を抑制することができる。
行方向のバンプ電極１２間の距離Ｄ２が７００μｍのとき、半導体チップ間にボイドが生じないことが確認できた。ここで、封止樹脂としてのアンダーフィル材の塗布時の温度は８０℃程度あり、この温度での封止樹脂の粘度は約０．１Ｐａ・ｓであった。なお、常温時の封止樹脂の粘度は約１０Ｐａ・ｓであった。したがって、このような粘度の範囲の封止樹脂を用い、行方向のバンプ電極１２間の距離Ｄ２が７００μｍ以下であると、封止樹脂の流速差が抑えられ、ボイドの発生がより抑制される。同様に、行方向Ｔ１における、半導体チップ１０の端辺とバンプ電極群１２との間の距離も、７００μｍ以下であることが好ましい。
さらに、バンプ電極群１２が設けられていない領域では、半導体チップ１０を貫通する貫通電極１６が存在しないため、半導体チップ１０の強度を向上できる。これにより、貫通電極１６を基点として生じるチップクラックの発生を抑制できる。
次に、第４の実施形態における半導体装置の製造方法について説明する。第４の実施形態では、図１に示す半導体チップと比べて、半導体チップに設けられたバンプ電極の配置が異なっている。図１０（ａ）は、第４の実施形態で用いた半導体チップの概略平面図である。図１０（ｂ）は、図１０（ａ）の１０Ｂ−１０Ｂ線に沿った半導体チップの概略断面図である。
バンプ電極１４は半導体チップ１０の表面と裏面に設けられており、表面のバンプ電極と、これに対応する裏面のバンプ電極とが貫通電極１６により接続されている。
各バンプ電極群１２において、行方向Ｔ１に沿って並ぶバンプ電極１４の数は、列方向Ｔ２に沿って並ぶバンプ電極１４の数より多く配置されている。図１０に示す例では、各バンプ電極群１２は、例えば５０μｍピッチで、５行２列で格子状に配置されている。バンプ電極群１２は、例えば列方向に７００μｍ程度の距離、行方向に７００μｍ以下の距離を開けて配置されている。図１０では、半導体チップの中央付近に、行方向に沿って４つ、列方向に沿って３つのバンプ電極群１２が配置されている。
本実施形態でも、バンプ電極群１２の列方向Ｔ２に沿ってアンダーフィル材を流動させる。この場合にも、第１の実施形態と同様に、半導体チップ間のボイドの発生が抑制されるという効果が得られる。また、本実施形態では、１つのバンプ電極群１２を構成するバンプ電極１４の数を減らすことで、バンプ電極群１２またはその近傍でのボイドの発生をより抑制できる。
次に、第５の実施形態における半導体装置の製造方法について説明する。第５の実施形態では、図１に示す半導体チップと比べて、半導体チップ（基板）に設けられたバンプ電極の配置が異なっている。図１１（ａ）は、第５の実施形態で用いた半導体チップの概略平面図である。図１１（ｂ）は、図１１（ａ）の１１Ｂ−１１Ｂ線に沿った半導体チップの概略断面図である。
バンプ電極１４，７４は半導体チップ１０の表面と裏面に設けられており、表面のバンプ電極と、これに対応する裏面のバンプ電極とが貫通電極１６，７６により接続されている。
本実施形態では、第１のバンプ電極群１２と、第１のバンプ電極群１２を構成するバンプ電極１４のピッチよりも広いピッチでバンプ電極７４が配置された第２のバンプ電極群７２とが存在する。
第１のバンプ電極群１２において、行方向Ｔ１に沿って並ぶバンプ電極１４の数は、列方向Ｔ２に沿って並ぶバンプ電極１４の数より多く配置されている。図１１に示す例では、バンプ電極群１２は、例えば５０μｍピッチで、２７行３列で格子状に配置されている。
第２のバンプ電極群７２を構成するバンプ電極７４間のピッチは２００μｍ以上である。第２のバンプ電極群７２では、第１のバンプ電極群の列方向Ｔ２に沿ったバンプ電極７４の数が、行方向Ｔ１に沿ったバンプ電極７４の数よりも多くなっている。本実施形態において、アンダーフィル材は、第１のバンプ電極１２の列方向Ｔ２に沿って流動させる。この場合にも、第１の実施形態と同様の効果が得られる。
図１１に示すように、十分に広いピッチでバンプ電極７４が配列されたバンプ電極群７２であれば、封止樹脂の流動方向に関係なくボイドが発生しない。実際に、２００μｍ以上のピッチでバンプ電極７４が配置されたバンプ電極群７２であれば、封止樹脂の移動方向に関係なく、ボイドが発生しないことが確認できた。したがって、小さいピッチ、本例では５０μｍのピッチでバンプ電極１４が配置された第１のバンプ電極群１４に関して、バンプ電極が並んでいる数が少ない方向（第２の方向）Ｔ２に封止樹脂を流動させれば良い。
次に、第６の実施形態における半導体装置の製造方法について説明する。図１２は第６の実施形態における半導体装置の製造方法によって製造された半導体装置の概略断面図である。
この半導体装置８０は、配線基板４０と、配線基板４０の上に搭載された半導体チップ１０とを備えている。配線基板４０は、絶縁基材４０ａと絶縁基材４０ａの表面の絶縁膜（ソルダーレジスト）４０ｂとを有する。
配線基板の一面には、絶縁膜４０ｂから露出して、接続パッド４３が設けられている。配線基板の他面にはランド４２が設けられており、ランド４２には外部端子である金属ボール５１が設けられている。
半導体チップ１０と配線基板４０とは、バンプ電極８４を介して接合されている。半導体チップ１０と配線基板４０との間の隙間に、封止樹脂３４が充填されている。また、半導体チップ１０および封止樹脂３４を覆う第２の封止樹脂５０が、配線基板４０上に設けられている。
バンプ電極８４は、実質的に一定のピッチで配列してバンプ電極群を構成している。行方向に沿ったバンプ電極の数は、列方向に沿ったバンプ電極の数よりも多くなっている。バンプ電極群を構成するバンプ電極８４の配置は、図１（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）または図１１（ａ）に示すものと同様である。
図１３は、この半導体装置の製造方法を説明するための工程図である。まず、マトリックス状に配置された複数の製品形成部４１を備えた配線基板４０を準備する。製品形成部４１は、各々が半導体装置８０の配線基板４０となる部位である。
図１３（ａ）に示すように、配線基板４０と半導体チップ１０との間に隙間２５が形成されるように、例えばボンディングツール９０を用いて、配線基板４０と半導体チップ１０とをバンプ電極８４を介して接合する。バンプ電極８４の配置は上述した通りである。
次に、図１３（ｂ）に示すように、配線基板４０と半導体チップ１０との間に隙間２５に、バンプ電極群の列方向、つまりバンプ電極の配列数の小さい方向に沿って、封止樹脂としてのアンダーフィル材３４を流動させる。アンダーフィル材３４は、ディスペンサ９１から、半導体チップ１０の端辺近傍に供給される。
次に、図１３（ｃ）に示すように、半導体チップ１０および封止樹脂３４を覆うように、配線基板４０上に第２の封止樹脂５０を形成する。その後、図１３（ｄ）に示すように、配線基板４０のランド４２に、外部端子となる金属ボール５１を搭載する。それから、図１３（ｅ）に示すように、ダイシングブレード９４により所定のダイシングラインで切断することで製品形成部４１毎に分離する。切断分離後、ダイシングテープ９３から製品形成部４１をピックアップすることで、図１２に示す半導体装置８０が得られる。
本実施形態では、アンダーフィル材３４は、半導体チップ１０との配線基板４０との間を流動させられる。この場合であっても、既述の実施形態と同様に、半導体チップ１０との配線基板４０との間の隙間でのボイドの発生が抑制できる。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、上記実施形態では、バンプ電極群は、５０μｍピッチで、格子状にバンプ電極が配置された場合について説明したが、バンプ電極群は１列に配置したバンプ電極から構成されるものであっても良い。
また、上記の製造方法は、半導体チップ間、半導体チップと配線基板との間だけでなく、バンプ電極群を介して互いに接合された基板間をアンダーフィル材が流動する工程を有する方法全般に適用できる。
バンプ電極の配列数が多い方向（第１の方向）は、半導体チップの長辺と平行であっても良く、短辺と平行であっても良く。また、バンプ電極群は、少なくともアンダーフィル材を流動させる隙間に配置されていれば良い。
１０ 半導体チップ
１２ バンプ電極群
１４ バンプ電極
１６ 貫通電極
２０ 吸着ステージ
２１ 凹部
２２ 吸着孔
２３ ボンディングツール
２５ 隙間
２８ チップ積層体
３０ ステージ
３１ 塗布用シート
３２ ディスペンサ
３４ 封止樹脂（アンダーフィル材）
３６ 複合チップ積層体
４０ 配線基板
４１ 製品形成部
４２ ランド
４３ 接続パッド
４４ ワイヤバンプ
４５ 接着部材
４６ ディスペンサ
４７ ボンディングツール
５０ 封止樹脂層
５１ 金属ボール
５２ マウントツール
５３ ダイシングテープ
５４ ダイシングブレード
Ｔ１ 行方向
Ｔ２ 列方向

Claims (7)

  1. 一定のピッチで配列したバンプ電極から構成されるバンプ電極群であって、第１の方向に沿ったバンプ電極の数より、前記第１の方向に直交する第２の方向に沿ったバンプ電極の数の方が少ないバンプ電極群を備えた第１の基板と、第２の基板と、を準備する工程と、
    前記第１の基板と前記第２の基板との間に隙間が形成されるように、前記第１の基板と前記第２の基板とを前記バンプ電極を介して接合する工程と、
    前記第１の基板と前記第２の基板との間の前記隙間に、前記バンプ電極群の前記第２の方向に沿って封止樹脂を流動させて、前記封止樹脂で前記隙間を充填する工程と、を有する半導体装置の製造方法。
  2. 前記第１の基板は長方形状であり、前記第１の基板の長辺が前記バンプ電極群の前記第１の方向と平行に配置されている、請求項１に記載の半導体装置の製造方法。
  3. 前記第１の基板と前記第２の基板は半導体チップである、請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１の基板は半導体チップであり、前記第２の基板は配線基板である、請求項１または２に記載の半導体装置の製造方法。
  5. 前記第１の基板は前記バンプ電極群を複数有し、各々の前記バンプ電極群を構成するバンプ電極の配列数が多い方向が揃えられている、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記複数のバンプ電極群は前記第１の方向に沿って並んでおり、前記バンプ電極群の間の間隔は、前記バンプ電極群を構成する前記バンプ電極の前記ピッチより大きく、且つ７００μｍ以下である、請求項５に記載の半導体装置の製造方法。
  7. 前記複数のバンプ電極群は前記第２の方向に沿って並んでおり、前記バンプ電極群の間の間隔が２００μｍ以上である、請求項５に記載の半導体装置の製造方法。
JP2010265247A 2010-11-29 2010-11-29 半導体装置の製造方法 Ceased JP2012119368A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010265247A JP2012119368A (ja) 2010-11-29 2010-11-29 半導体装置の製造方法
US13/297,668 US8889483B2 (en) 2010-11-29 2011-11-16 Method of manufacturing semiconductor device including filling gap between substrates with mold resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010265247A JP2012119368A (ja) 2010-11-29 2010-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012119368A true JP2012119368A (ja) 2012-06-21

Family

ID=46126937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010265247A Ceased JP2012119368A (ja) 2010-11-29 2010-11-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8889483B2 (ja)
JP (1) JP2012119368A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014027535A1 (ja) * 2012-08-13 2014-02-20 ソニー株式会社 半導体装置及び電子機器
WO2014142178A1 (ja) * 2013-03-14 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体チップ及び半導体チップを有する半導体装置
JP2014239116A (ja) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2014239118A (ja) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355928B2 (en) * 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure
US11728327B2 (en) 2021-02-12 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964090A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
JP2004349343A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2005085931A (ja) * 2003-09-08 2005-03-31 Nec Semicon Package Solutions Ltd 半導体チップ及びその実装回路基板
JP2006269541A (ja) * 2005-03-22 2006-10-05 Nec Electronics Corp 半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2009188275A (ja) * 2008-02-07 2009-08-20 Sharp Corp 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP2010251408A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法並びに電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4983049B2 (ja) 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964090A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
JP2004349343A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2005085931A (ja) * 2003-09-08 2005-03-31 Nec Semicon Package Solutions Ltd 半導体チップ及びその実装回路基板
JP2006269541A (ja) * 2005-03-22 2006-10-05 Nec Electronics Corp 半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2009188275A (ja) * 2008-02-07 2009-08-20 Sharp Corp 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP2010251408A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法並びに電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014027535A1 (ja) * 2012-08-13 2014-02-20 ソニー株式会社 半導体装置及び電子機器
WO2014142178A1 (ja) * 2013-03-14 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体チップ及び半導体チップを有する半導体装置
JP2014239116A (ja) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2014239118A (ja) * 2013-06-06 2014-12-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20120135565A1 (en) 2012-05-31
US8889483B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP5570799B2 (ja) 半導体装置及びその製造方法
TWI536519B (zh) 半導體封裝結構以及其製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US9698072B2 (en) Low-stress dual underfill packaging
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
JP2010251347A (ja) 半導体装置の製造方法
WO2014203807A1 (ja) 半導体装置
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP2012069903A (ja) 半導体装置及びその製造方法
US9029199B2 (en) Method for manufacturing semiconductor device
JP2012119368A (ja) 半導体装置の製造方法
JP2012212786A (ja) 半導体装置の製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
US10553560B2 (en) Semiconductor device having multiple semiconductor chips laminated together and electrically connected
JP2013168577A (ja) 半導体装置の製造方法
JP2012146853A (ja) 半導体装置の製造方法
JP2012248732A (ja) 半導体チップ、半導体装置および半導体装置の製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2014103244A (ja) 半導体装置および半導体チップ
JP2012138394A (ja) 半導体装置の製造方法
JP2010287852A (ja) 半導体装置及びその製造方法
JP2014026997A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160726