JP2010287852A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010287852A
JP2010287852A JP2009142511A JP2009142511A JP2010287852A JP 2010287852 A JP2010287852 A JP 2010287852A JP 2009142511 A JP2009142511 A JP 2009142511A JP 2009142511 A JP2009142511 A JP 2009142511A JP 2010287852 A JP2010287852 A JP 2010287852A
Authority
JP
Japan
Prior art keywords
chip
wiring
electrode
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009142511A
Other languages
English (en)
Inventor
Hiroyuki Fujishima
浩幸 藤島
Yoshitomo Kusanagi
恵与 草なぎ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009142511A priority Critical patent/JP2010287852A/ja
Publication of JP2010287852A publication Critical patent/JP2010287852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣｏＣ型半導体装置において高速動作性能を良好にする。
【解決手段】配線が形成された配線基板２と、配線基板２の一方の面に搭載されたチップ積層体１２とを有するCoC型半導体装置である。チップ積層体１２は、貫通電極を有する複数のチップを積層しつつ互いに該貫通電極で接続したものである。チップ積層体１２の最も配線基板の近くに配置された１段目のチップが、おもて面に回路形成面を持たない配線用チップ１３である。配線用チップ１３より上に積層されるチップは、回路形成面を持つ半導体チップ３である。
【選択図】図４

Description

本発明は、貫通電極を有する複数の半導体チップを基板上に積層しつつ、各半導体チップの貫通電極をバンプで互いに接続することによって構成された半導体装置、およびその製造方法に関する。
近年、半導体チップの多機能・高速化とそれに伴う高密度実装化を実現するために、該チップ内に貫通電極を形成して該チップの複数をフリップチップ接続方式で積層するＣｏＣ（チップオンチップ）技術が開発されている。
図１は本願の背景技術に係るＣｏＣ型半導体装置の全体構造図である。この半導体装置１は、おもて面に複数の電極およびソルダーレジスト２ａが設けられた配線基板２と、配線基板２上に積層された複数のチップ３と、チップ３の下の隙間に充填されたアンダーフィル材４と、配線基板２上の複数のチップ３を封止する封止材５と、を備える。各チップ３のおもて面は回路が形成された面（回路形成面）３ａになっており、おもて面と裏面の間を貫通する複数の貫通電極６を有している。各チップ３の貫通電極６はバンプパッドで互いに接続されている。なお、配線基板２の裏面にランド８が設けられており、外部端子である半田ボール７がランド８に搭載されている。
このようなＣｏＣ型半導体装置は特許文献１や２等に開示されている。
特開２００７−２２６８７６号公報 特開２００８−２５８５２２号公報
次に、図２及び図３を参照しながら、背景技術における課題を述べる。図２は図１に示した半導体装置の、基板から数えて１段目のチップに２段目のチップを積層する様子の拡大図、図３は図２の点線で囲んだ部分を拡大した貫通電極部分の構造図である。
図２及び図３に示すように、各チップ３の各貫通電極６はＣｕ材からなり、各貫通電極６の側面はＳｉのチップ３に対してＳｉＯ2絶縁膜１２で電気的に絶縁されている。
貫通電極６の回路形成面３ａ側の端部とチップ裏面３ｂ側の端部には、Ｃｕ材のバンプパッド９が配設されている。チップ裏面３ｂ側のバンプパッド９ｂは回路形成面３ａ側のバンプパッド９ａよりも低く突出するように形成されている。図３の例ではバンプパッド９ａの高さｈ２は１５μｍ、バンプパッド９ｂの高さｈ１は３μｍである。
チップ３同士や、チップ３と配線基板２は、対向するパッドを位置合わせしたうえで、フリップチップ接続方法で積層される。
この接続方法を実施する際、回路形成面３ａ側の各バンプパッド９ａの先端部分には、バンプパッドの素材のＣｕより融点が低く金属接合が容易な素材、例えばSn-Agメッキ（半田メッキ）１０が施されているが、チップ裏面３ｂ側の各バンプパッド９ａの先端部分にはSn-Agメッキは形成されていない。図３の例ではバンプパッド９ｂにはNi-Auメッキ１１が施されている。
ＣｏＣ型半導体装置の製造では、チップ裏面３ｂ側にダイシングテープやバックグラインドテープなどの粘着性テープを貼り付けたり、吸着冶具によってチップ裏面３ｂ側からピックアップして作業したりする工程がある。そのため、テープ貼り付け時の接着安定性やテープ剥離後の残留粘着物を削減し、吸着冶具の吸着性を良くするためにはチップ裏面３ｂ側の凸凹をできるだけ少なくする必要がある。チップ裏面３ｂ側のバンプパッド９ｂのバンプ高さを低くするために、厚い下地を必要とするSn-Agメッキはチップ裏面３ｂ側には施されていない。
図２の例に替えて、チップ裏面３ｂを配線基板２側に向けてチップ３を搭載する場合は、チップのおもて面側（回路形成面３ａ側）を着実に吸着するような吸着治具を開発しなければならない。またこの場合、配線基板の接続パッドとの金属接合を容易にするためにチップ搭載前にバンプパッドに半田塗布を実施する作業と費用は、図２の例と比べて増加する。しかし、これを実施しなければ配線基板と１段目のチップとの接合が不十分になり易く、熱応力等による剥離不良が増加する問題がある。
一方、図２の例のように、回路形成面３ａ側を配線基板２側に向けてチップ３を積層した場合は、配線基板２の配線部と１段目のチップの回路形成面３ａとの距離ｄ１が短いため容量Ｃが大きくなり、高速動作の動作不良の要因になりうる。
また、ＣｏＣ型半導体装置を構成する半導体チップの厚さは配線基板上に１つのチップを搭載した構成に比べて大幅に薄くなっており（例：３０μｍ厚）、貫通電極又はバンプパッドのピッチも小さく（例：４０μｍピッチ）、さらにはバンプパッドの径も小さく（例：２０μｍ径）なっている。そのため、複数のチップ３を積層するときのバンプパッドの位置合せが難しくなり（許容誤差例：±２μｍ以内）、製造の歩留り悪化につながっている。
さらに、チップ３のバンプパッドが微小であるため、チップに形成すべきパッドを、例えばAu線を引きちぎることで作製するワイヤスタッドバンプ等で形成することができず、構造設計が難しくなっている。
本発明は、ＣｏＣ型半導体装置の高速動作性能を良好にするものである。そのための本発明の態様の一つは、配線が形成された配線基板と、配線基板の一方の面に搭載されたチップ積層体とを有するCoC型半導体装置である。
チップ積層体は、貫通電極を有する複数のチップを積層しつつ互いに該貫通電極で接続したものである。チップ積層体の最も配線基板の近くに配置された１段目のチップが、おもて面に回路形成面を持たない配線用チップである。配線用チップより上に積層されるチップは、回路形成面を持つ半導体チップである。
このような構造によれば、２段目の半導体チップの回路形成面を配線基板側に向けて搭載しても、その回路形成面と配線基板の間は、配線用チップの厚さと同程度まで離すことができる。したがって、背景技術に示した図１の構造と比べて容量Cが小さくなり高速動作性が良好である。
さらに、１段目のチップの貫通電極用の貫通孔の内径が、該１段目チップの貫通電極と接続する配線基板上の接続パッドの外径よりも大きくされている。
このように構成すると、１段目のチップの接合工程において、配線基板上の接続パッドが、配線基板上に積層された１段目チップの貫通電極用の貫通孔内に進入する。したがって、接続パッドと貫通電極の位置合わせ（アライメント）が良好になり、製造歩留まりが向上する。なお、接続パッドが、先端に行くほど細った形状を有するワイヤスタッドバンプからなるパッドであると、上記の位置合わせがいっそう容易になる。
さらに、１段目チップの貫通電極用の貫通孔の、２段目チップ側の開口部内径も、該２段目チップの貫通電極の長手方向端部に設けられたバンプパッドの外径より大きくされていることが好ましい。この構成によれば、１段目チップと２段目チップの貫通電極同士の位置合わせ及び接続性が良好になる。
さらに、上記の１段目チップの貫通電極用の貫通孔の長手方向端部にSn-Ag材が充填されている。この構成によれば、配線基板の接続パッドあるいは２段目チップのバンプ電極と接続される１段目チップの貫通電極の長手方向端部がSn-Ag材であるため、貫通電極の接合性が良好になる。
本発明によれば、ＣｏＣ型半導体装置の高速動作性能が良好になる。また、ＣｏＣ型半導体装置を製造する際、積層されたチップ同士のバンプパッドの位置合わせが良好になって製造歩留まりが向上する。
本願の背景技術に係るＣｏＣ型半導体装置の全体構造図。 図１に示した半導体装置の、基板から数えて１段目のチップに２段目のチップを積層する様子の拡大図。 図２の点線で囲んだ部分を拡大した貫通電極部分の構造図。 本発明の実施例１によるＣｏＣ型半導体装置の全体構造図。 実施例１の半導体装置を構成する部品の構造を示す断面図。 図５の点線部を拡大した貫通電極部の構造を示す図。 実施例１の半導体装置を搭載する配線基板の全体を示す平面図。 実施例１の半導体装置の主な製造工程を説明するための図。 他の実施例として、配線用チップの貫通電極の例を示す図。
以下、本発明の実施の形態について図面を参照して説明する。
（実施例１）
図４は本発明の実施例１によるＣｏＣ型半導体装置の全体構造図、図５は実施例１の半導体装置を構成する部品の構造を示す断面図である。図６は図５の点線部を拡大した貫通電極部の構造図である。これらの図において、背景技術に係る半導体装置の構成要素と同じものには同一の符号を付してある。
実施例１の半導体装置１Ａは、図４に示すように配線基板２の一面上にチップ積層体１２が搭載されている。チップ積層体１２を構成する複数のチップに関して、配線基板２から数えて１段目のチップは配線用チップ１３である。２段目及びこれより上のチップ３は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Random Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路がおもて面（回路形成面３ａ）に形成された複数のDRAMチップと、これらのDRAMチップを制御するＩＦ（Ｉｎｔｅｒｆａｃｅ）チップとから構成されている。
２段目及びこれより上の複数のチップ３の各々はおもて面および裏面に複数の柱状のバンプパッド（バンプ電極）９が形成されている。おもて面側の複数のバンプパッド９（第１のバンプパッド９ａ）はそれぞれ裏面側の対応するバンプパッド９（第２のバンプパッド９ｂ）に対し、Ｃｕ材の貫通電極６により電気的に接続されている。バンプパッド９ａ，９ｂは、背景技術を示した図３と同じように構成されている。すなわち、第１のバンプパッド９ａはＣｕ材からなり、先端にSn-Agメッキ１０が施されている。第２のバンプパッド９ｂはＣｕ材からなり、先端にNi-Auメッキ１１が施されており、バンプ高さは第１のバンプパッド９ａよりも低い。そして、それぞれのチップ３において第１のバンプパッド９ａと、隣接するチップの対応する第２のバンプパッド９ｂとが電気的に接合されている。なお、チップ３に形成される回路の種類に関わらず全てのチップ３において貫通電極６の配置場所は同じである。
また、配線基板２から数えて１段目に搭載される配線用チップ１３はSn-Ag貫通電極１４を有し、回路形成面を持たないチップである。配線用チップ１３はチップ３のような半導体チップ（例えばＳｉチップ）でなくてもよい。
Sn-Ag貫通電極１４は、チップ１３のおもて面と裏面の間を貫通するパイプ状の貫通孔の内側面全体に絶縁膜を形成し、その貫通孔内側の絶縁膜の表面側にSn-Ag材を充填あるいはメッキしたものである（図９（ｂ）参照）。あるいは、Sn-Ag貫通電極１４は、前記貫通孔の内側面全体に絶縁膜を形成し、その絶縁膜の表面側にＣｕ材を充填し、かつ、該貫通孔の上下端の開口部内に、該Ｃｕ材を間に挟むようにSn-Ag材を充填あるいはメッキしたものである（図９（ａ）参照）。なお、両者の構成とも、前記貫通孔の下端側（配線基板２側）の開口部にあるSn-Ag材は、チップ１３の配線基板２側の面に出ないように形成されている。また、貫通電極１４も他のチップ３の貫通電極６の設置場所と同じ位置に配設されている。
図６に示すように、Sn-Ag貫通電極１４の外径ｄ３、すなわち貫通電極１４が形成されている貫通孔の内径は、配線基板２の第３のバンプパッド１５（ワイヤスタッドバンプ）の外径ｄ４、並びに２段目チップ３の第１のバンプパッド９ａの外径ｄ５よりも僅かに大きいサイズとしている。例えば、径ｄ３は径ｄ４及び径ｄ５と比べて１〜５μｍ程度大きい。
また、配線基板２は例えばポリイミド基材からなる１００μｍ厚のフレキシブル基板であり、基材の両面に所定の配線が形成され、配線は部分的に絶縁膜、例えばソルダーレジスト２ａで覆われるように構成されている。配線の、ソルダーレジスト２ａで覆われていない複数の部分が接続パッド２ｂとなっている。配線基板２の、チップ積層体１２側に配設された複数の接続パッド２ｂ上には、先端に行くほど細ったＡｕのバンプ電極（第３のバンプパッド１５）が配設されている。第３のバンプパッド１５はワイヤスタッドバンプ方式で作製されたバンプ電極である。そして、配線基板２上の第３のバンプパッド１５は、配線用チップ１３における貫通電極１４の下端と電気的に接続できるように配置されている。
配線基板２の、第３のバンプパッド１５が配設された側とは反対側の面には複数のランド８が形成されている。ランド８と、これに対応する第３のバンプパッド１５とが配線基板２の内部配線によって電気的に接続されている。複数のランド８は、配線基板２上に所定の間隔、例えば０．８ｍｍ間隔で格子状に配置されている。各ランド８には、BGA（ボールグリッドアレイ）型半導体装置の外部端子となる半田ボールが搭載されている。
そして、配線基板２の、第３のバンプパッド１５が配設された面側には、配線基板２上のチップ積層体１２のチップ間隙を埋めつつ各チップの周囲を覆うように、第１の封止体である例えばアンダーフィル材が配置されている。さらに、第２の封止体である封止樹脂が、アンダーフィル材を含む配線基板２の上側全体を覆うように構成され、図４に示す半導体装置になっている。
以上の実施例によれば、Sn-Ag貫通電極１４が形成されている配線用チップ１３の貫通孔の内径が、配線用チップ１３を接続する配線基板２の接続パッド２ｂ上の第３のバンプパッド１５の外径より大きくされ、かつ、第３のバンプパッド１５は先端に行くほど細った形状を有している。
このような構成のため、配線用チップ１３を配線基板２上に搭載する際、配線基板２のバンプパッド１５と配線用チップ１３のSn-Ag貫通電極１４との位置合わせ（アライメント）が少し（例えば５μｍ程度）ずれていても、貫通電極１４はバンプパッド１５の位置に正しく接合される。何故なら、配線用チップ１３のバンプ接合工程の熱によって貫通電極１４の配線基板２側のSn-Ag材が溶融すると、第３のバンプパッド１５の細った先端部が貫通電極１４の貫通孔内に進入して、貫通電極１４とバンプパッド１５とが位置合わせされるからである。
また、背景技術に係る半導体装置では、チップ３の回路形成面３ａを配線基板２側に向けることは容量Cの増加に伴って高速動作性が低下する問題を生じていた。しかし本発明では、１段目に配線用チップ１３を設置したため、図５に示す距離ｄ２のように、回路形成面３ａと配線基板２とのギャップが拡がり、高速動作性の不具合は無くなる。
従って、裏面よりも高いバンプ（例えば１５μｍ）を持つチップ３の回路形成面３ａを配線基板２側に向けることができる。
そして、貫通電極１４が形成されている配線用チップ１３の貫通孔の内径（ｄ３）が、２段目チップ３の第１のバンプパッド９ａの外径ｄ５より大きいため、２段目チップ３のバンプ接合工程の熱によって貫通電極１４のチップ３側のSn-Ag材が溶融すると、第１のバンプパッド９ａの先端が、貫通電極１４の貫通孔内に挿入される。これにより、第１のバンプパッド９ａと貫通電極１４との接触部分が増大し、配線用チップ１３の貫通電極１４と２段目チップ３の貫通電極６の位置合わせ及び接続性がより良好になる。さらに、貫通電極１４がSn-Ag素材を含んでいるため、チップ３のバンプ接合が容易になる。
なお、配線用チップ１３の貫通孔の内径（ｄ３）は、２段目チップの裏面３ｂの第２のバンプパッド９ｂの外径に対しても大きくなっていてもよい。この構成によれば、２段目チップ３を配線用チップ１３と接合するとき、回路形成面３ａを配線基板２とは反対側に向けても、上記のようにチップ３及び１３の貫通電極の位置合わせ及び接続性がより良好になる。
次に、実施例１の半導体装置の製造方法について説明する。
図７は、実施例１の半導体装置を搭載する配線基板の全体平面図、図８は主な製造工程の説明図である。
本実施例の製法に用いられる配線基板２は、母基板１６をＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理したものである。母基板１６には、図７に示すような製品形成部１７がマトリクス状に複数個、形成されている。その一つの母基板１６を個別の製品形成部１７に分割することで、配線基板２が得られる。図４及び図５に例示した配線基板２は、母基板１６から分割された一つの基板である。
母基板１６のそれぞれの製品形成部１７では、ポリイミド基材の両面に所定の配線が形成され、前記配線が部分的に、図示しない絶縁膜、例えばソルダーレジストで覆われている。ポリイミド基材の一面の配線の、ソルダーレジストから露出された部位には、複数の接続パッド２ｂが形成されている。また、ポリイミド基材の他面の配線の、ソルダーレジストから露出された部位には、複数のランド８（図４）が形成されている。そして、接続パッド２ｂとこれに対応するランド８とは、ポリイミド基材中の配線によりそれぞれ電気的に接続されている。
そして、前記マトリックス状に配置された複数の製品形成部１７の周囲には、枠部１８が設けられていて、母基板１６の搬送及び位置決めが可能となっている。また、製品形成部１７の間にダイシングライン１９が設けられる。このような配線基板２の基になる母基板１６が、図８で示す工程の開始前に準備される。
さらに、図８で示す工程の開始前に、図示しない工程でメッキ等によりSn-Ag材をチップ貫通孔の開口部内側に形成して出来た貫通電極１４を有する配線用チップ１３が準備される。
続いて、母基板１６のそれぞれの製品形成部（配線基板２）に複数の半導体チップを積層しつつフリップチップ実装方法で相互接続する。
この半導体チップの積層工程は以下のとおりに実施される。
まず、図８（ａ）に示すように、母基板１６の各製品形成部の接続パッド２ｂに、先端に行くほど細くなる略円錐形状の第３のバンプパッド１５を作製する。これは、ボンディング装置を使ってＡｕワイヤを超音波熱圧着後に当該ワイヤの後端を引き切るワイヤスタッドバンプ方式により作製することができる。
次に、図８（ｂ）に示すように、各製品形成部の第３のバンプパッド１５上に１段目用の配線用チップ１３の貫通電極１４が合致するように、母基板１６上に配線用チップ１３を搭載する。そして、第３のバンプパッド１５（ワイヤスタッドバンプ）と貫通電極１４を低温、例えば１５０℃で仮固着する。このとき、位置合せ精度は通常必要とされる精度（例えば±２μｍ）と比べて例えば±５μｍ程度のように緩くても、貫通電極１４のための貫通孔への略円錐状の第３のバンプパッド１５の進入によって位置が補正される。また貫通電極１４のSn-Ag材により良好にバンプ接合が実施される。
次に、図８（ｃ）に示すように、複数の貫通電極６が形成されたチップ３の回路形成面３ａを配線基板２側に向ける。この状態でチップ３を配線用チップ１３に、チップ３の第１のバンプパッド９ａと配線用チップ１３上面の貫通電極１４が合致するように位置合わせして搭載する。そして、第１のバンプパッド９ａと貫通電極１４を低温、例えば１５０℃で仮固着する。このとき、高く突出している第１のバンプパッド９ａの先端が、貫通電極１４の貫通孔内に挿入されることで、バンプパッド９ａと貫通電極１４の位置合わせが確実になり両者の接合性が向上する。
さらに、２段目のチップ３の上に他の複数のチップ３を順次積層する。その後、積層された複数のチップ３からなるチップ積層体１２に配線基板２に向けて荷重を加え、かつチップ積層体１２を高温、例えば３００℃の環境に置く。これにより、隣接するチップ３間のバンプ電極同士を完全に固着する。
さらに、図８（ｄ）に示すように、それぞれのチップ積層体１２の端部にアンダーフィル材４（第１の封止体）を供給した後、例えば１５０℃程度でキュアする。これにより、母基板１６上のチップ積層体１２の周囲及びチップ間の隙間に、硬化したアンダーフィル材４が形成される。
上記のようにチップ接続が完了した母基板１６は、封止工程に移行される。
封止工程では、複数のチップ積層体１２を搭載した母基板１６は、図示しないトランスファモールド装置の上型と下型からなる成型金型にセットされる。この成型金型の上型には、複数のチップ積層体１２を一括的に覆うようにキャビティが形成されている。このようなキャビティ内に、母基板１６に接続された複数のチップ積層体１２の全てが配置され、前記キャビティは母基板１６で閉じた状態にされる。その後、キャビティ内へ、加熱溶融された封止樹脂が注入される。これにより、複数のチップ積層体１２が配置されている母基板１６の面全体が封止樹脂で覆われる。封止樹脂は、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。そして、例えば１８０℃程度で封止樹脂を熱硬化することで、母基板１６上の複数のチップ積層体１２を一括的に覆う封止材５が形成される。
続いて、上面に封止材５が形成された母基板１６はボールマウント工程に移行される。すなわち、図８（ｅ）に示すように、母基板１６の、チップ積層体１２側とは反対の面に配設された複数のランド８上に、導電性の半田ボール７を搭載して外部電極を形成する。
さらに、その全ての製品形成部に半田ボール７が搭載された母基板１６はダイシング工程に移行される。すなわち、図８（ｅ）に示すように封止材５の表面をダイシングテープ（接着テープ）に貼り付け、ダイシングテープ２０によって母基板１６を固定する。その後、ダイシング装置のダイシングブレード２１により、母基板１６および封止材５をダイシングライン１９の所で切断する。これにより、図４に示したＣｏＣ型半導体装置１Ａが得られる。
以上のように製造された半導体装置１Ａは、上述したとおり、高速動作性が安定し、かつ、バンプ接合部位の接合性が良好なものとなる。
（発明の他の実施例）
次に、上述した配線用チップ１３の貫通電極１４の他の構造例を図９の（ａ）（ｂ）（ｃ）に示す。
図９（ａ）に示す例は、配線用チップ１３の貫通孔の内側に貫通電極１４を形成するためにＣｕ材１４ａを充填し、該貫通孔の上下端の開口部におけるＣｕ材を削除し、この削除された所にSn-Agメッキ１４ｂを施した構造である。この構造によると、貫通電極１４が低抵抗になり高速動作性能が向上する効果がある。
図９（ｂ）に示す例は、貫通電極１４の材料にＣｕ材を使用せずにSn-Ag材１４ｃを貫通孔全体に隙間無く充填することにより貫通電極１４を作製した構造である。この構造によると、配線用チップ１３の貫通電極１４を作製するときの工程数が削減される効果がある。さらには、貫通電極１４がSn-Ag材のみで構成されているため、他のチップ３や配線基板２との接合性が向上する効果が得られる。
図９（ｃ）に示す例は、配線用チップ１３の貫通孔の内側に貫通電極１４を形成するためにＣｕ材１４ａを充填し、該貫通孔の配線基板２側の開口部におけるＣｕ材を削除し、この削除された所にSn-Agメッキ１４ｂを施した構造である。Ｃｕ材１４ａの、２段目チップ３側の部分は配線用チップ１３のチップ３側の一面より突出し、一般的なCuバンプパッド１４ｄを構成している。さらに、配線用チップ１３の貫通孔の、配線基板２側の開口部の内径が、配線基板２のおもて面のバンプ電極の外形より大きくされている。
このような構成によれば、配線用チップ１３の貫通電極用の孔にSn-Ag材を充填する工程がチップ１３の片面のみで済む。その上、配線基板２上に１段目チップを接合するパンプ接合工程についてはパンプ電極同士の位置合せ精度と接合性が改善される。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本実施例では、ＤＲＡＭチップとインターフェースチップを配線用チップと共に積層したチップ積層体について説明した。しかし、これについては、各チップが貫通電極により電気的に接続されたチップ積層体であれば、メモリチップとロジックチップの組み合わせ等、どのような機能のチップの組み合わせでも良く、積層数は何段でも良い。
また、本実施例では配線用チップを１枚単独で搭載する構造にした。しかし、本発明の要旨を逸脱しない範囲であれば、他のチップ（例えば再配線用インターフェースチップ）と配線用チップの構造を１枚にまとめて構築してもよい。
さらに本実施例では、ポリイミド基材からなる配線基板を用いた場合について説明したが、ガラスエポキシ基板等、他の基材の配線基板に適用することも可能である。
またＢＧＡ型の半導体装置について説明したが、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等、他の半導体装置に適用しても良い。
なお、インターフェースチップの利用例として、特許文献１（特開２００７−２２６８７６号公報）や特許文献２（特開２００７−０１２８４８号公報）がある。また、チップのバンプが他のチップの裏面の孔状電極内に圧接注入された半導体装置の例として特許文献３（特開２００８−２５８５２２号公報）がある。しかし、いずれの文献も本発明の特徴である「配線基板のバンプ電極の外径より大きい内径の貫通孔に形成された貫通電極を有する配線用チップを該配線基板上に積層」する構成を開示していない。
１，１Ａ 半導体装置
２ 配線基板
２ａ ソルダーレジスト
３ チップ
３ａ 回路形成面
４ アンダーフィル材
５ 封止材
６ 貫通電極
７ 半田ボール
８ ランド
９ａ 第１のバンプパッド
９ｂ 第２のバンプパッド
１０ Sn-Agメッキ
１１ Ni-Auメッキ
１２ SiO2絶縁膜
１３ 配線用チップ
１４ Sn-Ag貫通電極
１５ 第３のバンプパッド
１６ 母基板
１７ 製品形成部
１８ 枠部
１９ ダイシングライン
２０ ダイシングテープ
２１ ダイシングブレード
ｄ２：本願発明による半導体装置の配線基板と、チップの回路形成面とのギャップ
ｄ３：貫通電極の内径
ｄ４：第３のバンプパッドの外径
ｄ５：第１のバンプパッドの外径

Claims (13)

  1. 配線が形成された基板と、前記基板の一の面に搭載されたチップ積層体とを有する半導体装置において、
    前記チップ積層体の、前記基板に対して最も近くに位置するチップは、回路が形成された面を持たない配線用チップであることを特徴とする半導体装置。
  2. 配線が形成された基板と、前記基板の一の面に搭載されたチップ積層体とを有する半導体装置において、
    前記チップ積層体の、前記基板に対して最も近くに位置するチップは、回路が形成された面を持たない配線用チップであり、
    該配線用チップはおもて面から裏面へ貫通する貫通孔に形成された貫通電極を有し、該貫通孔の内径は、該貫通電極と接続される前記基板の一の面の接続パッドの外径よりも大きいことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記チップ積層体は、前記配線用チップと、回路が形成された面を持つ複数の半導体チップとからなり、該各半導体チップはおもて面から裏面へ貫通する貫通孔に形成された貫通電極を有しており、
    前記配線用チップの上に前記複数の半導体チップが積層され、且つ前記複数の半導体チップが互いに該貫通電極により接続された構成である、半導体装置。
  4. 前記配線用チップの隣りに位置する２段目の半導体チップの、前記配線用チップ側の面は、該２段目の半導体チップの前記貫通電極の位置にバンプパッドを有しており、該バンプパッドの外径よりも、前記配線用チップの、前記貫通電極が形成された前記貫通孔の内径の方が大きい、請求項３に記載の半導体装置。
  5. 前記接続パッドは、先端に行くほど細った形状を有するバンプパッドで構成されている、請求項２に記載の半導体装置。
  6. 前記配線用チップの前記貫通電極は前記貫通孔の内側全体にSn-Ag材を充填してなる、請求項２から５のいずれかに記載の半導体装置。
  7. 前記配線チップの前記貫通電極は前記貫通孔の内側にCu材を充填し、かつ、前記貫通孔の少なくとも一方の端部の開口内にSn-Ag材を充填してなる、請求項２から５のいずれかに記載の半導体装置。
  8. 配線が形成された配線基板と、おもて面から裏面へ貫通する貫通孔に形成された貫通電極を有する複数のチップとを用意し、該複数のチップについて、回路が形成された回路形成面を有する半導体チップと該回路形成面を持たない配線用チップとを用意する段階と、
    前記配線基板の一方の面に前記配線用チップを積層し、前記配線用チップの前記貫通電極を該一方の面に接続する段階と、
    前記配線用チップの上に複数の前記半導体チップを積層し、前記配線用チップおよび複数の前記半導体チップを互いに前記貫通電極により接続する段階と、
    を有する半導体装置の製造方法。
  9. 前記配線基板の、前記配線用チップが積層される面は、該配線用チップの前記貫通電極と接続される接続パッドを有しており、該接続パッドの外径よりも、前記配線用チップの、前記貫通電極が形成された前記貫通孔の内径の方が大きい、請求項８に記載の半導体装置の製造方法。
  10. 前記接続パッドをワイヤスタッドバンプ方式によって、先端に行くほど細った形状のバンプパッドにする、請求項９に記載の半導体装置の製造方法。
  11. 前記半導体チップの、前記配線用チップと接続する面は、前記半導体チップの前記貫通電極の位置にバンプパッドを有し、該バンプパッドの外径よりも、前記配線用チップの、前記貫通電極が形成された前記貫通孔の内径の方が大きい、請求項９から１０のいずれかに記載の半導体装置の製造方法。
  12. 前記配線用チップの前記貫通電極は前記貫通孔の内側全体にSn-Ag材を充填することで作製されている、請求項９から１１のいずれかに記載の半導体装置の製造方法。
  13. 前記配線用チップの前記貫通電極は前記貫通孔の内側にCu材を充填し、かつ、前記貫通孔の少なくとも一方の端部の開口内にSn-Ag材を充填することで作製されている、請求項９から１１のいずれかに記載の半導体装置の製造方法。
JP2009142511A 2009-06-15 2009-06-15 半導体装置及びその製造方法 Pending JP2010287852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009142511A JP2010287852A (ja) 2009-06-15 2009-06-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009142511A JP2010287852A (ja) 2009-06-15 2009-06-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010287852A true JP2010287852A (ja) 2010-12-24

Family

ID=43543307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009142511A Pending JP2010287852A (ja) 2009-06-15 2009-06-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010287852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546185B2 (en) 2011-03-30 2013-10-01 Tokyo Electron Limited Method for manufacturing semiconductor device
US8941246B2 (en) 2011-09-22 2015-01-27 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546185B2 (en) 2011-03-30 2013-10-01 Tokyo Electron Limited Method for manufacturing semiconductor device
US8941246B2 (en) 2011-09-22 2015-01-27 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4551255B2 (ja) 半導体装置
US10297582B2 (en) BVA interposer
JP5420505B2 (ja) 半導体装置の製造方法
US6841881B2 (en) Semiconductor device and a method of manufacturing the same
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP5570799B2 (ja) 半導体装置及びその製造方法
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US8642393B1 (en) Package on package devices and methods of forming same
US20130137216A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20090294945A1 (en) Semiconductor device and manufacturing method therefor
US20090218671A1 (en) Semiconductor device and method of fabricating the same
JP2010251347A (ja) 半導体装置の製造方法
KR20080007893A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2007123454A (ja) 半導体装置及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP6161380B2 (ja) 半導体装置の製造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2019220621A (ja) 半導体装置及びその製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP2010287852A (ja) 半導体装置及びその製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2012138394A (ja) 半導体装置の製造方法
JP5297445B2 (ja) 半導体装置
JP2005026469A (ja) 半導体装置およびその製造方法