JP2004349343A - 半導体装置の製造方法および電子デバイスの製造方法 - Google Patents

半導体装置の製造方法および電子デバイスの製造方法 Download PDF

Info

Publication number
JP2004349343A
JP2004349343A JP2003142323A JP2003142323A JP2004349343A JP 2004349343 A JP2004349343 A JP 2004349343A JP 2003142323 A JP2003142323 A JP 2003142323A JP 2003142323 A JP2003142323 A JP 2003142323A JP 2004349343 A JP2004349343 A JP 2004349343A
Authority
JP
Japan
Prior art keywords
bump electrodes
semiconductor chip
resin
bump
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003142323A
Other languages
English (en)
Inventor
Hideki Yuzawa
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003142323A priority Critical patent/JP2004349343A/ja
Priority to CNA2004100433339A priority patent/CN1551317A/zh
Priority to US10/850,835 priority patent/US7144758B2/en
Publication of JP2004349343A publication Critical patent/JP2004349343A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ボイドの発生を抑制しつつ、封止樹脂を注入する。
【解決手段】バンプ電極４ａは半導体チップ３の一方の長辺３ａに沿ってストレート状に配列され、バンプ電極４ｂは半導体チップ３の他方の長辺３ｂに沿って千鳥状に配列され、バンプ電極４ｂが配列された長辺３ｂ側から封止樹脂５を注入することにより、フィルム基板１上にフェースダウン実装された半導体チップ３の表面を封止する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法および電子デバイスの製造方法に関し、特に、ＣＯＦ（チップ・オン・フィルム）などの樹脂封止工程に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、フィルム基板上に形成された接続端子上にバンプ電極を接合することにより、半導体チップをフィルム基板上にフリップチップ実装する方法がある。そして、フリップチップ実装された半導体チップを封止する場合、半導体チップとフィルム基板との間の隙間に封止樹脂を注入することが行われている。
【０００３】
【特許文献１】
特開２０００−２６９６１１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、回路パターンの微細化に伴って、バンプ電極の配列がファインピッチ化されると、半導体チップとフィルム基板との間の隙間に注入された封止樹脂にボイドが発生し、半導体チップの封止性が損なわれるという問題があった。
【０００５】
そこで、本発明の目的は、ボイドの発生を抑制しつつ、封止樹脂を注入することが可能な半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、間隔の異なる複数のバンプ電極の配列が形成された半導体チップを配線基板上にフェースダウン実装する工程と、間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする。
【０００７】
これにより、樹脂の注入方向を変化させることで、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となり、バンプ電極の間隔の狭い場合においても、バンプ電極の周囲に樹脂を行き渡らせることを可能としつつ、半導体チップと配線基板との間の隙間に樹脂を注入することが可能となる。このため、製造工程を煩雑化させることなく、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置の製造方法によれば、ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された半導体チップを配線基板上にフェースダウン実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、バンプ電極のファインピッチ化を可能としつつ、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置の製造方法によれば、信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた半導体チップを配線基板上にフェースダウン実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、信号入力側に比べて信号出力側の配線数が多い場合においても、樹脂の注入方向を変化させることで、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された半導体チップを配線基板上にフェースダウン実装する工程と、間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、樹脂の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、半導体チップと配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップの封止性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る電子デバイスの製造方法によれば、間隔の異なる複数のバンプ電極の配列が形成された電子部品を配線基板上にフリップチップ実装する工程と、間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となり、バンプ電極の間隔の狭い場合においても、バンプ電極の周囲に樹脂を行き渡らせることを可能としつつ、電子部品と配線基板との間の隙間に樹脂を注入することが可能となる。このため、製造工程を煩雑化させることなく、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１２】
また、本発明の一態様に係る電子デバイスの製造方法によれば、ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された電子部品を配線基板上にフリップチップ実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、バンプ電極のファインピッチ化を可能としつつ、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る電子デバイスの製造方法によれば、信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた電子部品を配線基板上にフリップチップ実装する工程と、前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする。
これにより、信号入力側に比べて信号出力側の配線数が多い場合においても、樹脂の注入方向を変化させることで、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１４】
また、本発明の一態様に係る電子デバイスの製造方法によれば、間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された電子部品を配線基板上にフリップチップ実装する工程と、間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする。
これにより、樹脂の注入方向を変化させることで、樹脂の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極の配列側で樹脂の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、電子部品と配線基板との間の隙間に注入された封止樹脂にボイドが発生することを抑制することが可能となり、フリップチップ実装された電子部品の封止性を向上させることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図、図１（ｂ）は、図１（ａ）の半導体チップ３上の封止樹脂５の流れを示した平面図である。
【００１６】
図１において、フィルム基板１上には、配線部２´および配線部２´に接続された接続端子２が形成され、半導体チップ３にはバンプ電極４ａ、４ｂが設けられている。ここで、バンプ電極４ａは半導体チップ３の一方の長辺３ａに沿ってストレート状に配列され、バンプ電極４ｂは半導体チップ３の他方の長辺３ｂに沿って千鳥状に配列されている。
【００１７】
そして、バンプ電極４ａ、４ｂが接続端子２上に接合されることにより、半導体チップ３がフィルム基板１上にフェースダウン実装されている。そして、半導体チップ３とフィルム基板１との間の隙間に封止樹脂５を注入することにより、半導体チップ３の表面を封止することができる。ここで、半導体チップ３の表面を封止する場合、バンプ電極４ｂが配列された長辺３ｂ側から封止樹脂５を注入することができる。
【００１８】
これにより、ストレート状に配列されたバンプ電極４ａ側に比べ、千鳥状に配列されたバンプ電極４ｂ側で封止樹脂５の注入圧力を高めることが可能となり、バンプ電極４ｂの周囲に封止樹脂５を行き渡らせることを可能としつつ、半導体チップ３の表面を封止することが可能となる。このため、半導体チップ３とフィルム基板１との間の隙間に注入された封止樹脂５にボイドが発生することを抑制することが可能となり、バンプ電極４ｂのファインピッチ化を可能としつつ、フェースダウン実装された半導体チップ３の封止性を向上させることが可能となる。
【００１９】
なお、上述した実施形態では、フィルム基板１１上に半導体チップ１３を実装する方法について説明したが、半導体チップ１３の実装対象は必ずしもフィルム基板１１に限定されることなく、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板またはガラス基板などでもよい。
図２は、本発明の第２実施形態に係る半導体チップ１３上の封止樹脂１５の流れを示す平面図である。
【００２０】
図２において、半導体チップ１３にはバンプ電極１４ａ、１４ｂが設けられている。ここで、バンプ電極１４ａ、１４ｂは半導体チップ１３の互いに対向する長辺１３ａ、１３ｂにそれぞれ沿ってストレート状に配列され、バンプ電極１４ｂの配列間隔は、バンプ電極１４ａの配列間隔よりも狭くなっている。ここで、バンプ電極１４ａ、１４ｂを介してフェースダウン実装された半導体チップ１３の表面を封止する場合、バンプ電極１４ｂが配列された長辺１３ｂ側から封止樹脂１５を注入することができる。
【００２１】
これにより、封止樹脂１５の注入方向を調整することで、間隔の狭い方のバンプ電極１４ｂの配列側で封止樹脂１５の注入圧力を高めることが可能となる。このため、バンプ電極１４ｂの間隔の狭い場合においても、封止樹脂１５にボイドが発生することを抑制しつつ、半導体チップ１３の表面を封止することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップ１３の封止性を向上させることが可能となる。
【００２２】
図３は、本発明の第３実施形態に係る半導体チップ１３上の封止樹脂１５の流れを示す平面図である。
図３において、半導体チップ２３にはバンプ電極２４ａ、２４ｂが設けられている。ここで、バンプ電極２４ａは、半導体チップ２３の一方の長辺２３ａに沿ってストレート状に配列され、バンプ電極２４ｂは、半導体チップ２３の他方の長辺２３ｂおよび短辺２３ｃ、２４ｄに沿ってストレート状に配列されている。
そして、バンプ電極２４ｂの配列間隔は、バンプ電極２４ａの配列間隔よりも狭くなっている。ここで、バンプ電極２４ａ、２４ｂを介してフェースダウン実装された半導体チップ２３の表面を封止する場合、バンプ電極２４ｂが配列された長辺２３ｂ側から封止樹脂２５を注入することができる。
【００２３】
これにより、封止樹脂２５の注入方向を変化させることで、封止樹脂２５の侵入経路の短縮化を図りつつ、間隔の狭い方のバンプ電極２４ｂの配列側で封止樹脂２５の注入圧力を高めることが可能となる。このため、製造工程を煩雑化させることなく、封止樹脂２５にボイドが発生することを抑制することが可能となり、フェースダウン実装された半導体チップ２３の封止性を向上させることが可能となる。
【００２４】
図４（ａ）は、図４（ｂ）のＡ−Ａ線で切断した断面図、図４（ｂ）は、本発明の第４実施形態に係る液晶モジュールの概略構成を示す平面図である。
図４において、液晶モジュールには、液晶パネルＰＮおよび液晶パネルＰＮを駆動する液晶ドライバＤＲが設けられている。ここで、液晶ドライバＤＲには、駆動用回路などが形成された半導体チップ３３が設けられ、半導体チップ３３はバンプ電極３４を介してフィルム基板３１上に実装されるとともに、半導体チップ３３の表面は封止樹脂３５により封止されている。
【００２５】
また、液晶パネルＰＮには、ガラス基板５１、５４が設けられ、ガラス基板５１にはＩＴＯなどの透明電極５２が形成されている。透明電極５２が形成されたガラス基板５１とガラス基板５４との間には液晶層５３が設けられ、液晶層５３はシール材５５でシールされている。
ここで、フィルム基板３１上には、信号入力用配線部３２ａおよび信号出力用配線部３２ｂが設けられている。そして、信号入力用配線部３２ａのアウタリードは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）などの接続端子４２を介してプリント基板４１に接続されるとともに、信号出力用配線部３２ｂのアウタリードは、ＡＣＦなどの接続端子５６を介して透明電極５２に接続されている。
一方、信号入力用配線部３２ａおよび信号出力用配線部３２ｂのインナーリードは、半導体チップ３３のバンプ電極３４にそれぞれ接合されている。ここで、半導体チップ３３の表面を封止樹脂３５で封止する場合、信号出力用配線部３２ｂに接続されたバンプ電極３４ｂの配列側から封止樹脂３５を注入することができる。
【００２６】
これにより、信号入力用配線部３２ａに比べて信号出力用配線部３２ｂの配線数が多い場合においても、封止樹脂３５の注入方向を変化させることで、半導体チップ３３とフィルム基板３１との間の隙間に注入された封止樹脂３５にボイドが発生することを抑制することが可能となり、製造工程を煩雑化させることなく、フェースダウン実装された半導体チップ３３の封止性を向上させることが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第３実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第４実施形態に係る液晶モジュールの構成を示す図。
【符号の説明】
１、３１ フィルム基板、２´、３２ａ、３２ｂ 配線部、３、１３、２３、３３ 半導体チップ、４ａ、４ｂ、１４ａ、１４ｂ、２４ａ、２４ｂ、３４ａ、３４ｂ バンプ電極、５、１５、２５、３５ 封止樹脂、４１ プリント基板、４２、５６ 接続端子、５１、５４ ガラス基板、５２ 透明電極、５３ 液晶層、５５ シール材

Claims (8)

  1. 間隔の異なる複数のバンプ電極の配列が形成された半導体チップを配線基板上にフェースダウン実装する工程と、
    間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
  2. ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された半導体チップを配線基板上にフェースダウン実装する工程と、
    前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた半導体チップを配線基板上にフェースダウン実装する工程と、
    前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
  4. 間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された半導体チップを配線基板上にフェースダウン実装する工程と、
    間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする半導体装置の製造方法。
  5. 間隔の異なる複数のバンプ電極の配列が形成された電子部品を配線基板上にフリップチップ実装する工程と、
    間隔の狭い方のバンプ電極の配列側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
  6. ストレート配列された第１バンプ電極および千鳥配列された第２バンプ電極が形成された電子部品を配線基板上にフリップチップ実装する工程と、
    前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
  7. 信号入力側に形成された第１バンプ電極配列および信号出力側に形成された第２バンプ電極配列が設けられた電子部品を配線基板上にフリップチップ実装する工程と、
    前記第２バンプ電極側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
  8. 間隔の異なる複数のバンプ電極の配列が少なくとも２辺に沿って形成された電子部品を配線基板上にフリップチップ実装する工程と、
    間隔の狭い方のバンプ電極が配列された長辺側から樹脂を注入する工程とを備えることを特徴とする電子デバイスの製造方法。
JP2003142323A 2003-05-20 2003-05-20 半導体装置の製造方法および電子デバイスの製造方法 Pending JP2004349343A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003142323A JP2004349343A (ja) 2003-05-20 2003-05-20 半導体装置の製造方法および電子デバイスの製造方法
CNA2004100433339A CN1551317A (zh) 2003-05-20 2004-05-14 半导体装置的制造方法及电子器件的制造方法
US10/850,835 US7144758B2 (en) 2003-05-20 2004-05-19 Manufacturing method of semiconductor device, including differently spaced bump electrode arrays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003142323A JP2004349343A (ja) 2003-05-20 2003-05-20 半導体装置の製造方法および電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2004349343A true JP2004349343A (ja) 2004-12-09

Family

ID=33530448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003142323A Pending JP2004349343A (ja) 2003-05-20 2003-05-20 半導体装置の製造方法および電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US7144758B2 (ja)
JP (1) JP2004349343A (ja)
CN (1) CN1551317A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177617A (ja) * 2008-04-09 2008-07-31 Sharp Corp 半導体装置及びその製造方法
JP2009188275A (ja) * 2008-02-07 2009-08-20 Sharp Corp 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
US7768136B2 (en) 2005-02-02 2010-08-03 Sharp Kabushiki Kaisha Sealed-by-resin type semiconductor device
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
JP2014090148A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
KR20160000953A (ko) 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3431406B2 (ja) 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
JP3492919B2 (ja) 1998-07-31 2004-02-03 京セラ株式会社 半導体素子の実装構造体
JP3986199B2 (ja) 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP3913177B2 (ja) 2003-01-15 2007-05-09 松下電器産業株式会社 半導体装置およびその製造方法
JP2004221319A (ja) 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768136B2 (en) 2005-02-02 2010-08-03 Sharp Kabushiki Kaisha Sealed-by-resin type semiconductor device
JP2009188275A (ja) * 2008-02-07 2009-08-20 Sharp Corp 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP2008177617A (ja) * 2008-04-09 2008-07-31 Sharp Corp 半導体装置及びその製造方法
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
JP2014090148A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
CN1551317A (zh) 2004-12-01
US20050009240A1 (en) 2005-01-13
US7144758B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US10134667B2 (en) Chip-on-film semiconductor packages and display apparatus including the same
KR100452903B1 (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2657429B2 (ja) 基板の回路実装方法及びその方法に使用する回路基板
US9332649B2 (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
US20080055291A1 (en) Chip film package and display panel assembly having the same
US8269322B2 (en) Tape wiring substrate and tape package using the same
US20090044967A1 (en) Circuit board, electronic circuit device, and display device
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
JP2004349343A (ja) 半導体装置の製造方法および電子デバイスの製造方法
JP3913177B2 (ja) 半導体装置およびその製造方法
JP2004259888A (ja) 半導体チップ、半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US20030218190A1 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR20170114906A (ko) 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
JP2000208178A (ja) 半導体応用装置及びその製造方法
JP2000111939A (ja) 液晶表示素子
JP4075642B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2005101132A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
CN115426772A (zh) 芯片封装结构及显示面板
JP2004177578A (ja) 電子モジュール
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122