JP2005121757A - 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 - Google Patents
基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 Download PDFInfo
- Publication number
- JP2005121757A JP2005121757A JP2003354471A JP2003354471A JP2005121757A JP 2005121757 A JP2005121757 A JP 2005121757A JP 2003354471 A JP2003354471 A JP 2003354471A JP 2003354471 A JP2003354471 A JP 2003354471A JP 2005121757 A JP2005121757 A JP 2005121757A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- driving
- substrates
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 表示基板5のパッド7と駆動用IC2のバンプ電極8とを対向させて、表示基板5と駆動用IC2とを熱圧着接続する際に、両基板の接続信頼性および絶縁抵抗信頼性を共に確保しながら、熱圧着の際の基板の反りを低減する。
【解決手段】 表示基板5に各駆動用IC2に対応する凹部6を複数形成するとともに、各凹部6内にパッド7を形成する。そして、表示基板5および駆動用IC2の電極形成面同士が対向するように、各駆動用IC2を凹部6にそれぞれ埋め込んで、表示基板5のパッド7と駆動用IC2のバンプ電極8とをACF9を介して圧着接続する。このとき、駆動用IC2における電極形成面とは反対側の表面と、表示基板5における凹部6以外の表面とが同一平面となるように、各駆動用IC2を同一の圧着ツール11により表示基板5に対して熱圧着する。
【選択図】 図1
【解決手段】 表示基板5に各駆動用IC2に対応する凹部6を複数形成するとともに、各凹部6内にパッド7を形成する。そして、表示基板5および駆動用IC2の電極形成面同士が対向するように、各駆動用IC2を凹部6にそれぞれ埋め込んで、表示基板5のパッド7と駆動用IC2のバンプ電極8とをACF9を介して圧着接続する。このとき、駆動用IC2における電極形成面とは反対側の表面と、表示基板5における凹部6以外の表面とが同一平面となるように、各駆動用IC2を同一の圧着ツール11により表示基板5に対して熱圧着する。
【選択図】 図1
Description
本発明は、例えば信号配線が形成された回路基板とICチップやLEDチップなどの半導体基板とをフェイスダウンボンディング接続した基板接続構造と、その基板接続構造を有する電子部品および液晶表示装置と、電子部品の製造方法とに関するものである。
携帯電話等の表示装置として、液晶表示装置が広く用いられている。液晶表示装置は、一対の基板の間に液晶層が挟持された液晶パネルを有しており、これに表示信号および走査信号を供給するための液晶駆動用ICを搭載した基板(以下、駆動用ICと略称する)が実装されて構成される。
駆動用ICの実装構造としては、従来、TCP(Tape Carrier package)を用いた構造が一般に知られているが、近年では、低コスト、高信頼性、薄型化等の観点から、駆動用ICを、液晶パネルにベアチップ実装したCOG(Chip On Glass)方式も見られるようになってきている。
COG方式の中でも、駆動用ICの電極に突起状のバンプ電極を形成し、このバンプ電極と、液晶パネルに形成されたパッド(ボンディングパッド)とをフェイスダウンボンディング接続する接続方式が一般的である。
そして、COG方式の接続方法としては、駆動用ICのバンプ電極を半田にて形成し、これを溶融してIC搭載部のパッドと接続する方法や、上記バンプ電極をAu等の金属により形成し、導電性ペーストまたは異方性導電接着剤により上記パッドと接続する方法等がある。
異方性導電接着剤とは、絶縁性接着剤中に導電性粒子を拡散させたものである。異方性導電接着剤中の導電性粒子が、バンプ電極とパッドとの間に挟み込まれることで、駆動用ICと液晶パネルとの間に導通が生まれる。したがって、異方性導電接着剤を用いた接続では、接続ピッチが駆動用ICにおけるバンプ電極の大きさのみに依存し、また、隣り合うバンプ電極間に絶縁性接着剤が充填されるため、バンプ電極間に充分な絶縁性を容易に確保できるなどの利点を有している。このような利点から、近年、COG方式においては、異方性導電接着剤を用いた接続が主流となっている。
ここで、液晶パネルに駆動用ICをフェイスダウンボンディング接続した従来の液晶表示装置について説明する。
図5は、液晶パネルの表示基板101と駆動用IC102とをフェイスダウンボンディング接続した従来の接続構造を示している。なお、表示基板101とは、液晶層を挟持する一対の基板のうち、データ信号線および走査信号線が形成される側の基板(回路基板)を指しており、例えばガラス基板で構成されている。また、ここでは、異方性導電接着剤として、異方性導電膜であるACF(Anisotropic Conductive Film)103を用いて、上記両者を接続している。
表示基板101上には、パッド104が形成されている。また、駆動用IC102には、上記パッド104と対向するようにバンプ電極105が形成されている。そして、これら表示基板101と駆動用IC102との間には、上述のACF103が介在している。ACF103は、絶縁性接着剤103aに均一サイズの導電性粒子103bが混在されてなるものである。パッド104とバンプ電極105との間には、このACF103に含まれる導電性粒子103bが挟まれており、この導電性粒子103bの周囲に、絶縁性接着剤103aが充填される。
このようなACF103を用いた接続では、図6に示すように、圧着ステージ106上に表示基板101が載置され、各駆動用IC102が、圧着ツール107により個々に表示基板101に熱圧着される。より詳細には、図7に示すように、表示基板101上にACF103が圧着され、次いで、表示基板101と駆動用IC102との位置合わせが行われ、その後、圧着ツール107にて、駆動用IC102側より表示基板101に対して熱圧着が施される。
表示基板101と駆動用IC102とが熱圧着されることで、パッド104とバンプ電極105との間に挟まれた導電性粒子103bは、厚み方向に弾性変形(扁平)する。そして、その周りの絶縁性接着剤103aが硬化することで、パッド104とバンプ電極105とが、導電性粒子103bの変形状態を保持したまま固定されることとなる。つまり、導電性粒子103bによってパッド104とバンプ電極105との導通が確保され、電気的接続が実現される。また、硬化した絶縁性接着剤103aにより、表示基板101と駆動用IC102との機械的接続も実現される。
なお、このように導電性粒子103bを弾性変形させて、パッド104とバンプ電極105との導通を確保する接続方法については、例えば特許文献1に開示されている。
また、近年では、液晶表示装置に関わらず、表示装置全般に高精細化が求められており、パッド104およびバンプ電極105に関しては、配設ピッチの縮小およびサイズの縮小が進んでいる。さらに、ACF103中に混在される導電性粒子103bの粒子直径も、5μmから3μmへとより小さいものが使われるのが一般的となってきている。
なお、特許文献2には、表示基板における駆動用ICの搭載部に、駆動用ICの厚さよりも小さい厚さ(深さ)を有する凹部を設けるとともに、この凹部を構成する側壁であって、対向する位置関係にある側壁を傾斜して形成した構成が開示されている。この凹部内に光硬化型樹脂を塗布し、駆動用ICを凹部に搭載して光硬化型樹脂を硬化させることで、表示基板に対する駆動用ICの固定状態のばらつきが解消するものとなっている。
また、特許文献3によれば、液晶層を挟持する一対の基板のうちの一方の基板における外周部よりも内側に、電極面が上向きとなるフェイスアップで駆動用ICを埋設した構成が開示されている。この構成によれば、表示パネルのシール樹脂付近まで液晶駆動用半導体素子の実装エリアを有効に活用でき、額縁サイズの小さい液晶表示装置を得ることが可能となっている。
特開平10−206874号公報
特開平8−292443号公報
特開平10−96948号公報
ところで、図5に示した構成では、駆動用IC102を表示基板101にACF103を介して接続する際、駆動用IC102側から圧着ツール107を押し当てて熱圧着している。そのため、圧着ツール107が接触する駆動用IC102と、圧着ツール107が接触しない表示基板101とでは、熱による膨張量に差が生じる。そして、このように膨張量に差を持った状態で、ACF103の硬化が進行することとなる。その結果、表示基板101と駆動用IC102とに収縮量の差が生じ、この差によって、接続後の駆動用IC102と表示基板101とには、図8および図9に示すような、駆動用IC102側を凹とした反りが発生する。
このような反りは、僅かであればさほど問題ではない。しかしながら、今日、高精細化による出力数の増加に加えて、ソースとゲートの1チップ化およびコントロールIC等を埋め込むことによる多機能化が望まれているため、駆動用IC102は、長辺寸法が大きくなる傾向にある。その結果、駆動用IC102においては、上記反りがさらに大きくなる。
また、近年では、液晶表示装置の軽量・薄型化が進み、これに伴って表示基板101の厚さが0.7mmから0.4mmと薄くなる傾向にある。このため、表示基板101における上記した反りは、さらに大きくなる。
基板にこのような反りの発生した液晶表示装置では、表示画面が変化して駆動用IC102の周辺の画面が色ムラになって見え、表示品位が低下する。このような表示品位の低下は、駆動用IC102と表示画面との距離が狭くなると、より顕著に現れる。
また、反りが大きくなると、駆動用IC102における長手方向の端部側において、駆動用IC102に形成されたバンプ電極105と表示基板101上のパッド104との間の導通がとり難くなり、例えば、高温高湿試験後に、端部側の接続抵抗が大きく上昇するといった不具合も生じる。
本発明は、上記の問題点を解決するためになされたものであって、その目的は、電極部を有する2種の基板の当該電極部同士を対向させて両基板を熱圧着接続する際に、両基板の接続信頼性および絶縁抵抗信頼性を共に確保しながら、熱圧着の際の基板の反りを低減できる基板接続構造、電子部品、液晶表示装置および電子部品の製造方法を提供することにある。
本発明の基板接続構造は、第1の基板および第2の基板の電極形成面同士が対向するように、(内部に導電性粒子が分散された)異方性導電接着剤を介して両基板の電極部同士が接続された基板接続構造において、上記第1の基板には、凹部が形成されているとともに、上記第1の基板の電極部は、上記凹部内に形成されており、上記第2の基板は、当該第2の基板における電極形成面とは反対側の表面と、上記第1の基板表面とが同一平面となるように、上記凹部に埋め込まれていることを特徴としている。
また、本発明の電子部品の製造方法は、第1の基板および第2の基板の電極形成面同士が対向するように、異方性導電接着剤を介して両基板の電極部同士を圧着接続する接続工程を有する電子部品の製造方法において、上記接続工程では、上記第1の基板に凹部を形成するとともに、上記凹部内に上記電極部を形成し、上記第2の基板における電極形成面とは反対側の表面と、上記第1の基板表面とが同一平面となるように、上記第2の基板を上記凹部に埋め込んで上記第1の基板に対して熱圧着することを特徴としている。
ここで、上記第1の基板としては、信号配線が形成された回路基板を考えることができる。例えば、液晶表示装置では、液晶パネルの液晶層を挟持する一対の基板のうち、上記液晶パネルの各画素に信号を供給するための信号配線が形成された表示基板を上記第1の基板として考えることができる。
また、上記第2の基板としては、上記回路基板に信号を供給するための駆動回路が搭載された半導体基板を考えることができる。例えば、液晶表示装置では、液晶パネルを駆動するための駆動回路が搭載された基板を上記第2の基板として考えることができる。
本発明によれば、第1の基板の凹部に第2の基板が埋め込まれ、上記凹部内の電極部と、第2の基板の電極部とが異方性導電接着剤を介して電気的に接続される。つまり、第1の基板の電極形成面と第2の基板の電極形成面とが互いに対向する、いわゆるフェイスダウンボンディングで両基板が接続(熱圧着接続)される。
このとき、第2の基板は、当該第2の基板における電極形成面とは反対側の表面と、第1の基板表面(第1の基板における凹部以外の表面)とが同一平面となるように、上記凹部に埋め込まれている。第2の基板がこのように凹部に埋め込まれることで、第2の基板が第1の基板の凹部内に完全に位置するので、上記両基板を熱圧着接続する場合でも、熱圧着時の第2の基板の熱膨張が第1の基板の凹部により妨げられる。その結果、第2の基板と第1の基板との熱膨張量の差および両基板の収縮量の差がほとんど無くなる。これにより、第2の基板および第1の基板の反りを確実に低減することができる。
したがって、本発明の基板接続構造を液晶表示装置に適用した場合には、第2の基板(例えば液晶駆動回路搭載基板)の反りに起因して起こる、第2の基板周辺の画面の色ムラの発生を抑えることができ、表示品位を確実に向上させることができる。
また、上記反りの低減により、第1の基板および第2の基板の電極部同士が離れる方向の力も低減されるので、上記電極部間の導通も確実に確保することができる。これにより、第1の基板と第2の基板との接続信頼性および絶縁抵抗信頼性を確実に確保することができる。したがって、本発明の基板接続構造によって第1の基板および第2の基板の電極部同士が接続された電子部品(例えば液晶表示装置)を構成することにより、信頼性の高い電子部品を提供することができる。
また、本発明の電子部品の製造方法における上記接続工程では、第2の基板が複数設けられる場合に、各第2の基板に対応して上記第1の基板に上記凹部を複数形成し、各第2の基板を各凹部に埋め込んで上記第1の基板に対して同一のツールにより熱圧着するようにしてもよい。この場合、第1の基板に対して、複数の第2の基板を同一のツールで同時に熱圧着することができるので、電子部品の製造効率を著しく向上させることができる。
本発明によれば、熱圧着時の第2の基板の熱膨張を、第1の基板の凹部にて抑えることができるので、第1の基板と第2の基板との熱膨張量の差および両基板の収縮量の差をほとんど無くすことができ、第1の基板および第2の基板の反りを確実に低減することができる。したがって、そのような基板接続構造を液晶表示装置に適用した場合には、第2の基板の反りに起因して起こる画面の色ムラの発生を抑えることができ、表示品位を確実に向上させることができる。また、上記反りの低減により、第1の基板と第2の基板との接続信頼性および絶縁抵抗信頼性を確実に確保して、信頼性の高い電子部品(液晶表示装置)を提供することができる。
本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。本実施形態では、本発明の基板接続構造およびその構造を有する電子部品として、液晶表示装置を例に挙げて説明する。
本実施形態の表示装置である液晶表示装置は、液晶駆動用ICを搭載した基板(以下、駆動用ICと略称する)を液晶パネルにベアチップ実装したCOG方式を採用している。また、本液晶表示装置は、駆動用ICに突起状のバンプ電極(ボンディングバンプ電極)を形成し、このバンプ電極と液晶パネルのパッド(ボンディングパッド)とをフェイスダウンボンディング接続した構成となっている。以下、詳細に説明する。
図2は、本実施形態の液晶表示装置の概略の構成を示す平面図である。この液晶表示装置は、液晶パネル1に駆動用IC2が搭載されて構成されている。
液晶パネル1は、例えばガラス基板からなる一対の基板で液晶層を挟持してなっており、画像を表示する表示部3と、IC搭載部4とを有している。上記一対の基板としては、表示基板5(図1参照)と対向基板とがある。表示基板5は、各画素にデータ信号や走査信号を供給するための信号配線や、各画素のON/OFFを行うスイッチング素子(例えばTFT)などが形成された回路基板(第1の基板)である。対向基板は、対向電極やカラーフィルタなどが形成された基板である。上記のIC搭載部4は、表示に寄与する表示部3の周囲であって、表示基板5における対向基板よりはみ出した周端部に設けられている。
駆動用IC2は、液晶パネル1に信号を供給して液晶パネル1を駆動するための駆動回路を搭載した半導体基板(第2の基板)である。この駆動用IC2には、図示しないFPC(Flexible Printed Circuit)が接続されている。FPCは、駆動用IC2に対し、外部から供給されるデータ信号および走査信号を入力するためのものである。これら駆動用IC2およびFPCは、このIC搭載部4に搭載されている。
上記したIC搭載部4には、上記信号配線と短絡されたパッドが形成されており、該パッドと駆動用IC2の出力側電極に設けられたバンプ電極とが接続されている。また、IC搭載部4には、駆動用IC2へ信号および電源を入力するための複数の入力配線、この入力配線の信号出力端と短絡されたパッド、および上記入力配線の信号入力端と短絡されたFPC入力端子も形成されている。上記入力配線に短絡されたパッドと駆動用IC2の入力側に電極に設けられたバンプ電極とが接続されており、上記FPC入力端子に上記FPCが接続されている。
ここで、本実施形態の液晶表示装置におけるIC搭載部4の詳細について、以下に説明する。図1は、本発明の基板接続構造を適用した液晶表示装置のIC搭載部4における表示基板5の概略の構成を示す断面図である。
IC搭載部4における表示基板5には、複数の駆動用IC2に対応して、複数の凹部6が形成されている。各凹部6には、上記したパッドとして、複数のパッド7(電極部)が形成されている。また、各駆動用IC2には、各パッド7と対向するように、上記したバンプ電極としての複数のバンプ電極8(電極部)が形成されている。そして、表示基板5の凹部6には、ACF9が充填され、そこに駆動用IC2が埋め込まれている。ACF9は、絶縁性接着剤9aの内部に導電性粒子9bが混合された異方性導電接着剤である。
本実施形態では、この凹部6に駆動用IC2が埋め込まれたときに、表示基板5の表面、すなわち、表示基板5における凹部6以外の表面と、駆動用IC2における電極形成面(バンプ電極8の形成された面)とは反対側の面が、同一平面となる構造形態となっており、この点に本発明の最も大きな特徴がある。
ここで、表示基板5に凹部6を形成する方法としては、以下の方法を考えることができる。すなわち、表示基板5の凹部6は、選択的にウェットエッチングして形成されるか、若しくは機械的な加工により形成される。例えば、エッチングによる方法を用いる場合は、エッチングを行わない部分をレジストで覆った状態で行い、弗酸等の薬品を用いてエッチングを行う。なお、ガラスのエッチングの深さは、エッチング液への浸漬時間、エッチング液の温度・濃度により調整することができる。また、凹部6の形成は、どちらの形成方法を用いる場合でも、大型基板をスクライブ工程およびブレーク工程により複数の液晶セルに分割した後に行われる。
次に、実装工程について以下に説明する。図3は、駆動用IC2を表示基板5にフェイスダウンボンディング接続する際の熱圧着プロセスを説明するものである。接続に当たっては、まず、表示基板5の各凹部6(図1参照)の底面上にACF9が圧着され、次いで、圧着ステージ10上で、各凹部6と各駆動用IC2との位置合わせが行われる。そして、その後、圧着ツール11にて、各駆動用IC2が表示基板5に対して同時に熱圧着されることとなる。圧着条件としては、例えば、温度170℃〜190℃、加圧力70MPa〜90MPa、加圧時間8秒〜12秒である。これにより、ACF9が硬化(熱硬化)して、駆動用IC2と表示基板5とが接着される。
このように表示基板5と駆動用IC2とが熱圧着されることで、図1に示すように、パッド7とバンプ電極8との間に挟まれた導電性粒子9bは、厚み方向に弾性変形(扁平)する。そして、その周りの絶縁性接着剤9aが硬化することで、表示基板5と駆動用IC2とは、導電性粒子9bの変形状態を保持したまま固定されることとなる。その結果、パッド7とバンプ電極8との導通が確保され、電気的接続が実現される。また、硬化した絶縁性接着剤9aにより、表示基板5と駆動用IC2との機械的接続も実現される。
ここで、図4は、従来および本発明の液晶駆動用装置の構造体(表示基板に駆動用ICを搭載したもの)の基板の厚さと基板の反り量との関係を示している。従来の構造においては、基板厚さが薄くなればなるほど、基板の反り量も多くなる傾向があることがわかる。一方、本発明の液晶表示装置では、基板の厚さが薄くなっても、ほとんど反り量は発生しなくなっていることがわかる。これは、表示基板5の表面と駆動用IC2の電極形成面とは反対側の面とが同一平面となるように、駆動用IC2を表示基板5の凹部6に熱圧着することにより、熱圧着時の駆動用IC2の膨張が凹部6の側壁にて抑えられ、駆動用IC2および表示基板5の熱膨張量の差および両基板の収縮量の差がほとんど無くなったためと考えられる。
以上のように、本発明の基板接続構造は、回路基板である表示基板5と半導体基板である駆動用IC2とが互いの電極面同士を対向させて、電極面間に介在する、絶縁性接着剤9a中に導電性粒子9bが分散されてなるACF9を用いて接続される基板接続構造において、表示基板5に凹部6が形成されており、駆動用IC2がこの凹部6に埋め込まれ、なおかつ、表示基板5の表面と、駆動用IC2の裏面(電極形成面とが反対側の表面)とが同一平面に位置する構成である。
これにより、熱圧着接続の際の表示基板5および駆動用IC2の反りを緩和することができるので、このような基板接続構造を液晶表示装置に適用すれば、すなわち、本発明の基板接続構造を液晶パネル1と駆動素子との接続部に適用すれば、薄型/軽量化および高精細化に対応可能な色ムラの発生が起こらない高付加価値を有する液晶表示装置を提供することができるとともに、半導体基板の高アスペクト化および液晶パネル1の狭額縁化にも対応することができる。
また、上記両基板の接続工程では、駆動用IC2が複数存在する場合に、各駆動用IC2に対応して凹部6を複数形成し、各凹部6にて、各駆動用IC2と表示基板5とを同一の圧着ツール11により熱圧着するようにしている。これにより、個々の駆動用ICごとに熱圧着していた従来に比べて、液晶表示装置の製造効率を著しく向上させることができる。
なお、以上では、本発明の基板接続構造を液晶表示装置に適用した例について説明したが、電極部をそれぞれ有する2種類の基板をフェイスダウンボンディングにより熱圧着してなる構造を有するものであれば、どのような電子部品にも本発明の基板接続構造を適用することが可能である。
なお、従来技術として取り上げた特許文献2および3は、本発明のように、回路基板と、その回路基板の凹部に埋め込まれた半導体基板とが同一平面となる構成ではなく、また、熱圧着時の回路基板および半導体基板の反りを無くす効果についても言及されてはいない。したがって、上記従来技術は、液晶表示装置の表示品位の向上を実現し得る本発明の基板接続構造とは全く異なるものである。
1 液晶パネル
2 駆動用IC(半導体基板)
5 表示基板(回路基板)
6 凹部
7 パッド(電極部)
8 バンプ電極(電極部)
9 ACF(異方性導電接着剤)
11 圧着ツール
2 駆動用IC(半導体基板)
5 表示基板(回路基板)
6 凹部
7 パッド(電極部)
8 バンプ電極(電極部)
9 ACF(異方性導電接着剤)
11 圧着ツール
Claims (8)
- 第1の基板および第2の基板の電極形成面同士が対向するように、異方性導電接着剤を介して両基板の電極部同士が接続された基板接続構造において、
上記第1の基板には、凹部が形成されているとともに、上記第1の基板の電極部は、上記凹部内に形成されており、
上記第2の基板は、当該第2の基板における電極形成面とは反対側の表面と、上記第1の基板表面とが同一平面となるように、上記凹部に埋め込まれていることを特徴とする基板接続構造。 - 上記第1の基板は、信号配線が形成された回路基板であり、上記第2の基板は、上記回路基板に信号を供給するための駆動回路が搭載された半導体基板であることを特徴とする請求項1に記載の基板接続構造。
- 請求項1または2に記載の基板接続構造によって第1の基板および第2の基板の電極部同士が接続されていることを特徴とする電子部品。
- 請求項1または2に記載の基板接続構造によって第1の基板および第2の基板の電極部同士が接続されていることを特徴とする液晶表示装置。
- 上記第1の基板は、液晶パネルの液晶層を挟持する一対の基板のうち、上記液晶パネルの各画素に信号を供給するための信号配線が形成された表示基板であることを特徴とする請求項4に記載の液晶表示装置。
- 上記第2の基板は、上記液晶パネルを駆動するための駆動回路が搭載された基板であることを特徴とする請求項5に記載の液晶表示装置。
- 第1の基板および第2の基板の電極形成面同士が対向するように、異方性導電接着剤を介して両基板の電極部同士を圧着接続する接続工程を有する電子部品の製造方法において、
上記接続工程では、上記第1の基板に凹部を形成するとともに、上記凹部内に上記電極部を形成し、上記第2の基板における電極形成面とは反対側の表面と、上記第1の基板表面とが同一平面となるように、上記第2の基板を上記凹部に埋め込んで上記第1の基板に対して熱圧着することを特徴とする電子部品の製造方法。 - 上記接続工程では、第2の基板が複数設けられる場合に、各第2の基板に対応して上記第1の基板に上記凹部を複数形成し、各第2の基板を各凹部に埋め込んで上記第1の基板に対して同一のツールにより熱圧着することを特徴とする請求項7に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354471A JP2005121757A (ja) | 2003-10-15 | 2003-10-15 | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354471A JP2005121757A (ja) | 2003-10-15 | 2003-10-15 | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005121757A true JP2005121757A (ja) | 2005-05-12 |
Family
ID=34612373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003354471A Pending JP2005121757A (ja) | 2003-10-15 | 2003-10-15 | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005121757A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789089A (zh) * | 2012-08-10 | 2012-11-21 | 京东方科技集团股份有限公司 | 液晶显示基板及其制作方法、液晶面板和显示装置 |
CN111640708A (zh) * | 2020-06-22 | 2020-09-08 | 武汉华星光电半导体显示技术有限公司 | 显示模组及其制作方法以及电子设备 |
CN116400528A (zh) * | 2023-04-06 | 2023-07-07 | 绵阳惠科光电科技有限公司 | 显示模组 |
-
2003
- 2003-10-15 JP JP2003354471A patent/JP2005121757A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102789089A (zh) * | 2012-08-10 | 2012-11-21 | 京东方科技集团股份有限公司 | 液晶显示基板及其制作方法、液晶面板和显示装置 |
CN111640708A (zh) * | 2020-06-22 | 2020-09-08 | 武汉华星光电半导体显示技术有限公司 | 显示模组及其制作方法以及电子设备 |
CN111640708B (zh) * | 2020-06-22 | 2022-08-05 | 武汉华星光电半导体显示技术有限公司 | 显示模组及其制作方法以及电子设备 |
CN116400528A (zh) * | 2023-04-06 | 2023-07-07 | 绵阳惠科光电科技有限公司 | 显示模组 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
US6556268B1 (en) | Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB | |
US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
WO2012121113A1 (ja) | 電子回路基板、表示装置および配線基板 | |
JP2012227480A (ja) | 表示装置及び半導体集積回路装置 | |
JP5125314B2 (ja) | 電子装置 | |
JP2009054833A (ja) | 電子デバイスとその製造方法、電気光学装置および電子機器 | |
JP2013030789A (ja) | 実装構造体及び実装構造体の製造方法 | |
JP2004140384A (ja) | プリント配線基板の接続方法 | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
JP4067502B2 (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
JP2004134653A (ja) | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 | |
JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
JP2000111939A (ja) | 液晶表示素子 | |
JP2002076208A (ja) | 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 | |
JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
JP2004071857A (ja) | 基板接続部の構造、並びに該構造を有する電子部品及び液晶表示装置 | |
JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 | |
JP2008060403A (ja) | 駆動icの圧着方法および圧着装置 | |
JP2986466B2 (ja) | 回路基板平坦化方法及び半導体装置の製造方法 | |
JP2008140925A (ja) | 半導体装置、その製造方法及び表示装置 | |
JPH095769A (ja) | 電子素子の配線接続構造 | |
JP2009277745A (ja) | 基板電極構造及び基板電極と駆動素子を使用した接合構造 | |
JP2005189650A (ja) | 液晶表示素子の製造方法 |