JP2657429B2 - 基板の回路実装方法及びその方法に使用する回路基板 - Google Patents

基板の回路実装方法及びその方法に使用する回路基板

Info

Publication number
JP2657429B2
JP2657429B2 JP3042433A JP4243391A JP2657429B2 JP 2657429 B2 JP2657429 B2 JP 2657429B2 JP 3042433 A JP3042433 A JP 3042433A JP 4243391 A JP4243391 A JP 4243391A JP 2657429 B2 JP2657429 B2 JP 2657429B2
Authority
JP
Japan
Prior art keywords
circuit board
substrate
circuit
electrode
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3042433A
Other languages
English (en)
Other versions
JPH04212495A (ja
Inventor
実 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIKURO GIJUTSU KENKYUSHO KK
Original Assignee
MIKURO GIJUTSU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIKURO GIJUTSU KENKYUSHO KK filed Critical MIKURO GIJUTSU KENKYUSHO KK
Priority to JP3042433A priority Critical patent/JP2657429B2/ja
Priority to US07/669,910 priority patent/US5084961A/en
Priority to KR1019910005678A priority patent/KR0127294B1/ko
Publication of JPH04212495A publication Critical patent/JPH04212495A/ja
Application granted granted Critical
Publication of JP2657429B2 publication Critical patent/JP2657429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、各種フラットディスプ
レイ、液晶センサあるいは液晶シャッタ等に使用される
広い面積の基板に駆動回路等を実装する方法及びその方
法に使用する細長い板状に形成した回路基板に関する。
【０００２】
【従来の技術】各種表示装置として、液晶表示、プラズ
マ表示、エレクトロルミネセンス（ＥＬ）表示、あるい
は発光ダイオード（ＬＥＤ）表示等のフラットパネル・
ディスプレイが知られている。これらのディスプレイパ
ネルには、通常透明なガラス基板上にマトリックス状に
配列された多くの表示ドット（画素）を構成する透明電
極が高精度にパターン形成されており、その基板周縁の
くし歯状の電極に駆動回路等が接続される。
【０００３】従来、表示パネルの表示用基板への駆動回
路等の実装方法としては、例えば、駆動回路を搭載した
プリント基板の電極と表示用基板の電極とをフレキシブ
ル回路のコネクタ等で接続する方法等が使用されていた
が、近年、ディスプレイのカラー化、大型化が進み、パ
ネル一辺当りの電極間ピッチも狭くなってきており、Ｔ
ＡＢ（Tape Automated Bonding）方式、あるいはＣＯＧ
（Chip On Glass ）方式等が使用されるようになってい
る。
【０００４】ＴＡＢ方式は、ポリイミドやポリエステル
等の材質からなるフィルムキャリア上に銅をラミネート
して電極をパターニングしたテープに、半導体集積回路
（ＩＣ）等の駆動用素子（チップ）をボンディングし、
それを表示用基板周縁の電極部分にハンダや熱圧着によ
り接続する方法である。一方、ＣＯＧ方式は、裸の回路
素子（ベアチップ）を表示用基板周縁に直接搭載する方
法である。ＴＡＢ方式では、テープにポリイミドやポリ
エステル等の樹脂フィルムを使用しているため、表示用
基板との間の熱膨張係数の違いから広い面積ものではピ
ッチ間隔に違いが生じて接続が困難になり、また接続後
に誤動作を生じ、１００μｍピッチ程度が限界とされて
いる。ＣＯＧ方式では、こうした制限がなく、画素数の
増加にともなう集積回路の多ピン化にも対応することも
できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＣＯＧ方式による回路実装方法では、表示用のガラス基
板に直接素子を搭載するため、不良集積回路の検査、交
換あるいは修正（リペア）が困難となり、また集積回路
の設計に応じて表示用のガラス基板側の回路パターンを
種々変更する必要があった。そのため、広い面積のガラ
ス基板の一部分の不良が、全体の不良になり歩留りが悪
くコスト高になり、商品化が困難になる問題点があっ
た。
【０００６】そこで本発明は、ＣＯＧ方式の利点を用
い、歩留りを向上させてコストが低減できる基板の回路
実装方法及びその方法に使用する回路基板を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の基板の回路実装方法は、くし歯状周縁電極
を有する電極パターンを形成した基板の周囲に回路を実
装する方法において、前記基板と同じ熱膨張係数を有
し、該基板周囲の横方向または縦方向に沿った細長い板
状の回路基板に、前記基板のくし歯状周縁電極と同じピ
ッチ間隔のくし歯状接続電極を有する回路パターンを形
成し、この回路基板に必要数の回路を直接搭載した後、
前記基板のくし歯状周縁電極と回路基板の対応するくし
歯状電極との間を電気的に接続することを特徴とするも
のである。また、本発明の回路基板は、電極パターンを
形成した基板と同じ熱膨張係数を有し、該基板周囲の横
方向または縦方向に沿って細長い板状に形成され、表面
に前記基板のくし歯状周縁電極と同じピッチ間隔のくし
歯状接続電極を有し、必要数の回路が直接搭載される回
路パターンが形成された請求項１記載の方法に使用する
ものである。
【０００８】
【作用】本発明によれば、必要数の回路を直接搭載した
細長い板状の回路基板が、ディスプレイパネル等を構成
する基板と同じ熱膨張係数を有するため、回路基板と基
板の電極を互いに接着した後においても、熱膨張による
問題がなく良好な接続状態が維持され、歩留りを向上さ
せることができ、製造工程が簡単になりコストが低減さ
れる。
【０００９】
【実施例】以下、本発明を図示の一実施例により具体的
に説明する。図１は本発明実施例のガラス回路基板の斜
視図である。
【００１０】同図において、本発明実施例のガラス回路
基板１１は、液晶表示パネルの駆動回路を搭載するため
の基板であり、図示しない液晶表示パネルと同じ熱膨張
係数を有し、そのパネル周縁の縦または横方向と同程度
の長さの細長い板状（スティック状）に形成された透明
なガラス基板である。このガラス回路基板１１の表面に
は、液晶駆動用の半導体ベアチップを直接搭載するため
の回路パターンが形成されており、その表面の一方側に
は長手方向に沿って液晶表示パネル周縁に形成された走
査電極やデータ電極と同じピッチで同じくし歯状の出力
側電極１２が形成され、他方の端部側には図示しないプ
リント基板に設けられた制御回路等に接続されるくし歯
状の入力側電極１３が形成されている。なお、このよう
な回路パターンは、液晶表示パネルや搭載するＩＣに応
じて種々の形状に形成される。また、出力側電極１２が
形成されたガラス回路基板１１の角部は、接着強度を増
すために０．５〜１ｍｍ程度の図示しない面取りが施さ
れている。
【００１１】図２は本発明実施の回路実装方法を示す工
程図である。
【００１２】同図（ａ）に示すように、図１のように形
成されたガラス回路基板１１の回路パターン上には、必
要な数の液晶駆動回路用の半導体チップ１４が搭載され
る。搭載方法としては、例えば、半導体チップ１４に形
成された突起電極（バンプ）１５に、導電性接着剤１６
を塗布し、ガラス回路基板１１に圧着し熱処理して硬化
させた後、液状封止剤１７を滴下して半導体チップ１４
を封止する。なお、半導体チップ１４のその他の搭載方
法としては、ワイヤボンディング等の方法がある。
【００１３】次に同図（ｂ）に示すように、ガラス回路
基板１１の半導体チップ１４を搭載した側を下側に向け
る。そして、上部ガラス基板１９と下部ガラス基板２０
とからなる液晶パネル１８周縁の下部ガラス基板２０上
に駆動回路を実装するための領域を形成し、ガラス回路
基板１１の出力電極１２上または下部ガラス基板２０の
くし歯状の周縁電極２１端部上に金属粒子等を含む異方
性導電性接着剤２２を塗布し、それぞれ対応するガラス
回路基板１１の出力電極１２と下部ガラス基板２０のく
し歯状の周縁電極２１との位置を合わせる。
【００１４】次に同図（ｃ）に示すように、ガラス回路
基板１１を下部ガラス基板２０に圧着し加熱処理して異
方性導電接着剤２２を硬化させる。下部ガラス基板２０
の上部ガラス１９とガラス回路基板１１との間の隙間に
液状封止剤２３を滴下して封止する。これにより上下の
くし歯状電極１２，２１が対向している部分のみが金属
粒子により電気的に導通し、かつ機械的にも接着され
る。
【００１５】図３は本発明実施例のガラス回路基板の製
造工程を示す斜視図である。
【００１６】同図（ａ）に示すように、液晶パネル１８
と同じ熱膨張係数を有する広い面積のガラス基板２３上
に、ガラス回路基板１１用の回路パターンを連続して多
数形成しておく。
【００１７】次に同図（ｂ）に示すように、ガラス基板
２３を細長い板状（スティック状）に切断し、図１に示
すガラス回路基板１１を形成する。
【００１８】次に同図（ｃ）に示すように、図２に示す
方法で必要数の半導体チップ１４を搭載する。
【００１９】図４は本発明実施例のガラス回路基板の接
続状態を示す拡大図である。
【００２０】同図は、ガラス回路基板１１と下部ガラス
基板２０の電極接続状態を５０倍に拡大した顕微鏡写真
の模式図であり、上下の電極間に異方性導電接着剤を塗
布して圧着した後、１８０℃程度で１分間の熱処理をし
た状態を示す。上下電極は、線幅が０．１ｍｍ、ピッチ
が０．２ｍｍで、約０．０２ｍｍ程度のずれを生じて接
続されている。図面において、黒い斑点は金属粒子を示
し、左側斜線及び右側斜線に示す範囲がそれぞれ上及び
下の電極に対応し、斜線が互いに交差している領域が上
下電極の重なる部分である。この交差領域で上下電極の
電気的な導通があり、横方向に導通がないことが確認さ
れた。また、機械的な接着強度も十分であった。
【００２１】上記回路実装方法によれば、ガラス回路基
板１１が液晶パネル１８と同じ熱膨張係数を有するた
め、対向する多数の電極を一度に接続しても、電極の接
着後においてＴＡＢ方式のような熱膨張による問題がな
くなり、高精度で良好な接続状態を維持することができ
た。また、ガラス回路基板１１に半導体チップ１４を搭
載した後に不良チップの検査ができるため、従来のＣＯ
Ｇ方式のように液晶パネルに直接チップを搭載する場合
より修正が容易になり、かつ別々に得た信頼度の高いガ
ラス回路基板１１と表示基板とを接続することで、歩留
りを向上させることができた。さらに、ガラス回路基板
１１を液晶パネルとは別に広いガラス基板２３から多数
製造することができ、製造工程が簡単になりコストを低
減できた。また、本実施例のガラス回路基板１１におい
ては、入力側電極１３をくし歯状に形成しているが、こ
の入力側電極１３上に絶縁膜を形成し、その絶縁膜の上
に配線を形成して多層配線化すれば、入力側電極１３間
を互いに接続したり、あるいは所定の場所に配線するこ
とが可能になる。このような多層配線をガラス回路基板
１１側に形成するようにすれば、液晶パネル側に直接形
成する場合よりも半導体チップ１４の設計により柔軟に
対応することが容易になり、かつコストの低減になる。
【００２２】図５は本発明の第２実施例を示すガラス回
路基板の斜視図である。
【００２３】同図において、液晶表示パネルと同じ熱膨
張係数を有するガラス回路基板３１上に形成されるくし
歯状出力電極３２は、厚さが０．２μｍ程度のＩＴＯ
（酸化インジウム酸化スズ）膜３２ａと、厚さが１μｍ
程度のＮｉ（ニッケル）膜３２ｂと、厚さが０．１〜
０．２μｍ程度のＡｕ（金）膜３２ｃとから構成され
る。そして、これらガラス基板３１の出力電極３２上に
は、ポリイミド、エポキシあるいは酸化シリコン（Ｓｉ
Ｏ2 ）等の鎖線で示す絶縁膜３３を形成した後に、出力
電極３２の端部上にスルーホールを形成し、このスルー
ホール内にハンダダム３４を形成する。このように形成
したガラス回路基板３１を用いれば、液晶パネルの対応
する電極及び半導体チップにハンダ接続することができ
る。
【００２４】前記実施例と同様に熱膨張による問題がな
くなり、良好な接続状態を維持し、歩留りを向上させ
て、コストを低減できた。
【００２５】図６は本発明の第３実施例の回路実装方法
を示す図である。なお、図２に対応する部分は同一の符
号を記す。
【００２６】この実施例のガラス回路基板４１は、前述
の通り液晶パネル１８と同じ熱膨張係数を有し、細長い
板状に形成され、かつガラス回路基板４１側のくし歯状
出力電極１２の液晶パネル１８に接続される電極部分及
び半導体チップ１４が接続される電極部分は、高さが１
〜１０μｍ程度の段差部４２上に形成されている。この
段差部４２は、ポリイミド、エポキシ、シリコン、酸化
シリコン等の絶縁材料で形成されるか、あるいはガラス
回路基板４１表面をエッチングすることにより形成され
る。このように段差部を形成したガラス回路基板４１
に、異方性導電接着剤４３を用いて半導体チップ４４を
搭載し、また液晶パネル１８の対応する電極に接続す
る。なお、図面において、４５は異方性導電接着剤４３
中の金属粒子を模式的に示したものである。
【００２７】本実施例において、異方性導電接着剤４３
を使用する場合において、ガラス回路基板４１の段差部
４２が形成された部分における金属粒子４５は、圧着さ
れて電気的導通に寄与するが、段差部４２が形成されて
いない部分における金属粒子４５は、圧着されず電気的
導通に寄与しない。従って、異方性導電接着剤４３とし
ては、段差部４２の厚さに相当する寸法よりやや小さい
粒子径の金属粒子４５を使用することができ、ガラス回
路基板４１の長手方向の寸法が大きくなっても、上下電
極の接続不良がなくなり、また隣接する左右電極間での
短絡不良も異方性導電接着剤４３が干渉剤となって完全
絶縁が可能であった。すなわち、ガラス回路基板４１の
段差部４２が１μｍ程度の厚さの場合には、０．７〜
０．８μｍ程度、５μｍ程度の厚さの場合には、４μｍ
程度の粒子径の金属粒子４５を有する異方性導電接着剤
４３の使用が可能であった。さらに、半導体チップ４４
を搭載するガラス回路基板４１側にも段差部４２が形成
されているため、異方性導電接着剤４３によりガラス回
路基板４１側の電極と半導体チップ４４の電極との間で
直接に電気的接続が可能になったため、半導体チップ４
４側にバンプを形成する必要がなくなり、その分チップ
製造工程が省略でき、コストが低減が可能になった。
【００２８】なお、上記異方性導電接着剤２２で接続す
る実施例において、電極上に絶縁膜を形成しスルーホー
ルを形成した後に、異方性導電接着剤２２を用いてもよ
く、このとき電極間のピッチが小さい場合には、スルー
ホールを交互に千鳥状にずらして形成すれば、接続部分
の間の距離を実質的に大きく取ることが可能になり、横
方向に導通する機会をなくすことができる。異方性導電
接着剤２２，４３を使用する場合に、良好な電気的接続
状態を得るためには、接続する電極部分を比較的厚く形
成することが有効であり、これにより電極間のピッチを
小さくできることが確認できた。さらに、本発明に使用
する異方性導電接着剤２２，４３としては、金属粒径が
５〜６μｍのものを用いて、線幅が３０μｍでピッチが
４０μｍ（隣接する電極間の隙間が１０μｍ）の電極接
続が可能であった。
【００２９】また、ガラス回路基板１１，３１，４１に
は、液晶パネルの走査電極やデータ電極の数に応じた数
の出力電極等のくし歯状の電極を有する任意の回路パタ
ーンが形成されていればよく、表示用パネルの面積が広
く、かつ一度に接続する電極数が多い程有効となる。ま
た、搭載する半導体チップ側において多層化することで
電極間を接続し、回路パターンを簡単化することもでき
る。さらに、回路パターンは、銅箔を接着して形成した
ものでもよい。
【００３０】上記実施例では、液晶表示パネルを例とし
て説明したが、液晶テレビあるいはその他のプラズマ表
示、ＥＬ表示、ＬＥＤ表示等のフラットパネル、さらに
は表示用パネル以外のものとして液晶センサや液晶シャ
ッタ等の多数のくし歯状電極を接続するものに適用する
ことができる。回路基板の材質についてもガラス以外に
セラミック等を使用してもよい。
【００３１】
【発明の効果】以上説明したように本発明によれば、回
路搭載用の回路基板が表示パネルの基板と同じ熱膨張係
数を有するため、電極の接着後においても熱膨張による
問題がなく良好な接続状態が維持でき、歩留りを向上さ
せることができ、かつ製造工程が簡単になりコストを低
減できる効果がある。
【図面の簡単な説明】
【図１】本発明実施例のガラス回路基板の斜視図であ
る。
【図２】本発明実施例の回路実装方法を示す工程図であ
る。
【図３】本発明実施例のガラス回路基板の製造工程を示
す斜視図である。
【図４】本発明実施例のガラス回路基板の接続状態を示
す拡大図である。
【図５】本発明の第２実施例を示すガラス回路基板の斜
視図である。
【図６】本発明の第３実施例の回路実装方法を示す図で
ある。
【符号の説明】
１１ ガラス回路基板 １２ 出力電極 １３ 入力電極 １４ 半導体チップ １５ 突起電極（バンプ） １６ 導電性接着剤 １７ 液状封止剤 １８ 液晶パネル １９ 上部ガラス基板 ２０ 下部ガラス基板 ２１ 電極 ２２ 異方性導電接着剤 ２３ ガラス基板 ３１ ガラス回路基板 ３２ ガラス回路基板 ３２ａ ＩＴＯ膜 ３２ｂ Ｎｉ膜 ３２ｃ Ａｕ膜 ３４ ハンダダム ４１ ガラス回路基板 ４２ 段差部 ４３ 異方性導電接着剤

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 くし歯状周縁電極を有する電極パターン
    を形成した基板の周囲に回路を実装する方法において、
    前記基板と同じ熱膨張係数を有し、該基板周囲の横方向
    または縦方向に沿った細長い板状の回路基板に、前記基
    板のくし歯状周縁電極と同じピッチ間隔のくし歯状接続
    電極を有する回路パターンを形成し、この回路基板に必
    要数の回路を直接搭載した後、前記基板のくし歯状周縁
    電極と回路基板の対応するくし歯状電極との間を電気的
    に接続することを特徴とする基板の回路実装方法。
  2. 【請求項２】 電極パターンを形成した基板と同じ熱膨
    張係数を有し、該基板周囲の横方向または縦方向に沿っ
    て細長い板状に形成され、表面に前記基板のくし歯状周
    縁電極と同じピッチ間隔のくし歯状接続電極を有し、必
    要数の回路が直接搭載される回路パターンが形成された
    請求項１記載の方法に使用する回路基板。
JP3042433A 1990-04-09 1991-02-15 基板の回路実装方法及びその方法に使用する回路基板 Expired - Fee Related JP2657429B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3042433A JP2657429B2 (ja) 1990-04-09 1991-02-15 基板の回路実装方法及びその方法に使用する回路基板
US07/669,910 US5084961A (en) 1990-04-09 1991-03-15 Method of mounting circuit on substrate and circuit substrate for use in the method
KR1019910005678A KR0127294B1 (ko) 1990-04-09 1991-04-09 기판상의 회로 장착 방법 및 상기 방법에 사용되는 회로기판

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9218690 1990-04-09
JP2-92186 1990-04-09
JP3042433A JP2657429B2 (ja) 1990-04-09 1991-02-15 基板の回路実装方法及びその方法に使用する回路基板

Publications (2)

Publication Number Publication Date
JPH04212495A JPH04212495A (ja) 1992-08-04
JP2657429B2 true JP2657429B2 (ja) 1997-09-24

Family

ID=26382125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3042433A Expired - Fee Related JP2657429B2 (ja) 1990-04-09 1991-02-15 基板の回路実装方法及びその方法に使用する回路基板

Country Status (3)

Country Link
US (1) US5084961A (ja)
JP (1) JP2657429B2 (ja)
KR (1) KR0127294B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408189B2 (en) 2003-08-08 2008-08-05 Tpo Displays Corp. Method of testing FPC bonding yield and FPC having testing pads thereon

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
JP2809522B2 (ja) * 1991-03-18 1998-10-08 アルプス電気株式会社 液晶表示素子とフレキシブル基板の接続方法
US5312536A (en) * 1992-08-25 1994-05-17 Ceridian Corporation Method and apparatus to evaluate effectiveness of cleaning systems for high density electronics
EP0630056B1 (en) * 1993-05-28 1998-02-18 Toshiba Ave Co., Ltd Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5457356A (en) * 1993-08-11 1995-10-10 Spire Corporation Flat panel displays and process
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
WO1995013625A1 (en) * 1993-11-12 1995-05-18 Seiko Epson Corporation Structure and method for mounting semiconductor device and liquid crystal display device
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JP3510024B2 (ja) * 1995-11-02 2004-03-22 矢崎総業株式会社 平面回路体の端末接続部およびその製造方法
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
IT1291779B1 (it) 1997-02-17 1999-01-21 Magnetek Spa Procedimento per la realizzazione di circuiti stampati e circuiti stampati cosi'ottenuti
SE511330C2 (sv) * 1997-12-29 1999-09-13 Ericsson Telefon Ab L M Förfarande för framställning av ett kretskort jämte skärmningselement för skärmning av komponenter på ett dylikt kretskort
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
KR100523280B1 (ko) * 1998-06-11 2006-01-12 삼성전자주식회사 액정표시장치의 구동드라이브 아이씨 수리 장치 및 이를이용한 구동드라이브 아이씨 수리방법
US6160715A (en) * 1998-09-08 2000-12-12 Lucent Technologies Inc. Translator for recessed flip-chip package
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6490786B2 (en) * 2001-04-17 2002-12-10 Visteon Global Technologies, Inc. Circuit assembly and a method for making the same
USRE41914E1 (en) 2002-05-10 2010-11-09 Ponnusamy Palanisamy Thermal management in electronic displays
US6849935B2 (en) 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7378596B2 (en) * 2003-04-18 2008-05-27 Ibiden Co., Ltd. Rigid-flex wiring board
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
CN100452567C (zh) * 2004-06-28 2009-01-14 邓玉泉 Lcd端子冲压方法
JP2007172025A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd タッチパネル
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法
JP5140816B2 (ja) * 2009-03-31 2013-02-13 デクセリアルズ株式会社 接合体及びその製造方法
JP5501846B2 (ja) * 2010-05-07 2014-05-28 オリンパス株式会社 電子デバイス、ケーブル接続構造および電子デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019658B2 (ja) * 1976-07-26 1985-05-17 株式会社日立製作所 半導体装置の実装構造
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
JPS6230367U (ja) * 1985-08-07 1987-02-24
JPS6396692A (ja) * 1986-10-13 1988-04-27 株式会社　半導体エネルギ−研究所 液晶装置の作製方法
US4867235A (en) * 1986-10-20 1989-09-19 Westinghouse Electric Corp. Composite heat transfer means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408189B2 (en) 2003-08-08 2008-08-05 Tpo Displays Corp. Method of testing FPC bonding yield and FPC having testing pads thereon

Also Published As

Publication number Publication date
US5084961A (en) 1992-02-04
KR0127294B1 (ko) 1998-04-06
JPH04212495A (ja) 1992-08-04
KR920005827A (ko) 1992-04-03

Similar Documents

Publication Publication Date Title
JP2657429B2 (ja) 基板の回路実装方法及びその方法に使用する回路基板
US5016986A (en) Display device having an improvement in insulating between conductors connected to electronic components
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
KR100699823B1 (ko) 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
KR19990025678A (ko) 인쇄회로기판 구조 및 이를 이용한 엘씨디 모듈
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US6822720B2 (en) Liquid crystal display having improved connection between TFT and TCP
US5212576A (en) Insulating material with coefficient linear expansion matching that of one substrate over connection between two conductive patterns
JP2968139B2 (ja) パネルの実装構造
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2003068795A (ja) 表示装置およびその製造方法
JPH06314866A (ja) フレキシブル基板およびその接続方法
JP2760846B2 (ja) 液晶表示装置
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JPH07297541A (ja) 基板の回路実装方法
JPH05173166A (ja) 液晶表示装置
JP3004317B2 (ja) 液晶表示装置
JP3228619B2 (ja) 表示装置
JPH04340928A (ja) 半導体素子の実装構造および電子光学装置および電子印字装置
JP2009194058A (ja) 電気接続装置
US20050006791A1 (en) Semiconductor device, manufacturing method thereof, electronic device, electronic equipment
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びｔｃｐ構造体
JPH01252931A (ja) 液晶表示素子用フイルム基板
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees