JP2008192984A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008192984A
JP2008192984A JP2007028231A JP2007028231A JP2008192984A JP 2008192984 A JP2008192984 A JP 2008192984A JP 2007028231 A JP2007028231 A JP 2007028231A JP 2007028231 A JP2007028231 A JP 2007028231A JP 2008192984 A JP2008192984 A JP 2008192984A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
terminal electrode
protruding
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007028231A
Other languages
English (en)
Inventor
Masaru Sasaki
大 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007028231A priority Critical patent/JP2008192984A/ja
Priority to US12/027,280 priority patent/US20080185717A1/en
Publication of JP2008192984A publication Critical patent/JP2008192984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、突起電極を介して互いに接続した半導体装置において、一部の突起電極に局所的に大きな応力が生じることを抑制する。
【解決手段】半導体装置１００では、電極パッド１２，２２と突起電極３０との間には、導電性粒子４４を含む絶縁性樹脂層４３が介在し、導電性粒子４４は、電極パッド１２，２２及び突起電極３０に直接に接触する。導電性粒子４４は、弾力性を有し、電極パッド１２，２２と突起電極３０との間で扁平状に変形している。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、更に詳しくは、半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、突起電極（バンプ）を介して互いに接続した半導体装置及びその製造方法に関する。
半導体チップとプリント配線基板との接続に際しては、従来、プリント配線基板上に半導体チップをフェイスアップで固定し、それらの電極パッド間をワイヤで接続した、ワイヤボンディング方式が採用されていた。しかし、近年、電子機器の小型化への要請と相まって、プリント配線基板上に半導体チップをフェイスダウンで対向させ、互いの電極パッド間を突起電極で接続し固定した、フリップチップ方式が多く採用されるようになって来ている。
フリップチップ方式は、プリント配線基板上で半導体チップが占有する面積を縮小できるだけでなく、プリント配線基板と半導体チップとの間の配線長を短縮でき、電子機器の動作性能を向上できるメリットを有する。
ところで、フリップチップ方式では、プリント配線基板と半導体チップとの線膨張係数の相違に起因して、高温動作時に突起電極に大きな応力が生じる。この応力が過度に大きくなると、突起電極やその周辺の配線が破壊され、電子機器の動作不良が生じるおそれがある。この問題に対して、特許文献１は、プリント配線基板と半導体チップとの間の空隙やその近傍に、絶縁性樹脂を充填して硬化させることを提案している。
特開２００２−０７６２０１号公報（図１）
特許文献１によれば、高温時に突起電極に生じる応力を絶縁性樹脂に分散することで、突起電極に生じる応力を小さく出来るものとしている。しかし、プリント配線基板や半導体チップの線膨張係数の違いなどに起因して、一部の突起電極に局所的に大きな応力が生じることがある。この場合、それらの突起電極に生じた大きな応力によって、突起電極や配線が破壊されるおそれがあるため、そのような応力を抑制可能な実装構造が要望される。
本発明は、上記に鑑み、半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、突起電極を介して互いに接続した半導体装置及びその製造方法であって、一部の突起電極に局所的に大きな応力が生じることを抑制可能な半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、
半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、前記第１の端子電極と第２の端子電極との間に突起電極を介して互いに接続した半導体装置であって、
前記突起電極と前記第１の端子電極及び第２の端子電極の少なくとも一方の端子電極との間には、導電性粒子を含む絶縁性樹脂層が介在し、該導電性粒子は、前記突起電極及び前記少なくとも一方の端子電極に直接に接触することを特徴とする。
また、本発明に係る半導体装置の製造方法は、
半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、前記第１の端子電極と第２の端子電極との間に突起電極を介して互いに接続した半導体装置の製造方法であって、
前記第１の端子電極及び第２の端子電極の少なくとも一方の端子電極上に、導電性粒子を含む絶縁性樹脂層を形成するステップと、
前記絶縁性樹脂層上から前記突起電極を前記少なくとも一方の端子電極に押し付け、前記導電性粒子を前記突起電極及び前記少なくとも一方の端子電極の双方に当接させるステップと、
前記絶縁性樹脂を硬化させるステップと、
をこの順に有することを特徴とする。
本発明の半導体装置によれば、突起電極に応力が生じた際に、導電性粒子を変形させることによって、その応力を効果的に低減できる。この場合、導電性粒子を隣接する突起電極に生じる応力の大きさに応じて変形させることによって、突起電極に生じる応力をその大きさに応じて低減できる。従って、一部の突起電極に局所的に大きな応力が生じることを効果的に抑制できる。
本発明の半導体装置の好適な態様では、前記導電性粒子は、弾力性を有する。突起電極に生じた応力を効果的に低減できる。本発明の半導体装置の好適な態様では、前記導電性粒子と前記突起電極及び前記少なくとも一方の端子電極との間には、導電性を有する金属化合物が形成されている。導電性を有する金属化合物によって相互間の接続の信頼性を高めることが出来る。
本発明の半導体装置の好適な態様では、前記導電性粒子は、前記突起電極及び前記少なくとも一方の端子電極との間で、扁平状に変形している。突起電極に応力が生じた際に、導電性粒子をより大きく伸張させることが出来るので、突起電極に生じる応力をより効果的に低減できる。本発明の半導体装置の好適な態様では、前記突起電極が金を含む。柔軟性を有する金を用いることによって、突起電極を容易に形成できる。
本発明に係る半導体装置の製造方法の好適な態様では、前記当接させるステップでは、超音波振動によって、前記導電性粒子と前記突起電極及び前記少なくとも一方の端子電極との間に、導電性を有する金属化合物を形成する。このステップでは、略球形の突起電極を前記絶縁性樹脂層を介して前記少なくとも一方の端子電極に押し付け、前記突起電極の先端を略平坦な形状に変形させてもよい。この場合には、突起電極と少なくとも一方の端子電極との間に複数の導電性粒子を介在させることによって、突起電極の先端を略平坦な形状に容易に変形させることが出来る。
本発明に係る半導体装置の製造方法の好適な態様では、前記硬化させるステップでは、前記突起電極と前記少なくとも一方の端子電極との間に圧力を加えることによって、前記導電性粒子を前記突起電極と前記少なくとも一方の端子電極との間で扁平状に変形させた状態で、前記絶縁性樹脂層を硬化させる。
本発明に係る半導体装置の製造方法の好適な態様では、前記突起電極が金を含む。本発明に係る半導体装置の製造方法では、前記絶縁性樹脂層がフィルム状に形成されてもよく、又は、ペースト状に形成されてもよい。
以下に、添付図面を参照し、本発明の実施形態を更に詳しく説明する。図１は、本発明の一実施形態に係る半導体装置の構成を示す断面図である。半導体装置１００は、半導体チップ１０及びプリント配線基板２０を備え、半導体チップ１０は、プリント配線基板２０上に、突起電極３０を介したフリップチップ方式で接続されている。
半導体チップ１０は、本体部分１１と、本体部分１１の回路面に形成された複数の電極パッド１２とを有する。プリント配線基板２０は、本体部分２１と、本体部分２１の半導体チップ１０を搭載する面に形成された複数の電極パッド（接続ランド）２２とを有する。本体部分２１の内部には配線が形成され、複数の電極パッド２２は、内部の配線にそれぞれ接続している。
本実施形態では突起電極３０は、スタッドバンプと呼ばれ、半導体チップ１０側の底部からプリント配線基板２０側の頂部に向けて、凸状に突起している。半導体チップ１０とプリント配線基板２０との間には、第１の異方性導電フィルム４１及び第２の異方性導電フィルム４２が半導体チップ１０側から順次に形成され、その空隙を充填している。
異方性導電フィルム４１，４２は、略均一に拡散した多数の導電性粒子を含むフィルム状の絶縁性樹脂層である。絶縁性樹脂層は熱硬化性の樹脂層であって、熱によって硬化している。なお、同図中、電極パッド１２，２２、及び、突起電極３０については、その一部を示している。
図２は、図１の枠部IIに示した、半導体チップ１０とプリント配線基板２０との接続部分を拡大して示す断面図である。突起電極３０は、半導体チップ１０側の第１部分３１と、プリント配線基板２０側の第２部分３２とから成り、第１部分３１は第２部分３２よりも大きな平面形状を有する。突起電極３０の底面及び頂面は略平坦に形成されている。突起電極３０は、例えばパラジウム（Ｐｄ）を約０．１％だけ含む金（Ａｕ）から成る。
導電性粒子４４は、弾力性を有する略球形の粒子であり、その表面は導電性を有する。また、絶縁性樹脂層４３の面内方向で互いに離隔しており、従って、異方性導電フィルム４１，４２はその面内方向で絶縁されている。突起電極３０は、第１部分３１の底部が第１の異方性導電フィルム４１内に収容され、第１部分３１の頂部及び第２部分３２の全てが第２の異方性導電フィルム４２内に収容されている。
半導体チップの電極パッド１２と第１部分３１との間には、それら双方に接して導電性粒子４４が介在している。電極パッド１２及び第１部分３１と導電性粒子４４との接触部分には導電性を有する図示しない金属化合物がそれぞれ形成され、相互間を固定、導通している。導電性粒子４４は、電極パッド１２と第１部分３１との間で扁平状に変形した状態で、硬化した絶縁性樹脂層４３により固定されている。
上記と同様に、プリント配線基板の電極パッド２２と第２部分３２との間には、それら双方に接して導電性粒子４４が介在している。電極パッド２２及び第２部分３２と導電性粒子４４との接触部分には導電性を有する図示しない金属化合物がそれぞれ形成され、相互間を固定、導通している。導電性粒子４４は、電極パッド２２と第２部分３２との間で扁平状に変形した状態で、硬化した絶縁性樹脂層４３により固定されている。
半導体チップ１０とプリント配線基板２０との間に生じる応力を効果的に分散することを目的として、第１の異方性導電フィルム４１と第２の異方性導電フィルム４２との間で、線膨張係数は互いに略同じ値に設定されている。また、これらの線膨張係数は、プリント配線基板２０の線膨張係数と半導体チップ１０の線膨張係数との間の値に設定されている。
本実施形態では、上記のように、電極パッド１２，２２と突起電極３０と間に弾力性を有する導電性粒子４４が介在するので、突起電極３０に応力が生じた場合には、これらの導電性粒子４４が、電極パッド１２，２２と突起電極３０と間の導通を保ちつつ、弾性的に変形する。この場合、導電性粒子４４は、隣接する突起電極３０に生じる応力の大きさに応じて変形するので、突起電極３０に生じる応力をその大きさに応じて低減できる。従って、一部の突起電極３０に局所的に大きな応力が生じることを効果的に抑制できる。
本実施形態では、特に、導電性粒子４４が、電極パッド１２，２２と突起電極３０との間で扁平状に変形した状態で、硬化した絶縁性樹脂層４３により固定されているため、突起電極３０に応力が生じた際に、導電性粒子４４より大きく伸長させて、突起電極３０に生じる応力を効果的に低減できる。また、導電性粒子４４が、半導体チップの電極パッド１２と突起電極３０との間、及び、プリント配線基板の電極パッド２２と突起電極３０との間の双方に介在し、双方において弾性的に変形するので、突起電極３０に生じる応力を効果的に低減できる。
図３Ａ〜図３Ｈは、図１、２の半導体装置を製造する各製造段階を順次に示す断面図である。先ず、図３Ａに示すように、半導体チップ１０の回路面に、少なくとも電極パッド１２を覆う第１の異方性導電フィルム４１を貼付する。図３Ｂに示すように、金ワイヤ５２を導出可能なノズル（キャピラリ）５１を用意した後、図３Ｃに示すように、放電によって金ワイヤ５２の先端部を溶かして突起電極の第１部分３１を球状に形成する。放電の際に電圧を調節することによって、突起電極の第１部分３１の大きさを調節する。
次いで、電極パッド１２に位置を合わせて、ノズル５１に超音波振動を与えつつ、第１の異方性導電フィルム４１上から球状の第１部分３１を押し付ける。この際に、図３Ｄに示すように、第１部分３１の底部を導電性粒子４４を介して電極パッド１２に押し付けて略平坦な形状に変形させる。また、電極パッド１２及び第１部分３１と導電性粒子４４との接触部分に図示しない金属化合物をそれぞれ形成して、相互間を固定、導通させる。このとき、導電性粒子４４周りを個々に観察すると、導電性粒子４４は、電極パッド１２及び第１部分３１の相互間に押されてやや扁平状に変形すると共に、第１部分３１の内部に若干侵入している。
引き続き、ノズル５１を上昇させて金ワイヤ５２を引きちぎる。引きちぎられた部分は突起電極の第２部分３２を構成し、図３Ｅに示すように、尖った形状に形成される。次いで、図３Ｆの符号５３に示すように、突起電極の第２部分３２上から加熱及び加圧を行い、第２部分３２の頂部を略平坦な形状に変形させる。この加圧に際しては、平面形状が半導体チップ１０よりも大きな平らな部材を用いて複数の突起電極３０に対して一体的に行い、複数の第２部分３２の高さを揃える。また、突起電極の第１部分３１と電極パッド１２との間で導電性粒子４４を扁平状に変形させた状態で、絶縁性樹脂層４３を仮硬化させる。加熱の際の温度は例えば１５０℃、加圧の際の圧力は、１つの突起電極３０当りで１００ｍＮとする。
次いで、図３Ｇに示すように、プリント配線基板２０の半導体チップ１０を搭載する面に、少なくとも電極パッド２２を覆う第２の異方性導電フィルム４２を貼付する。引き続き、電極パッド２２に突起電極の第２部分３２を対応させ、半導体チップ１０をプリント配線基板２０に対向させて、第２の異方性導電フィルム４２上から第２部分３２を押し付ける。電極パッド２２及び第２部分３２が導電性粒子４４に接触した状態で超音波振動を与え、電極パッド２２及び第２部分３２と導電性粒子４４との接触部分に図示しない金属化合物をそれぞれ形成して、相互間を固定、導通させる。
引き続き、図３Ｈの符号５４に示すように、半導体チップ１０の裏面から加熱及び加圧を行い、第１部分３１と電極パッド１２との間、及び、第２部分３２と電極パッド２２との間で、導電性粒子４４を扁平状に変形させた状態で、第１の異方性導電フィルム４１及び第２の異方性導電フィルム４２における絶縁性樹脂層４３を本硬化させる。加熱の際の温度は例えば２００℃、加圧の際の圧力は、１つの突起電極３０当りで１Ｎとする。これによって、図１、２に示した半導体装置１００を製造できる。
本実施形態の製造方法によれば、電極パッド１２，２２又は突起電極３０と導電性粒子４４とを接触させた状態で、超音波振動を与えることによって、それらの間に金属化合物を形成し、それらの間を固定、導通させることが出来る。また、電極パッド１２，２２と突起電極３０との間に導電性粒子４４を介在させた状態で、加熱及び加圧を行うことによって、絶縁性樹脂層４３を硬化させ、導電性粒子４４を扁平状に変形させた状態で固定できる。
なお、半導体装置１００において、半導体チップの電極パッド１２及び配線基板の電極パッド２２の何れか一方と突起電極３０との間に、導電性粒子４４が介在してもよい。半導体チップ１０は、内部にベアチップを含むＩＣパッケージであってもよい。突起電極３０は、底面及び頂面が略平坦であれば、必ずしも凸状である必要は無い。導電性粒子４４は、少なくとも表面が導電性を有するものであればよい。また、適度な弾性力を有することによって、突起電極３０に生じる応力を効果的に低減できる。
また、上記製造方法において、突起電極３０をプリント配線基板２０側に先に固定した後、半導体チップ１０を実装してもよい。更に、図３Ａ、図３Ｇに示した工程では、異方性導電フィルムの貼付に代えて、導電性粒子を含むペースト状の絶縁性樹脂層（異方性導電ペースト）を塗布してもよい。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る半導体装置の構成を示す断面図である。 図１のII部を拡大して示す断面図である。 図１、２の半導体装置を製造する一製造段階を示す断面図である。 図３Ａに後続する製造段階を示す断面図である。 図３Ｂに後続する製造段階を示す断面図である。 図３Ｃに後続する製造段階を示す断面図である。 図３Ｄに後続する製造段階を示す断面図である。 図３Ｅに後続する製造段階を示す断面図である。 図３Ｆに後続する製造段階を示す断面図である。 図３Ｇに後続する製造段階を示す断面図である。
符号の説明
１０：半導体チップ
１１：本体部分
１２：電極パッド
２０：プリント配線基板
２１：本体部分
２２：電極パッド
３０：突起電極
３１：第１部分
３２：第２部分
４１：第１の異方性導電フィルム
４２：第２の異方性導電フィルム
４３：絶縁性樹脂層
４４：導電性粒子
５１：ノズル
５２：金ワイヤ
１００：半導体装置

Claims (11)

  1. 半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、前記第１の端子電極と第２の端子電極との間に突起電極を介して互いに接続した半導体装置であって、
    前記突起電極と前記第１の端子電極及び第２の端子電極の少なくとも一方の端子電極との間には、導電性粒子を含む絶縁性樹脂層が介在し、該導電性粒子は、前記突起電極及び前記少なくとも一方の端子電極に直接に接触することを特徴とする半導体装置。
  2. 前記導電性粒子は、弾力性を有する、請求項１に記載の半導体装置。
  3. 前記導電性粒子と前記突起電極及び前記少なくとも一方の端子電極との間には、導電性を有する金属化合物が形成されている、請求項１又は２に記載の半導体装置。
  4. 前記導電性粒子は、前記突起電極と前記少なくとも一方の端子電極との間で、扁平状に変形している、請求項１〜３の何れか一に記載の半導体装置。
  5. 前記突起電極が金を含む、請求項１〜４の何れか一に記載の半導体装置。
  6. 半導体チップに形成された第１の端子電極と、配線基板に形成された第２の端子電極とを、前記第１の端子電極と第２の端子電極との間に突起電極を介して互いに接続した半導体装置の製造方法であって、
    前記第１の端子電極及び第２の端子電極の少なくとも一方の端子電極上に、導電性粒子を含む絶縁性樹脂層を形成するステップと、
    前記絶縁性樹脂層上から前記突起電極を前記少なくとも一方の端子電極に押し付け、前記導電性粒子を前記突起電極及び前記少なくとも一方の端子電極の双方に当接させるステップと、
    前記絶縁性樹脂を硬化させるステップと、
    をこの順に有することを特徴とする半導体装置の製造方法。
  7. 前記当接させるステップでは、超音波振動によって、前記導電性粒子と前記突起電極及び前記少なくとも一方の端子電極との間に、導電性を有する金属化合物を形成する、請求項６に記載の半導体装置の製造方法。
  8. 前記当接させるステップでは、略球形の突起電極を前記絶縁性樹脂層を介して前記少なくとも一方の端子電極に押し付け、前記突起電極の先端を略平坦な形状に変形させる、請求項７に記載の半導体装置の製造方法。
  9. 前記硬化させるステップでは、前記突起電極と前記少なくとも一方の端子電極との間に圧力を加えることによって、前記導電性粒子を前記突起電極と前記少なくとも一方の端子電極との間で扁平状に変形させた状態で、前記絶縁性樹脂層を硬化させる、請求項６〜８の何れか一に記載の半導体装置の製造方法。
  10. 前記突起電極が金を含む、請求項６〜９の何れか一に記載の半導体装置の製造方法。
  11. 前記絶縁性樹脂層がフィルム状に形成されている、請求項６〜１０の何れか一に記載の半導体装置の製造方法。
JP2007028231A 2007-02-07 2007-02-07 半導体装置及びその製造方法 Pending JP2008192984A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007028231A JP2008192984A (ja) 2007-02-07 2007-02-07 半導体装置及びその製造方法
US12/027,280 US20080185717A1 (en) 2007-02-07 2008-02-07 Semiconductor device including bump electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007028231A JP2008192984A (ja) 2007-02-07 2007-02-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008192984A true JP2008192984A (ja) 2008-08-21

Family

ID=39675456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007028231A Pending JP2008192984A (ja) 2007-02-07 2007-02-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20080185717A1 (ja)
JP (1) JP2008192984A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019134086A (ja) * 2018-01-31 2019-08-08 三国電子有限会社 接続構造体および接続構造体の作製方法
JP2019134087A (ja) * 2018-01-31 2019-08-08 三国電子有限会社 接続構造体および接続構造体の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US9974163B2 (en) * 2012-12-28 2018-05-15 Futurewei Technologies, Inc. Miniature high density opto-electronic package
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
US11217557B2 (en) * 2019-05-14 2022-01-04 Innolux Corporation Electronic device having conductive particle between pads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007159A (ja) * 1996-12-27 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板への電子部品の実装方法及びその装置
JP2005020028A (ja) * 2004-10-06 2005-01-20 Rohm Co Ltd 端子間の接続方法、および端子間の接続構造
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
JPH1154662A (ja) * 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
US20060115927A1 (en) * 2002-11-29 2006-06-01 Infineon Technologies Ag Attachment of flip chips to substrates
US6943058B2 (en) * 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor
EP1557880A1 (en) * 2004-01-21 2005-07-27 Nitto Denko Corporation Resin composition for encapsulating semiconductor
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007159A (ja) * 1996-12-27 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板への電子部品の実装方法及びその装置
JP2005020028A (ja) * 2004-10-06 2005-01-20 Rohm Co Ltd 端子間の接続方法、および端子間の接続構造
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019134086A (ja) * 2018-01-31 2019-08-08 三国電子有限会社 接続構造体および接続構造体の作製方法
JP2019134087A (ja) * 2018-01-31 2019-08-08 三国電子有限会社 接続構造体および接続構造体の作製方法
CN110197819A (zh) * 2018-01-31 2019-09-03 三国电子有限会社 连接结构体及连接结构体的制作方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US11735556B2 (en) 2018-01-31 2023-08-22 Mikuni Electron Corporation Connection structure

Also Published As

Publication number Publication date
US20080185717A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
TWI431746B (zh) 半導體元件
JP4056424B2 (ja) 半導体装置の製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2004235310A (ja) 半導体装置およびその製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
JP5052605B2 (ja) 半導体チップ
TW201241978A (en) Flip chip device
JP2000277649A (ja) 半導体装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2001274197A (ja) 半導体装置及びその製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2001015633A (ja) 半導体装置
JP2010087418A (ja) 電子装置及びその製造方法
JP2004103935A (ja) 半導体装置およびその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP3598058B2 (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131