JP2001015633A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001015633A JP2001015633A JP11183077A JP18307799A JP2001015633A JP 2001015633 A JP2001015633 A JP 2001015633A JP 11183077 A JP11183077 A JP 11183077A JP 18307799 A JP18307799 A JP 18307799A JP 2001015633 A JP2001015633 A JP 2001015633A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- electrode pad
- semiconductor chip
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板の電極パッドと半導体チップの電極
パッドとの間における接続部の接続寿命を長くする。 【解決手段】 互いに対向する第１主面及び第２主面
と、前記第１主面に形成された第１電極パッドと、前記
第２主面に形成され、前記第１電極パッドと電気的に接
続された第２電極パッドとを有する配線基板と、第３主
面及びこの第３主面に形成された第３電極パッドを有す
る半導体チップと、前記配線基板の第１電極パッドと前
記半導体チップの第３電極パッドとの間に介在された第
１バンプと、前記配線基板の第１主面と前記半導体チッ
プの第３主面との間に介在された樹脂と、前記配線基板
の第２電極パッド上に形成された第２バンプとを有する
半導体装置であって、前記配線基板は、可撓性フィルム
からなる基材を主体とする構成になっている。
パッドとの間における接続部の接続寿命を長くする。 【解決手段】 互いに対向する第１主面及び第２主面
と、前記第１主面に形成された第１電極パッドと、前記
第２主面に形成され、前記第１電極パッドと電気的に接
続された第２電極パッドとを有する配線基板と、第３主
面及びこの第３主面に形成された第３電極パッドを有す
る半導体チップと、前記配線基板の第１電極パッドと前
記半導体チップの第３電極パッドとの間に介在された第
１バンプと、前記配線基板の第１主面と前記半導体チッ
プの第３主面との間に介在された樹脂と、前記配線基板
の第２電極パッド上に形成された第２バンプとを有する
半導体装置であって、前記配線基板は、可撓性フィルム
からなる基材を主体とする構成になっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＢＧＡ型半導体装置に適用して有効な技術に
関するものである。
し、特に、ＢＧＡ型半導体装置に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】多端子化に好適な半導体装置として、例
えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼称される半導
体装置が知られている。このＢＧＡ型半導体装置におい
ては、異方導電性樹脂を用いて製造する試みがなされて
いる。異方導電性樹脂を用いたＢＧＡ型半導体装置の製
造は、これに限定されないが、例えば、半導体チップの
一主面に形成された電極パッド上に導電性バンプを形成
し、その後、配線基板の一主面上に異方導電性樹脂を介
在して半導体チップを位置決めし、その後、加熱した状
態で半導体チップを圧着して、配線基板に半導体チップ
を接着固定すると共に、配線基板の一主面に形成された
電極パッドと半導体チップの電極パッド上に形成された
導電性バンプとを電気的に接続し、その後、配線基板の
一主面と対向する他の主面に形成された電極パッド上に
外部端子として用いられる導電性バンプを形成すること
によって行われる。このようにして製造されたＢＧＡ型
半導体装置は、配線基板と半導体チップとの熱膨張量差
に起因する応力を配線基板と半導体チップとの間に介在
された異方導電性樹脂によって分散することができるの
で、配線基板の電極パッドと半導体チップの電極パッド
との間における接続部の接続寿命が長い。
えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼称される半導
体装置が知られている。このＢＧＡ型半導体装置におい
ては、異方導電性樹脂を用いて製造する試みがなされて
いる。異方導電性樹脂を用いたＢＧＡ型半導体装置の製
造は、これに限定されないが、例えば、半導体チップの
一主面に形成された電極パッド上に導電性バンプを形成
し、その後、配線基板の一主面上に異方導電性樹脂を介
在して半導体チップを位置決めし、その後、加熱した状
態で半導体チップを圧着して、配線基板に半導体チップ
を接着固定すると共に、配線基板の一主面に形成された
電極パッドと半導体チップの電極パッド上に形成された
導電性バンプとを電気的に接続し、その後、配線基板の
一主面と対向する他の主面に形成された電極パッド上に
外部端子として用いられる導電性バンプを形成すること
によって行われる。このようにして製造されたＢＧＡ型
半導体装置は、配線基板と半導体チップとの熱膨張量差
に起因する応力を配線基板と半導体チップとの間に介在
された異方導電性樹脂によって分散することができるの
で、配線基板の電極パッドと半導体チップの電極パッド
との間における接続部の接続寿命が長い。
【０００３】なお、異方導電性樹脂を用いて半導体チッ
プを実装する技術については、例えば、特開平８−３７
２０８号（１９９６年２月６日公開）公報、並びに特開
平８−２３６５７８号（１９９６年９月１３日公開）公
報に記載されている。また、異方導電性樹脂を用いたＢ
ＧＡ型半導体装置については、例えば、特開平１０−２
７０４９６号（１９９８年１０月９日公開）公報に記載
されている。
プを実装する技術については、例えば、特開平８−３７
２０８号（１９９６年２月６日公開）公報、並びに特開
平８−２３６５７８号（１９９６年９月１３日公開）公
報に記載されている。また、異方導電性樹脂を用いたＢ
ＧＡ型半導体装置については、例えば、特開平１０−２
７０４９６号（１９９８年１０月９日公開）公報に記載
されている。
【０００４】
【発明が解決しようとする課題】本発明者等は、異方導
電性樹脂を用いたＢＧＡ型半導体装置について検討した
結果、以下の問題点を見出した。
電性樹脂を用いたＢＧＡ型半導体装置について検討した
結果、以下の問題点を見出した。
【０００５】（１）配線基板と半導体チップとの熱膨張
量差に起因する応力以外の応力が加わると、配線基板と
半導体チップとの間に介在された異方導電性樹脂にかか
る応力が増加し、配線基板の電極パッドと半導体チップ
の電極パッドとの間における接続部の接続寿命が短くな
る。
量差に起因する応力以外の応力が加わると、配線基板と
半導体チップとの間に介在された異方導電性樹脂にかか
る応力が増加し、配線基板の電極パッドと半導体チップ
の電極パッドとの間における接続部の接続寿命が短くな
る。
【０００６】実装基板にＢＧＡ型半導体装置を実装した
場合、実装基板と配線基板との熱膨張量差の違いや、実
装基板と半導体チップとの熱膨張量差の違いなどから、
異方導電性樹脂にかかる応力が増加するため、配線基板
の電極パッドと半導体チップの電極パッドとの間におけ
る接続部の接続寿命が短くなる。即ち、実装する前の状
態よりも実装した後の方が接続部の接続寿命が短くな
る。特に、半導体チップの投影領域以外に外部端子とし
ての導電性バンプを配置したＢＧＡ型半導体装置におい
ては、実装基板との熱膨張量差に起因して異方導電性樹
脂にかかる応力が大きいため、接続部の接続寿命が短く
なる。
場合、実装基板と配線基板との熱膨張量差の違いや、実
装基板と半導体チップとの熱膨張量差の違いなどから、
異方導電性樹脂にかかる応力が増加するため、配線基板
の電極パッドと半導体チップの電極パッドとの間におけ
る接続部の接続寿命が短くなる。即ち、実装する前の状
態よりも実装した後の方が接続部の接続寿命が短くな
る。特に、半導体チップの投影領域以外に外部端子とし
ての導電性バンプを配置したＢＧＡ型半導体装置におい
ては、実装基板との熱膨張量差に起因して異方導電性樹
脂にかかる応力が大きいため、接続部の接続寿命が短く
なる。
【０００７】従って、ＢＧＡ型半導体装置においては、
実装基板の影響を異方導電性樹脂になるべく伝えないよ
うにする必要がある。
実装基板の影響を異方導電性樹脂になるべく伝えないよ
うにする必要がある。
【０００８】（２）異方導電性樹脂を用いたＢＧＡ型半
導体装置は、配線基板の一主面上にフェースダウン方式
で半導体チップを実装しているので、配線基板の一主面
上にフェースアップ方式で半導体チップを実装したＢＧ
Ａ型半導体装置と比較して薄型化を図ることができる。
導体装置は、配線基板の一主面上にフェースダウン方式
で半導体チップを実装しているので、配線基板の一主面
上にフェースアップ方式で半導体チップを実装したＢＧ
Ａ型半導体装置と比較して薄型化を図ることができる。
【０００９】しかしながら、ＢＧＡ型半導体装置は、配
線基板の一主面側に導電性バンプを介在して半導体チッ
プが配置され、配線基板の他の主面側に外部端子として
の導電性バンプが配置された構成になっているため、更
に薄型化を図ることが困難になってきている。
線基板の一主面側に導電性バンプを介在して半導体チッ
プが配置され、配線基板の他の主面側に外部端子として
の導電性バンプが配置された構成になっているため、更
に薄型化を図ることが困難になってきている。
【００１０】本発明の目的は、配線基板の電極パッドと
半導体チップの電極パッドとの間における接続部の接続
寿命を長くすることが可能な技術を提供することにあ
る。
半導体チップの電極パッドとの間における接続部の接続
寿命を長くすることが可能な技術を提供することにあ
る。
【００１１】本発明の他の目的は、半導体装置の薄型化
を図ることが可能な技術を提供することにある。
を図ることが可能な技術を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１４】（１）互いに対向する第１主面及び第２主
面と、前記第１主面に形成された第１電極パッドと、前
記第２主面に形成され、前記第１電極パッドと電気的に
接続された第２電極パッドとを有する配線基板と、第３
主面及びこの第３主面に形成された第３電極パッドを有
する半導体チップと、前記配線基板の第１電極パッドと
前記半導体チップの第３電極パッドとの間に介在された
第１バンプと、前記配線基板の第１主面と前記半導体チ
ップの第３主面との間に介在された樹脂と、前記配線基
板の第２電極パッド上に形成された第２バンプとを有す
る半導体装置であって、前記配線基板は、可撓性フィル
ムからなる基材を主体とする構成になっている。
面と、前記第１主面に形成された第１電極パッドと、前
記第２主面に形成され、前記第１電極パッドと電気的に
接続された第２電極パッドとを有する配線基板と、第３
主面及びこの第３主面に形成された第３電極パッドを有
する半導体チップと、前記配線基板の第１電極パッドと
前記半導体チップの第３電極パッドとの間に介在された
第１バンプと、前記配線基板の第１主面と前記半導体チ
ップの第３主面との間に介在された樹脂と、前記配線基
板の第２電極パッド上に形成された第２バンプとを有す
る半導体装置であって、前記配線基板は、可撓性フィル
ムからなる基材を主体とする構成になっている。
【００１５】（２）半導体装置は、互いに対向する第１
主面及び第２主面と、前記第２主面に形成された第１電
極パッドと、前記第２主面に形成され、前記第１電極パ
ッドと電気的に接続された第２電極パッドとを有する配
線基板と、第３主面及びこの第３主面に形成された第３
電極パッドを有する半導体チップと、前記配線基板の第
１電極パッドと前記半導体チップの第３電極パッドとの
間に介在された第１バンプと、前記配線基板の第２主面
と前記半導体チップの第３主面との間に介在された樹脂
と、前記配線基板の第２電極パッド上に形成された第２
バンプとを有する構成になっている。
主面及び第２主面と、前記第２主面に形成された第１電
極パッドと、前記第２主面に形成され、前記第１電極パ
ッドと電気的に接続された第２電極パッドとを有する配
線基板と、第３主面及びこの第３主面に形成された第３
電極パッドを有する半導体チップと、前記配線基板の第
１電極パッドと前記半導体チップの第３電極パッドとの
間に介在された第１バンプと、前記配線基板の第２主面
と前記半導体チップの第３主面との間に介在された樹脂
と、前記配線基板の第２電極パッド上に形成された第２
バンプとを有する構成になっている。
【００１６】前述の手段（１）によれば、実装基板に半
導体装置を実装した後、実装基板と配線基板との熱膨張
量差に起因して樹脂にかかる応力や、実装基板と半導体
チップとの熱膨張量差に起因して樹脂にかかる応力を配
線基板の変形によって緩和することができるので、配線
基板の電極パッドと半導体チップの電極パッドとの間に
おける接続部の接続寿命を長くすることができる。
導体装置を実装した後、実装基板と配線基板との熱膨張
量差に起因して樹脂にかかる応力や、実装基板と半導体
チップとの熱膨張量差に起因して樹脂にかかる応力を配
線基板の変形によって緩和することができるので、配線
基板の電極パッドと半導体チップの電極パッドとの間に
おける接続部の接続寿命を長くすることができる。
【００１７】前述の手段（２）によれば、半導体チップ
の厚さを第２バンプの高さによって相殺することができ
るので、半導体装置の薄型化を図ることができる。
の厚さを第２バンプの高さによって相殺することができ
るので、半導体装置の薄型化を図ることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００１９】（実施形態１）図１は本発明の実施形態１
であるＢＧＡ型半導体装置の模式的断面図であり、図２
は図１の一部を拡大した模式的断面図であり、図３は図
１に示すＢＧＡ型半導体装置を実装基板に実装した状態
の模式的断面図である。なお、図面を見易くするため、
図１及び図３においては、断面のハッチングを一部省略
している。
であるＢＧＡ型半導体装置の模式的断面図であり、図２
は図１の一部を拡大した模式的断面図であり、図３は図
１に示すＢＧＡ型半導体装置を実装基板に実装した状態
の模式的断面図である。なお、図面を見易くするため、
図１及び図３においては、断面のハッチングを一部省略
している。
【００２０】図１及び図２に示すように、本実施形態の
ＢＧＡ型半導体装置２０は、配線基板１の一主面１Ａ側
に一つの半導体チップ１０を搭載し、配線基板１の一主
面と対向する他の主面（裏面）１Ｂ側に外部端子として
複数の導電性バンプ１４を配置した構成になっている。
半導体チップ１０は、その一主面１０Ａが配線基板１の
一主面と向かい合うようにして搭載されている。
ＢＧＡ型半導体装置２０は、配線基板１の一主面１Ａ側
に一つの半導体チップ１０を搭載し、配線基板１の一主
面と対向する他の主面（裏面）１Ｂ側に外部端子として
複数の導電性バンプ１４を配置した構成になっている。
半導体チップ１０は、その一主面１０Ａが配線基板１の
一主面と向かい合うようにして搭載されている。
【００２１】半導体チップ１０の平面形状は方形状で形
成され、本実施形態においては例えば１０［ｍｍ］×１
０［ｍｍ］の正方形で形成されている。この半導体チッ
プ１０には、集積回路として例えば論理回路が内蔵され
ている。
成され、本実施形態においては例えば１０［ｍｍ］×１
０［ｍｍ］の正方形で形成されている。この半導体チッ
プ１０には、集積回路として例えば論理回路が内蔵され
ている。
【００２２】半導体チップ１０は、主に、半導体基板
と、この半導体基板の一主面上において絶縁層、配線層
の夫々を複数段に積み重ねた多層配線層と、この多層配
線層を覆うようにして形成された表面保護膜（最終保護
膜）とを有する構成になっている。半導体基板は例えば
単結晶シリコンで形成され、絶縁層は例えば酸化シリコ
ン膜で形成され、配線層は例えばアルミニウム（Ａｌ）
又はアルミニウム合金等の金属膜で形成されている。ま
た、表面保護膜は例えば酸化シリコン膜又は窒化シリコ
ン膜で形成されている。このように構成された半導体チ
ップ１０においては、３×１０~6[１／℃]程度の熱膨張
係数を有する。
と、この半導体基板の一主面上において絶縁層、配線層
の夫々を複数段に積み重ねた多層配線層と、この多層配
線層を覆うようにして形成された表面保護膜（最終保護
膜）とを有する構成になっている。半導体基板は例えば
単結晶シリコンで形成され、絶縁層は例えば酸化シリコ
ン膜で形成され、配線層は例えばアルミニウム（Ａｌ）
又はアルミニウム合金等の金属膜で形成されている。ま
た、表面保護膜は例えば酸化シリコン膜又は窒化シリコ
ン膜で形成されている。このように構成された半導体チ
ップ１０においては、３×１０~6[１／℃]程度の熱膨張
係数を有する。
【００２３】半導体チップ１０の一主面（回路形成面）
１０Ａの周辺部には、その外周囲の各辺に沿って複数の
電極パッド（ボンディングパッド）１１が形成されてい
る。複数の電極パッド１１の夫々は、半導体チップ１０
の多層配線層のうちの最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
で覆われ、この表面保護膜には電極パッド１１の表面を
露出するボンディング開口が形成されている。
１０Ａの周辺部には、その外周囲の各辺に沿って複数の
電極パッド（ボンディングパッド）１１が形成されてい
る。複数の電極パッド１１の夫々は、半導体チップ１０
の多層配線層のうちの最上層の配線層に形成されてい
る。最上層の配線層はその上層に形成された表面保護膜
で覆われ、この表面保護膜には電極パッド１１の表面を
露出するボンディング開口が形成されている。
【００２４】配線基板１の平面形状は方形状で形成さ
れ、本実施形態においては例えば２５［ｍｍ］×２５
［ｍｍ］の正方形で形成されている。配線基板１は、基
材として例えばポリイミド系の絶縁樹脂からなる可撓性
フィルム２を主体とする構成になっている。可撓性フィ
ルム２は、例えば０．２［ｍｍ］程度の厚さで形成され
ている。
れ、本実施形態においては例えば２５［ｍｍ］×２５
［ｍｍ］の正方形で形成されている。配線基板１は、基
材として例えばポリイミド系の絶縁樹脂からなる可撓性
フィルム２を主体とする構成になっている。可撓性フィ
ルム２は、例えば０．２［ｍｍ］程度の厚さで形成され
ている。
【００２５】図２に示すように、配線基板１の一主面１
Ａには複数の配線３が形成され、この複数の配線３の夫
々には電極パッド３Ａが形成されている。配線基板１の
他の主面１Ｂには複数の配線５が形成され、この複数の
配線５の夫々には電極パッド５Ａが形成されている。各
配線３はスルーホール配線７を介して各配線５と電気的
に接続されている。配線３及び配線５は、可撓性フィル
ム２に接着材を介在して貼り付けられた金属箔をエッチ
ングすることによって形成される。金属箔としては、例
えば３５［μｍ］程度の厚さの銅箔が用いられている。
Ａには複数の配線３が形成され、この複数の配線３の夫
々には電極パッド３Ａが形成されている。配線基板１の
他の主面１Ｂには複数の配線５が形成され、この複数の
配線５の夫々には電極パッド５Ａが形成されている。各
配線３はスルーホール配線７を介して各配線５と電気的
に接続されている。配線３及び配線５は、可撓性フィル
ム２に接着材を介在して貼り付けられた金属箔をエッチ
ングすることによって形成される。金属箔としては、例
えば３５［μｍ］程度の厚さの銅箔が用いられている。
【００２６】配線基板１の一主面１Ａには配線３を覆う
ようにして保護膜４が形成され、この保護膜４には電極
パッド３Ａの表面を露出する開口が形成されている。配
線基板１の他の主面１Ｂには配線５を覆うようにして保
護膜６が形成され、この保護膜６には電極パッド５Ａの
表面を露出する開口が形成されている。保護膜４，６の
夫々は、例えばポリイミド系の樹脂で形成されている。
このように構成された配線基板１においては、７０×１
０~6[１／℃]程度の熱膨張係数を有する。
ようにして保護膜４が形成され、この保護膜４には電極
パッド３Ａの表面を露出する開口が形成されている。配
線基板１の他の主面１Ｂには配線５を覆うようにして保
護膜６が形成され、この保護膜６には電極パッド５Ａの
表面を露出する開口が形成されている。保護膜４，６の
夫々は、例えばポリイミド系の樹脂で形成されている。
このように構成された配線基板１においては、７０×１
０~6[１／℃]程度の熱膨張係数を有する。
【００２７】配線基板１の一主面１Ａと半導体チップ１
０の一主面１０Ａとの間には樹脂１３が介在され、半導
体チップ１０は樹脂１３によって配線基板１に接着固定
されている。樹脂１３としては、例えばエポキシ系の熱
硬化性絶縁樹脂に多数の導電性粒子（例えばニッケル
（Ｎｉ）粒子）が混入された異方導電性樹脂が用いられ
ている。このような樹脂１３においては、９０×１０~6
[１／℃]程度の熱膨張係数を有する。
０の一主面１０Ａとの間には樹脂１３が介在され、半導
体チップ１０は樹脂１３によって配線基板１に接着固定
されている。樹脂１３としては、例えばエポキシ系の熱
硬化性絶縁樹脂に多数の導電性粒子（例えばニッケル
（Ｎｉ）粒子）が混入された異方導電性樹脂が用いられ
ている。このような樹脂１３においては、９０×１０~6
[１／℃]程度の熱膨張係数を有する。
【００２８】配線基板１の一主面１Ａに形成された複数
の電極パッド３Ａの夫々は、半導体チップ１０の一主面
１０Ａに形成された複数の電極パッド１１の夫々と対向
する位置に配置されている。配線基板１の電極パッド３
Ａと半導体チップ１０Ａの電極パッド１１との間には、
例えば金（Ａｕ）からなる導電性バンプ１２が介在され
ている。導電性バンプ１２は、半導体チップ１０の電極
パッド１１に固着され、電気的にかつ機械的に接続され
ている。また、導電性バンプ１２は、異方導電性樹脂
（１３）に多数混入された導電性粒子のうちの一部を介
在して配線基板１の電極パッド３Ａに電気的に接続され
ている。配線基板１の電極パッド３Ａと導電性バンプ１
２との接続は、樹脂１３の熱収縮力及び熱硬化収縮力に
よって保持されている。
の電極パッド３Ａの夫々は、半導体チップ１０の一主面
１０Ａに形成された複数の電極パッド１１の夫々と対向
する位置に配置されている。配線基板１の電極パッド３
Ａと半導体チップ１０Ａの電極パッド１１との間には、
例えば金（Ａｕ）からなる導電性バンプ１２が介在され
ている。導電性バンプ１２は、半導体チップ１０の電極
パッド１１に固着され、電気的にかつ機械的に接続され
ている。また、導電性バンプ１２は、異方導電性樹脂
（１３）に多数混入された導電性粒子のうちの一部を介
在して配線基板１の電極パッド３Ａに電気的に接続され
ている。配線基板１の電極パッド３Ａと導電性バンプ１
２との接続は、樹脂１３の熱収縮力及び熱硬化収縮力に
よって保持されている。
【００２９】導電性バンプ１３は、例えばボール・ボン
ディング法によって形成されている。ボール・ボンディ
ング法は、Ａｕワイヤの先端部に形成されたボールを電
極パッドに熱圧着し、その後、ボールの部分からＡｕワ
イヤを切断して導電性バンプを形成する方法である。
ディング法によって形成されている。ボール・ボンディ
ング法は、Ａｕワイヤの先端部に形成されたボールを電
極パッドに熱圧着し、その後、ボールの部分からＡｕワ
イヤを切断して導電性バンプを形成する方法である。
【００３０】複数の導電性バンプ１４の夫々は、これに
限定されないが、配線基板１の他の主面１Ｂの中央部を
除いた周辺部に、配線基板１の外周囲の各辺に沿って三
列状態で配列されている。複数の導電性バンプ１４の夫
々は、夫々の電極パッド５Ａに固着され、電気的にかつ
機械的に接続されている。導電性バンプ１４は、例えば
６３［ｗｔ％］鉛（Ｐｂ）−３７［ｗｔ％］錫（Ｓｎ）
組成の金属材で形成されている。
限定されないが、配線基板１の他の主面１Ｂの中央部を
除いた周辺部に、配線基板１の外周囲の各辺に沿って三
列状態で配列されている。複数の導電性バンプ１４の夫
々は、夫々の電極パッド５Ａに固着され、電気的にかつ
機械的に接続されている。導電性バンプ１４は、例えば
６３［ｗｔ％］鉛（Ｐｂ）−３７［ｗｔ％］錫（Ｓｎ）
組成の金属材で形成されている。
【００３１】次に、ＢＧＡ型半導体装置２０の製造につ
いて、図１及び図２を用いて説明する。
いて、図１及び図２を用いて説明する。
【００３２】まず、配線基板１及び半導体チップ１０を
準備する。半導体チップ１０の電極パッド１１上には導
電性バンプ１２が形成されている。本実施形態の導電性
バンプ１２は、Ａｕワイヤを使用し、熱圧着に超音波振
動を併用したボール・ボンディング法で形成される。こ
のようにして形成された導電性バンプ１２は、半導体チ
ップ１０の電極パッド１１に対して強固に接続される。
準備する。半導体チップ１０の電極パッド１１上には導
電性バンプ１２が形成されている。本実施形態の導電性
バンプ１２は、Ａｕワイヤを使用し、熱圧着に超音波振
動を併用したボール・ボンディング法で形成される。こ
のようにして形成された導電性バンプ１２は、半導体チ
ップ１０の電極パッド１１に対して強固に接続される。
【００３３】次に、配線基板１の一主面１Ａのチップ搭
載領域に、例えばフィルム状に加工された樹脂１３を貼
り付ける。樹脂１３としては、例えばエポキシ系の熱硬
化性絶縁樹脂に多数の導電性粒子（例えばＮｉ粒子）が
混入された異方導電性樹脂を用いる。
載領域に、例えばフィルム状に加工された樹脂１３を貼
り付ける。樹脂１３としては、例えばエポキシ系の熱硬
化性絶縁樹脂に多数の導電性粒子（例えばＮｉ粒子）が
混入された異方導電性樹脂を用いる。
【００３４】次に、配線基板１の一主面１Ａ上に樹脂１
３を介在して半導体チップ１０を配置する。この時、半
導体チップ１０は、その一主面１０Ａが配線基板１の一
主面１Ａと向い合う状態で配置される。また、半導体チ
ップ１０は、その電極パッド１１が配線基板１の電極パ
ッド３Ａと対向するようにして配置される。
３を介在して半導体チップ１０を配置する。この時、半
導体チップ１０は、その一主面１０Ａが配線基板１の一
主面１Ａと向い合う状態で配置される。また、半導体チ
ップ１０は、その電極パッド１１が配線基板１の電極パ
ッド３Ａと対向するようにして配置される。
【００３５】次に、加熱した状態で半導体チップ１０を
圧着し、その後、樹脂１３を硬化させる。この工程にお
いて、半導体チップ１０は、その一主面１０Ａと配線基
板１の一主面１Ａとの間に介在された樹脂１３によって
配線基板１に接着固定される。また、導電性バンプ１２
は、異方導電性樹脂（１３）に多数混入された導電性粒
子のうちの一部を介在して配線基板１の電極パッド３Ａ
に電気的に接続される。配線基板１の電極パッド３Ａと
導電性バンプ１２との接続は、樹脂１３の熱収縮力及び
熱硬化収縮力によって保持される。
圧着し、その後、樹脂１３を硬化させる。この工程にお
いて、半導体チップ１０は、その一主面１０Ａと配線基
板１の一主面１Ａとの間に介在された樹脂１３によって
配線基板１に接着固定される。また、導電性バンプ１２
は、異方導電性樹脂（１３）に多数混入された導電性粒
子のうちの一部を介在して配線基板１の電極パッド３Ａ
に電気的に接続される。配線基板１の電極パッド３Ａと
導電性バンプ１２との接続は、樹脂１３の熱収縮力及び
熱硬化収縮力によって保持される。
【００３６】次に、配線基板１の他の主面１Ｂの電極パ
ッド５Ａ上に導電性バンプ１４を形成する。導電性バン
プ１４の形成は、これに限定されないが、例えば、６３
［ｗｔ％］鉛（Ｐｂ）−３７［ｗｔ％］錫（Ｓｎ）組成
からなる金属ボールを配線基板１の電極パッド５Ａ上に
ボール供給法で供給し、その後、金属ボールを溶融する
ことによって行われる。これにより、図１及び図２に示
すＢＧＡ型半導体装置２０がほぼ完成する。
ッド５Ａ上に導電性バンプ１４を形成する。導電性バン
プ１４の形成は、これに限定されないが、例えば、６３
［ｗｔ％］鉛（Ｐｂ）−３７［ｗｔ％］錫（Ｓｎ）組成
からなる金属ボールを配線基板１の電極パッド５Ａ上に
ボール供給法で供給し、その後、金属ボールを溶融する
ことによって行われる。これにより、図１及び図２に示
すＢＧＡ型半導体装置２０がほぼ完成する。
【００３７】このように構成されたＢＧＡ型半導体装置
２０は、実装基板に実装され、携帯電話、ＰＤＡ（Ｐer
sonal Ｄigital Ａssistants）、ＨＰＣ（Ｈandheld Ｐ
ersonal Ｃomputer ）等の携帯情報端末機器やパーソナ
ル・コンピュータ等の電子機器に組み込まれる。ＢＧＡ
型半導体装置２０は、図３に示すように、導電性バンプ
１４を溶融して硬化させ、実装基板３０の電極パッド３
１に導電性バンプ１４を電気的にかつ機械的に接続する
ことによって実装される。
２０は、実装基板に実装され、携帯電話、ＰＤＡ（Ｐer
sonal Ｄigital Ａssistants）、ＨＰＣ（Ｈandheld Ｐ
ersonal Ｃomputer ）等の携帯情報端末機器やパーソナ
ル・コンピュータ等の電子機器に組み込まれる。ＢＧＡ
型半導体装置２０は、図３に示すように、導電性バンプ
１４を溶融して硬化させ、実装基板３０の電極パッド３
１に導電性バンプ１４を電気的にかつ機械的に接続する
ことによって実装される。
【００３８】ところで、本実施形態のＢＧＡ型半導体装
置２０は、可撓性フィルム２を基材とする配線基板１を
用いている。この配線基板１は、ガラス繊維にエポキシ
系樹脂又はポリイミド系樹脂を含浸させた硬質基板から
なる配線基板と比較して柔らかく、変形し易いため、実
装基板３０と半導体チップ１０との熱膨張量差に起因し
て樹脂１３にかかる応力や、実装基板３０と半導体チッ
プ１０との熱膨張量差に起因して樹脂１３にかかる応力
を配線基板１の変形によって緩和することができる。特
に、本実施形態のように、半導体チップ１０の投影領域
以外に外部端子としての導電性バンプ１４を配置した場
合、実装基板３０と半導体チップ１０との熱膨張量差に
起因して樹脂１３にかかる応力や、実装基板３０と半導
体チップ１０との熱膨張量差に起因して樹脂１３にかか
る応力が大きいため、これらの応力を配線基板１の変形
によって緩和することは重要である。
置２０は、可撓性フィルム２を基材とする配線基板１を
用いている。この配線基板１は、ガラス繊維にエポキシ
系樹脂又はポリイミド系樹脂を含浸させた硬質基板から
なる配線基板と比較して柔らかく、変形し易いため、実
装基板３０と半導体チップ１０との熱膨張量差に起因し
て樹脂１３にかかる応力や、実装基板３０と半導体チッ
プ１０との熱膨張量差に起因して樹脂１３にかかる応力
を配線基板１の変形によって緩和することができる。特
に、本実施形態のように、半導体チップ１０の投影領域
以外に外部端子としての導電性バンプ１４を配置した場
合、実装基板３０と半導体チップ１０との熱膨張量差に
起因して樹脂１３にかかる応力や、実装基板３０と半導
体チップ１０との熱膨張量差に起因して樹脂１３にかか
る応力が大きいため、これらの応力を配線基板１の変形
によって緩和することは重要である。
【００３９】このように、本実施形態によれば、以下の
効果が得られる。ＢＧＡ型半導体装置２０において、配
線基板１は、可撓性フィルム２からなる基材を主体とす
る構成になっている。このように構成することにより、
実装基板３０にＢＧＡ型半導体装置２０を実装した後、
実装基板３０と配線基板１との熱膨張量差に起因して樹
脂１３にかかる応力や、実装基板３０と半導体チップ１
０との熱膨張量差に起因して樹脂１３にかかる応力を配
線基板１の変形によって緩和することができるので、配
線基板１の電極パッド３Ａと半導体チップ１０の電極パ
ッド１１との間における接続部の接続寿命を長くするこ
とができる。
効果が得られる。ＢＧＡ型半導体装置２０において、配
線基板１は、可撓性フィルム２からなる基材を主体とす
る構成になっている。このように構成することにより、
実装基板３０にＢＧＡ型半導体装置２０を実装した後、
実装基板３０と配線基板１との熱膨張量差に起因して樹
脂１３にかかる応力や、実装基板３０と半導体チップ１
０との熱膨張量差に起因して樹脂１３にかかる応力を配
線基板１の変形によって緩和することができるので、配
線基板１の電極パッド３Ａと半導体チップ１０の電極パ
ッド１１との間における接続部の接続寿命を長くするこ
とができる。
【００４０】また、配線基板１の電極パッド３Ａと半導
体チップ１０の電極パッド１１との間における接続部の
接続寿命を長くすることができるので、ＢＧＡ型半導体
装置２０の実装に対する信頼性の向上を図ることができ
る。
体チップ１０の電極パッド１１との間における接続部の
接続寿命を長くすることができるので、ＢＧＡ型半導体
装置２０の実装に対する信頼性の向上を図ることができ
る。
【００４１】なお、本実施形態では、半導体チップ１０
の電極パッド１１上に導電性バンプ１２を形成した例に
ついて説明したが、導電性バンプ１２は、図４（模式的
断面図）に示すように、配線基板１の電極パッド３Ａ上
に形成してもよい。この場合においても、前述の実施形
態１と同様の効果が得られる。
の電極パッド１１上に導電性バンプ１２を形成した例に
ついて説明したが、導電性バンプ１２は、図４（模式的
断面図）に示すように、配線基板１の電極パッド３Ａ上
に形成してもよい。この場合においても、前述の実施形
態１と同様の効果が得られる。
【００４２】また、本実施形態では、配線基板１の一主
面１Ａのチップ搭載領域にフィルム状の樹脂１３を貼り
付けた例について説明したが、配線基板１の一主面１Ａ
のチップ搭載領域に液状の樹脂１３を塗布してもよい。
面１Ａのチップ搭載領域にフィルム状の樹脂１３を貼り
付けた例について説明したが、配線基板１の一主面１Ａ
のチップ搭載領域に液状の樹脂１３を塗布してもよい。
【００４３】また、本実施形態では、樹脂１３として異
方導電性樹脂を用いた例について説明したが、樹脂１３
としては導電性粒子が混入されていない熱硬化性樹脂又
は熱可塑性樹脂を用いてもよい。
方導電性樹脂を用いた例について説明したが、樹脂１３
としては導電性粒子が混入されていない熱硬化性樹脂又
は熱可塑性樹脂を用いてもよい。
【００４４】（実施形態２）図５は本発明の実施形態２
であるＢＧＡ型半導体装置の一部を示す模式的断面図で
ある。
であるＢＧＡ型半導体装置の一部を示す模式的断面図で
ある。
【００４５】図５に示すように、本実施形態のＢＧＡ型
半導体装置２１は、基本的に前述の実施形態１と同様の
構成になっており、以下の構成が異なっている。
半導体装置２１は、基本的に前述の実施形態１と同様の
構成になっており、以下の構成が異なっている。
【００４６】即ち、導電性バンプ１２は、配線基板１の
電極パッド１Ａ及び半導体チップ１０の電極パッド１１
に固着され、これらの電極パッドに電気的にかつ機械的
に接続されている。導電性バンプ１２は、導電性バンプ
１４よりも融点が高い例えばＰｂ−Ｓｎ組成の金属材で
形成されている。また、樹脂１３は、例えばエポキシ系
の熱硬化性樹脂で形成されている。
電極パッド１Ａ及び半導体チップ１０の電極パッド１１
に固着され、これらの電極パッドに電気的にかつ機械的
に接続されている。導電性バンプ１２は、導電性バンプ
１４よりも融点が高い例えばＰｂ−Ｓｎ組成の金属材で
形成されている。また、樹脂１３は、例えばエポキシ系
の熱硬化性樹脂で形成されている。
【００４７】このように構成されたＢＧＡ型半導体装置
２１においては、配線基板１の電極パッド３Ａと半導体
チップ１０の電極パッド１１との間に導電性バンプ１２
を介在した状態で導電性バンプ１２を溶融して、配線基
板１の電極パッド３Ａと半導体チップ１０の電極パッド
１１とを電気的にかつ機械的に接続し、その後、配線基
板１の一主面１Ａと半導体チップ１０の一主面１０Ａと
の間に液状の樹脂１３を充填し、その後、熱処理を施し
て樹脂１３を硬化させることによって製造される。
２１においては、配線基板１の電極パッド３Ａと半導体
チップ１０の電極パッド１１との間に導電性バンプ１２
を介在した状態で導電性バンプ１２を溶融して、配線基
板１の電極パッド３Ａと半導体チップ１０の電極パッド
１１とを電気的にかつ機械的に接続し、その後、配線基
板１の一主面１Ａと半導体チップ１０の一主面１０Ａと
の間に液状の樹脂１３を充填し、その後、熱処理を施し
て樹脂１３を硬化させることによって製造される。
【００４８】このように構成されたＢＧＡ型半導体装置
２１においても、前述の実施形態１と同様の効果が得ら
れる。
２１においても、前述の実施形態１と同様の効果が得ら
れる。
【００４９】（実施形態３）図６は本発明の実施形態３
であるＢＧＡ型半導体装置の模式的断面図であり、図７
は図６の一部を拡大した模式的断面図であり、図８は図
６に示すＢＧＡ型半導体装置を実装基板に実装した状態
の模式的断面図である。なお、図面を見易くするため、
図６及び図８においては、断面のハッチングを一部省略
している。
であるＢＧＡ型半導体装置の模式的断面図であり、図７
は図６の一部を拡大した模式的断面図であり、図８は図
６に示すＢＧＡ型半導体装置を実装基板に実装した状態
の模式的断面図である。なお、図面を見易くするため、
図６及び図８においては、断面のハッチングを一部省略
している。
【００５０】図６及び図７に示すように、本実施形態の
ＢＧＡ型半導体装置２２は、基本的に前述の実施形態１
と同様の構成になっており、以下の構成が異なってい
る。
ＢＧＡ型半導体装置２２は、基本的に前述の実施形態１
と同様の構成になっており、以下の構成が異なってい
る。
【００５１】即ち、半導体チップ１０は、配線基板１の
他の主面（裏面）１Ｂ側に搭載されている。また、配線
基板１の他の主面１Ｂに形成された配線５は、電極パッ
ド５Ａ及び電極パッド３Ａを有する構成になっている。
また、導電性バンプ１４は、その最上部１４Ａが半導体
チップ１０の一主面１０Ａと対向する他の主面（裏面）
１０Ｂよりも突出する高さで形成されている。
他の主面（裏面）１Ｂ側に搭載されている。また、配線
基板１の他の主面１Ｂに形成された配線５は、電極パッ
ド５Ａ及び電極パッド３Ａを有する構成になっている。
また、導電性バンプ１４は、その最上部１４Ａが半導体
チップ１０の一主面１０Ａと対向する他の主面（裏面）
１０Ｂよりも突出する高さで形成されている。
【００５２】このように構成されたＢＧＡ型半導体装置
２２においても、前述の実施形態１と同様の効果が得ら
れる。
２２においても、前述の実施形態１と同様の効果が得ら
れる。
【００５３】また、ＢＧＡ型半導体装置２２において、
半導体チップ１０は、配線基板１の他の主面１Ｂ側に搭
載されている。このように構成することにより、半導体
チップ１０の厚さを導電性バンプ１４の高さによって相
殺することができるので、ＢＧＡ型半導体装置２２の薄
型化を図ることができる。
半導体チップ１０は、配線基板１の他の主面１Ｂ側に搭
載されている。このように構成することにより、半導体
チップ１０の厚さを導電性バンプ１４の高さによって相
殺することができるので、ＢＧＡ型半導体装置２２の薄
型化を図ることができる。
【００５４】また、配線基板１の一主面１Ａに配線及び
保護膜を形成する必要がなく、更にスルーホール配線を
形成する必要がないので、配線基板１の低コスト化を図
ることができる。
保護膜を形成する必要がなく、更にスルーホール配線を
形成する必要がないので、配線基板１の低コスト化を図
ることができる。
【００５５】また、図８に示すように、実装基板３０に
ＢＧＡ型半導体装置２２を実装する際、実装基板３０に
半導体チップ１０の他の主面１０Ｂを接触させることが
できるので、半導体チップ１０の動作熱を半導体チップ
１０の他の主面１０Ｂから実装基板３０に伝達させるこ
とができる。この結果、ＢＧＡ型半導体装置２２の放熱
効率が向上する。
ＢＧＡ型半導体装置２２を実装する際、実装基板３０に
半導体チップ１０の他の主面１０Ｂを接触させることが
できるので、半導体チップ１０の動作熱を半導体チップ
１０の他の主面１０Ｂから実装基板３０に伝達させるこ
とができる。この結果、ＢＧＡ型半導体装置２２の放熱
効率が向上する。
【００５６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５８】（１）半導体装置において、配線基板の電
極パッドと半導体チップの電極パッドとの間における接
続部の接続寿命を長くすることができる。
極パッドと半導体チップの電極パッドとの間における接
続部の接続寿命を長くすることができる。
【００５９】（２）半導体装置の薄型化を図ることがで
きる。
きる。
【図１】本発明の実施形態１であるＢＧＡ型半導体装置
の模式的断面図である。
の模式的断面図である。
【図２】図１の一部を拡大した模式的断面図である。
【図３】図１に示すＢＧＡ型半導体装置を実装基板に実
装した状態の模式的断面図である。
装した状態の模式的断面図である。
【図４】本発明の実施形態１の変形例であるＢＧＡ型半
導体装置の一部を示す模式的断面図である。
導体装置の一部を示す模式的断面図である。
【図５】本発明の実施形態２であるＢＧＡ型半導体装置
の一部を示す模式的断面図である。
の一部を示す模式的断面図である。
【図６】本発明の実施形態３であるＢＧＡ型半導体装置
の模式的断面図である。
の模式的断面図である。
【図７】図６の一部を拡大した模式的断面図である。
【図８】図６に示すＢＧＡ型半導体装置を実装基板に実
装した状態の模式的断面図である。
装した状態の模式的断面図である。
１…配線基板、１Ａ…一主面、１Ｂ…他の主面、２…可
撓性フィルム、３，５…配線、３Ａ，５Ａ…電極パッ
ド、４，６…保護膜、７…スルーホール配線、１０…半
導体チップ、１１…電極パッド、１２，１４…導電性バ
ンプ、１３…樹脂、２０，２１，２２…半導体装置、３
０…実装基板、３１…電極パッド。
撓性フィルム、３，５…配線、３Ａ，５Ａ…電極パッ
ド、４，６…保護膜、７…スルーホール配線、１０…半
導体チップ、１１…電極パッド、１２，１４…導電性バ
ンプ、１３…樹脂、２０，２１，２２…半導体装置、３
０…実装基板、３１…電極パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊彦 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 ▲角▼ 義之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F044 KK03 LL09 QQ04
Claims (9)
- 【請求項１】 互いに対向する第１主面及び第２主面
と、前記第１主面に形成された第１電極パッドと、前記
第２主面に形成され、前記第１電極パッドと電気的に接
続された第２電極パッドとを有する配線基板と、 第３主面及びこの第３主面に形成された第３電極パッド
を有する半導体チップと、 前記配線基板の第１電極パッドと前記半導体チップの第
３電極パッドとの間に介在された第１バンプと、 前記配線基板の第１主面と前記半導体チップの第３主面
との間に介在された樹脂と、 前記配線基板の第２電極パッド上に形成された第２バン
プとを有し、 前記配線基板は、可撓性フィルムからなる基材を主体と
する構成になっていることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記樹脂は、絶縁性樹脂の中に多数の導電性粒子が混入
された異方導電性樹脂であり、前記半導体チップは、前
記樹脂を介在して前記配線基板に接着固定されているこ
とを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の半導体装置において、 前記第１バンプは、前記配線基板の第１電極パッド、又
は前記半導体チップの第３電極パッドに固着されている
ことを特徴とする半導体装置。 - 【請求項４】 請求項１に記載の半導体装置において、 前記第１バンプは、前記配線基板の第１電極パッド及び
前記半導体チップの第３電極パッドに固着されているこ
とを特徴とする半導体装置。 - 【請求項５】 互いに対向する第１主面及び第２主面
と、前記第２主面に形成された第１電極パッドと、前記
第２主面に形成され、前記第１電極パッドと電気的に接
続された第２電極パッドとを有する配線基板と、 第３主面及びこの第３主面に形成された第３電極パッド
を有する半導体チップと、 前記配線基板の第１電極パッドと前記半導体チップの第
３電極パッドとの間に介在された第１バンプと、 前記配線基板の第２主面と前記半導体チップの第３主面
との間に介在された樹脂と、 前記配線基板の第２電極パッド上に形成された第２バン
プとを有することを特徴とする半導体装置。 - 【請求項６】 請求項５に記載の半導体装置において、 前記第２バンプは、前記半導体チップの第３主面と対向
する第４主面よりも突出していることを特徴とする半導
体装置。 - 【請求項７】 請求項６に記載の半導体装置において、 前記樹脂は、絶縁性樹脂の中に多数の導電性粒子が混入
された異方導電性樹脂であり、前記半導体チップは、前
記樹脂を介在して前記配線基板に接着固定されているこ
とを特徴とする半導体装置。 - 【請求項８】 請求項７に記載の半導体装置において、 前記第１バンプは、前記配線基板の第１電極パッド、又
は前記半導体チップの第３電極パッドに固着されている
ことを特徴とする半導体装置。 - 【請求項９】 請求項６に記載の半導体装置において、 前記第１バンプは、前記配線基板の第１電極パッド及び
前記半導体チップの第３電極パッドに固着されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183077A JP2001015633A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183077A JP2001015633A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015633A true JP2001015633A (ja) | 2001-01-19 |
Family
ID=16129363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11183077A Pending JP2001015633A (ja) | 1999-06-29 | 1999-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015633A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093827A1 (ja) * | 2004-03-26 | 2005-10-06 | Fujikura Ltd. | 貫通配線基板及びその製造方法 |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
-
1999
- 1999-06-29 JP JP11183077A patent/JP2001015633A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230329B2 (en) | 2003-02-07 | 2007-06-12 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device |
| US7091619B2 (en) | 2003-03-24 | 2006-08-15 | Seiko Epson Corporation | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| WO2005093827A1 (ja) * | 2004-03-26 | 2005-10-06 | Fujikura Ltd. | 貫通配線基板及びその製造方法 |
| JP2009055028A (ja) * | 2004-03-26 | 2009-03-12 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP4705748B2 (ja) | 半導体装置の製造方法 | |
| KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JP2009010436A (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2008192984A (ja) | 半導体装置及びその製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP2001015633A (ja) | 半導体装置 | |
| JP2002176135A (ja) | 積層型の半導体装置とその製造方法 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3727172B2 (ja) | 半導体装置 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JPH0345542B2 (ja) | ||
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JPH11145345A (ja) | 半導体装置およびその製造方法 | |
| JP4189681B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
| TWI393197B (zh) | 晶片封裝 |