TWI393197B - 晶片封裝 - Google Patents

晶片封裝 Download PDF

Info

Publication number
TWI393197B
TWI393197B TW97126988A TW97126988A TWI393197B TW I393197 B TWI393197 B TW I393197B TW 97126988 A TW97126988 A TW 97126988A TW 97126988 A TW97126988 A TW 97126988A TW I393197 B TWI393197 B TW I393197B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
stage adhesive
substrate
stage
package structure
Prior art date
Application number
TW97126988A
Other languages
English (en)
Other versions
TW201005841A (en
Inventor
Geng Shin Shen
Wei David Wang
Original Assignee
Chipmos Technoligies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technoligies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technoligies Inc
Priority to TW97126988A priority Critical patent/TWI393197B/zh
Publication of TW201005841A publication Critical patent/TW201005841A/zh
Application granted granted Critical
Publication of TWI393197B publication Critical patent/TWI393197B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors

Description

晶片封裝
本發明是有關於一種晶片封裝結構及其製程，且特別是有關於一種利用至少二B階黏著層以結合基材的晶片封裝結構及其製程。
隨著積體電路的輸入/輸出接點的增多，晶片封裝技術變得越來越多樣化。這歸因於覆晶(Flip Chip)互連技術極小化晶片封裝尺寸並減少信號傳輸路徑等的事實。應用覆晶互連技術的最常用的晶片封裝結構包括諸如覆晶球柵格陣列(Flip Chip Ball Grid Array)及覆晶針腳柵格陣列(Flip Chip Pin Grid Array)等晶片封裝結構。
覆晶互連技術採用這樣一種方法，即通過在晶片的主動表面上設置多個焊墊，並在這些焊墊上分別形成多個凸塊，來界定區域陣列。接著，將晶片翻覆，以分別連接晶片的焊接凸塊與設置在諸如電路基板的承載器上的多個接觸墊。因此，晶片通過凸塊電性連接並機械連接至承載器。另外，晶片可通過承載器的內部電路電性連接至外部電子裝置。通常，凸塊具有若干種類型，例如焊料凸塊、金凸塊、銅凸塊、導電高分子凸塊、高分子凸塊等。
圖1為具有高分子凸塊的晶片封裝結構的剖面示意圖。請參考圖1，晶片封裝結構100包括第一基板110、多個高分子凸塊120、晶片130與焊料140。第一基板110 具有表面110a，在表面110a上設置有多個接觸墊112。晶片130具有主動表面130a，在主動表面130a上設置有多個焊墊132。由具有導電特性的高分子材料製成的高分子凸塊120分別設置在接觸墊112與焊墊132之間，以電性連接基板110與晶片130。由於高分子凸塊120並不附著於接觸墊112，因此需要焊料140來將高分子凸塊120固定在基板110上。焊料140的表面A附著於接觸墊112，且其表面B附著於高分子凸塊120。因此，當晶片封裝結構受到外力或熱應力(未圖示)之作用時，焊料140會由接觸墊112上脫離，且高分子凸塊120將不再電性連接至接觸墊112。顯然地，晶片封裝結構100的可靠度較低。
本發明提供一種可靠度獲得提昇的晶片封裝結構製程。
本發明提出一種晶片封裝結構製程。首先，提供一具有多個第一焊墊的第一基板及一具有多個第二焊墊的第二基板，並在第一基板的這些第一焊墊上形成多個凸塊。在第一基板上或第二基板上形成一第一二階黏著層並將其B階化以形成一第一B階黏著層。在第一B階黏著層上形成一第二二階黏著層並將其B階化以形成一第二B階黏著層。接著，透過第一B階黏著層與第二B階黏著層結合第一基板與第二基板，以使得各第一焊墊分別透過其中一凸塊與對應之第二焊墊電性連接。B階化第一二階黏著層與 第二二階黏著層的方法包括加熱(熱固化)或紫外線固化。
在本發明之一實施例中，上述之第一基板與第二基板皆為晶片。
在本發明之一實施例中，上述之第一基板為一承載器且第二基板為一晶片。
在本發明之一實施例中，上述之第一基板為一晶片且第二基板為一承載器。
在本發明之一實施例中，上述之凸塊為由打線製程形成的結線凸塊或由電鍍製程形成的電鍍凸塊。這些凸塊為金凸塊、銅凸塊或焊錫凸塊。
在本發明之一實施例中，上述之第一二階黏著層是由網板印刷、刷塗、噴塗、旋塗或浸漬形成。
在本發明之一實施例中，上述之第二二階黏著層是由網板印刷、刷塗、噴塗、旋塗或浸漬形成。
在本發明之一實施例中，形成第一B階黏著層的方法包括在這些第一焊墊上或這些第二焊墊上形成多個第一二階黏著塊，以及B階化這些第一二階黏著塊以形成多個第一B階黏著塊。
在本發明之一實施例中，形成第二B階黏著層的方法包括在這些第一B階黏著塊上形成多個第二二階黏著塊，以及B階化這些第二二階黏著塊以形成多個第二B階黏著塊。
在本發明之一實施例中，當第二B階黏著塊為導電或非導電，第一B階黏著層為導電。在另一實施例中，當第 二B階黏著塊為導電或非導電，第一B階黏著層為非導電。一些導電粒子(如銀粒子、銅粒子及金粒子)被掺雜於第一B階黏著層或第二B階黏著層以使第一B階黏著層或第二B階黏著層能導電。
在本發明之一實施例中，上述之第一B階黏著層完全地覆蓋第一基板且第二B階黏著層包括多個第二B階黏著塊。此外，第一B階黏著層的玻璃轉換溫度(Tg)例如是高於、等於或低於第二B階黏著層的玻璃轉換溫度。
在本發明的晶片封裝結構製程中，第一B階黏著層與第二B階黏著層皆形成於第一基板或第二基板之上，以使得設置於第一基板與第二基板之間的凸塊能夠被包覆。當一外力或熱應力作用於晶片封裝結構時，第一B階黏著層與第二B階黏著層可分別提供支撐及保護，並防止凸塊損壞，以使得晶片封裝結構的可靠度獲得進一步的提高。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2A及圖2B為本發明之一實施例之晶片封裝結構的剖面示意圖。請參考圖2A及圖2B，本發明之晶片封裝結構200包括一第一基板210、一第二基板220、多個凸塊230a(繪示於圖2A)或230b(繪示於圖2B)、一第一B階黏著層240a及一第二B階黏著層240b。第一基板210具有多個第一焊墊212。第二基板220具有多個第二焊墊 222且第二基板220設置於第一基板210的上方。凸塊230a、230b設置於第一基板210與第二基板220之間，其中各第一焊墊212分別透過其中一凸塊230a、230b與對應之第二焊墊222電性連接。第一B階黏著層240a黏著於第一基板210上。第二B階黏著層240b黏著於第一B階黏著層240a與第二基板220之間，其中第一B階黏著層240a與第二B階黏著層240b包覆凸塊230a、230b。此外，第一B階黏著層240a的構成成份可實質上等同於第二B階黏著層240b的構成成份。如圖2A及圖2B所示，第一B階黏著層240a黏著於第一基板210的表面S1上且第二B階黏著層240b黏著於第二基板220的表面S2上。值得注意的是，本發明利用第一B階黏著層240a與第二B階黏著層240b加強第一基板210及第二基板220之間的黏著性，並可分別提供支撐及保護，以防止凸塊損壞，使得晶片封裝結構的可靠度可被提高。
如圖2A及圖2B所示，在本實施例中，第一B階黏著層240a的厚度實質上等於第二B階黏著層240b的厚度。然而，基於實際設計需求，第一B階黏著層240a的厚度也可不同於第二B階黏著層240b的厚度。
第一基板210包括多個設置於其具有之表面S1上的多個焊墊212。第二基板220設置於第一基板210的上方且亦包括多個設置於其具有之表面S2上的多個焊墊222。根據本實施例，第一基板210與第二基板220可皆為晶片。在本發明之另一實施例中，第一基板210與第二基板220 其中之一者為晶片。在本發明中，第一基板210與第二基板220的型式不被限定。凸塊230a或230b設置於第一焊墊212與第二焊墊222之間。特別的是，各凸塊230a或230b的上端與第二焊墊222接觸且各凸塊230a或230b的下端與第一焊墊212接觸。
在本實施例中，凸塊為結線凸塊230a(如圖2A所示)，且結線凸塊230a可為金結線凸塊或銅結線凸塊。在本發明之另一實施例中，凸塊可為電鍍凸塊230b(如圖2B所示)。各結線凸塊230a或各電鍍凸塊230b被一黏著塊240a’包覆。電鍍凸塊230b可為金凸塊、銅凸塊、焊錫凸塊或其他導電凸塊。
根據本實施例，第一B階黏著層240a包括多個第一B階黏著塊240a’，且第二B階黏著層240b包括多個第二B階黏著塊240b’，其中第一B階黏著塊240a’黏著於第一基板210的表面S1上且第二B階黏著塊240b’黏著於第二基板210的表面S2上。在本實施例中，當第二B階黏著塊240a’為導電或非導電，第一B階黏著塊240a’為導電或非導電。由於第一B階黏著塊240a’彼此之間為電性絕緣且第二B階黏著塊240b’彼此之間為電性絕緣，故即使第一B階黏著塊240a’與第二B階黏著塊240b’皆為導電，仍可防止凸塊230a、230b之間的短路。
在本實施例中，第一B階黏著層240a與第二B階黏著層240b可為ABLESTIK的8008或8008HT，且其玻璃轉換溫度大約介於攝氏八十度與攝氏三百度之間。此外， 第一B階黏著層240a與第二B階黏著層240b可為ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.,Ltd.提供的SA－200－6、SA－200－10，且其玻璃轉換溫度大約介於攝氏負四十度與攝氏一百五十度之間。第一B階黏著層240a的玻璃轉換溫度可大於、等於或小於第二B階黏著層240b的玻璃轉換溫度。此外，例如可將一些導電粒子(如銀粒子、銅粒子及金粒子)掺雜於第一B階黏著層240a與第二B階黏著層240b中以增加導電性。
圖3A至圖3D為本發明之另一實施例之晶片封裝結構的剖面示意圖。請參考圖3A及圖3B，除了第一B階黏著層240a與第二B階黏著層240b完全地填滿凸塊230之間的空隙之外，本實施例之晶片封裝結構200’與圖2A及圖2B的晶片封裝結構200是相似的。特別的是，第一B階黏著層240a與第二B階黏著層240b皆為非導電以防止凸塊230之間的短路。
請參考圖3C，除了第一B階黏著層240a的尺寸D1與第二B階黏著層240b的尺寸D2不同之外，本實施例之晶片封裝結構200”與圖3A的晶片封裝結構200’是相似的。如圖3C所示，第一B階黏著層240a的尺寸D1小於第二B階黏著層240b的尺寸D2，以使得第一基板210一部分的面積不會被第一B階黏著層240a所覆蓋並暴露於外。除了凸塊230所佔的面積之外，第二B階黏著層240b完全地覆蓋第二基板220的表面S2，且第一B階黏著層240a使第一基板210的表面S1(周圍的區域)暴露於外。
請參考圖3D，除了第一B階黏著層240a包括多個第一B階黏著塊240a’之外，本實施例之晶片封裝結構200'''與圖3C的晶片封裝結構200”是相似的。
圖4為本發明之一實施例之堆疊型晶片封裝結構的剖面示意圖。請參考圖4，堆疊型晶片封裝結構400包括一承載器410、第一晶片210’、第二晶片220’、多個凸塊230、一第一B階黏著層240a、一第二B階黏著層240b及多條焊線420。第一晶片210、第二晶片220、凸塊230及黏著材料240的排列方式可與前述之實施例相同(如圖2A及圖2B所示)。在本實施例中，第一晶片210’藉由一黏著層430(如環氧樹脂、銀膠、黏晶膠膜(DAF)等等)與承載器410結合且透過焊線420與承載器410電性連接。特別的是，第一晶片210’具有透過焊線420與承載器410電性連接的線焊墊214。
圖5至圖7為本發明之多個實施例之堆疊型晶片封裝結構的剖面示意圖。請參考圖5，堆疊型晶片封裝結構400a包括一承載器410、一第一晶片210’、一第二晶片220’、多個凸塊230、一第一B階黏著層240a、一第二B階黏著層240b及多條焊線420。第一晶片210’、第二晶片220’、凸塊230、第一B階黏著層240a及第二B階黏著層240b的排列方式實質上與圖3A或圖3B的排列方式相同。第一晶片210’藉由一黏著層430(如環氧樹脂、銀膠、黏晶膠膜等等)與承載器410結合且透過焊線420與承載器410電性連接。特別的是，第一晶片210’具有透過焊線420與 承載器410電性連接的線焊墊214。連接於線焊墊214的焊線420的一端被第一B階黏著層240a包覆。第一晶片210’與第二晶片220’之間的距離(stand－off)由第一B階黏著層240a與第二B階黏著層240b至少其中一者來維持，以使得焊線420可被保護而免於損壞。
請參考圖6及圖7，在堆疊型晶片封裝結構400b與400c中，第一晶片210’、第二晶片220’、凸塊230、第一B階黏著層240a及第二B階黏著層240b的排列方式亦可與圖3C及圖3D之前述實施例相同或相似。如圖6及圖7所示，第一晶片210’的線焊墊214不會被第一B階黏著層240a(如圖6所示)或第一B階黏著塊240a’(如圖7所示)覆蓋並且暴露於外，以使得焊線420不會被第一B階黏著層240a(如圖6所示)或第一B階黏著塊240a’(如圖7所示)所包覆。
以下說明圖2A之晶片封裝結構200的製程。值得注意的是，圖3A及圖3B之晶片封裝結構200’的製程相似於在圖8A至圖8D中所揭露的製程。因此，省略有關於如圖3A及圖3B所示的晶片封裝結構200’的製程之說明。
圖8A至圖8F一種晶片封裝結構製程的剖面示意圖。請參考圖8A，提供一具有多個第一焊墊212的第一基板210與一具有多個第二焊墊222的第二基板220，並在第一基板210的第一焊墊212上形成多個凸塊230。在本實施例中，凸塊230為由打線製程形成的結線凸塊且相似於如圖2A所示之凸塊230a。在另一實施例中，凸塊230為由 電鍍製程形成的電鍍凸塊且相似於如圖2B所示之凸塊230b。
在本實施例中，第一基板210為一承載器，如一印刷電路板，且第二基板220為一晶片，其中印刷電路板可為FR4、FR5、BT、PI電路基板。在本發明之另一實施例中，第一基板210可為一承載器，而第二基板220可為一晶片。在本發明之又一實施例中，第一基板210可為一晶片，而第二基板220可為一承載器。
請參考圖8B及圖8C，在第二基板220上形成一第一二階黏著層X1並將其B階化(如預固化或部分固化)以形成一包括多個第一B階黏著塊240a’的第一B階黏著層240a。
請參考圖8D及圖8E，在第一B階黏著層240a(第一B階黏著塊240a’)上形成一第二二階黏著層X2並將其B階化以形成一包括多個第二B階黏著塊240b’的第二B階黏著層240b。特別的是，由於第一二階黏著層X1與第二二階黏著層X2是由具有二階(A階及B階)性質的熱固性黏著材料製造而成，故第一B階黏著層240a與第二B階黏著層240b在第一二階黏著層X1與第二二階黏著層X2被B階化之後形成。在本實施例中，具有二階性質的熱固化黏著材料可為聚乙醯胺、聚奎寧、苯並環丁烯或諸如此類。特別的是，第一B階黏著層240a與第二B階黏著層240b可為ABLESTIK的8008或8008HT，且其玻璃轉換溫度大約介於攝氏八十度與攝氏三百度之間。此外， 第一B階黏著層240a與第二B階黏著層240b可為ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.,Ltd.提供的SA－200－6、SA－200－10，且其玻璃轉換溫度大約介於攝氏負四十度與攝氏一百五十度之間。第一B階黏著層240a的玻璃轉換溫度較佳是高於、等於或低於第二B階黏著層240b的玻璃轉換溫度。此外，例如可將一些導電粒子(如銀粒子、銅粒子及金粒子)掺雜於第一B階黏著層240a與第二B階黏著層240b中以增加導電性。除此之外，具有二階性質的熱固性黏著材料可為導電或非導電，且其可由網板印刷、刷塗、噴塗、旋塗或浸漬形成。在如圖8D及圖8E所示的步驟中，具有二階性質的熱固性黏著材料可為液態或膠質以易於散佈在第二基板220之上。本發明不限制熱固性黏著材料的類型。
請參考圖8F，在形成第一B階黏著層240a與第二B階黏著層240b之後，第一基板210與第二基板220透過第二B階黏著層240b相結合，以使得各第一焊墊212分別透過其中一凸塊230與對應之第二焊墊222電性連接。特別的是，第二B階黏著層240b藉著第一B階黏著層240a與第二B階黏著層240b的再固化而與第一基板210的表面S1相結合。在第一B階黏著層240a與第二B階黏著層240b完全固化之後，若必要則進行一後固化程序。
為了確保第一基板210與第二基板220之間的電性連接，應該謹慎地控制第一B階黏著層240a的厚度與第二B階黏著層240b的總厚度，以使得凸塊230能夠穿過第一B 階黏著層240a與第二B階黏著層240b並連接於第二基板220的第二焊墊222。在本實施例中，第一B階黏著層240a的厚度實質上等於第二B階黏著層240b的厚度。然而，基於實際設計需求，第一B階黏著層240a的厚度亦可不同於第二B階黏著層240b的厚度。
根據本實施例，形成第一B階黏著層240a的方法包括在第一焊墊212或第二焊墊222上形成多個第一二階黏著塊以及B階化第一二階黏著塊以形成多個第一B階黏著塊240a’。此外，形成第二B階黏著層240b的方法包括在第一B階黏著塊240a’上形成多個第二二階黏著塊以及B階化第二二階黏著塊以形成多個第二B階黏著塊240b’。
本發明並不限制第一B階黏著層240a與第二B階黏著層240b的配置方式，圖8A至圖8F所示之配置方式僅是用以說明。以下配合圖示說明其他第一B階黏著層240a與第二B階黏著層240b的配置方式。
圖9A至圖9C為本發明之多個實施例之晶片封裝結構的剖面示意圖。請參考圖9A，在本發明之一實施例中，第一B階黏著層240a形成並覆蓋於第二基板220的表面S2之上，而包括多個第二B階黏著塊240b’的第二B階黏著層240b形成於第一B階黏著層240a上(如圖9A所示)。在如圖9B所示的另一實施例中，包括第一B階黏著塊240a’的第一B階黏著層240a形成於第一基板210的表面S1上，而包括第二B階黏著塊240b’的第二B階黏著層240b形成於第一B階黏著塊240a’上。在如圖9C所示的又一實施例中，第一B階黏著層240a形成並完全覆蓋於第一基板210的表面S1上，而包括第二B階黏著塊240b’的第二B階黏著層240b形成於第一B階黏著塊240a’上。
圖10為本發明之另一實施例之堆疊型晶片封裝結構的剖面示意圖。圖10之堆疊型晶片封裝結構包含圖3A或圖3B的晶片封裝結構200’。請參考圖10，在堆疊型晶片封裝結構400’中，第二基板220的非主動表面(inactive surface)透過一黏著層430(如環氧樹脂、銀膠、黏晶膠膜(DAF)等等)與承載器410結合，且焊線420電性連接於線焊墊224與承載器410之間。特別的是，當圖3A或圖3B的晶片封裝結構200’透過黏著層430與承載器410結合時，各焊線420靠近線焊墊224的一端被第一B階黏著層240a’包覆。此外，第一B階黏著層240a在不與焊線420接觸的情況下設置於第二B階黏著層240b上，以使得焊線420在第一B階黏著層240a與第二B階黏著層240b的結合過程中，是被第二B階黏著層240b所保護的。以下將說明堆疊型晶片封裝結構400’製程的細節。
圖11A至圖11C為圖10之堆疊型晶片封裝結構400’製程的剖面示意圖。請參考圖11A，提供一承載器410，接著將具有多個第二焊墊222與多個線焊墊224的第二基板220透過一黏著層結合於承載器410。然後形成多條焊線420以電性連接線焊墊224與承載器410。
請參考圖11B及圖11C，在形成焊線420之後，提供一具有多個第一焊墊212的第一基板210與凸塊230。接 著，在第一基板210的表面S1上相繼地形成一第一B階黏著層240a與一第二B階黏著層240b。最後，將第一基板210壓合於第二基板220上，以使得被第一B階黏著層240a與第二B階黏著層240b包覆的凸塊230電性連接於第二焊墊222。值得注意的是，由於第二B階黏著層240b具有足夠的柔軟性，故焊線420能夠穿過第二B階黏著層240b。在結合過程(第一基板210與第二基板220之間的結合)之中或之後，第一B階黏著層240a與第二B階黏著層240b透過熱或紫外線進行再固化。在第一B階黏著層240a與第二B階黏著層240b相結合之後，若必要則進行一後固化程序。
如圖11B及圖11C所示，第一B階黏著層240a、第二B階黏著層240b與凸塊230皆形成於第一基板210的表面S1上。在本發明之另一實施例中，當第一B階黏著層240a與第二B階黏著層240b形成於第一基板210的表面S1上時，凸塊230可形成於第二焊墊222上。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝結構
110‧‧‧第一基板
110a‧‧‧表面
112‧‧‧接觸墊
120‧‧‧高分子凸塊
130‧‧‧晶片
130a‧‧‧主動表面
132‧‧‧焊墊
140‧‧‧焊料
200‧‧‧晶片封裝結構
200’‧‧‧晶片封裝結構
200”‧‧‧晶片封裝結構
200'''‧‧‧晶片封裝結構
210‧‧‧第一基板
210’‧‧‧第一晶片
212‧‧‧第一焊墊
214‧‧‧線焊墊
220‧‧‧第二基板
220’‧‧‧第二晶片
222‧‧‧第二焊墊
230‧‧‧凸塊
230a‧‧‧結線凸塊
230b‧‧‧電鍍凸塊
240‧‧‧黏著材料
240a‧‧‧第一B階黏著層
240a’‧‧‧第一B階黏著塊
240b‧‧‧第二B階黏著層
240b’‧‧‧第二B階黏著塊
310‧‧‧基板
312‧‧‧焊墊
320‧‧‧凸塊
320a‧‧‧結線凸塊
330‧‧‧黏著材料
330a‧‧‧熱固性黏著塊
340‧‧‧具有B階特性之黏著塊
400‧‧‧堆疊型晶片封裝結構
400’‧‧‧堆疊型晶片封裝結構
400b‧‧‧堆疊型晶片封裝結構
400c‧‧‧堆疊型晶片封裝結構
410‧‧‧承載器
420‧‧‧焊線
430‧‧‧黏著層
A‧‧‧表面
B‧‧‧表面
D1‧‧‧尺寸
D2‧‧‧尺寸
S1‧‧‧表面
S2‧‧‧表面
X1‧‧‧第一二階黏著層
X2‧‧‧第二二階黏著層
圖1為具有高分子凸塊的晶片封裝結構的剖面示意 圖。
圖2A及圖2B為本發明之一實施例之晶片封裝結構的剖面示意圖。
圖3A至圖3D為本發明之另一實施例之晶片封裝結構的剖面示意圖。
圖4為本發明之一實施例之堆疊型晶片封裝結構的剖面示意圖。
圖5至圖7為本發明之多個實施例之堆疊型晶片封裝結構的剖面示意圖。
圖8A至圖8F為一種晶片封裝結構製程的剖面示意圖。
圖9A及圖9C為本發明之多個實施例之晶片封裝結構的剖面示意圖。
圖10為本發明之另一實施例之堆疊型晶片封裝結構的剖面示意圖。
圖11A至圖11C為圖10之堆疊型晶片封裝結構400’製程的剖面示意圖。
200‧‧‧晶片封裝結構
210‧‧‧第一基板
212‧‧‧第一焊墊
220‧‧‧第二基板
222‧‧‧第二焊墊
230a‧‧‧結線凸塊
240a‧‧‧第一B階黏著層
240a’‧‧‧第一B階黏著塊
240b‧‧‧第二B階黏著層
240b’‧‧‧第二B階黏著塊
S1‧‧‧表面
S2‧‧‧表面

Claims (18)

  1. 一種晶片封裝結構製程，包括：提供一具有多個第一焊墊的第一基板；提供一具有多個第二焊墊的第二基板；於該第一基板具有之該第一焊墊上形成多個凸塊；於該第一基板上或該第二基板上形成一第一二階黏著層；B階化該第一二階黏著層以形成一第一B階黏著層；於該第一B階黏著層上形成一第二二階黏著層；B階化該第二二階黏著層以形成一第二B階黏著層；以及透過該第一B階黏著層與該第二B階黏著層結合該第一基板與該第二基板，以使得各該些第一焊墊分別透過其中一凸塊與對應之第二焊墊電性連接。
  2. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第一基板與該第二基板皆為晶片。
  3. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第一基板為一承載器且該第二基板為一晶片。
  4. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第一基板為一晶片且該第二基板為一承載器。
  5. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該凸塊為由打線機形成的結線凸塊或由電鍍製程形成的電鍍凸塊。
  6. 如申請專利範圍第1項所述之晶片封裝結構製程， 其中該第一二階黏著層是由網板印刷、刷塗、噴塗、旋塗或浸漬形成。
  7. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第二二階黏著層是由網板印刷、刷塗、噴塗、旋塗或浸漬形成。
  8. 如申請專利範圍第1項所述之晶片封裝結構製程，其中形成該第一B階黏著層的方法包括：在該些第一焊墊或該些第二焊墊上形成多個第一二階黏著塊；以及B階化該些第一二階黏著塊以形成多個第一B階黏著塊。
  9. 如申請專利範圍第8項所述之晶片封裝結構製程，其中形成該第二B階黏著層的方法包括：在該些第一B階黏著塊上形成多個第二二階黏著塊；以及B階化該些第二二階黏著塊以形成多個第二B階黏著塊。
  10. 如申請專利範圍第9項所述之晶片封裝結構製程，其中該些第一B階黏著塊為導電。
  11. 如申請專利範圍第10項所述之晶片封裝結構製程，其中該些第二B階黏著塊為導電。
  12. 如申請專利範圍第10項所述之晶片封裝結構製程，其中該些第二B階黏著塊為非導電。
  13. 如申請專利範圍第9項所述之晶片封裝結構製 程，其中該些第一B階黏著塊為非導電。
  14. 如申請專利範圍第13項所述之晶片封裝結構製程，其中該些第二B階黏著塊為導電。
  15. 如申請專利範圍第13項所述之晶片封裝結構製程，其中該些第二B階黏著塊為非導電。
  16. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第一B階黏著層完全地覆蓋該第一基板，且該第二B階黏著層包括多個第二B階黏著塊。
  17. 如申請專利範圍第1項所述之晶片封裝結構製程，其中該第一B階黏著層的玻璃轉換溫度高於、等於或低於該第二B階黏著層的玻璃轉換溫度。
  18. 如申請專利範圍第1項所述之晶片封裝結構製程，其中B階化該第一二階黏著層與該第二二階黏著層的方法包括加熱固化或紫外線固化。
TW97126988A 2008-07-16 2008-07-16 晶片封裝 TWI393197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97126988A TWI393197B (zh) 2008-07-16 2008-07-16 晶片封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97126988A TWI393197B (zh) 2008-07-16 2008-07-16 晶片封裝

Publications (2)

Publication Number Publication Date
TW201005841A TW201005841A (en) 2010-02-01
TWI393197B true TWI393197B (zh) 2013-04-11

Family

ID=44826456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97126988A TWI393197B (zh) 2008-07-16 2008-07-16 晶片封裝

Country Status (1)

Country Link
TW (1) TWI393197B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502691B (zh) 2011-11-18 2015-10-01 Chipmos Technologies Inc 導電結構及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
TW200522341A (en) * 2003-12-19 2005-07-01 Chipmos Technologies Inc Method for manufacturing wafer level image sensor package with chip on glass configuration and structure of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
TW200503222A (en) * 2003-03-28 2005-01-16 Motorola Inc Flip-chip assembly with thin underfill and thick solder mask
TW200522341A (en) * 2003-12-19 2005-07-01 Chipmos Technologies Inc Method for manufacturing wafer level image sensor package with chip on glass configuration and structure of the same

Also Published As

Publication number Publication date
TW201005841A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100522223B1 (ko) 반도체장치및그제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
TWI452661B (zh) 線路直接連接晶片之封裝結構
US7749806B2 (en) Fabricating process of a chip package structure
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US7863729B2 (en) Circuit board structure embedded with semiconductor chips
TW201401398A (zh) 具有線接合互連之無基板可堆疊封裝
JP2002026198A (ja) 半導体装置及びその製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US7960214B2 (en) Chip package
JP2000277649A (ja) 半導体装置及びその製造方法
US7847414B2 (en) Chip package structure
TWI393197B (zh) 晶片封裝
US20070063344A1 (en) Chip package structure and bumping process
CN101625986B (zh) 芯片封装结构制程
TW200531235A (en) Multi-chip package structure
TWI393192B (zh) 晶片封裝結構製程
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
JPH08330352A (ja) 半導体装置
TWI517334B (zh) 超薄型晶圓級扇出封裝構造
JP2004363319A (ja) 実装基板及び半導体装置
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees