JP2001102409A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001102409A
JP2001102409A JP27354699A JP27354699A JP2001102409A JP 2001102409 A JP2001102409 A JP 2001102409A JP 27354699 A JP27354699 A JP 27354699A JP 27354699 A JP27354699 A JP 27354699A JP 2001102409 A JP2001102409 A JP 2001102409A
Authority
JP
Japan
Prior art keywords
semiconductor
carrier
electrode
semiconductor carrier
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27354699A
Other languages
English (en)
Inventor
Koichi Yamauchi
浩一 山内
Akira Saito
彰 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP27354699A priority Critical patent/JP2001102409A/ja
Publication of JP2001102409A publication Critical patent/JP2001102409A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体キャリア上への導電性接着剤の広がり
を抑制し、半導体キャリアの隣接端子間の接続不良をな
くす。 【解決手段】 上面に複数の二段突起電極９と底面に格
子状に配列された外部電極とを有した絶縁性基板からな
る半導体キャリア４と、この半導体キャリア４に対向配
置され複数の二段突起電極９に対して導電性接着剤６に
より接続された複数の二段バンプ電極３を有する半導体
素子１と、半導体素子１と半導体キャリア４との隙間お
よび半導体素子１の周辺部を充填被覆している熱硬化性
樹脂とを備えた。二段バンプ電極３と二段突起電極９間
の領域だけに導電性接着剤６を存在させるもので、半導
体キャリア４の反りを吸収し、導電性接着剤６の半導体
キャリア４上での広がりを抑制できる。このため、半導
体キャリア４上での隣接端子間の接続不良が発生するこ
とを防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子の集
積回路部を保護し、かつ外部装置と半導体素子の電気的
接続を安定に確保し、さらにもっとも高密度な実装を可
能とするもので、情報通信機器、事務用電子機器、家庭
用電子機器、測定装置、組立ロボット等の産業用電子機
器、医療用電子機器、電子玩具等に使用される半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
【０００３】以下、従来の半導体装置について図面を参
照しながら説明する。図６はチップサイズパッケージ
（ＣＳＰ）と呼ばれる従来の半導体装置を示す平面図、
図７はその底面図、図８は図６のＢ−Ｂ１線に沿った断
面図である。
【０００４】図６、図７および図８に示すように、半導
体素子１の表面の電極パッド２にＡｕバンプ３の形成さ
れた半導体素子１が表面側を下にして半導体キャリア１
４に接合されている。半導体キャリア１４の上面には半
導体素子１と導通を得るための複数の電極５が形成され
ており、電極５と半導体素子１の電極パッド２上に形成
されたＡｕバンプ３とが導電性接着剤６で接合されてい
る。導電性接着剤６はＡｕバンプ３にあらかじめ供給さ
れている。そして接合された半導体素子１と半導体キャ
リア１４との間の隙間と、半導体素子１の端部はエポキ
シ系の封止樹脂７により充填被覆されている。そして多
層回路基板である半導体キャリア１４の底面には図７に
示すように、メタライズ金属層として、Ａｇ−Ｐｄより
なる外部電極端子８が一定の間隔で格子状に形成されて
いる。
【０００５】次に従来の半導体装置の製造方法について
図９（ａ）〜（ｃ）を参照しながら説明する。図９
（ａ）〜（ｃ）は従来の半導体装置の製造方法を工程別
に示した部分断面図である。
【０００６】まず図９（ａ）に示すように、半導体素子
１の電極パッド２上にワイヤーボンディング法（ボール
ボンディング法）を用いて、図９（ａ）に示す二段突起
形状のＡｕバンプ３を形成する。この方法は、Ａｕワイ
ヤー先端に形成したボールをアルミ電極に超音波を印可
しながら熱圧着することにより、Ａｕバンプの下段部３
ｂを形成し、その後Ａｕワイヤーを引きちぎることによ
りＡｕバンプの上段部３ａを形成する。この際、高さの
均一化ならびに頭頂部の平坦化、いわゆるレベリングを
行いＡｕバンプの上段部３ａを形成する。
【０００７】次に図９（ｂ）に示すように、半導体素子
１上のＡｕバンプ３に導電性接着剤６を供給する。導電
性接着剤６としては、信頼性、熱応力などを考慮してた
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金よりなる接着剤を用いている。
【０００８】次に図９（ｃ）に示すように、半導体素子
１の表面を下にして実装するフリップチップ方式によっ
て導電性接着剤６が供給された半導体素子１上のＡｕバ
ンプ３と、底面に外部電極端子８が一定の間隔で格子状
に形成されている半導体キャリア１４上の電極５とを位
置精度良く合わせて接合した後、一定の温度にて熱硬化
させる。
【０００９】そして最後に図８に示すように、エポキシ
系の封止樹脂７を半導体素子１の周辺端部と、半導体素
子１と半導体キャリア１４との間に形成された隙間に注
入し、一定の温度にて封止樹脂７を硬化させ樹脂モール
ドし、半導体装置を完成させていた。
【００１０】
【発明が解決しようとする課題】従来の半導体装置で
は、図８に示したように、二段突出部を有したＡｕバン
プ３に対して導電性接着剤６を転写法等で付設し、半導
体キャリア１４上の電極５と接合することで電気的導通
を達成している。この際、半導体キャリア１４の反り等
が存在するため、この接続構造での安定した電気的接続
を確保するためには、導電性接着剤６の転写量をある一
定値以上にする必要があった。しかし、導電性接着剤６
の転写量のばらつき、半導体キャリア１４との濡れ性の
ばらつき等で半導体キャリア１４上に拡がる導電性接着
剤６の量が変動しやすく、Ａｕバンプ３に転写された導
電性接着剤６が半導体キャリア１４上で隣接端子に接触
し接続不良を起こす場合があった。このため、半導体素
子１の縮小化に伴う狭パッドピッチ化が進み、隣接端子
間の距離が徐々に短くなっていく上で問題である。
【００１１】さらに、従来の構造で狭パッドピッチ化を
進めると、必然的にＡｕバンプ３の形状が小さくなり、
半導体素子１と半導体キャリア１４の間隔が狭くなり封
止樹脂７の注入性が悪くなる。
【００１２】したがって、この発明の目的は、このよう
な課題を解決するもので、半導体キャリアの反りを吸収
し、半導体キャリア上への導電性接着剤の広がりをなく
すことができる接続不良のない安定した接続構造を有
し、さらに、半導体素子と半導体キャリアとの隙間を広
くとることで封止樹脂注入性を向上させることができる
半導体装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】上述の目的を達成するた
めにこの発明の請求項１記載の半導体装置は、上面に複
数の二段突起電極と底面に格子状に配列された外部電極
とを有した絶縁性基板からなる半導体キャリアと、この
半導体キャリアに対向配置され複数の二段突起電極に対
して導電性接着剤により接続された複数の二段バンプ電
極を有する半導体素子と、半導体素子と半導体キャリア
との隙間および半導体素子の周辺部を充填被覆している
熱硬化性樹脂とを備えた。
【００１４】このように、半導体キャリアの上面に複数
の二段突起電極を形成し、複数の二段突起電極に対して
導電性接着剤により半導体素子の複数の二段バンプ電極
を接続することで、二段バンプ電極と二段突起電極間の
領域だけに導電性接着剤を存在させるもので、半導体キ
ャリアの反りを吸収し、導電性接着剤の半導体キャリア
上での広がりを抑制することができる。このため、半導
体キャリア上での隣接端子間の接続不良が発生すること
を防止できる。また、二段バンプ電極と二段突起電極が
対応しその高さ寸法により半導体素子と半導体キャリア
の距離を確保できるので、熱硬化性樹脂で充填被覆する
際に半導体素子と半導体キャリアの間隔を大きくとれる
ことで封止注入性を向上させ、挟パッドピッチ化に伴う
封止樹脂の注入性の劣化がなくなる。
【００１５】請求項２記載の半導体装置は、請求項１に
おいて、半導体キャリア上面の複数の二段突起電極がＡ
ｕバンプである。このように、半導体キャリア上面の複
数の二段突起電極がＡｕバンプであるので、導電性ペー
ストよりもキャリアとの接続強度が増し、接続信頼性が
向上する。
【００１６】請求項３記載の半導体装置は、請求項１に
おいて、半導体キャリア上面の複数の二段突起電極は、
高さが均一で、かつ上段の突出部が平坦であり、下段の
台座部が受け皿形である。このように、半導体キャリア
上面の複数の二段突起電極は、高さが均一で、かつ上段
部の突出部が平坦であり、下段の台座部が受け皿形であ
るので、導電性接着剤の隣接端子方向のはみ出し抑制効
果を高めることができる。
【００１７】請求項４記載の半導体装置の製造方法は、
半導体キャリア上面の電極に二段突起電極を形成する工
程と、半導体素子上の電極パッド上に二段バンプ電極を
形成する工程と、半導体素子上に形成した二段バンプ電
極にのみ転写法により導電性接着剤を形成する工程と、
半導体キャリア上の二段突起電極と半導体素子上の二段
バンプ電極とを導電性接着剤を介して接続し、導電性接
着剤を熱硬化する工程と、半導体素子と半導体キャリア
との隙間に封止樹脂を注入し、熱硬化させて樹脂封止を
行う工程とを含む。
【００１８】このように、半導体キャリア上面の電極に
二段突起電極を形成する工程と、半導体素子上に形成し
た二段バンプ電極にのみ転写法により導電性接着剤を形
成する工程と、半導体キャリア上の二段突起電極と半導
体素子上の二段バンプ電極とを導電性接着剤を介して接
続し、導電性接着剤を熱硬化する工程とを含むので、導
電性接着剤は半導体キャリア上の二段突起電極と半導体
素子上の二段バンプとの間にのみ存在し、半導体キャリ
ア上での導電性接着剤の隣接端子間方向への広がりを二
段バンプ電極の直径以下にすることができ、さらにこの
導電性接着剤により半導体キャリアの反りの吸収ができ
る。この際、二段バンプ電極と二段突起電極の肩部分が
歯止めとなり、導電性接着剤がバンプ径程度にしか広が
らず、ショート不良の減少や挟パッドピッチＬＳＩのＣ
ＳＰ化が容易となる。また、半導体素子と半導体キャリ
アの間隔を大きくとれることで、半導体素子と半導体キ
ャリアとの隙間に封止樹脂を注入する際、封止注入性を
向上させることができる。
【００１９】請求項５記載の半導体装置の製造方法は、
請求項４において、半導体キャリア上面の電極上にワイ
ヤーボンド法により二段形状のバンプを形成して二段突
起電極とする。このように、半導体キャリア上面の電極
上に二段形状のバンプを形成して二段突起電極とするの
で、半導体素子上の電極パッド上に形成した二段バンプ
電極と同様に形成できる。
【００２０】
【発明の実施の形態】この発明の実施の形態を図１〜図
４に基づいて説明する。図１（ａ）はこの発明の実施の
形態の半導体装置で図２のＡ−Ａ′線に沿った断面図、
（ｂ）はその要部拡大図、図２はこの発明の実施の形態
の半導体装置の平面図、図３はその底面図である。
【００２１】図１、図２および図３に示すように、表面
の電極パッド２に上段部３ａと下段部３ｂとからなる二
段形状のＡｕバンプ３の形成された半導体素子１が、表
面側を下にしてセラミックを絶縁基体とした多層回路基
板である半導体キャリア４に接合されている。半導体キ
ャリア４の上面には半導体素子１との導通を得るための
複数の二段突起電極９が形成されており、その二段突起
電極９と半導体素子１上に形成されたＡｕバンプ３とが
導電性接着剤６で接続されている。導電性接着剤６は半
導体素子１上のＡｕバンプ３にあらかじめ供給されてい
る。そして接合された半導体素子１と半導体キャリア４
との間の隙間と、半導体素子１の端部はエポキシ系の封
止樹脂７により充填被覆されている。
【００２２】多層回路基板である半導体キャリア４の上
面には、図１に示すように、電極５上にメタライズ金属
層と同材質かまたはＡｕよりなる二段突起電極９が半導
体素子１上の電極パッド２に対応した配置で形成されて
いる。複数の二段突起電極９は、高さが均一で、かつ上
段の突出部（上段部）９ａが平坦であり、下段の台座部
（下段部）９ｂが受け皿形である。二段突起電極９の下
段部９ｂの隣接端子方向の幅は電極５の配線幅以上、Ａ
ｕバンプ３の直径以下とし、下段部９ｂの隣接端子方向
に直交する方向の長さは下段部９ｂの隣接方向の幅以上
とし、二段突起電極９の上段部９ａの隣接端子方向の幅
および隣接端子方向に直交する方向の長さは、下段部９
ｂより小さいものとする。さらに電極材料および二段突
起電極９の表面酸化防止を目的としてＡｕめっきを行っ
ている。また、半導体素子１のＡｕバンプ３と半導体キ
ャリア４との接合に用いる導電性接着剤６に代えてはん
だを用いる場合には、メタライズのはんだ食われを防止
する目的でＮｉめっきを行う。二段突起電極９の下段部
９ｂの隣接方向の幅を電極５の配線幅以上、Ａｕバンプ
３の直径以下とする理由は、導電性接着剤６の拡がり抑
制機能を十分に果たすサイズであり、かつ、隣接端子と
の距離を十分にとるためであるが、これに限るものでは
ない。
【００２３】半導体キャリア４の底面には、図３に示す
ように、メタライズ金属層としてＡｇ−Ｐｄよりなる円
形の外部電極端子８が一定の間隔で格子状に形成されて
いる。すなわち、半導体キャリア４上の二段突起電極９
の配列が、まずその表面でパターンにより引き回され、
ビアにより半導体キャリア４内部で引き回されて、外部
電極端子８が底面で格子状に配列されている。Ａｇ−Ｐ
ｄ以外にもＣｕ，Ａｕをメタライズ金属層として用いて
よい。
【００２４】封止樹脂７はエポキシ系樹脂にフィラーと
して高熱伝導セラミックである窒化アルミニウム（Ａｌ
Ｎ）、もしくは炭化珪素（ＳｉＣ）を添加した樹脂を用
いる。封止樹脂７にエポキシ系樹脂を使用している理由
の第１は、半導体素子１と半導体キャリア４との熱応力
差に起因する熱応力が、Ａｕバンプ３、および二段突起
電極９に集中させないようにするためである。硬化後弾
性係数の大きいエポキシ系の樹脂にて半導体素子１の変
形量の違いに基づく応力をバイメタルの原理による曲げ
変形に変換することにより、バンプに印可されるせん断
応力を解消するためである。第２には、エポキシ系の樹
脂はノボラック系などの他の樹脂よりも水分の透過が少
ないためである。第３には、エポキシ系の樹脂に対して
フィラーとして一般に用いられているシリカ（Ｓｉ
Ｏ2 ）ではなく、窒化アルミニウム（ＡｌＮ）、高熱伝
導性セラミックとして、炭化珪素（ＳｉＣ）を添加する
ことにより、熱膨張率、熱伝導率のコントロールが可能
となり、半導体装置の動作に伴う熱発生による温度上昇
の防止と半導体装置に発生する応力を緩和することがで
きるためである。
【００２５】次に上記構成の半導体装置の製造方法につ
いて図４を参照しながら説明する。図４（ａ）〜（ｃ）
はこの発明の実施の形態の半導体装置の製造方法を示す
工程断面図である。
【００２６】まず図４（ａ）に示すように、半導体素子
１上の電極パッド２に対して、ワイヤーボンディング法
（ボールボンディング法）を用いて、Ａｕバンプ３（二
段バンプ電極）を形成する。この方法は、従来例の図９
と同様であり、Ａｕワイヤー先端に形成したボールをア
ルミニウム電極である電極パッド２に超音波を印可しな
がら熱圧着することにより、二段突起の下段部３ｂを形
成し、その後Ａｕワイヤーを真上に引きちぎることによ
り二段突起の下段部３ａを形成する。そしてここで形成
された二段形状の下段部３ａを平坦化することにより、
図４（ａ）に示すようなＡｕバンプ３が形成される。
【００２７】次に回転する円盤状にドクターブレード法
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電接着剤６を塗布する。この際、導電性接着剤６
は常に新鮮な表面を維持する目的でスキージにて円盤状
で攪拌される。導電性接着剤６にＡｕバンプ３を設けた
半導体素子１を押し当てた後に引き上げる方法、いわゆ
る転写法によって、図４（ａ）に示すように、Ａｕバン
プ３上の上段部３ａ領域に導電性接着剤６を供給する。
導電性接着剤６としては、信頼性、熱応力などを考慮し
てたとえばバインダーとしてエポキシレジン、導体フィ
ラーとしてＡｇ−Ｐｄ合金よりなる導電性接着剤を用い
た場合の硬化条件は、１２０℃の温度で２時間加熱する
ことにより接合を完了する。
【００２８】そして、図４（ｂ）に示すように、半導体
キャリア４の上面の電極５上に、印刷法、またはめっき
法等により半導体キャリア４上の電極５の材料であるメ
タライズ金属と同材料の二段突起電極９を形成し、その
後、電極材料の表面酸化防止の目的としてＡｕメッキを
施す。半導体キャリア４上面の複数の二段突起電極９
は、高さが均一で、かつ上段の突出部が平坦である。な
お、半導体キャリア上面の電極上にワイヤーボンド法に
より二段形状のバンプを形成して二段突起電極としても
よい。
【００２９】次に図４（ｃ）に示すように、半導体キャ
リア４上の二段突起電極９と半導体素子１上の電極パッ
ド２上に形成されたＡｕバンプ３との位置あわせを行っ
た後、半導体素子１を半導体キャリア４上に搭載する。
【００３０】そして最後に図１および図２に示すよう
に、エポキシ系の封止樹脂７を半導体素子１の周辺部
と、半導体素子１と半導体キャリア４との間に形成され
た隙間に注入し、一定の温度にて硬化させ樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂７を
注入ノズルを用いて一方向から半導体素子１と半導体キ
ャリア４の間に形成された隙間に注入し、隙間を埋めて
から半導体素子１の周辺端子部を封止するものである。
封止樹脂７としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム（ＡｌＮ）もしくは炭化珪素
（ＳｉＣ）等をフィラーとして添加したものを用いる。
半導体素子１の背面に到達し、さらに半導体キャリア４
と封止樹脂７との接触角度が６０°以下の小さな角度と
なるようにする。封止樹脂７の供給後オーブン中で加熱
をすることにより封止樹脂７を硬化させる。
【００３１】なお、半導体キャリア４の作製の一例とし
ては、まずセラミック粉末をガラス粉末と溶剤と共に混
合ミルに投入し回転混合粉砕を行う。さらに有機バイン
ダーを添加しさらに混合する。このセラミック粉末は通
常アルミナを主体とするが特に熱伝導性を向上させるた
めに、窒化アルミニウム（ＡｌＮ）や、炭化珪素（Ｓｉ
Ｃ）等の粉末も添加する。十分混合を行った後、得られ
た泥しょう、いわゆるスラリーは、グリーンシート成型
のために搬送シート上に任意の厚みで塗布される。厚み
の調整はドクターブレード法等を用いる。搬送シート上
のスラリーは赤外線および熱風を用いて溶剤を乾燥する
ことにより、弾力性に富み導電ペースト印刷時のペース
ト溶剤の浸透性に優れたグリーンシートを得る。このグ
リーンシートに対して位置合わせ手法として配線ルール
２００μｍ以上の場合には、グリーンシートに直接ガイ
ド穴を設け、２００μｍ未満の場合にはガイド穴を有し
た保持枠に張り付ける。次にグリーンシートの表裏の電
気的導通が必要な部分に機械的加工法にて穴を設ける。
この穴に印刷法にてＣｕ粉末を主成分とした導電性ペー
ストを充填する。次にグリーンシート表面に必要な回路
を印刷した後乾燥を行い、適当な加重にて印刷された回
路をグリーンシート中に埋没させる。この目的は回路が
印刷されたグリーンシート表面を平坦にすることによ
り、次の工程である積層工程における積層不良、いわゆ
るデラミネーションを防止するためである。積層工程に
おいては、グリーンシートに設けられたガイド穴もしく
は保持枠のガイド穴により精度よく積層されたグリーン
シートを加圧することにより強固に接着する。
【００３２】こうして完成したセラミックキャリアの背
面に形成された格子状電極にＳｎ−Ｐｂの共晶はんだク
リームを塗布する。そして整列治具を用いて高融点はん
だボールが、塗布されたはんだクリームに供給した後、
リフロー炉等を用いて加熱溶融することによりはんだ突
起バンプを形成し、半導体キャリア４を形成する。
【００３３】この実施の形態においては、電極５上に二
段突起電極９を形成したことにより、半導体素子１の半
導体キャリア４への搭載時にＡｕバンプ３に付設された
導電性接着剤６の隣接端子方向への拡がりは二段突起の
段差によってＡｕバンプ３の直径以下に抑えることがで
き、また、Ａｕバンプ３と二段突起電極９の間にしか存
在できない導電性接着剤６により半導体キャリア４の反
りを吸収することができる。さらに、Ａｕバンプ３と二
段突起電極９が形成されることにより半導体素子１と半
導体キャリア４との隙間を大きくすることができ、その
結果、封止樹脂７の注入性が向上し、狭パッドピッチ化
が進んだとしても封止樹脂７の注入性は劣化することが
ない。
【００３４】なお、電極５上に正方形または長方形型に
形成される二段突起電極９をＡｕ二段バンプとして円形
状にしてもよい。さらに、図５に示すように、導電性接
着剤６の隣接端子方向のはみ出し抑制効果を高めるため
に、Ａｕ二段バンプにした二段突起電極９の台座部の形
状を受け皿型の形状としてもよい。
【００３５】さらに、二段バンプ電極をＡｕバンプ３と
しているが、Ａｕ（金）以外にＰｔ（白金）、Ａｇ
（銀）、Ａｌ（アルミニウム）、またはＣｕ（銅）など
でもよい。
【００３６】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体キャリアの上面に複数の二段突起電極を
形成し、複数の二段突起電極に対して導電性接着剤によ
り半導体素子の複数の二段バンプ電極を接続すること
で、二段バンプ電極と二段突起電極間の領域だけに導電
性接着剤を存在させるもので、半導体キャリアの反りを
吸収し、導電性接着剤の半導体キャリア上での広がりを
抑制することができる。このため、半導体キャリア上で
の隣接端子間の接続不良が発生することを防止できる。
また、二段バンプ電極と二段突起電極が対応しその高さ
寸法により半導体素子と半導体キャリアの距離を確保で
きるので、熱硬化性樹脂で充填被覆する際に半導体素子
と半導体キャリアの間隔を大きくとれることで封止注入
性を向上させ、挟パッドピッチ化に伴う封止樹脂の注入
性の劣化がなくなる。
【００３７】請求項２では、半導体キャリア上面の複数
の二段突起電極がＡｕバンプであるので、導電性ペース
トよりもキャリアとの接続強度が増し、接続信頼性が向
上する。
【００３８】請求項３では、半導体キャリア上面の複数
の二段突起電極は、高さが均一で、かつ上段部の突出部
が平坦であり、下段の台座部が受け皿形であるので、導
電性接着剤の隣接端子方向のはみ出し抑制効果を高める
ことができる。
【００３９】この発明の請求項４記載の半導体装置の製
造方法によれば、半導体キャリア上面の電極に二段突起
電極を形成する工程と、半導体素子上に形成した二段バ
ンプ電極にのみ転写法により導電性接着剤を形成する工
程と、半導体キャリア上の二段突起電極と半導体素子上
の二段バンプ電極とを導電性接着剤を介して接続し、導
電性接着剤を熱硬化する工程とを含むので、導電性接着
剤は半導体キャリア上の二段突起電極と半導体素子上の
二段バンプとの間にのみ存在し、半導体キャリア上での
導電性接着剤の隣接端子間方向への広がりを二段バンプ
電極の直径以下にすることができ、さらにこの導電性接
着剤により半導体キャリアの反りの吸収ができる。この
際、二段バンプ電極と二段突起電極の肩部分が歯止めと
なり、導電性接着剤がバンプ径程度にしか広がらず、シ
ョート不良の減少や挟パッドピッチＬＳＩのＣＳＰ化が
容易となる。また、半導体素子と半導体キャリアの間隔
を大きくとれることで、半導体素子と半導体キャリアと
の隙間に封止樹脂を注入する際、封止注入性を向上させ
ることができる。
【００４０】請求項５では、半導体キャリア上面の電極
上にワイヤーボンド法により二段形状のバンプを形成し
て二段突起電極とするので、半導体素子上の電極パッド
上に形成した二段バンプ電極と同様に形成できる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の実施の形態の半導体装置の
断面図、（ｂ）はその要部拡大図である。
【図２】この発明の実施の形態の半導体装置の平面図で
ある。
【図３】図２の底面図である。
【図４】この発明の実施の形態の半導体装置の製造方法
を示す工程断面図である。
【図５】この発明の別の実施の形態の半導体装置の断面
図である。
【図６】従来の半導体装置の平面図である。
【図７】図６の底面図である。
【図８】図６のＢ−Ｂ１断面図である。
【図９】従来の半導体装置の製造方法を示す工程断面図
である。
【符号の説明】
１ 半導体素子 ２ 電極パッド ３ Ａｕバンプ ４ 半導体キャリア ５ 電極 ６ 導電性接着剤 ７ 封止樹脂 ８ 外部電極端子 ９ 二段突起電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｌ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 上面に複数の二段突起電極と底面に格子
    状に配列された外部電極とを有した絶縁性基板からなる
    半導体キャリアと、この半導体キャリアに対向配置され
    前記複数の二段突起電極に対して導電性接着剤により接
    続された複数の二段バンプ電極を有する半導体素子と、
    前記半導体素子と前記半導体キャリアとの隙間および前
    記半導体素子の周辺部を充填被覆している熱硬化性樹脂
    とを備えた半導体装置。
  2. 【請求項２】 半導体キャリア上面の複数の二段突起電
    極がＡｕバンプである請求項１記載の半導体装置。
  3. 【請求項３】 半導体キャリア上面の複数の二段突起電
    極は、高さが均一で、かつ上段の突出部が平坦であり、
    下段の台座部が受け皿形である請求項１記載の半導体装
    置。
  4. 【請求項４】 半導体キャリア上面の電極に二段突起電
    極を形成する工程と、半導体素子上の電極パッド上に二
    段バンプ電極を形成する工程と、前記半導体素子上に形
    成した二段バンプ電極にのみ転写法により導電性接着剤
    を形成する工程と、前記半導体キャリア上の二段突起電
    極と前記半導体素子上の二段バンプ電極とを前記導電性
    接着剤を介して接続し、前記導電性接着剤を熱硬化する
    工程と、前記半導体素子と前記半導体キャリアとの隙間
    に封止樹脂を注入し、熱硬化させて樹脂封止を行う工程
    とを含む半導体装置の製造方法。
  5. 【請求項５】 半導体キャリア上面の電極上にワイヤー
    ボンド法により二段形状のバンプを形成して二段突起電
    極とする請求項４記載の半導体装置の製造方法。
JP27354699A 1999-09-28 1999-09-28 半導体装置およびその製造方法 Pending JP2001102409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27354699A JP2001102409A (ja) 1999-09-28 1999-09-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27354699A JP2001102409A (ja) 1999-09-28 1999-09-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001102409A true JP2001102409A (ja) 2001-04-13

Family

ID=17529341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27354699A Pending JP2001102409A (ja) 1999-09-28 1999-09-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001102409A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2013232676A (ja) * 2006-09-22 2013-11-14 Stats Chippac Inc 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
JP2014175519A (ja) * 2013-03-11 2014-09-22 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232676A (ja) * 2006-09-22 2013-11-14 Stats Chippac Inc 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2014175519A (ja) * 2013-03-11 2014-09-22 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置

Similar Documents

Publication Publication Date Title
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US5550408A (en) Semiconductor device
JP2001244362A (ja) 半導体装置
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2826049B2 (ja) 半導体装置およびその製造方法
JP2001102409A (ja) 半導体装置およびその製造方法
JP3307207B2 (ja) 半導体装置およびその製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JPH09181120A (ja) 半導体装置およびその製造方法
JPH09246318A (ja) 半導体装置およびその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP3130287B2 (ja) 半導体装置
JP3184491B2 (ja) 半導体装置およびその製造方法
JPH11340352A (ja) 実装構造体
JP4243077B2 (ja) 半導体装置およびその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP3045940B2 (ja) 半導体装置およびその製造方法
JPH11214571A (ja) 半導体素子実装用シート
US20220344234A1 (en) Semiconductor device package and method for manufacturing the same
JP4331179B2 (ja) 半導体装置
JP2001015633A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302