JP4331179B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4331179B2
JP4331179B2 JP2006075816A JP2006075816A JP4331179B2 JP 4331179 B2 JP4331179 B2 JP 4331179B2 JP 2006075816 A JP2006075816 A JP 2006075816A JP 2006075816 A JP2006075816 A JP 2006075816A JP 4331179 B2 JP4331179 B2 JP 4331179B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
semiconductor
back surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006075816A
Other languages
English (en)
Other versions
JP2006157071A (ja
Inventor
敏行 福田
博昭 藤本
睦夫 辻
油井　　隆
嘉昭 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006075816A priority Critical patent/JP4331179B2/ja
Publication of JP2006157071A publication Critical patent/JP2006157071A/ja
Application granted granted Critical
Publication of JP4331179B2 publication Critical patent/JP4331179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01204—4N purity grades, i.e. 99.99%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、一つの樹脂封止型半導体装置内に複数の半導体チップや受動部品を積載し、特に第１の半導体チップはフリップチップ接続し、第２の半導体チップは金属細線で接続される樹脂封止型半導体装置に関するものである。
近年、ノートＰＣ、携帯電話などに代表されるように、モバイル機器の軽量化、薄型化は日進月歩で進歩している。そのような中、機器のマザーボードに実装される電子部品、とりわけコアとなる半導体装置は、高密度・高機能化が求められる。従来、一つの半導体装置内に複数の半導体チップを内蔵する場合、インターポーザー（マザーボードに直接実装できるよう外部端子を持つ基板）の平面上に複数の半導体チップを搭載する例えばＭＣＭ（マルチ・チップ・モジュール）が一般化している（特許文献１参照）。しかし更に半導体装置内の構成密度を高くするために、例えば半導体チップを積み上げる方法が多用されて来ている（特許文献２参照）。通常、複数の半導体チップを積み上げる場合、金属細線の接続のしやすさなどで上に搭載する半導体チップのサイズは下のチップより小さいことが一般的であった。しかしながら、例えば下のチップを基板に直接フリップチップし、上の半導体チップを電気回路が上に向くよう搭載する構成で、上の半導体チップの方が、寸法的に大きくなるケースも考えられる（特許文献３，４参照）。この場合、支持部や台部材で上のチップを支える手法が開示されている。
特開平０９−８２２０号公報（図１） 特開平１１−２０４７２０号公報（図１、図３） 特開２０００−２９９４３１号公報（図１） 特開２００１−３２００１４号公報（図１）
従来の下の半導体チップをキャリア基板に直接フリップチップし、上の半導体チップを電気回路が上に向くよう搭載する構成の樹脂封止型半導体装置では、上の半導体チップの方が、下の半導体チップより大きくなり、フリップチップされた下の半導体チップよりも上の半導体チップがオーバーハングした状態で上の半導体チップに超音波、熱圧着方式で金属細線を接続する衝撃で、上の半導体チップにマイクロクラックが発生したり、金属細線の接合不良が発生した。
ここで図１０を用いて課題の説明をする。図１０（ａ）は従来の樹脂封止型半導体装置を示す断面図、（ｂ）はその一部を拡大した図である。また拡大した図には本課題の現象を示している。図１０に示すように、第１の半導体チップ１をキャリア基板２０に直接フリップチップし、第２の半導体チップ２を電気回路が上に向くよう搭載する構成の樹脂封止型半導体装置において、第２の半導体チップ２にＡｕワイヤ７をキャピラリ１０で第２の半導体チップ２の電極パッド４に接合する。この時、第２の半導体チップ２が第１の半導体チップ１より充分大きい場合、電極パッド４に高温（１５０℃から２５０℃）下で超音波と荷重をかけながらボールボンディングすると荷重の衝撃で第２の半導体チップ２がたわみ（１１はたわみ量Δｈ）、Ａｕワイヤ７が安定してボンディングできない場合や荷重が強い場合、微細なクラック１２が発生したりする。図１０において、５はスタッドバンプ、６は導電ペースト、１３はアンダーフィル樹脂、１４は接着剤、２１は基板配線である。
したがって、この発明の目的は、第１の半導体チップより第２の半導体チップが充分大きい場合、金属細線の接続信頼性を改善できる樹脂封止型半導体装置を提供することである。
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、前記第１の半導体チップの裏面と前記第２ の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、かつ外側上方に向かって凹曲面形状であり、前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成され、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなる。
請求項２記載の半導体装置は、第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、かつ前記接着剤は、第１の半導体チップの裏面の全領域および側面の一部に形成され、前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成され、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなる。
請求項３記載の半導体装置は、第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、前記配線基板と第１の半導体チップとの間にアンダーフィル樹脂が形成され、前記アンダーフィル樹脂の側面の少なくとも一部が前記接着剤により覆われており、前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなる。
請求項４記載の半導体装置は、請求項３に記載の半導体装置において、前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成されていることを特徴とする。
この発明の請求項１記載の半導体装置によれば、第１の半導体チップの裏面と第２の半導体チップの裏面が接着剤により接着されるとともに、接着剤の側部は、第１の半導体チップの端部から、第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜しているので、接着剤のサイズや形状を最適化することができ、第２の半導体チップを配線基板に電気的に接続する金属細線の衝撃により、第２の半導体チップにマイクロクラックが発生したり、金属細線の接合不良が発生することを抑えることを可能とする。これにより、高信頼性の半導体チップ積層型の樹脂封止半導体を提供できる。
また、接着剤の側部は凹曲面形状であるので、接着剤の第１の半導体チップの裏面に対して垂直な断面が逆アーチ形状となり、橋脚などと同様に機械的な応力に対する剛性を持たせ、ワイヤボンディングの荷重に耐えうることができる。
この発明の請求項２記載の半導体装置によれば、第１の半導体チップの裏面と第２の半導体チップの裏面が接着剤により接着されるとともに、接着剤の側部は、第１の半導体チップの端部から、第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜しているので、接着剤のサイズや形状を最適化することができ、第２の半導体チップを配線基板に電気的に接続する金属細線の衝撃により、第２の半導体チップにマイクロクラックが発生したり、金属細線の接合不良が発生することを抑えることを可能とする。これにより、高信頼性の半導体チップ積層型の樹脂封止半導体を提供できる。
また、接着剤は、第１の半導体チップの裏面の全領域および側面の一部に形成されているので、ワイヤボンディングの荷重が第２の半導体チップの電極に加わった場合、第１の半導体チップの裏面コーナー部が起点となって曲げモーメント力が加わることを抑制することができる。
この発明の請求項３記載の半導体装置によれば、第１の半導体チップの裏面と第２の半導体チップの裏面が接着剤により接着されるとともに、接着剤の側部は、第１の半導体チップの端部から、第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜しているので、接着剤のサイズや形状を最適化することができ、第２の半導体チップを配線基板に電気的に接続する金属細線の衝撃により、第２の半導体チップにマイクロクラックが発生したり、金属細線の接合不良が発生することを抑えることを可能とする。これにより、高信頼性の半導体チップ積層型の樹脂封止半導体を提供できる。
また、配線基板と第１の半導体チップとの間にアンダーフィル樹脂が形成され、アンダーフィル樹脂の側面の少なくとも一部が接着剤により覆われているので、第１の半導体チップの裏面コーナー部が起点となって曲げモーメント力が加わることをさらに防止する。
この発明の実施の形態を図１〜図７に基づいて説明する。図１（ａ）はこの発明の一実施形態の樹脂封止型半導体装置に使用する半導体チップを示す斜視図、（ｂ）は断面図である。なお、斜視図は便宜上理解しやすいように、一部断面構成を露出した図とした。
図１に示す樹脂封止型半導体装置は、表面に複数の電極２２，２３と電極２２，２３に接続された基板配線２１を有すると共に、電極２２，２３及び基板配線２１と電気的に接続された外部端子２４を底面に有したキャリア基板（配線基板）２０と、キャリア基板２０上面の複数の電極（第１の配線電極）２２に対して導電性ペースト６を介してＡｕバンプ５により接合される電極パッド３を表面に有する第１の半導体チップ１と、第１の半導体チップ１とキャリア基板２０との隙間と第１の半導体チップ１の周辺端部を充填被覆しているアンダーフィル樹脂１３と、第１の半導体チップ１よりも大きく表面の少なくとも周辺に電極パッド４を有し、第１の半導体チップ１と背中合わせになるように厚みを持った接着剤１４で接合される第２の半導体チップ２と、第２の半導体チップ２の電極パッド４とキャリア基板２０の電極（第２の配線電極）２３を接続したＡｕワイヤ７と、第１と第２の半導体チップ１，２およびＡｕワイヤ７が覆われるように封止した封止樹脂２５からなる。また、接着剤１４の側部は、第１の半導体チップ１の端部から、第２の半導体チップ２の第１の半導体チップ側面よりはみ出した部分に向かって傾斜している。
キャリア基板２０には、セラミック基板等のアルミナ系や窒化アルミナ系を用いる。また別の材料としてエポキシ基板等の有機性基板からなる絶縁性の単層及び多層回路基板等を用いても良い。また、キャリア基板２０表面の複数の電極２２と第１の半導体チップ１の電極パッド３間での接合には、Ａｕバンプ５上にＡｇ−Ｐｄペースト等の導電性ペースト６を供給し、第１の半導体チップ１の表面を下にしてキャリア基板２０上に搭載し、導電性ペースト６を硬化することで、キャリア基板２０と第１の半導体チップ１間での電気的及び機械的接続を確保している。また、アンダーフィル樹脂１３には、液状の封止樹脂を使用することで、キャリア基板２０と第１の半導体チップ１との隙間と第１の半導体チップ１の周辺端部を充填被覆している。第１の半導体チップ１と第２の半導体チップ２を背中合わせになるように接合した厚みを持った接着剤１４は、テープ材の両面に粘着材層を予め塗布したものや、シリコーン系のようにゼリー状の接着剤であっても良い、ここで重要な点は接着剤の厚み数十μｍ〜百数十μｍの間で任意に設定され、その断面形状はテーパ（斜角）やＲ面形状（凹曲面）になっており、第１の半導体チップ１より充分大きいことが重要である。
図２（ａ）はこの発明の一実施形態の樹脂封止型半導体装置に使用する第１の半導体チップを示す平面図、（ｂ）は要部拡大図、（ｃ）は電極パッドを形成する説明図を示す。
半導体チップの集積回路の配線ルールは、現在では０．１８μｍから０．１３μｍ、さらに０．１０μｍへの微細プロセス化が進展している。これに対応して外部と接続する電極パッドも狭ピッチ化が進み、電極パッドの配列のピッチを１００μｍ、８０μｍと縮小し半導体チップの面積増大を抑制してきた。しかしながら６０μｍ以下の電極パッドピッチとなると、プローブ検査やＡｕバンプに導電ペーストを塗布しフリップチップ接続工程などで、隣接する電極パッドとの距離が狭すぎ、図２（ａ）、（ｂ）に示すように電極パッド３を千鳥配列にする手法が用いられている。一方で、半導体集積回路の面積増大の抑制として、回路素子や内層回路配線の上に電極パッドを形成するＰＯＥ（パッド・オン・エレメント）も一般に用いられている。
図２（ｃ）に示すように、第１の半導体チップ１の電極パッド３上のＡｕバンプ５はワイヤボンディング法（ボールボンディング法）を用いて、Ａｕバンプ５（２段突起形状のバンプでスタッドパンプともいう）を形成する。この方法は、Ａｕワイヤ先端に形成したボールを表面がＡｌの電極パッド３に熱圧接することにより、２段突起の下段部を形成し、さらにキャピラリ１０を移動させることにより形成したＡｕワイヤループをもって、２段突起の上段部を形成する。前記状態においては、２段突起の高さは均一でなく、また頭頂部の平坦性にも欠けているために、２段突起を加圧することにより高さの均一化ならびに頭頂部の平坦化するレベリングを行う。このバンプ形成法をスタッドバンプ形成と呼んでいる。次に、回転する円盤上にドクターブレード法を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有する導電性ペースト６を塗布する。この際、導電性ペースト６にＡｕバンプ５を設けた第１の半導体チップ１を押し当てた後に引き上げる方法、いわゆる転写法によって、Ａｕバンプ５に導電性ペースト６を供給する。導電性ペースト６としては、信頼性、熱応力などを考慮して例えばバインダーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐｄ共沈粉によりなる導電性ペースト６を用いている。
図３はこの発明の一実施形態の樹脂封止型半導体装置に使用するシート基板を示す平面図、図４（ａ）は図３におけるキャリア基板の半導体素子搭載面の平面図、（ｂ）はａ−ａ’断面図、（ｃ）は外部端子側の平面図を示す。
図３および図４に示すように、キャリア基板２０は複数シート基板１９上に配置されている。キャリア基板２０の半導体チップとの接続側は第１、第２の半導体チップと電気的に接続される電極２２，２３が存在する。また反対面側には外部端子２４が格子状に配置されている。キャリア基板２０には、セラミック基板等のアルミナ系や窒化アルミナ系を用い、基板は配線密度に対応して４〜８層の複数層に構成になっている。各層の配線２１材料はタングステン層からなり、各層を繋ぐビアはモリブデン材で電気的に導通される。また第１、第２の半導体チップと電気的に接続される電極２２，２３や外部端子２４となるセラミック基板の最表面は１０μｍから３０μｍ厚のタングステンの配線上に無電解めっきで数μｍ厚のＮｉさらに０．１μｍから０．８μｍ程度のＡｕ層をめっきする。基板の厚みは０．４０ｍｍから０．６０ｍｍである。シート基板１９に配列されているキャリア基板２０を囲む波線は複数のキャリア基板２０一括的に樹脂封止するモールドライン２６を示す。キャリア基板２０間の一点鎖線は樹脂封止型半導体装置に個別に分割する製品分割ライン２８を示している。
次に半導体装置の製造方法について説明する。図５および図６はこの発明の一実施形態の樹脂封止型半導体装置における製造工程を示す断面図である。
図５（ａ）は第１の半導体チップ１をキャリア基板２０にフリップチップ接続する工程を示している。第１の半導体チップ１の表面を下にして実装する方法であるフリップチップ方式によって第１の半導体チップ１上の導電性ペースト６が供給されたＡｕバンプ５と、底面に外部端子２４が一定の間隔で格子状に形成されているキャリア基板２０上の電極２２とを位置精度よく合わせて接合した後、一定の温度にて熱硬化させる。この接続方法をＳＢＢ（スタッドバンプボンディング）工法と呼ぶ。なおＡｕバンプ５の形成および導電性ペースト６については図２で詳細に記述しているので割愛する。
次に図５（ｂ）はフリップチップ接続された第１の半導体チップ１をアンダーフィル樹脂１３で封止する工程を示している。熱硬化性樹脂の液状エポキシ樹脂であるアンダーフィル樹脂１３を第１の半導体チップ１とキャリア基板２０との間に形成された隙間と第１の半導体チップ１周辺部とにノズル２９により注入し、硬化させ樹脂封止を行う工程である。本工程の目的は第１の半導体チップ１の表面の集積回路や電極パッド３上のＡｕバンプ５部と導電性ペースト６を保護するためである。
次に図５（ｃ）は第１の半導体チップ１の裏面と第２の半導体チップ２の裏面を背中合わせになるように接着する工程を示す。第２の半導体チップ２裏面に第１の半導体チップ１より充分大きいサイズの厚みを持った接着剤１４を仮付けする。接着剤１４は、テープ材の両面に粘着材層を予め塗布したものや、シリコーン系のようにゼリー状の接着剤であっても良い、ここで重要な点は接着剤１４の厚み数十μｍ〜百数十μｍの間で任意に設定され、接着剤１４の側部の断面形状１５はテーパ（斜角）やＲ面形状になっていることが重要である。第１の半導体チップ１より大きいサイズの接着剤１４を準備し、第２の半導体チップ２の裏面にツールによって貼り付ける。このときツール側に接着剤１４が貼りつかないよう剥離性のよいテープを貼っておいてもよい。
図示はしてないが具体的な接着方法としてはウェハー状態で第２の半導体チップ２の表面にダイシングシートに貼り付け、第２の半導体チップ２の裏面よりダイシングする。その後そのままの状態で良品の第２の半導体チップ２を選択し接着剤１４を裏面に貼り付ける。次にダイシングシート越しに第１の半導体チップ１裏面上に接着固定する。
次に図５（ｄ）は第２の半導体チップ２とキャリア基板２０を電気的にＡｕワイヤ７で接続する工程を示す。第２の半導体チップ２とキャリア基板２０を電気的にＡｕワイヤ７で接続する方法は超音波・熱圧着方法を用いる。キャピラリ１０にＡｕワイヤ７を通した状態でＡｕワイヤ７先端をスパークで溶融しボールを形成する。形成したボールをキャピラリ１０で電極２３に超音波・圧着し１ｓｔ側（ボール側）８を形成する。このとき第２の半導体チップ２を含むキャリア基板２０は１５０〜２５０℃に熱せられている。次にキャピラリ１０でＡｕワイヤ７をループコントロールして第２の半導体チップ２の電極パッド４に接続して２ｎｄ側（クレセント側）９を形成する。
本発明の実施形態では一般に広く用いられているワイヤボンディング方法とは接続する順序である、１ｓｔ側と２ｎｄ側が逆のいわゆる逆ワイヤボンド工法を実施形態としている。この方法のメリットは第２の半導体チップ２上のＡｕワイヤ７の高さを低く制御することが可能である。図示はしていないが電極パッド４に予めＡｕバンプを形成してＡｕバンプにＡｕワイヤ７の２ｎｄ側を接続する方法もある。例えば電極パッドの最表面にＡｌを被覆する工程を省き下層のＣｕを露出させ、Ｃｕの上に直接Ａｕバンプを形成して、Ａｕワイヤ７の２ｎｄ側を接続する方法などがコスト的にも有効である。ここでＡｕワイヤ７は金（Ａｕ）純度、９９．９９％以上、直径１５〜３０μｍの範囲が主となり、電極パッド最表面はＡｌである。
図６（ｅ）は樹脂封止された半導体装置の断面図を示している。図６（ｅ）で樹脂封止金型（図示せず）に、図５（ｄ）工程まで終了した半完成品の半導体装置を設置、挟み込む。熱硬化性のエポキシ樹脂を１５０〜２００℃に熱し、液状に溶融し、より樹脂封止型半導体装置を覆う製品部を樹脂封止し成形する。その後数十秒の硬化時間の間、封止金型内で樹脂を硬化させ、金型から取り出す。製品分割に用いる切断手段には、例えば半導体装置の封止樹脂側を粘着性のあるテープ或いは、真空吸着により固定し、ブレード等を用いたダイサーやレーザーによって製品分割ライン２８に沿って分離する。
図６（ｆ）は完成した樹脂封止された半導体装置の断面図を示している。
図７は特に図１の断面形状を詳細に説明するために図示した。図７に示すように、第２の半導体チップ２と第１の半導体チップ１の間に挟まれている接着剤１４の端部の断面形状１５において、第１の半導体チップ１より第２の半導体チップ２の接点が外側である。この形状を実現するための一つの方法は図５（ｃ）に前述した通りである。すなわち、第１の半導体チップ１と第２の半導体チップ２とを接着する工程の際、第１の半導体チップ１の端部から、第２の半導体チップ２の第１の半導体チップ１側面よりはみ出した部分に向かって傾斜するように接着剤１４の側部を形成する。この形状によって橋脚などの逆アーチ状の構成を持たせ、ワイヤボンディングの荷重に耐えうることができる。
図８はこの発明の他の実施の形態を示す樹脂封止型半導体装置の断面図である。
図８（ａ）は接着剤１４の端部を第１の半導体チップ１側面にはみ出した形状としている。前述した図７の効果に加え、ワイヤボンディングの荷重が第２の半導体チップ２の電極パッド４に加わった場合、第１の半導体チップ１の裏面コーナー部が起点となって曲げモーメント力が第２の半導体チップ２に加わることを緩衝させるためである。
図８（ｂ）は図７、図８（ａ）の効果に加え、第１の半導体チップ１の裏面コーナー部を面取りすることで第１の半導体チップ１の裏面コーナー部が起点となって曲げモーメント力が第２の半導体チップ２に加わることを更に緩衝する。
図８（ｃ）は接着剤１４の端部を第１の半導体チップ１側面にはみ出させ、第１の半導体チップ１の側面に存在するアンダーフィル樹脂１３と接触させるようにする。さらに第１の半導体チップ１裏面コーナー部を面取りすることで面取り部３０を形成し、第１の半導体チップ１の裏面コーナー部が起点となって曲げモーメント力が第２の半導体チップ２に加わること防止する。
図９（ａ）はこの発明のさらに他の実施形態の樹脂封止型半導体装置の一部破断平面図、（ｂ）は断面図である。
図９に示すように、図１の実施の形態において、キャリア基板２０の第１の半導体チップ１実装面に受動部品１７が電気的に接続され、第２の半導体チップ２は、第１の半導体チップ１および受動部品１７の配置領域よりも大きく、第２の半導体チップ２の裏面とこれに対向する受動部品１７の裏面とが接着されている。また、第１の半導体チップ１の裏面の高さと略同じ高さになるようなスペーサ１６が受動部品１７の裏面に接着されている。受動部品１７はキャリア基板２０の電極にはんだ付けされている。
この半導体装置の製造工程は図５および図６と同様であるが、キャリア基板２０と第１の半導体チップ１とを電気的に接続する工程（図５（ａ））の際、キャリア基板２０と受動部品１７を電気的に接続する。キャリア基板２０と第１の半導体チップ１との間にアンダーフィル樹脂１３を形成した後、第１の半導体チップ１と第２の半導体チップ２とを接着する工程（図５（ｃ））の際、第２の半導体チップ２の裏面とこれに対向する受動部品１７の裏面との間に、第１の半導体チップ１の裏面の高さと略同じ高さになるようなスペーサ１６を介在した状態で接着する。スペーサ１６として、アンダーフィル樹脂１３よりも大きいチクソ性を有する材料を用いる。
本発明に係る半導体装置およびその製造方法は、第１の半導体チップより第２の半導体チップが充分大きい場合、金属細線の接続信頼性を改善できるという効果を有し、高密度・高機能化が求められる樹脂封止型半導体装置として有用である。
（ａ）はこの発明の一実施形態の樹脂封止型半導体装置に使用する半導体チップを示す斜視図、（ｂ）は断面図である。 （ａ）はこの発明の一実施形態の樹脂封止型半導体装置に使用する第１の半導体チップを示す平面図、（ｂ）は要部拡大図、（ｃ）は電極パッドを形成する説明図を示す。 この発明の一実施形態の樹脂封止型半導体装置に使用するシート基板を示す平面図である。 （ａ）は図３におけるキャリア基板の半導体素子搭載面の平面図、（ｂ）はａ−ａ’断面図、（ｃ）は外部端子側の平面図である。 この発明の一実施形態の樹脂封止型半導体装置における製造工程を示す断面図である。 図５の次の工程の断面図である。 この発明の一実施形態において接着剤の形状を示す断面図である。 この発明の他の実施の形態を示す樹脂封止型半導体装置の断面図である。 （ａ）はこの発明のさらに他の実施形態の樹脂封止型半導体装置の一部破断平面図、（ｂ）は断面図である。 （ａ）は従来の樹脂封止型半導体装置を示す断面図、（ｂ）はその一部を示す拡大図である。
符号の説明
１ 第１の半導体チップ
２ 第２の半導体チップ
３ 第１の半導体チップの電極パッド
４ 第２の半導体チップの電極パッド
５ スタッドバンプ（Ａｕバンプ）
６ 導電ペースト
７ Ａｕワイヤ
８ １ｓｔ側（ボール側）
９ ２ｎｄ側（クレセント側）
１０ キャピラリ
１１ 第２の半導体チップのたわみ量
１２ クラック
１３ アンダーフィル樹脂
１４ 接着剤
１５ 接着剤の断面形状
１６ スペーサ
１７ 受動部品
１８ はんだ付け部
１９ シート基板
２０ キャリア基板
２１ 基板配線
２２ 第１の半導体チップ用の電極
２３ 第２の半導体チップ用の電極
２４ 外部端子
２５ 封止樹脂
２６ モールドライン
２７ ダイシングソー
２８ 製品分割ライン
２９ ノズル
３０ 第１の半導体チップ裏面の面取り部

Claims (4)

  1. 第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、
    前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、かつ外側上方に向かって凹曲面形状であり、
    前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成され、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなることを特徴とする半導体装置。
  2. 第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、
    前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、かつ前記接着剤は、第１の半導体チップの裏面の全領域および側面の一部に形成され、
    前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成され、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなることを特徴とする半導体装置。
  3. 第１の配線電極と第２の配線電極を有する配線基板上に、前記第１の配線電極と接続される電極を表面に有する第１の半導体チップと、前記第１の半導体チップよりも大きく表面の少なくとも周辺に前記第２の配線電極と金属細線により電気的に接続される電極を有する第２の半導体チップとを実装した半導体装置であって、
    前記第１の半導体チップは、回路素子や内層回路配線の上に電極パッドを有しており、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面が接着剤により接着されるとともに、前記接着剤の側部は、前記第１の半導体チップの端部から、前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分に向かって傾斜し、前記配線基板と第１の半導体チップとの間にアンダーフィル樹脂が形成され、前記アンダーフィル樹脂の側面の少なくとも一部が前記接着剤により覆われており、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面の接着剤と前記第２の半導体チップの第１の半導体チップ側面よりはみ出した部分の接着剤は同じ材料からなることを特徴とする半導体装置。
  4. 前記第１の半導体チップの裏面のコーナー周縁部は面取りされ、接着剤が前記面取りされた部分に形成されていることを特徴とする請求項３に記載の半導体装置。
JP2006075816A 2006-03-20 2006-03-20 半導体装置 Expired - Fee Related JP4331179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006075816A JP4331179B2 (ja) 2006-03-20 2006-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075816A JP4331179B2 (ja) 2006-03-20 2006-03-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003020313A Division JP3819851B2 (ja) 2003-01-29 2003-01-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006157071A JP2006157071A (ja) 2006-06-15
JP4331179B2 true JP4331179B2 (ja) 2009-09-16

Family

ID=36634881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075816A Expired - Fee Related JP4331179B2 (ja) 2006-03-20 2006-03-20 半導体装置

Country Status (1)

Country Link
JP (1) JP4331179B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193243A1 (en) * 2010-02-10 2011-08-11 Qualcomm Incorporated Unique Package Structure

Also Published As

Publication number Publication date
JP2006157071A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
JP3819851B2 (ja) 半導体装置およびその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5259560B2 (ja) 半導体装置
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2003179099A (ja) 半導体装置およびその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
JP4331179B2 (ja) 半導体装置
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2006196560A (ja) 半導体装置
JP2004186629A (ja) 半導体装置およびその製造方法
JP2013012720A (ja) 電子装置
JP2001127102A (ja) 半導体装置およびその製造方法
JP4540216B2 (ja) 半導体モジュールの製造方法
JP3669986B2 (ja) 半導体装置及びその製造方法
JP2002217232A (ja) 半導体装置の製造方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2014027126A (ja) 半導体装置
JPH10107084A (ja) 半導体装置及びその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2005311209A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees