JP2004014637A - 半導体装置及びワイヤボンディング方法 - Google Patents
半導体装置及びワイヤボンディング方法 Download PDFInfo
- Publication number
- JP2004014637A JP2004014637A JP2002163318A JP2002163318A JP2004014637A JP 2004014637 A JP2004014637 A JP 2004014637A JP 2002163318 A JP2002163318 A JP 2002163318A JP 2002163318 A JP2002163318 A JP 2002163318A JP 2004014637 A JP2004014637 A JP 2004014637A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- semiconductor
- wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の設備を利用し、キャピラリ圧によるボンディングパッド下の集積回路にクラックなどのダメージを与えない半導体装置及びワイヤボンディング方法を得ること。
【解決手段】本発明の一実施形態の半導体装置10Aは、共通の載置平面を備えた基板11上に、少なくとも第1半導体チップ20と第2半導体チップ30Aとが隣接して接着材40を介して搭載されており、第1半導体チップ20のボンディングパッド21から第2半導体チップ30Aのボンディングパッド31に直接ワイヤWをボンディングして両第1半導体チップ20、第2半導体チップ30Aが接続された構造の半導体装置において、第1半導体チップ20側の第2半導体チップ30Aのボンディングパッド31の高さ位置が第1半導体チップ20のボンディングパッド21の高さ位置より高くなるように第2半導体チップ30Aが基板11上に接着材40で傾斜させて搭載されていることを特徴とする。
【選択図】 図1
【解決手段】本発明の一実施形態の半導体装置10Aは、共通の載置平面を備えた基板11上に、少なくとも第1半導体チップ20と第2半導体チップ30Aとが隣接して接着材40を介して搭載されており、第1半導体チップ20のボンディングパッド21から第2半導体チップ30Aのボンディングパッド31に直接ワイヤWをボンディングして両第1半導体チップ20、第2半導体チップ30Aが接続された構造の半導体装置において、第1半導体チップ20側の第2半導体チップ30Aのボンディングパッド31の高さ位置が第1半導体チップ20のボンディングパッド21の高さ位置より高くなるように第2半導体チップ30Aが基板11上に接着材40で傾斜させて搭載されていることを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、共通の載置平面を備えた基板上に、少なくとも複数個の半導体チップを平面的に搭載した、いわゆる平面型マルチチップ半導体装置に関し、特に隣接する半導体チップの搭載構造と両半導体チップ間をワイヤを用いて電気的に接続した半導体装置及びそのワイヤボンディング方法に関するものである。
【0002】
【従来の技術】
先ず、図9を参照しながら、従来技術の半導体装置の構造及びワイヤボンディング方法を説明する。
【0003】
図9は従来技術の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、同図Cは同図Bの丸で囲んだ部分の拡大断面図である。
【0004】
図9において、符号10は従来技術の半導体装置を指す。この半導体装置10は、プリント基板、半導体ウェーハ、リードフレームなど(以下、総称して「基板」と記す)の基板11と、少なくとも複数個の、図示の例では2個の半導体チップ20、半導体チップ30と、これらを封止した樹脂製のパッケージ50とから構成されている。なお、説明の便宜上、「半導体チップ20」は「第1半導体チップ20」、「半導体チップ30」は「第2半導体チップ30」と記す。
【0005】
基板11上には、第1半導体チップ20、第2半導体チップ30を載置する共通の載置平面であるダイパッド12と、載置するそれぞれの第1半導体チップ20、第2半導体チップ30の外周部に、それぞれの第1半導体チップ20、第2半導体チップ30のボンディングパッド(電極部分)21、31(同図C)を外部の電子回路や部品に接続するための中継用電極となるそれぞれのランド13、14と、これらのランド13、14と基板11の裏面で接続されているボール電極15、16などが形成されている。
【0006】
それぞれの第1半導体チップ20及び第2半導体チップ30はいわゆるベアチップであって、それらの表面に現れている複数の電極の表面にボンディングパッド21、31が形成されている。そして第2半導体チップ30のボンディングパッド31上には更にスタッドバンプ32(図9C)が形成されている。
【0007】
それぞれの第1半導体チップ20、第2半導体チップ30は、ボンディングパッド21、31側を上向きにして基板11のダイパッド12上に銀ペースト或いは絶縁ペーストなどの接着材40を介して接着、搭載され、第1半導体チップ20のボンディングパッド21から第2半導体チップ30の第1半導体チップ20側に隣接する側に存在するスタッドバンプ32に金などのワイヤWを用いてワイヤボンディングし、両者が直接接続されており、第1半導体チップ20の他のボンディングパッド21はそれぞれに対応する基板11上のランド13に、また、第2半導体チップ30のその他のスタッドバンプ32はそれぞれに対応する基板11上のランド14にワイヤWを用いてワイヤボンディングされている。そしてこれら第1半導体チップ20、第2半導体チップ30、ワイヤW及びランド13、14全体を上方から樹脂などで封止してパッケージ50し、1個のいわゆる平面型マルチチップ半導体装置として構成されている。Waは金ボールを指す。
【0008】
なお、第1半導体チップ20側から第2半導体チップ30へ直接ワイヤボンディングする場合、便宜上、第1半導体チップ20側でのボンディングパッド21へのワイヤボンディングを「第1ワイヤボンディング」と記し、続く第2半導体チップ30のスタッドバンプ32へのワイヤボンディングを「第2ワイヤボンディング」と記す。
【0009】
このような形態の半導体装置10は、第1半導体チップ20、第2半導体チップ30として、例えば、ロジックとメモリのような機能の異なる2つの半導体チップの組合せや、多機能半導体チップの組合せや、2個以上の同一メモリチップを搭載して高容量化させたものなどを挙げることができる。
【0010】
このように半導体装置10を平面型マルチチップパッケージ形式で第1半導体チップ20、第2半導体チップ30間を直接ワイヤボンディングで接続することにより、半導体装置10の小型化やピン数を減らすことなどが可能となる。
【0011】
前記の第1半導体チップ20、第2半導体チップ30間を直接接続するに当たって、図9Cに図示のように第2半導体チップ30側のパッドとしてボンディングパッド31の表面にスタッドバンプ32を設け、そのスタッドバンプ32上に第2ワイヤボンディングすることでボンディングパッド31の下方に形成されている集積回路への衝撃を緩衝させる方法を取っている。このような構造を採ることにより半導体装置10の面積を縮小させることができる。
【0012】
【発明が解決しようとする課題】
しかし、平面型マルチチップパッケージ構造の半導体装置10における第1半導体チップ20と第2半導体チップ30との間をワイヤボンディングにより接続する方法には多くの方法が提案されているが、前記のように第2半導体チップ30のボンディングパッド31上にそれぞれスタッドバンプ32を設けてワイヤボンディングする方法は、接続の確実性は高くなるが、製造方法の複雑さや専用設備が必要になるなどの課題がある。
【0013】
また、第2半導体チップ30のボンディングパッド31に直接第2のワイヤボンディングを行う接続方法もあるが、そのようなワイヤボンディング方法では、接続の確実性にやや難があり、その上、ボンディングパッド31上にキャピラリ圧による不要な痕跡を付け易く、ボンディングパッド31下方の集積回路にクラックなどのダメージを与えることがあった。
【0014】
本発明はこのような課題を解決しようとするものであって、従来の設備を利用し、ボンディングパッド上にキャピラリ圧による不要な痕跡を付けず、従って、ボンディングパッド下の集積回路にクラックなどのダメージを与えることがない半導体装置及びワイヤボンディング方法を得ることを目的とするものである。
【0015】
【課題を解決するための手段】
それ故、本発明の半導体装置は、共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとが隣接して搭載されており、前記第1半導体チップのボンディングパッドから前記第2半導体チップのボンディングパッドに直接ワイヤボンディングして前記両半導体チップが接続されている前記半導体装置において、前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置が前記第2半導体チップの反対側のボンディングパッドの高さ位置より高くなるように前記第2半導体チップが前記基板上に傾斜して搭載されていることを特徴とする。
【0016】
そして、この半導体装置における前記第2半導体チップの傾斜角は、使用するワイヤの直径、ワイヤの金属材質、ボンディングパッドの金属材質、キャピラリのフェイスアングルなどを考慮して設定されるものである。その第2半導体チップの傾斜角は0.5°〜3°であることが好ましい。また、この傾斜角は前記第2半導体チップの下方の前記接着材部分に枕材を埋めることによって形成することが好ましい。この枕材としてはポリイミドテープであることが好ましい。
【0017】
また、本発明の半導体装置のワイヤボンディング方法は、共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとを隣接して搭載するに当たり、前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置を反対側のボンディングパッドの高さ位置より高くなるように傾斜させ、そして前記第1半導体チップのボンディングパッドから傾斜した前記第2半導体チップのボンディングパッドに垂直に保持されたキャピラリを用いて直接ワイヤボンディングし、前記両半導体チップを接続することを特徴とする。
【0018】
この半導体装置のワイヤボンディング方法における前記第2半導体チップのボンディングパッドの傾斜は、実装手段による前記第2半導体チップの基板上への搭載時に、前記実装手段により傾斜、保持することにより形成することができる。また、前記第2半導体チップのボンディングパッドの傾斜は、前記第2半導体チップの下方の前記接着材部分に枕材を埋めることによって傾斜させることができる。
【0019】
従って、本発明の半導体装置によれば、第1半導体チップと第2半導体チップとの間を直接ワイヤボンディングで接続することにより、ピン数を減らし、全体を小型化できる他、ワイヤボンディングされる両半導体チップのボンディングパッド下の集積回路に与えるダメージを最小限に抑えることができる。
【0020】
また、本発明の半導体装置のワイヤボンディング方法によれば、ワイヤボンディングされる両半導体チップのボンディングパッドにキャピラリの痕跡を付けることを防止できる。
【0021】
【発明の実施の形態】
以下、図1乃至図5を用いて、本発明の一実施形態の半導体装置及びワイヤボンディング方法を説明する。
【0022】
図1は本発明の一実施形態の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、図2は一般的なキャピラリの先端部の断面図、図3は図2に示したキャピラリで半導体チップのボンディングパッドにワイヤをボンディングした場合の構造を示した一部断面図、図4は傾斜させた半導体チップへのワイヤボンディング方法及び傾斜させる一方法を示す一部断面図、図5は半導体チップを傾斜させる他の方法を説明するための半導体チップの一部拡大断面図、図6は本発明のワイヤボンディング方法におけるボンディングパッド面に対するキャピラリのフェースアングルを示すキャピラリ先端部の一部拡大断面図、図7は本発明のワイヤボンディング方法によってボンディングされたワイヤの接続構造を示した一部拡大断面図、そして図8は半導体チップが逆方向に傾斜した好ましくないキャピラリの使用方法を説明するためのキャピラリの先端部の一部拡大断面図である。
【0023】
なお、本発明において、従来技術の半導体装置10及びキャピラリ50と同一の構成、構造部分には同一の符号を付して説明する。
【0024】
そして半導体チップ20側から半導体チップ30へ直接ワイヤボンディングするものとした場合、便宜上、半導体チップ20側でのボンディングパッド21へのワイヤボンディングを「第1ワイヤボンディング」と記し、続く半導体チップ30のボンディングパッド31へのワイヤボンディングを「第2ワイヤボンディング」と記す。
【0025】
先ず初めに、図1乃至図5を用いて本発明の一実施形態の半導体装置の構造、構成を説明する。
【0026】
図1において、符号10Aは本発明の一実施形態の半導体装置を指す。この半導体装置10Aは、従来技術の半導体装置10と同様に、共通の基板11と、少なくとも複数個の、図示の本実施形態においても2個の第1半導体チップ20、第2半導体チップ30Aとから構成されている。
【0027】
基板11及び第1半導体チップ20の構造は図9に示した基板11と第1半導体チップ20と同一であるが、第2半導体チップ30Aは、そのボンディングパッド31にスタッドバンプが形成されていない点が異なるだけで、実質的には第2半導体チップ30の構造と同一であるので、それらの説明は重複説明を避けるために省略する。
【0028】
本発明の半導体装置10Aは、第1半導体チップ20は基板11上に形成されているダイパッド12の水平面に銀ペースト或いは絶縁ペーストなどの接着材40を介して水平状態で接着、固定されているが、この第1半導体チップ20に隣接して配設される第2半導体チップ30Aの方は、図4にも示したように、その第1半導体チップ20側のボンディングパッド31が反対側のボンディングパッド31よりも高い位置になるように、接着材40を介して傾斜させてダイパッド12上に接着、固定されていることである。
【0029】
この第2半導体チップ30Aの傾斜角θaは、使用するワイヤWの直径、ワイヤWの金属材質、ボンディングパッド31の金属材質、後記するキャピラリ50のフェイスアングルなどを考慮して設定される。通常、第2半導体チップ30Aの傾斜角θaは0.5°〜3°である。図1及び図5に示した本実施例では、この傾斜角は3°とした。
【0030】
この第2半導体チップ30Aを傾斜させる方法としては、ダイボンダのコレットや実装装置の部品吸着ノズルなどの実装手段(不図示)を傾斜させ、第2半導体チップ30Aを傾斜した状態で保持し、ダイパッド12上の接着材40の表面に載置し、押圧することにより、傾斜させることができる。
【0031】
また、第2半導体チップ30Aを傾斜させる他の方法としては、図5に示したように、ダイパッド12上の接着材40部分にポリイミドテープなどの枕材Tを配設しておき、実装手段で第2半導体チップ30Aを保持して、この第1半導体チップ20側をこの枕材Tの上に載せ、押圧することにより、傾斜させることができる。
【0032】
このように基板11のダイパッド12の水平面に第1半導体チップ20を水平に、この第1半導体チップ20に隣接して第2半導体チップ30Aを傾斜させて配設した構造状態でキャピラリ50を用いてワイヤボンディングを行い、両第1半導体チップ20、第2半導体チップ30Aの隣接するボンディングパッド21、31を直接接続する。
【0033】
ワイヤボンディングに用いるキャピラリ50の構造は、図2に示したように、その先端部51は先細り構造になっており、そして図示の例では、フェイス面52がフラットに形成されている。このキャピラリ50は、金などのワイヤWの直径に適した狭ピッチ用の代表的なものであって、ワイヤーWの直径が25μmのものであるならば、そのキャピラリ50のフェイス面52の外形寸法Laは140μm程度、ワイヤWを通す内径寸法Lbは33μm、34μm程度である。
【0034】
以下、このような構造のキャピラリ50を用い、そしてワイヤWとしては、例えば、一般的な直径が25μmの金ワイヤを用いて本発明のワイヤボンディング方法を説明する。
【0035】
図4に示したように、水平状態にある第1半導体チップ20のボンディングパッド21から傾斜している第2半導体チップ30Aのボンディングパッド31に直接ワイヤWをボンディングして両第1半導体チップ20、第2半導体チップ30Aを接続するに当たり、先ず、ボンディングパッド21にキャピラリ50を垂直に下ろし、(金)ワイヤWの(金)ボールWaを押圧し、超音波震動と熱を加えて第1のワイヤボンディング行う。次に、キャピラリ50を隣接する第2半導体チップ30Aのボンディングパッド31上に持ち来たして金ワイヤーWのボールを押圧し、超音波震動と熱を加えて第2のワイヤボンディング行い、金ワイヤWを直接ボンディングパッド31に接続する。その結果、第1半導体チップ20側のワイヤボンディング後のボールWaの直径Lcは、図3に示したように、約65μm〜70μm、ボールの厚みTは約20μm程度となる。
【0036】
この第1ワイヤボンディングの場合、キャピラリ50をボンディングパッド21に接触する直前で止めるようにする。(金)ワイヤWはその先端部に形成されているボールWaを前記のように押圧するが、このボールWaが緩衝部材となって、ボンディングパッド21に直接ワイヤボンディングしても、そのボンディングパッド21にキャピラリ50の圧痕を付けることを防止でき、そのボンディングパッド21の下方に形成されている集積回路にクラックなどのダメージを与えること無い。
【0037】
また、この第1ワイヤボンディングにおいて、図1Bに示したように、第2半導体チップ30Aが傾斜していても、金ボールWaで傾きを吸収することができるため、両第1半導体チップ20、第2半導体チップ30A間の接続において、第1ボンディング側は前記のような通常のワイヤボンディングで対応することができ、第2半導体チップ30Aのこの程度の傾斜(傾斜角3°)では金ボールWaの滑りも生ずることはない。
【0038】
一方、第2半導体チップ30Aのボンディングパッド31が傾斜しているため、この第2半導体チップ30A側の第2ボンディングにおいては、図4に示したように、キャピラリ50の図示の例においては左側、即ち、ボンディングパッド31の高い側にある先端部51Aが確実にワイヤWを押し潰し、かつ超音波及び熱をワイヤW部分に有効に印加することができるため、接続の確実性を向上させることができる。キャピラリ50の下降速度を遅く、ソフトランディングをさせた場合でも、ステッチボンドによる接続を確実に高めることができる。
【0039】
また、図4に示したように、キャピラリ50の右側先端部51BはワイヤW部分以外はボンディングパッド31に接触しなくなるため、接続に寄与しないキャピラリ50の先端部51Bをボンディングパッド31面に無意味に接触することを防止でき、キャピラリ50の圧着による不要な痕跡が付くことを防止できる。従って、このような本発明のワイヤボンディング方法により、第2半導体チップ30A側のボンディングパッド31下の集積回路に与えるダメージをも最小限に抑えることができ、半導体装置10Aの信頼性を向上させることができる。
【0040】
このように、基板11に配設した第1半導体チップ20と傾斜させた第2半導体チップ30Aとをキャピラリ50を用いてワイヤボンディングを行い、第1半導体チップ20のボンディングパッド21とこれに隣接する第2半導体チップ30Aのボンディングパッド31とを直接接続することができる。
【0041】
図6に示したように、キャピラリ50の図示の場合では右側、即ち、ボンディングパッド31の低い側における先端部51Bにフェースアングルθbを付けるようにしてもよい。通常、このフェースアングルθbは0°〜8°程度に選定するのがよい。
【0042】
フェースアングルθbが0°であっても、キャピラリ50の右側は、第2半導体チップ30Aのボンディングパッド31の傾斜角が2°〜3゜であったとすると、そのボンディングパッド31との間に約5μmの隙間が開いた状態となる。このような状態で、例えば、ワイヤ径が25μmで狭ピッチのワイヤボンディングでは、図7に示したように、第2ワイヤボンディング後のボール径Lcは一般的に約65〜70μm、ボール厚Tは約20μm程度となる。第2半導体チップ30Aを傾斜させたことによるボールWaの厚みへの影響は約2.5μmであって、この厚みは全く問題の無いレベルである。
【0043】
図8に示した例は、第2半導体チップ30Aが逆に傾斜した極端な例の場合であるが、このようなキャピラリ50と第2半導体チップ30Aとの傾斜関係では充分にワイヤWを押し漬すことができない。無理に接続しようとして、キャピラリ50のワイヤボンディング荷重や超音波を強くすると、ワイヤW側ではないキヤピラリ50の先端部50Bがボンディングパッド31に必要以上に強く当ることになり、クラックなどのストレスをボンディングパッド31及びその下方の集積回路に与えることになる。
【0044】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、第1半導体チップと第2半導体チップとの間を直接ワイヤボンディングで接続したことにより、ピン数を減らし、全体を小型化できる他、ワイヤボンディングされる両半導体チップのボンディングパッド下の集積回路に与えるダメージを最小限に抑えることができる。
【0045】
また、本発明の半導体装置のワイヤボンディング方法によれば、第2ボンディング側となる半導体チップを僅かに傾斜させることにより、第2ボンディング側のボンディングパッド下の集積回路にダメージを与えることがなくワイヤボンディングができるので、良好な状態の半導体装置が得られる。
【0046】
また、既存の設備を使用してワイヤボンディングができるので、設備投資が不要となる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図である。
【図2】一般的なキャピラリの先端部の断面図である。
【図3】図2に示したキャピラリで半導体チップのボンディングパッドにワイヤをボンディングした場合の構造を示した一部断面図である。
【図4】傾斜させた半導体チップへのワイヤボンディング方法及び傾斜させる一方法を示す一部断面図である。
【図5】半導体チップを傾斜させる他の方法を説明するための半導体チップの一部拡大断面図である。
【図6】本発明のワイヤボンディング方法におけるボンディングパッド面に対するキャピラリのフェースアングルを示すキャピラリ先端部の一部拡大断面図である。
【図7】本発明のワイヤボンディング方法によってボンディングされたワイヤの接続構造を示した一部拡大断面図である。
【図8】好ましくないキャピラリの使用方法を説明するためのキャピラリの先端部の一部拡大断面図である。
【図9】従来技術の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、同図Cは同図Bの丸で囲んだ部分の拡大断面図である。
【符号の説明】
10A…本発明の一実施形態の半導体装置、11…基板、12…ダイパッド、13,14…ランド、15…バンプ、20…第1半導体チップ、21…第1半導体チップのボンディングパッド、30A…第2半導体チップ、31…第2半導体チップ30Aのボンディングパッド、40…接着材、50キャピラリ、51…キャピラリ50の先端部、T…枕材、W…ワイヤー、Wa…ワイヤーWのボール
【発明の属する技術分野】
本発明は、共通の載置平面を備えた基板上に、少なくとも複数個の半導体チップを平面的に搭載した、いわゆる平面型マルチチップ半導体装置に関し、特に隣接する半導体チップの搭載構造と両半導体チップ間をワイヤを用いて電気的に接続した半導体装置及びそのワイヤボンディング方法に関するものである。
【0002】
【従来の技術】
先ず、図9を参照しながら、従来技術の半導体装置の構造及びワイヤボンディング方法を説明する。
【0003】
図9は従来技術の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、同図Cは同図Bの丸で囲んだ部分の拡大断面図である。
【0004】
図9において、符号10は従来技術の半導体装置を指す。この半導体装置10は、プリント基板、半導体ウェーハ、リードフレームなど(以下、総称して「基板」と記す)の基板11と、少なくとも複数個の、図示の例では2個の半導体チップ20、半導体チップ30と、これらを封止した樹脂製のパッケージ50とから構成されている。なお、説明の便宜上、「半導体チップ20」は「第1半導体チップ20」、「半導体チップ30」は「第2半導体チップ30」と記す。
【0005】
基板11上には、第1半導体チップ20、第2半導体チップ30を載置する共通の載置平面であるダイパッド12と、載置するそれぞれの第1半導体チップ20、第2半導体チップ30の外周部に、それぞれの第1半導体チップ20、第2半導体チップ30のボンディングパッド(電極部分)21、31(同図C)を外部の電子回路や部品に接続するための中継用電極となるそれぞれのランド13、14と、これらのランド13、14と基板11の裏面で接続されているボール電極15、16などが形成されている。
【0006】
それぞれの第1半導体チップ20及び第2半導体チップ30はいわゆるベアチップであって、それらの表面に現れている複数の電極の表面にボンディングパッド21、31が形成されている。そして第2半導体チップ30のボンディングパッド31上には更にスタッドバンプ32(図9C)が形成されている。
【0007】
それぞれの第1半導体チップ20、第2半導体チップ30は、ボンディングパッド21、31側を上向きにして基板11のダイパッド12上に銀ペースト或いは絶縁ペーストなどの接着材40を介して接着、搭載され、第1半導体チップ20のボンディングパッド21から第2半導体チップ30の第1半導体チップ20側に隣接する側に存在するスタッドバンプ32に金などのワイヤWを用いてワイヤボンディングし、両者が直接接続されており、第1半導体チップ20の他のボンディングパッド21はそれぞれに対応する基板11上のランド13に、また、第2半導体チップ30のその他のスタッドバンプ32はそれぞれに対応する基板11上のランド14にワイヤWを用いてワイヤボンディングされている。そしてこれら第1半導体チップ20、第2半導体チップ30、ワイヤW及びランド13、14全体を上方から樹脂などで封止してパッケージ50し、1個のいわゆる平面型マルチチップ半導体装置として構成されている。Waは金ボールを指す。
【0008】
なお、第1半導体チップ20側から第2半導体チップ30へ直接ワイヤボンディングする場合、便宜上、第1半導体チップ20側でのボンディングパッド21へのワイヤボンディングを「第1ワイヤボンディング」と記し、続く第2半導体チップ30のスタッドバンプ32へのワイヤボンディングを「第2ワイヤボンディング」と記す。
【0009】
このような形態の半導体装置10は、第1半導体チップ20、第2半導体チップ30として、例えば、ロジックとメモリのような機能の異なる2つの半導体チップの組合せや、多機能半導体チップの組合せや、2個以上の同一メモリチップを搭載して高容量化させたものなどを挙げることができる。
【0010】
このように半導体装置10を平面型マルチチップパッケージ形式で第1半導体チップ20、第2半導体チップ30間を直接ワイヤボンディングで接続することにより、半導体装置10の小型化やピン数を減らすことなどが可能となる。
【0011】
前記の第1半導体チップ20、第2半導体チップ30間を直接接続するに当たって、図9Cに図示のように第2半導体チップ30側のパッドとしてボンディングパッド31の表面にスタッドバンプ32を設け、そのスタッドバンプ32上に第2ワイヤボンディングすることでボンディングパッド31の下方に形成されている集積回路への衝撃を緩衝させる方法を取っている。このような構造を採ることにより半導体装置10の面積を縮小させることができる。
【0012】
【発明が解決しようとする課題】
しかし、平面型マルチチップパッケージ構造の半導体装置10における第1半導体チップ20と第2半導体チップ30との間をワイヤボンディングにより接続する方法には多くの方法が提案されているが、前記のように第2半導体チップ30のボンディングパッド31上にそれぞれスタッドバンプ32を設けてワイヤボンディングする方法は、接続の確実性は高くなるが、製造方法の複雑さや専用設備が必要になるなどの課題がある。
【0013】
また、第2半導体チップ30のボンディングパッド31に直接第2のワイヤボンディングを行う接続方法もあるが、そのようなワイヤボンディング方法では、接続の確実性にやや難があり、その上、ボンディングパッド31上にキャピラリ圧による不要な痕跡を付け易く、ボンディングパッド31下方の集積回路にクラックなどのダメージを与えることがあった。
【0014】
本発明はこのような課題を解決しようとするものであって、従来の設備を利用し、ボンディングパッド上にキャピラリ圧による不要な痕跡を付けず、従って、ボンディングパッド下の集積回路にクラックなどのダメージを与えることがない半導体装置及びワイヤボンディング方法を得ることを目的とするものである。
【0015】
【課題を解決するための手段】
それ故、本発明の半導体装置は、共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとが隣接して搭載されており、前記第1半導体チップのボンディングパッドから前記第2半導体チップのボンディングパッドに直接ワイヤボンディングして前記両半導体チップが接続されている前記半導体装置において、前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置が前記第2半導体チップの反対側のボンディングパッドの高さ位置より高くなるように前記第2半導体チップが前記基板上に傾斜して搭載されていることを特徴とする。
【0016】
そして、この半導体装置における前記第2半導体チップの傾斜角は、使用するワイヤの直径、ワイヤの金属材質、ボンディングパッドの金属材質、キャピラリのフェイスアングルなどを考慮して設定されるものである。その第2半導体チップの傾斜角は0.5°〜3°であることが好ましい。また、この傾斜角は前記第2半導体チップの下方の前記接着材部分に枕材を埋めることによって形成することが好ましい。この枕材としてはポリイミドテープであることが好ましい。
【0017】
また、本発明の半導体装置のワイヤボンディング方法は、共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとを隣接して搭載するに当たり、前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置を反対側のボンディングパッドの高さ位置より高くなるように傾斜させ、そして前記第1半導体チップのボンディングパッドから傾斜した前記第2半導体チップのボンディングパッドに垂直に保持されたキャピラリを用いて直接ワイヤボンディングし、前記両半導体チップを接続することを特徴とする。
【0018】
この半導体装置のワイヤボンディング方法における前記第2半導体チップのボンディングパッドの傾斜は、実装手段による前記第2半導体チップの基板上への搭載時に、前記実装手段により傾斜、保持することにより形成することができる。また、前記第2半導体チップのボンディングパッドの傾斜は、前記第2半導体チップの下方の前記接着材部分に枕材を埋めることによって傾斜させることができる。
【0019】
従って、本発明の半導体装置によれば、第1半導体チップと第2半導体チップとの間を直接ワイヤボンディングで接続することにより、ピン数を減らし、全体を小型化できる他、ワイヤボンディングされる両半導体チップのボンディングパッド下の集積回路に与えるダメージを最小限に抑えることができる。
【0020】
また、本発明の半導体装置のワイヤボンディング方法によれば、ワイヤボンディングされる両半導体チップのボンディングパッドにキャピラリの痕跡を付けることを防止できる。
【0021】
【発明の実施の形態】
以下、図1乃至図5を用いて、本発明の一実施形態の半導体装置及びワイヤボンディング方法を説明する。
【0022】
図1は本発明の一実施形態の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、図2は一般的なキャピラリの先端部の断面図、図3は図2に示したキャピラリで半導体チップのボンディングパッドにワイヤをボンディングした場合の構造を示した一部断面図、図4は傾斜させた半導体チップへのワイヤボンディング方法及び傾斜させる一方法を示す一部断面図、図5は半導体チップを傾斜させる他の方法を説明するための半導体チップの一部拡大断面図、図6は本発明のワイヤボンディング方法におけるボンディングパッド面に対するキャピラリのフェースアングルを示すキャピラリ先端部の一部拡大断面図、図7は本発明のワイヤボンディング方法によってボンディングされたワイヤの接続構造を示した一部拡大断面図、そして図8は半導体チップが逆方向に傾斜した好ましくないキャピラリの使用方法を説明するためのキャピラリの先端部の一部拡大断面図である。
【0023】
なお、本発明において、従来技術の半導体装置10及びキャピラリ50と同一の構成、構造部分には同一の符号を付して説明する。
【0024】
そして半導体チップ20側から半導体チップ30へ直接ワイヤボンディングするものとした場合、便宜上、半導体チップ20側でのボンディングパッド21へのワイヤボンディングを「第1ワイヤボンディング」と記し、続く半導体チップ30のボンディングパッド31へのワイヤボンディングを「第2ワイヤボンディング」と記す。
【0025】
先ず初めに、図1乃至図5を用いて本発明の一実施形態の半導体装置の構造、構成を説明する。
【0026】
図1において、符号10Aは本発明の一実施形態の半導体装置を指す。この半導体装置10Aは、従来技術の半導体装置10と同様に、共通の基板11と、少なくとも複数個の、図示の本実施形態においても2個の第1半導体チップ20、第2半導体チップ30Aとから構成されている。
【0027】
基板11及び第1半導体チップ20の構造は図9に示した基板11と第1半導体チップ20と同一であるが、第2半導体チップ30Aは、そのボンディングパッド31にスタッドバンプが形成されていない点が異なるだけで、実質的には第2半導体チップ30の構造と同一であるので、それらの説明は重複説明を避けるために省略する。
【0028】
本発明の半導体装置10Aは、第1半導体チップ20は基板11上に形成されているダイパッド12の水平面に銀ペースト或いは絶縁ペーストなどの接着材40を介して水平状態で接着、固定されているが、この第1半導体チップ20に隣接して配設される第2半導体チップ30Aの方は、図4にも示したように、その第1半導体チップ20側のボンディングパッド31が反対側のボンディングパッド31よりも高い位置になるように、接着材40を介して傾斜させてダイパッド12上に接着、固定されていることである。
【0029】
この第2半導体チップ30Aの傾斜角θaは、使用するワイヤWの直径、ワイヤWの金属材質、ボンディングパッド31の金属材質、後記するキャピラリ50のフェイスアングルなどを考慮して設定される。通常、第2半導体チップ30Aの傾斜角θaは0.5°〜3°である。図1及び図5に示した本実施例では、この傾斜角は3°とした。
【0030】
この第2半導体チップ30Aを傾斜させる方法としては、ダイボンダのコレットや実装装置の部品吸着ノズルなどの実装手段(不図示)を傾斜させ、第2半導体チップ30Aを傾斜した状態で保持し、ダイパッド12上の接着材40の表面に載置し、押圧することにより、傾斜させることができる。
【0031】
また、第2半導体チップ30Aを傾斜させる他の方法としては、図5に示したように、ダイパッド12上の接着材40部分にポリイミドテープなどの枕材Tを配設しておき、実装手段で第2半導体チップ30Aを保持して、この第1半導体チップ20側をこの枕材Tの上に載せ、押圧することにより、傾斜させることができる。
【0032】
このように基板11のダイパッド12の水平面に第1半導体チップ20を水平に、この第1半導体チップ20に隣接して第2半導体チップ30Aを傾斜させて配設した構造状態でキャピラリ50を用いてワイヤボンディングを行い、両第1半導体チップ20、第2半導体チップ30Aの隣接するボンディングパッド21、31を直接接続する。
【0033】
ワイヤボンディングに用いるキャピラリ50の構造は、図2に示したように、その先端部51は先細り構造になっており、そして図示の例では、フェイス面52がフラットに形成されている。このキャピラリ50は、金などのワイヤWの直径に適した狭ピッチ用の代表的なものであって、ワイヤーWの直径が25μmのものであるならば、そのキャピラリ50のフェイス面52の外形寸法Laは140μm程度、ワイヤWを通す内径寸法Lbは33μm、34μm程度である。
【0034】
以下、このような構造のキャピラリ50を用い、そしてワイヤWとしては、例えば、一般的な直径が25μmの金ワイヤを用いて本発明のワイヤボンディング方法を説明する。
【0035】
図4に示したように、水平状態にある第1半導体チップ20のボンディングパッド21から傾斜している第2半導体チップ30Aのボンディングパッド31に直接ワイヤWをボンディングして両第1半導体チップ20、第2半導体チップ30Aを接続するに当たり、先ず、ボンディングパッド21にキャピラリ50を垂直に下ろし、(金)ワイヤWの(金)ボールWaを押圧し、超音波震動と熱を加えて第1のワイヤボンディング行う。次に、キャピラリ50を隣接する第2半導体チップ30Aのボンディングパッド31上に持ち来たして金ワイヤーWのボールを押圧し、超音波震動と熱を加えて第2のワイヤボンディング行い、金ワイヤWを直接ボンディングパッド31に接続する。その結果、第1半導体チップ20側のワイヤボンディング後のボールWaの直径Lcは、図3に示したように、約65μm〜70μm、ボールの厚みTは約20μm程度となる。
【0036】
この第1ワイヤボンディングの場合、キャピラリ50をボンディングパッド21に接触する直前で止めるようにする。(金)ワイヤWはその先端部に形成されているボールWaを前記のように押圧するが、このボールWaが緩衝部材となって、ボンディングパッド21に直接ワイヤボンディングしても、そのボンディングパッド21にキャピラリ50の圧痕を付けることを防止でき、そのボンディングパッド21の下方に形成されている集積回路にクラックなどのダメージを与えること無い。
【0037】
また、この第1ワイヤボンディングにおいて、図1Bに示したように、第2半導体チップ30Aが傾斜していても、金ボールWaで傾きを吸収することができるため、両第1半導体チップ20、第2半導体チップ30A間の接続において、第1ボンディング側は前記のような通常のワイヤボンディングで対応することができ、第2半導体チップ30Aのこの程度の傾斜(傾斜角3°)では金ボールWaの滑りも生ずることはない。
【0038】
一方、第2半導体チップ30Aのボンディングパッド31が傾斜しているため、この第2半導体チップ30A側の第2ボンディングにおいては、図4に示したように、キャピラリ50の図示の例においては左側、即ち、ボンディングパッド31の高い側にある先端部51Aが確実にワイヤWを押し潰し、かつ超音波及び熱をワイヤW部分に有効に印加することができるため、接続の確実性を向上させることができる。キャピラリ50の下降速度を遅く、ソフトランディングをさせた場合でも、ステッチボンドによる接続を確実に高めることができる。
【0039】
また、図4に示したように、キャピラリ50の右側先端部51BはワイヤW部分以外はボンディングパッド31に接触しなくなるため、接続に寄与しないキャピラリ50の先端部51Bをボンディングパッド31面に無意味に接触することを防止でき、キャピラリ50の圧着による不要な痕跡が付くことを防止できる。従って、このような本発明のワイヤボンディング方法により、第2半導体チップ30A側のボンディングパッド31下の集積回路に与えるダメージをも最小限に抑えることができ、半導体装置10Aの信頼性を向上させることができる。
【0040】
このように、基板11に配設した第1半導体チップ20と傾斜させた第2半導体チップ30Aとをキャピラリ50を用いてワイヤボンディングを行い、第1半導体チップ20のボンディングパッド21とこれに隣接する第2半導体チップ30Aのボンディングパッド31とを直接接続することができる。
【0041】
図6に示したように、キャピラリ50の図示の場合では右側、即ち、ボンディングパッド31の低い側における先端部51Bにフェースアングルθbを付けるようにしてもよい。通常、このフェースアングルθbは0°〜8°程度に選定するのがよい。
【0042】
フェースアングルθbが0°であっても、キャピラリ50の右側は、第2半導体チップ30Aのボンディングパッド31の傾斜角が2°〜3゜であったとすると、そのボンディングパッド31との間に約5μmの隙間が開いた状態となる。このような状態で、例えば、ワイヤ径が25μmで狭ピッチのワイヤボンディングでは、図7に示したように、第2ワイヤボンディング後のボール径Lcは一般的に約65〜70μm、ボール厚Tは約20μm程度となる。第2半導体チップ30Aを傾斜させたことによるボールWaの厚みへの影響は約2.5μmであって、この厚みは全く問題の無いレベルである。
【0043】
図8に示した例は、第2半導体チップ30Aが逆に傾斜した極端な例の場合であるが、このようなキャピラリ50と第2半導体チップ30Aとの傾斜関係では充分にワイヤWを押し漬すことができない。無理に接続しようとして、キャピラリ50のワイヤボンディング荷重や超音波を強くすると、ワイヤW側ではないキヤピラリ50の先端部50Bがボンディングパッド31に必要以上に強く当ることになり、クラックなどのストレスをボンディングパッド31及びその下方の集積回路に与えることになる。
【0044】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、第1半導体チップと第2半導体チップとの間を直接ワイヤボンディングで接続したことにより、ピン数を減らし、全体を小型化できる他、ワイヤボンディングされる両半導体チップのボンディングパッド下の集積回路に与えるダメージを最小限に抑えることができる。
【0045】
また、本発明の半導体装置のワイヤボンディング方法によれば、第2ボンディング側となる半導体チップを僅かに傾斜させることにより、第2ボンディング側のボンディングパッド下の集積回路にダメージを与えることがなくワイヤボンディングができるので、良好な状態の半導体装置が得られる。
【0046】
また、既存の設備を使用してワイヤボンディングができるので、設備投資が不要となる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図である。
【図2】一般的なキャピラリの先端部の断面図である。
【図3】図2に示したキャピラリで半導体チップのボンディングパッドにワイヤをボンディングした場合の構造を示した一部断面図である。
【図4】傾斜させた半導体チップへのワイヤボンディング方法及び傾斜させる一方法を示す一部断面図である。
【図5】半導体チップを傾斜させる他の方法を説明するための半導体チップの一部拡大断面図である。
【図6】本発明のワイヤボンディング方法におけるボンディングパッド面に対するキャピラリのフェースアングルを示すキャピラリ先端部の一部拡大断面図である。
【図7】本発明のワイヤボンディング方法によってボンディングされたワイヤの接続構造を示した一部拡大断面図である。
【図8】好ましくないキャピラリの使用方法を説明するためのキャピラリの先端部の一部拡大断面図である。
【図9】従来技術の半導体装置を示していて、同図Aはその半導体装置を透視で表した平面図、同図Bは同図Aに示した半導体装置のA−A線上における断面図、同図Cは同図Bの丸で囲んだ部分の拡大断面図である。
【符号の説明】
10A…本発明の一実施形態の半導体装置、11…基板、12…ダイパッド、13,14…ランド、15…バンプ、20…第1半導体チップ、21…第1半導体チップのボンディングパッド、30A…第2半導体チップ、31…第2半導体チップ30Aのボンディングパッド、40…接着材、50キャピラリ、51…キャピラリ50の先端部、T…枕材、W…ワイヤー、Wa…ワイヤーWのボール
Claims (8)
- 共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとが隣接して搭載されており、前記第1半導体チップのボンディングパッドから前記第2半導体チップのボンディングパッドに直接ワイヤボンディングして前記両半導体チップが接続されている半導体装置において、
前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置が前記第2半導体チップの反対側のボンディングパッドの高さ位置より高くなるように前記第2半導体チップが前記基板上に傾斜して搭載されていることを特徴とする半導体装置。 - 前記第2半導体チップの傾斜角は、使用するワイヤの直径、ワイヤの金属材質、ボンディングパッドの金属材質、キャピラリのフェイスアングルなどを考慮して設定されることを特徴とする請求項1に記載の半導体装置。
- 前記第2半導体チップの傾斜角が0.5°〜3°であることを特徴とする請求項1に記載の半導体装置。
- 前記第2半導体チップの前記傾斜角は、前記第2半導体チップの下方の前記接着材部分に枕材を配設することにより形成されていることを特徴とする請求項1乃至請求項3に記載の半導体装置。
- 前記枕材はポリイミドテープであることを特徴とする請求項4に記載の半導体装置。
- 共通の載置平面を備えた基板上に接着材を介して、少なくとも第1半導体チップと第2半導体チップとを隣接して搭載するに当たり、前記第1半導体チップ側の前記第2半導体チップのボンディングパッドの高さ位置を反対側のボンディングパッドの高さ位置より高くなるように傾斜させ、そして前記第1半導体チップのボンディングパッドから傾斜した前記第2半導体チップのボンディングパッドに垂直に保持されたキャピラリを用いて直接ワイヤボンディングし、前記両半導体チップを接続することを特徴とする半導体装置のワイヤボンディング方法。
- 前記第2半導体チップのボンディングパッドの傾斜は、実装手段による前記第2半導体チップの基板上への搭載時に、前記実装手段により傾斜、保持することにより形成されていることを特徴とする請求項6に記載の半導体装置のワイヤボンディング方法。
- 前記第2半導体チップのボンディングパッドの傾斜は、前記第2半導体チップの下方の前記接着材部分に枕材を配設して傾斜させることを特徴とする請求項6に記載の半導体装置のワイヤボンディング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163318A JP2004014637A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びワイヤボンディング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163318A JP2004014637A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びワイヤボンディング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014637A true JP2004014637A (ja) | 2004-01-15 |
Family
ID=30431835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163318A Pending JP2004014637A (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びワイヤボンディング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014637A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261542A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007101230A (ja) * | 2005-09-30 | 2007-04-19 | Denso Corp | 回転検出装置 |
-
2002
- 2002-06-04 JP JP2002163318A patent/JP2004014637A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261542A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
CN100464418C (zh) * | 2005-03-18 | 2009-02-25 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
JP4666592B2 (ja) * | 2005-03-18 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007101230A (ja) * | 2005-09-30 | 2007-04-19 | Denso Corp | 回転検出装置 |
US7459905B2 (en) | 2005-09-30 | 2008-12-02 | Denso Corporation | Rotation detector having sensor chip and biasing magnet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3819851B2 (ja) | 半導体装置およびその製造方法 | |
US6316838B1 (en) | Semiconductor device | |
JP4175197B2 (ja) | フリップチップ実装構造 | |
JP5420505B2 (ja) | 半導体装置の製造方法 | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
JP2738568B2 (ja) | 半導体チップモジュール | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
JP2008277751A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP4175138B2 (ja) | 半導体装置 | |
JP4057875B2 (ja) | 半導体装置の製造方法 | |
US20100269333A1 (en) | Method for Mounting Flip Chip and Substrate Used Therein | |
TWI467723B (zh) | 半導體封裝件及其製法 | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JP2004014637A (ja) | 半導体装置及びワイヤボンディング方法 | |
JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
JP4189327B2 (ja) | 半導体装置 | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
JPH11145345A (ja) | 半導体装置およびその製造方法 | |
JPH10233417A (ja) | 半導体装置及びその製造方法 | |
JP4331179B2 (ja) | 半導体装置 |