KR20010098592A - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20010098592A
KR20010098592A KR1020010019859A KR20010019859A KR20010098592A KR 20010098592 A KR20010098592 A KR 20010098592A KR 1020010019859 A KR1020010019859 A KR 1020010019859A KR 20010019859 A KR20010019859 A KR 20010019859A KR 20010098592 A KR20010098592 A KR 20010098592A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive layer
semiconductor
interposer
semiconductor package
Prior art date
Application number
KR1020010019859A
Other languages
English (en)
Inventor
우루시마미치타카
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010098592A publication Critical patent/KR20010098592A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체패키지 및 그 제조방법에 관한 것으로, 공정수 및 공정소요시간을 대폭 감소시킬 수 있고 제조 수율을 향상시킬 수 있는 구조를 가지며 또한 신뢰성이 높은 반도체패키지 및 그 제조방법을 제공한다.
본 발명에 따른 반도체패키지는 반도체칩(11)의 칩전극(12)에 대응하는 영역에서 배선층(14)이 절연필름(13)에 의해 지지되는 구조를 갖는다.
또한 본 발명에 따른 반도체패키지의 제조방법에 있어서는, 범프(17)를 접착제층(16)의 개구부(16a)에 삽입하여 반도체칩(11)을 배선층(14)와 절연필름(13)과 접착제층(14)로 구성된 인터포저에 탑재하고, 가열판등으로 배선테이프(4)를 칩전극 형성면의 거의 전범위에 걸쳐 누르면서 접착제층(16) 및 내부리드접속부에 열을 가함으로서 배선층(14)와 모든 범프(17)들과의 금속접합 및 접착제층(16)에 의한 반도체칩(11)과 배선테이프(4)의 접착을 일시에 수행한다.

Description

반도체패키지 및 그 제조방법{Semiconductor package and semiconductor package fabrication method}
본 발명은 절연기재상에 임의의 배선 패턴을 갖는 배선층이 형성되어 있는 인터포저(배선기재)가 접착제층에 의해 반도체칩의 전극형성면에 접착되어 있고, 반도체칩의 전극과 배선층이 범프(돌기상 전극)에 의해 소위 플립칩방식으로 전기적으로 접속되어 있고, 반도체칩과의 접합면과 반대되는 배선층의 표면상에 외부접속부가 형성된 반도체패키지 및 그 제조방법에 관한 것이다.
현재 반도체소자의 실장 고밀도화에 대한 연구 개발이 활발히 진행되고 있으며 패키지의 형태에 대해서도 다양한 구조 및 방법이 제안되고 있다. 특히 패키지의 크기를 칩의 크기와 거의 같은 크기로 소형화한 씨·에스·피(CSP; chip scale package)라고 하는 고밀도형 반도체패키지가 주목을 받고 있으며 그에 대해서도 다양한 개발성과가 있었다.
CSP를 구성하기에 적합한 반도체패키지의 형태로서 이하와 같은 것이 있다.
즉, 폴리이미드 테이프와 같은 절연기재상에 임의의 배선패턴으로 된 동배선 등의 배선층이 형성된 인터포저(interposer)가 반도체칩의 전극 형성면에 접착제층에 의해 접착되어 있고, 반도체칩의 알루미늄 전극등의 전극과 배선층이 금(Au) 볼범프등의 범프에 의해 소위 플립칩 방식으로 전기적으로 접속되고, 반도체칩과의 접합면의 반대되는 배선층의 일면상에 외부접속부가 형성된 반도체패키지이다. 여기서 외부접속부란 배선층의 랜드부 및 그와 유사한 랜드부에 접착되어 있는 솔더볼 등을 형성한 것이다.
이와 같은 구조를 갖는 종래의 반도체패키지는 반도체칩과 절연기재와 배선층과 접착제층의 위치관계에 의해 두가지로 분류된다. 즉 제1분류는 반도체칩, 접착제층, 절연기재, 배선층의 순서로 구성된 구조이다. 제2분류는 반도체칩, 접착제층, 배선층, 절연기재의 순서로 구성된 구조이다.
제1분류에 속하는 종래기술은 일본특허공개번호 321157/95호 공보의 도2 및 도4의 설명 부분 및 일본특허공개공보 102474/96호 공보의 도 4 및 도 6의 설명부분에 개시되어 있다. 제2분류에 속하는 종래기술은 일본특허공개번호 321157/95호 공보의 도1 및 도3의 설명부분 및 일본특허공개번호 102474/96호 공보의 도3 및 도8의 설명부분에 개시되어 있다.
이하 상기 제1분류 및 제2분류의 반도체패키지의 구조와 제조방법의 예에 대해 도면을 참조하여 설명한다.
도 1에 종래기술의 일예에 따른 반도체패키지(2)의 단면도를 도시하도 2는 도1에서 (B)로 표시된 부분의 확대도이다.
이 종래의 반도체패키지(2)는 상기 제1분류의 반도체패키지이고, 반도체칩(21)과 배선테이프(5)를 접착제층(26)에 의해 붙인 구조를 갖는다. 이 단면은 도 2에 도시한 바와 같이 반도체칩(21), 접착제층(26), 절연기재로서의 절연필름(23), 배선층으로서의 동배선(24), 동배선(24)를 절연피복하는 커버레지스트(cover resist)(29)의 순서로 적층되어 있다.
칩전극(22)과 동배선(24)은 접착제층(26)과 절연필름(23)에 천공 형성된 개구부에 충진된 충진 동 범프(27)에 의해 전기적으로 접속되어 있다. 칩전극(22)과 충진 동 범프(27)의 상호 접합면에는 금도금(미도시)이 실시되어 있으며 Au-Au 금속접합이 이루어져 있다. 커버레지스트(29)에는 외부단자인 솔더볼(28)을 부착할 위치에 개구부(29b)가 형성되어 있고, 칩전극들(22)에 대응하는 위치에 개구부들(29a)이 형성되어 있다. 개구부(29b)에서는 솔더볼(28)이 동배선(24)에 접합되어 있다. 반도체칩(21) 주변의 배선테이프(5) 위에는 보강 수지(30)가 형성되어 있다.
반도체패키지(2)를 조립할 때는 배선테이프(5)의 접착제층(26)에 의해 형성되어 있는 접착면을, 반도체칩(21)의 칩전극(22)이 형성되어 있는 전극 형성면에 일시적으로 접촉시켜 두고 본딩툴(50)을 개구부(29a)를 통과하여 동배선(24)에 대고 칩전극(22)과 충진 동 범프(27)의 접속부(내부리드접속부)에 압력과 초음파를 가한다. 이 본딩툴(50)을 이용한 본딩 작업은, 반도체칩(21)에 칩전극(22)이 1000핀이 형성되어 있는 경우에는 총 합계 1000번을 수행해야 할 필요가 있었다.
그후 접착제층(26)에 적당한 열과 압력을 가하여 반도체칩(21)과 배선테이프(5)를 완전히 접착한다.
다음으로, 제2분류의 반도체패키지의 구조 및 제조방법의 예에 대해 도면을 참조하여 설명한다. 도 3은 종래기술의 다른예에 따른 반도체패키지(3)의 단면도를 도시하고 있으며 도 4는 도3의 (C)로 표시한 부분의 확대도이다.
이 종래 반도체패키지(3)는 제2분류의 반도체패키지이고, 반도체칩(31)과,접착제층(36)을 갖는 배선테이프(6)를 붙인 구조를 갖는다. 그 반도체패키지(3)의 단면은 도 4에 도시한 바와 같이 반도체칩(31), 접착제층(36), 배선층으로서의 동배선(34), 절연기재로서의 절연필름(33)의 순서로 적층된 구조로 되어 있다. 제1분류의 반도체패키지(2)와 달리 동배선(34)은 절연필름(33)과 접착제층(36)으로 피복되므로 커버레지스트는 필요하지 않다.
칩전극(32)과 동배선(34)은 접착제층(36)에 천공 형성된 개구부에 삽입된 Au볼범프(37)에 의해 전기적으로 접속되어 있다. 동배선(34)과 Au볼범프의 접합면에는 금도금(미도시)이 되어 있으며, Au-Au의 금속 접합이 이루어져 있다. 절연필름(33)에는 외부단자인 솔더볼(38)이 형성될 위치에 개구부(33b)가 형성되어 있고, 칩전극(32)과 대응하는 위치에는 개구부(33a)가 형성되어 있다. 개구부(33b)에서 솔더볼(38)이 동배선(34)과 접합되어 있다.
반도체패키지(3)를 조립할 때에는 배선테이프(6)의 접착제층(36)상에 배열된 접착면을 Au볼범프(37)가 칩전극(32)상에 부착되어 있는 반도체칩(31)의 전극형성면 즉 칩전극(32)이 형성되어 있는 면에 일시적으로 접촉시켜 두고, 본딩툴(50)을 개구부(33a)를 통과하여 동배선(34)에 대고, 압력과 초음파를 Au볼범프(37)와 칩전극(32) 사이 및 동배선(34)와 Au볼범프(37) 사이의 접속부(내부리드접속부)에 가한다. 이 본딩툴(50)에 의한 본딩 작업은 반도체칩(31)의 칩전극(32)이 1000핀인 경우 총 1000번을 수행해야 한다.
그후 접착제층(36)에 적당한 열과 압력을 가하여 반도체칩(31)과 배선테이프(6)를 완전히 접착시킨다.
일본 특허공개공보 321157/95호, 일본 특허공개공보 102474/96호에서도 반도체패키지를 조립할 때에는 우선 이 본딩툴(50)에 의한 본딩 작업인 단점(single point) 본딩을 수행하고 있으며 그 후 가압 및 가열에 의해 접착을 수행한다.
이상의 일본특허공개공보 321157/95호, 일본 특허공개공보 102474/96호에 개시된 종래의 반도체패키지 및 그 제조방법에서는 다음과 같은 문제가 있었다.
즉, 종래의 반도체패키지(2)에 따르면, 커버레지스트를 사용하므로 접착제층 및 절연기재에 개구부를 천공 형성하고, 그 개구부에 충진 범프를 형성해야 한다. 그 때문에 공정수 및 비용의 증가를 초래한다. 또한 점차 반도체소자가 미세화되기 때문에 범프를 충진하기 위한 개구부 역시 미세화되고 있어 충진범프를 형성하기가 어렵고 그 결과 수율 및 배선층과 충진 범프 사이의 접촉 진뢰성이 낮아지는 문제가 있다.
한편, 종래의 반도체패키지(3)는, 커버레지스트를 사용할 필요가 없으므로 반도체패키지(2)에 비하면 공정수가 적지만 본딩툴 삽입용 개구부(33a)를 절연기재에 형성해야 하는 공정의 부담감은 여전히 남아 있다.
특히 접착제층과 비교하여 절연기재가 더 단단하기 때문에 절연기재에 개구부를 형성하는 공정에 대한 부담감이 크다.
또한 상기 두가지 종래 기술 모두, 범프를 사용하여 반도체칩의 전극과 배선층을 접속하는 플립칩 방식의 본딩 공정에서 각각의 칩전극을 위한 본딩툴에 의해 압력 및 초음파를 가해준다(단점 본딩). 그로 인하여 반도체칩이 다핀화 될 수록 시간과 노력이 더 소모되므로 제조 비용이 상승하는 문제점이 있다.
또한 상기 두가지 종래 기술 모두 반도체칩과, 배선테이프 즉 인터포저를 접착시키는 접착공정은, 반도체칩의 전극과 배선층을 접속하는 본딩 공정과는 별도의 공정으로 수행된다. 따라서 접착공정에도 시간과 노력이 들어가므로 제조 비용이 증가하는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 임의의 배선 패턴으로 된 배선층이 절연기재 상에 형성되어 구성된 인터포저가, 접착제층을 개재하여 반도체칩의 전극 형성면에 접착되고, 반도체칩의 전극과 배선층이 범프에 의해 플립칩 방식으로 전기적으로 접속되고, 배선층의 반도체칩에 접합하는 면과 반대되는 면에 외부접속부가 형성되어 있는 반도체패키지에 있어서, 공정수 및 공정소요시간을 큰 폭으로 줄일 수 있고 제조 수율을 향상시킬 수 있는 구조의 신뢰성이 높은 반도체패키지 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본출원의 제1 발명은, 절연기재상에 임의의 배선 패턴을 갖는 배선층이 형성되어 있고 그 배선층상에 개구부를 갖는 접착제층이 형성되어 구성된 인터포저와, 전극상에 범프가 형성되어 있는 반도체칩이, 접착제층과 반도체칩의 전극 형성면이 마주 접하도록 접착됨과 동시에 범프가 개구부에 삽입되어 반도체칩의 전극과 배선층이 범프에 의해 플립칩 방식으로 전기적으로 접속되고, 배선층의 반도체칩과 접합하는 면의 반대되는 면에 외부접속부가 형성된 반도체패키지에 있어서, 반도체칩의 전극에 대응하는 영역에서 배선층이 절연기재에 지지되는 것을 특징으로 하는 반도체패키지를 제공한다.
따라서 본 출원의 제1 발명의 반도체패키지에 따르면, 적어도 반도체칩의 전극에 대응하는 영역에서 배선층이 절연기재에 의해 지지되므로 이하에 설명할 본 발명의 제조방법에 의해 적절히 제조될 수 있고, 공정수 및 공정소요 시간의 저감을 꾀할 수 있는 이점이 있다. 또한 절연기재에 형성할 개구부의 수가 줄어들기 때문에 절연기재의 개구부 형성 공정에 대한 부담이 경감된다.
또한 접착제층에 형성된 개구부에 범프가 삽입되어, 칩전극과 배선층이 그 범프에 의해 플립칩 방식으로 전기적으로 접속되므로 칩전극과 배선층의 접속 신뢰성이 향상되고, 접착제에 의해 반도체칩과 인터포저의 접합면이 기밀되어 제조 수율이 향상됨과 동시에 신뢰성이 높아지는 이점이 있다.
본 출원의 제1발명의 반도체패키지를 제조하는 방법을 본 출원의 제2발명으로서 이하에 개시한다.
즉 본 출원의 제2발명은, 반도체칩의 전극 위에 범프를 형성하는 공정과, 절연기재 상에 임의의 배선 패턴을 갖는 배선층을 형성하고 배선층이 형성된 절연기재의 상면에 접착제층을 형성한 후, 반도체칩이 탑재되었을 때에 반도체칩의 전극과 대응하는 위치의 상기 접착제층에 개구부를 형성하여 인터포저를 제작하는 공정과, 반도체칩의 전극 형성면과 인터포저의 접착제층이 형성된 면을 대향시키고 범프를 상기 개구부에 삽입시켜 반도체칩을 인터포저에 탑재하는 공정과, 인터포저를 반도체칩의 전극 형성면의 거의 전범위에 걸쳐 가압하면서 접착제층 및 범프를 포함한 내부리드접속부에 열을 가함으로써 배선층과 범프와의 금속접합 및 접착제층에 의한 반도체칩과 인터포저와의 접착을 수행하는 공정을 구비하는 것을 특징으로하는 반도체패키지의 제조방법을 제공한다.
따라서 본 출원의 제2발명의 반도체패키지 제조방법에 따르면, 인터포저를 반도체칩의 전극 형성면의 거의 전범위에 걸쳐 가압하면서 접착제층 및 범프를 포함한 내부리드접속부에 열을 가함으로서, 배선층과 범프의 금속접합 및 접착제층에 의한 반도체칩과 인터포저의 접착을 동시에 수행하므로 반도체칩 위의 모든 전극의 내부리드 본딩과 반도체칩과 인터포저의 접착 및 그 접착면의 기밀이 일시에 수행되어, 반도체패키지의 제조공정수 및 공정 소요시간이 대폭적으로 감소하는 이점이 있다.
예를 들면, 반도체칩에 전극이 1000핀이 형성되어 있는 경우, 종래의 단점 본딩 법으로는 하나의 전극을 본딩하는 데 0.1초가 걸리므로 1000핀을 모두 본딩하는 데 총 100초가 걸린다. 그러나 본 발명에 따르면 수초 만에 모든 본딩이 완료되고 또한 접착도 완료되므로 시간적으로 경제적으로 커다란 이익을 얻을 수 있다.
또한 인터포저의 배선층이 형성된 면에 접착제층을 형성하고 그후 접착제층의 반도체칩의 전극과 대응하는 위치에 개구부를 형성하므로 접착제층 아래에 공기가 포획되지 않는 이점이 있다.
또한 범프를 접착제층의 개구부에 삽입하여 반도체칩을 인터포저에 탑재하므로 위치 맞춤이 매우 간단하고 정확하다는 이점이 있다.
예를 들면, 반도체칩과 접착제층이 부착되어 있지 않은 인터포저를 개구부를 갖는 접착 시트를 이용하여 접착하는 종래의 방법을 이용하면, 반도체칩과 인터포저의 위치 맞춤시 접착제층의 아래에 공기가 들어갈 우려가 있고 조립 및 위치 맞춤이 매우 어렵고 더우기 반도체소자가 미세화된 경우에는 그러한 방법을 이용하는 것 자체가 불가능해진다.
또한 미세한 개구부를 형성하기 위해서는 레이저 가공법이나 플라즈마 에칭법, 리소그라피법등을 이용하는 것이 좋다.
또한 반도체패키지의 제조방법에 있어서, 한장의 인터포저에 다수의 반도체칩을 탑재하여 접착을 수행하고 그 후 개개의 반도체칩으로 분리해도 좋다. 이 반도체패키지의 제조방법에 따르면, 다수의 반도체칩 상에 형성된 모든 전극의 내부리드 본딩과 다수의 반도체칩과 인터포저와의 접착 및 그 접합면의 기밀이 일시에 이루어지므로 다수의 반도체패키지를 동시에 제조할 수 있으며 반도체패키지의 제조공정 수 및 공정 소요시간이 큰 폭으로 줄어든다는 이점이 있다.
예를 들면, 1000핀의 전극을 갖는 반도체소자 30개를 탑재하는 경우, 종래의 단점 본딩법으로는 하나의 전극을 본딩하는 데 0.1초가 걸리므로, 반도체소자 30개를 본딩하는 데 총 3000초가 걸린다. 그러나 본 발명에 따르면 10-20초 정도면 모든 본딩을 완료할 뿐만 아니라 접착도 완료되므로 시간적으로 경제적으로 커다란 이익을 얻을 수 있다.
또한 반도체패키지의 제조방법에 있어서, 가열된 가압 부재의 평탄한 면으로 반도체칩의 이면을 눌러줌으로써 인터포저가 반도체칩의 전극 형성면의 거의 전 범위에 걸쳐 가압되면서 동시에 접착제층 및 범프를 포함한 인너리드접속부에 열이 가해지도록 하는 것이 바람직하다.
이 방법에 따르면 용이하게 내부리드본딩 및 접착을 실현할 수 있다는 이점이 있다. 예를 들면 한 장의 인터포저 상에 탑재된 다수의 반도체칩을 가열판으로 누름으로써 한번에 다수의 반도체패키지를 짧은 시간에 제조할 수 있다.
또한 반도체패키지의 제조방법에 있어서, 다수의 반도체칩을 한장의 인터포저에 탑재하고, 이 인터포저를 실리콘 시트상에 위치시키고, 진공분위기 내에서 반도체칩의 상방향으로부터 가열판으로 가압, 가열하는 것이 바람직하다.
또한 반도체패키지의 제조방법에 있어서, 접착을 수행하기 위한 가열 및 가압 조건과 금속 접합을 얻기 위한 가열 및 가압조건을 거의 동일하게 설정하여 수행하는 것이 바람직하다.
이 방법에 따르면 접착제층 및 내부리드접속부 모두에 과부족 없이 열 및 압력을 가할 수 있다. 그 때문에 양호한 접착상태 및 금속접합 상태를 얻을 수 있으며, 공정소요 시간을 보다 단축할 수 있다는 이점이 있다.
또한 반도체패키지의 제조방법에 있어서, 접착제층으로서 열가소성 수지를 이용하는 것이 바람직하다.
접착제층으로서 열가소성 수지를 이용함으로써 재가열하면 반도체칩을 배선 기판으로부터 용이하게 이탈시킬 수 있다. 따라서 한 장의 인터포저 상에 많은 반도체칩을 접착 한 후에도 불량품을 개별적으로 교체할 수 있다는 이점이 있다.
상기 기재한 발명의 목적, 구성 및 효과는 첨부된 도면 및 후술하는 본 발명의 실시예에 따른 설명을 통하여 명확해질 것이다.
도 1은 종래 기술의 일예에 따른 반도체패키지(2)의 단면도이다.
도 2는 도1에서 B로 표시한 부분의 확대도이다.
도 3은 종래 기술의 또 다른 예에 따른 반도체패키지(3)의 단면도이다.
도 4는 도3에 있어서 C로 표시한 부분의 확대도이다.
도 5는 본 발명의 일실시예에 따른 반도체패키지(1)을 도시한 확대도이다.
도 6a 내지 도 6f는 도 5의 A로 표시된 부분에 있어서 배선테이프(4)의 제조공정을 나타내는 단면도이다.
도 7a 내지 도 7c는 도 5의 A로 표시된 부분에 있어서 반도체패키지(1)의 제조공정을 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 반도체패키지 4 : 배선테이프
11 : 반도체칩 12 : 칩전극
13 : 절연기재 14 : 동배선, 배선층
15 : 금도금 16 : 접착제층
16a : 개구부 17 : Au볼범프
18 : 솔더볼 19 : 금도금
본 발명을 수행하는 최선의 실시형태는 첨부된 도면들을 참조하여 다양한 실시예들을 사용하여 더 상세히 설명한다.
이하 본 발명의 일실시예에 따른 반도체패키지 및 그 제조방법에 대해 첨부된 도면을 참조하여 설명한다. 이하는 본 발명의 일실시예일 뿐이며 본 발명을 한정하는 것은 아니다.
우선 본 발명의 일실시예에 따른 반도체패키지(1)의 구조에 대해 도 5를 참조하여 설명한다. 도 5는 본 발명의 일실시예에 따른 반도체패키지(1)를 나타내는 단면도이다.
도 5에 도시한 바와 같이, 본 실시예의 반도체패키지(1)는 반도체칩(11)과 인터포저로서의 배선테이프(4)가 부착된 구조로 되어 있다.
배선테이프(4)는 폴리이미드로 된 절연기재로서의 절연필름(13)과, 임의의 배선 패턴을 갖는 배선층으로서의 동배선(14)와, 열가소성 수지로 된 접착제층(16)으로 구성된다. 동배선(14)은 절연필름(13) 상에 형성되고, 표면에 금도금(15)이 형성되어 있다. 접착제층(16)은 절연필름(13)의 주면 즉 동배선(14)이 형성된 면에 형성되어 있고 개구부를 갖고 있다.
반도체칩(11)의 전극인 칩전극(12)은 알루미늄으로 되어 있고, 표면에는 금도금이 되어 있으며, 그 위에 금(Au) 볼범프(17)가 형성되어 있다.
또 본 실시예의 반도체패키지(1)는, 반도체칩(11)과 배선테이프(4)가 반도체칩(11)의 전극형성면을 마주보고 있는 배선테이프(4)의 접착제층(16)과 함께 접착된 접착된 구조를 갖는다.
또한 본 실시예의 반도체패키지(1)는 Au볼범프(17)가 접착제층(16)의개구부(16a)에 삽입되고, 칩전극(12)과 동배선(14)이 Au볼범프(17)에 의해 플립칩방식으로 전기적으로 접속되고, 반도체칩(11)의 표면으로부터 반대측상에 있는 동배선(14)의 표면상에 외부접속부로서 솔더볼(18)이 형성된 구조를 갖는다.
또 칩전극(12)에 대응하는 영역내에서 동배선(14)이 절연필름(13)에 의해 지지되어 있다. 즉, 절연필름(13)의 칩전극(12)에 대응하는 범위내에 개구부가 형성되어 있지 않아 동배선(14)이 노출되어 있지 않다.
다음으로 반도체패키지(1)의 제조방법에 대해 도면을 참조하여 설명한다.
우선 도 6a 내지 도 6f를 참조하여 배선테이프(4)의 제조방법에 대해 설명한다.
우선 도 6a에 도시한 바와 같이, 다중패턴 대규모 절연막(13)이 준비되고, 외부접속부를 형성할 부위에 레이저 가공법에 의해 개구부(13a)가 형성된다.
다음으로 도 6b에 도시한 바와 같이 절연필름(13) 위에 동박(14a)를 라미네이션(laminate)법으로 형성한다.
다음으로 도 6c에 도시한 바와 같이 리소그라피(lithography)법을 이용하여 동박(14a)를 임으로 패터닝하여 동배선(14)를 형성한다.
다음으로 도 6d에 도시한 바와 같이 동배선(14)의 표면에 금도금(15, 19)을 실시한다.
다음으로 도 6e에 도시한 바와 같이 동배선(14)이 형성되어 있는 절연막(13)의 주면상에 라이네이트법으로 열가소성 수지로 된 접착제층(16)을 형성한다.
다음으로 도 6f에 도시한 바와 같이 내부리드접속부가 될 부위의접착제층(16)의 영역안에 레이저가공 또는 플라즈마에칭법으로 개구부(16a)를 형성한다.
이상과 같은 공정을 거쳐 다중패턴 대용량 필름캐리어 배선테이프(4)를 완성한다.
한편, 반도체칩(11)의 칩전극(12) 상에 Au볼범프(17)을 볼 본딩법으로 형성해 둔다. 이 볼 본딩법에 의한 Au볼범프(17) 형성은 다음과 같은 방법으로 수행한다. 즉 와이어 본딩 장치를 이용하여 캐필러리(capallary)로부터 인출한 금선의 일 단부에 금 볼을 형성하고 이 금볼을 칩전극(12) 위에 대고 누른다. 이어서 캐필러리를 초음파 진동 시켜 금 볼을 칩전극(12)에 초음파 용접한 후 금선을 절단한다. 이상과 같이 하여 Au볼범프(17)가 칩전극(12) 상에 형성된다.
다음으로 반도체패키지의 조립공정에 대해 도 7a 내지 도 7c를 참조하여 설명한다.
우선, 반도체칩(11)을 그 칩전극(12)이 형성된 면이 상기 접착제층(16)이 제공된 다중패턴 배선테이프(4)의 표면과 닿도록 내려 놓고, 칩전극(12)에 형성된 Au볼범프(17)를 접착제층(16)에 형성된 개구부(16a)에 삽입하여 반도체칩(11)을 배선테이프(4)로 된 인터포저 상에 탑재한다.(도 7a 및 도 7b 참조). 그로 인하여, 위치 맞춤을 용이하게 수행할 수 있으며 또한 개구부(16a)에 Au볼범프(17)가 삽입되어 고정되므로, 반도체칩(11)은 배선테이프(4)로부터 쉽게 이탈되지 않는다. 따라서 그후의 작업이 용이해진다. 마찬가지로 다수의 반도체칩을 배선테이프(4) 위에 위치 맞춤하여 탑재한다.
개구부(16a)의 직경을 Au볼범프(17)의 폭 보다 크게 형성하는 것이 바람직하다. 그와 같이 하면 Au볼범프(17)에 부하를 주지 않고 개구부(16a)에 삽입할 수 있기 때문이다.
다음으로, 다수의 반도체칩(11)이 탑재된 배선테이프(4)를 0.2 - 1.0㎜ 정도 두께의 실리콘 시트(미도시) 상에 놓고, 분위기를 진공으로 한다.
그와 같이 한 상태에서 가열판(미도시)을 위에서 아래로 내려 다수의 반도체칩(11)의 이면(전극형성면의 반대면)에 내리 누름으로써 배선테이프(4)를 각 반도체칩(11)의 칩전극(12)이 형성된 면의 거의 전 범위에 걸쳐 눌러주면서 접착제층(16) 및 내부리드접속부(특히 Au볼범프(17))에 열을 가한다.
이때, 동배선(14)이 칩전극(12)에 대응하는 범위내에서, 절연필름(13)에 의해 지지되어 있으므로, 가열판의 누름압력이 내부리드접속부에 확실히 전달될 수 있다. 또 개구부(13a)에 실리콘 시트의 일부가 침입하여 동배선(14)를 지지하므로 개구부(13a)의 범위내에서도 칩전극(12)이 형성되어 있는 반도체칩(11)면에 배선테이프(4)가 충분히 압력을 받아 눌려진다.
이 누름압 공정은 진공중에서 수행되므로 반도체칩(11)과 접착제층(16) 사이에 공기가 포획되지 않으므로 양호한 접착을 수행할 수 있다.
또한 최적의 접착력을 얻을 수 있는 가열치 및 가압치는 최적의 금속접합을 얻을 수 있는 가열치 및 가압치와 거의 동일한 값을 갖도록 상기 접착제층(16)에 이용할 접착제를 미리 선정해 둔다.
이상과 같이 하여, Au볼범프(17)을 용접시킴과 동시에 접착제층(16)을 경화시켜 동배선(14)과 Au볼범프(17) 사이의 금속접합과, 접착제층(16)에 의한 반도체칩(11)과 배선테이프(4) 사이의 접착을 완료한다.(도7b 및 도7c참조). 그 결과 양호한 접착 상태 및 금속 접합 상태를 얻을 수 있다. 진공분위기 내에서 수행하므로 반도체칩(11)의 칩전극(12)이 형성된 면과 접착제층(16) 사이에 보이드(void)가 발생되지 않는다. 칩 크기가 클 수록 보이드가 발생될 가능성이 크다. 그와 같은 경우에는 본 실시 형태와 같이 진공분위기에서 붙이는 것이 바람직하다.
그후 개구부(13a)에 외부단자로서 솔더볼(18)을 형성한다.(도7c). 그후, 배선테이프(4)를 절단하여 개별 반도체패키지(1)로 분리한다.
이상과 같은 공정을 거쳐 도 5에 도시한 반도체패키지(1)를 완성한다.
기타의 구성으로서 도 5에 도시한 반도체패키지(1)의 반도체칩 (11) 주변의 배선테이프(4)의 고정을 위해, 금속이나 수지등으로 된 보강판을 형성할 수도 있다.
또 도5에 도시한 반도체패키지(1)의 반도체칩(11)의 이면 및 측면을 에폭시로 된 수지로 덮을 수도 있다.
또한 도 5에 도시한 반도체패키지(1)의 반도체칩(11)의 이면에 동(Cu)으로 된 방열판을 붙이는 구조를 취함으로써 방열성을 높일 수도 있다.
또 반도체칩(11)의 이면에 추가로 제2 반도체칩을 접착제등으로 붙여, 상기 제2의 반도체칩의 전극과 배선테이프(4)상의 동배선(14)을 금선으로 접속시키고, 에폭시등으로 된 수지로 덮어 멀티 칩패키지(multi-chip package)를 구성하는 것도 가능하다. 또 제2반도체칩 위에 제2의 칩 보다 면적이 적은 제3의 반도체칩을 접착제등으로 붙이고 제2 반도체칩과 마찬가지로 제3반도체칩의 전극과 배선테이프(4) 위의 동배선(14)를 금선으로 접속하고 에폭시등의 수지로 덮인 멀티 칩 패키지를 구성할 수도 있다.
상기 실시 형태에서는 내부 접속을 위한 범프(17)로서 Au볼범프를 이용하였으나 이에 한정되지 않고 솔더범프 및 동(Cu) 범프 등을 이용해는 것도 좋다. 범프 형성 방법으로서 와이어 본드 기술을 응용한 스터드(stud) 범프법을 이용하는 것에 한정되지 않고 도금법 이나 증발법 또는 전사법등을 이용할 수도 있다.
또 상기 실시형태에서는 인터포저로서 절연기재를 폴리이미드 필름과 같은 플렉시블(flexible) 배선테이프(4)를 이용하였으나 이에 한정되지 않고 세라믹 기판, 에폭시 기판등을 이용할 수도 있다.
또한 상기 실시형태에서는 외부단자로서 솔더볼(18)을 이용하였으나 볼 형상에 한정되지 않고 돌기상으로 형성하거나 랜드상으로 형성할 수도 있다.
또 상기 실시형태에서는 접착제층(16)의 개구부(16a)를 레이저 가공법등으로 형성하였으나 감광성 접착제를 이용한 리소그라피법으로 형성할 수도 있다.
다음으로 실시한 일례에 대해 구체적인 수치에 대해 설명한다. 이 수치는 상술한 실시 형태에 적합한 것이다.
치수로서는 절연필름(13)의 두께는 75㎛로 형성하였으며, 접착제층(16)의 두께는 절연필름(13) 상면에 30㎛, 동배선상에는 15㎛가 되도록 형성하였으며, 동배선(14)의 두께를 15㎛가 되도록 하였다. 따라서 배선테이프(4)의 총 두께는 105㎛가 되었다.
또 Au볼범프의 높이를 20㎛로 하였다. 배선테이프(4)를 프레임에 고정하여 한 프레임당 30개의 반도체칩(11)을 탑재하였다. 반도체칩(11)은 네 변이 각 10㎜의 크기이고 1000핀의 전극을 갖는 디램 엘에스아이(DRAM LSI) 칩을 사용하였다. 접착제층(16)에 이용되는 접착제는 300℃에서 충분히 열경화하는 열경화 성분을 갖는 열가소성계의 수지를 이용하였다.
내부리드본딩과 접착을 동시에 수행하는 공정에서는 가열판의 가열온도를 300℃로 하였고, 가압치는 1 범프당 980mN, 가압 시간은 1 프레임당 20초로 하였다. 그러한 조건에 의하여, 양호한 접착상태 및 금속접합 상태를 얻을 수 있었다.
상술한 바와 같이, 발명은 배선층이 반도체칩의 전극에 대응하는 위치에서 절연기판에 의해 지지되어 있으며, 가열판등을 반도체칩의 이면에 대고 눌러줌으로써 인터포저를 반도체칩의 전극형성면의 거의 전 범위에 걸쳐 가압하면서 접착제층 및 내부리드접속부에 열을 가할 수 있기 때문에 반도체칩 상의 모든 전극의 이너 리드 본딩 공정과, 반도체칩과 인터포저와의 접착 및 그 접합면의 기밀 공정이 일시에 수행되어 반도체패키지의 제조공정수 및 소요 시간이 크게 감소하는 효과가 있으며, 특히 핀 수가 많은 경우에 매우 유리한 이점이 있다.
또한 인터포저의 배선층이 형성된 면에 접착제층을 형성하고, 그후에 접착제층의 반도체칩의 전극과 대응하는 위치에 개구부를 형성함으로서 접착제층 아래에 공기가 들어가는 것을 방지하는 효과가 있다.
또한 범프를 접착제층의 개구부에 삽입하여 반도체칩을 인터포저에 탑재하므로, 위치 맞춤이 매우 간단하고 정확하다는 효과가 있으며, 특히 미세화가 진전된 고집적형 반도체패키지를 보다 효율적으로 제조할 수 있는 효과가 있다.
상기 기술된 내용에 의해 본 발명의 특징 및 효과를 잘 이해할 수 있다. 그러나 그와 같은 기재 내용은 단지 예시적인 것일 뿐이며, 첨부된 청구항의 범위 내에서 다양하게 변형될 수 있다.

Claims (12)

  1. 절연기재상에 임의의 배선 패턴을 갖는 배선층이 형성되어 있고 상기 배선층상에 개구부를 갖는 접착제층이 형성되어 있는 인터포저와, 전극 상에 범프가 형성된 반도체칩이, 상기 접착제층과 상기 반도체칩의 전극형성면이 서로 마주 접하도록 접착되고,
    상기 범프가 상기 접착제층의 상기 개구부에 삽입되어 상기 반도체칩의 전극과 상기 배선층이 상기 범프에 의해 플립칩 방식으로 전기적으로 접속되고,
    상기 배선층의 상기 반도체칩과 접착된 면의 반대되는 면에 외부접속부가 형성되고,
    상기 배선층은 적어도 상기 반도체칩의 전극들이 접속된 영역에서 상기 절연기재에 지지되어 있는 것을 특징으로 하는 반도체패키지.
  2. 반도체칩전극상에 범프를 형성하는 공정과,
    절연기재상에 임의의 배선패턴을 갖는 배선층을 형성하고, 상기 배선층이 형성된 면에 접착제층을 형성하고, 그 후 상기 접작제층의 상기 반도체칩이 탑재되었을 때에 상기 반도체칩의 전극과 대응하는 위치에 개구부를 형성하여 인터포저를 제조하는 공정과,
    상기 반도체칩의 전극형성면과 상기 인터포저의 접착제층이 형성된 면을 마주보도록 하고 상기 범프를 상기 접착제층의 상기 개구부에 삽입하여 상기 반도체칩을 상기 인터포저에 탑재하는 공정과,
    상기 인터포저를 상기 반도체칩의 전극 형성면의 거의 전 범위에 대해 눌러주면서, 상기 접착제층 및 상기 범프를 포함한 내부리드접속부에 열을 가함으로써 상기 배선층과 상기 범프의 금속접합과, 상기 접착제층에 의한 상기 반도체칩과 상기 인터포저의 접착을 수행하는 공정을 갖추어 구성된 것을 특징으로 하는 반도체패키지 제조방법.
  3. 제2항에 있어서, 상기 배선층과 상기 범프의 금속접합 및 상기 접착제층에 의해 상기 반도체칩과 상기 인터포저와의 접착이, 가열된 가압 부재의 평탄한 면이 상기 반도체칩의 이면를 누르도록 함으로써 상기 인터포저가 상기 반도체칩의 전극 형성면의 거의 전 범위에 걸쳐 압력을 받아 눌려짐과 동시에 상기 접착제층 및 상기 범프를 포함한 내부리드접속부에 열이 가해지도록 함으로써 수행되는 것을 특징으로 하는 반도체패키지 제조방법.
  4. 제3항에 있어서, 상기 접착을 얻기 위한 가열 및 가압조건과, 상기 금속 접합을 얻기 위한 가열 및 가압조건이 거의 동일하게 설정되어 있는 것을 특징으로 하는 반도체패키지 제조방법.
  5. 제3항에 있어서, 접착제층으로서 열가소성 수지를 이용하는 것을 특징으로 하는 반도체패키지 제조방법.
  6. 제2항에 있어서, 한장의 인터포저의 상면에 다수의 반도체칩을 탑재하여 상기 반도체칩과 상기 인터포저와의 접착이 수행되고, 그후 접착된 상기 반도체칩과 상기 인터포저가 각각의 반도체패키지로 분리되는 것을 특징으로 하는 반도체패키지 제조방법.
  7. 제6항에 있어서, 상기 배선층과 상기 범프의 금속접합 및 상기 접착제층에 의한 상기 반도체칩과 상기 인터포저의 접착이 가열된 가압부재의 평탄한 면이 상기 반도체칩의 이면을 누르도록 함으로써 상기 인터포저가 상기 반도체칩의 전극 형성면의 거의 전 범위에 걸쳐 압력을 받으면서 눌려지고 상기 접착제층 및 상기 범프를 포함한 내부리드접속부에 열이 가해지도록 함으로써 수행되는 것을 특징으로 하는 반도체패키지 제조방법.
  8. 제7항에 있어서, 상기 접착을 얻기 위한 가열 및 가압 조건과, 상기 금속접합을 얻기 위한 가열 및 가압 조건이 거의 동일하게 설정되어 있는 것을 특징으로 하는 반도체패키지 제조방법.
  9. 제7항에 있어서, 상기 접착제층으로서 열가소성 수지가 이용되는 것을 특징으로 하는 반도체패키지 제조방법.
  10. 제6항에 있어서, 다수의 상기 반도체칩을 한 장의 인터포저에 탑재하고, 이 인터포저를 실리콘 시트상에 설치하고, 진공분위기 내에서 상기 반도체칩의 상방으로부터 가열판으로 가압 및 가열하는 것을 특징으로 하는 반도체패키지 제조방법.
  11. 제10항에 있어서 상기 접착을 얻기 위한 가열 및 가압조건과 상기 금속접합을 얻기 위한 가열 및 가압 조건의 거의 동일하게 설정되어 있는 것을 특징으로 하는 반도체패키지 제조방법.
  12. 제10항에 있어서, 상기 접착제층으로서 열가소성 수지를 이용하는 것을 특징으로 하는 반도체패키지 제조방법.
KR1020010019859A 2000-04-24 2001-04-13 반도체패키지 및 그 제조방법 KR20010098592A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-123156 2000-04-24
JP2000123156A JP2001308220A (ja) 2000-04-24 2000-04-24 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
KR20010098592A true KR20010098592A (ko) 2001-11-08

Family

ID=18633516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019859A KR20010098592A (ko) 2000-04-24 2001-04-13 반도체패키지 및 그 제조방법

Country Status (7)

Country Link
US (2) US6372549B2 (ko)
EP (1) EP1150351A3 (ko)
JP (1) JP2001308220A (ko)
KR (1) KR20010098592A (ko)
CN (1) CN1320965A (ko)
SG (1) SG86465A1 (ko)
TW (1) TW497186B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US6881609B2 (en) * 2001-09-07 2005-04-19 Peter C. Salmon Component connections using bumps and wells
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
US7505862B2 (en) * 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
US7744802B2 (en) * 2004-06-25 2010-06-29 Intel Corporation Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin
US7262121B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Integrated circuit and methods of redistributing bondpad locations
US7491582B2 (en) * 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US7293994B2 (en) * 2005-12-08 2007-11-13 International Business Machines Corporation Method and apparatus for electrically connecting two substrates using a resilient wire bundle captured in an aperture of an interposer by a retention member
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8669633B2 (en) 2010-07-28 2014-03-11 Teledyne Dalsa, Inc. Packaged device with an image sensor aligned to a faceplate using fiducial marks and connection bodies registered thereto
KR101388792B1 (ko) * 2012-04-27 2014-04-23 삼성전기주식회사 반도체 패키지 모듈
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6560496B2 (ja) * 2015-01-26 2019-08-14 株式会社ジェイデバイス 半導体装置
KR20180078859A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
CN112992874B (zh) * 2019-12-17 2022-11-15 天芯互联科技有限公司 封装结构的制作方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080701A (ko) * 1997-03-27 1998-11-25 니시무로타이조 칩사이즈 패키지 및 그 제조방법
KR19990069638A (ko) * 1998-02-11 1999-09-06 윤종용 칩 스케일 패키지 및 그 제조방법
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
KR20010068591A (ko) * 2000-01-07 2001-07-23 이수남 웨이퍼 레벨 패키지
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP2833996B2 (ja) 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
KR100426883B1 (ko) * 1997-03-21 2004-06-30 세이코 엡슨 가부시키가이샤 반도체장치,필름캐리어테이프및이들의제조방법
JP2970595B2 (ja) * 1997-06-06 1999-11-02 日本電気株式会社 Ｂｇａ型半導体装置
JP3565090B2 (ja) * 1998-07-06 2004-09-15 セイコーエプソン株式会社 半導体装置の製造方法
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
KR19980080701A (ko) * 1997-03-27 1998-11-25 니시무로타이조 칩사이즈 패키지 및 그 제조방법
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
KR19990069638A (ko) * 1998-02-11 1999-09-06 윤종용 칩 스케일 패키지 및 그 제조방법
KR20010068591A (ko) * 2000-01-07 2001-07-23 이수남 웨이퍼 레벨 패키지

Also Published As

Publication number Publication date
US20020072152A1 (en) 2002-06-13
US6515357B2 (en) 2003-02-04
JP2001308220A (ja) 2001-11-02
US6372549B2 (en) 2002-04-16
SG86465A1 (en) 2002-02-19
EP1150351A3 (en) 2002-12-04
US20010034082A1 (en) 2001-10-25
EP1150351A2 (en) 2001-10-31
CN1320965A (zh) 2001-11-07
TW497186B (en) 2002-08-01

Similar Documents

Publication Publication Date Title
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
JP4551255B2 (ja) 半導体装置
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP4409455B2 (ja) 半導体装置の製造方法
KR100384260B1 (ko) 반도체장치 및 그 제조방법
JP4175197B2 (ja) フリップチップ実装構造
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
TWI408795B (zh) Semiconductor device and manufacturing method thereof
US20050230797A1 (en) Chip packaging structure
US20070045812A1 (en) Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2006156436A (ja) 半導体装置及びその製造方法
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
JP3262728B2 (ja) 半導体装置及びその製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP4828515B2 (ja) 半導体装置の製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US7253510B2 (en) Ball grid array package construction with raised solder ball pads
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application