JP5259560B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5259560B2
JP5259560B2 JP2009272150A JP2009272150A JP5259560B2 JP 5259560 B2 JP5259560 B2 JP 5259560B2 JP 2009272150 A JP2009272150 A JP 2009272150A JP 2009272150 A JP2009272150 A JP 2009272150A JP 5259560 B2 JP5259560 B2 JP 5259560B2
Authority
JP
Japan
Prior art keywords
chip
wiring
wiring board
chips
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009272150A
Other languages
English (en)
Other versions
JP2010050489A5 (ja
JP2010050489A (ja
Inventor
義之 角
孝洋 内藤
俊彦 佐藤
光 池上
隆文 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009272150A priority Critical patent/JP5259560B2/ja
Publication of JP2010050489A publication Critical patent/JP2010050489A/ja
Publication of JP2010050489A5 publication Critical patent/JP2010050489A5/ja
Application granted granted Critical
Publication of JP5259560B2 publication Critical patent/JP5259560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関し、特に、複数の半導体チップを同一の配線基板上に搭載したマルチチップモジュール(Multi-Chip Module;ＭＣＭ)またはマルチチップパッケージ(Multi-Chip Package;ＭＣＰ)に適用して有効な技術に関する。
フラッシュメモリやＤＲＡＭ(Dynamic Random Access Memory)などのメモリＬＳＩを大容量化する対策の一つとして、これらのメモリＬＳＩが形成された半導体チップ（メモリチップ）を積層して単一のパッケージに封止したメモリ・モジュール構造が種々提案されている。
例えば特開平４−３０２１６４号公報（特許文献１）は、一つのパッケージ内に同一機能、同一サイズの複数の半導体チップを絶縁層を介して階段状に積層し、それぞれの半導体チップの階段状部分に露出したボンディングパッドとパッケージのインナーリードとをワイヤを介して電気的に接続したパッケージ構造を開示している。
また、特開平１１−２０４７２０号公報（特許文献２）は、絶縁性基板上に熱圧着シートを介して第１の半導体チップを搭載し、この第１の半導体チップ上に熱圧着シートを介して、外形寸法が第１の半導体チップよりも小さい第２の半導体チップを搭載し、第１および第２の半導体チップのボンディングパッドと絶縁性基板上の配線層とをワイヤを介して電気的に接続し、第１および第２の半導体チップとワイヤとを樹脂により封止したパッケージ構造を開示している。
特開平４−３０２１６４号公報 特開平１１−２０４７２０号公報
本発明者らは、一つのパッケージ内に複数個の半導体チップ（以下、単にチップという）を搭載したマルチチップモジュールを開発している。
本発明者らが開発中のマルチチップモジュールは、ＤＲＡＭ(Dynamic Random Access Memory)が形成されたチップと、フラッシュメモリが形成されたチップと、高速マイクロプロセッサ（ＭＰＵ：超小型演算処理装置）が形成されたチップとを単一の樹脂パッケージ内に封止することによって、複数個のメモリチップを樹脂封止した従来のメモリ・モジュールよりも汎用性が高いシステムを実現しようとするものである。
また、このマルチチップモジュールは、実装面積を縮小するために、３個のチップのうち、ＤＲＡＭが形成されたチップとフラッシュメモリが形成されたチップとをパッケージ基板の主面上に並べて配置し、フリップチップ方式によって実装する。また、マイクロプロセッサが形成された第３のチップは、上記２個のメモリチップの上に積層し、ワイヤボンディング方式によって実装する。
ところが、上記のような構造のマルチチップモジュールは、高密度実装の観点から、並べて配置した２個のメモリチップの間隔が数１０μｍ程度と極めて狭く、しかもこれら２個のメモリチップの上に第３のチップが積層されるため、これら３個のチップをモールド樹脂で封止しようとすると、２個のメモリチップの隙間にモールド樹脂が入り難いという問題がある。
一般に、モールド樹脂中には、モールド樹脂の熱膨張係数をシリコンチップのそれに近づけるために、シリカフィラーが混入されている。しかし、このシリカフィラーの粒径（例えば７０〜１００μｍ）は、上記した２個のメモリチップの間隔（数１０μｍ）よりも大きいため、これがメモリチップの隙間にモールド樹脂が充填され難いという原因の一つになっている。
２個のメモリチップの隙間がモールド樹脂で充填されないと、そこに空気溜まり（ボイド）が生じるため、ボイド内の空気の熱膨張が繰り返されることに起因して、ボイドを中心にモールド樹脂とチップの剥離が広がり、例えば、ＭＣＰを実装基板に半田リフロー技術を用いて実装する時に、パッケージクラックを引き起こす虞れがある。
本発明の目的は、複数個のチップを配線基板に搭載してその主面を樹脂封止したマルチチップモジュールの信頼性、高密度実装化、低コスト化を促進させる技術を提供することにある。
本発明の他の目的は、複数個のチップの上に他のチップを積層して樹脂封止したマルチチップモジュールの信頼性を向上させる技術を提供することにある。
本発明の他の目的は、複数個のチップの上に他のチップを積層して樹脂封止したマルチチップモジュールの製造コストを低減することのできる技術を提供することにある。
本発明の他の目的は、複数個のチップの上に他のチップを積層して樹脂封止したマルチチップモジュールの製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、
表面、前記表面に形成された表面側電極パッド、前記表面側電極パッドに形成されたメッキ膜、前記表面とは反対側の裏面、および前記裏面に形成された裏面側電極パッドを有する配線基板と、
主面、および前記主面に形成されたボンディングパッドを有し、前記配線基板の前記表面上に搭載された半導体チップと、
前記半導体チップの前記ボンディングパッドと前記配線基板の前記表面側電極パッドを電気的に接続する導電性部材と、
前記半導体チップを封止する樹脂と、
前記裏面側電極パッドに接続された半田材と、
を含み、
前記配線基板は、前記表面と前記裏面との間に位置し、かつ最も周縁部側に位置し、かつ前記樹脂で覆われない第１側面と、前記第１側面よりも内側に位置し、かつ前記樹脂で覆われた第２側面と、前記表面側電極パッドと電気的に接続され、かつ前記第２側面に向かって延在する電解メッキ用の配線とを有し、
前記配線基板の前記第２側面から露出する前記電解メッキ用の配線の端面は、前記樹脂で覆われており、
前記裏面側電極パッドは、前記配線基板の前記第１側面よりも内側に位置しており、
前記配線基板のうち、前記第１側面を有する第１部分の厚さは、前記第１部分よりも内側に位置し、かつ前記第２側面を有する第２部分の厚さよりも薄い。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
半導体チップが搭載される配線基板の表面のボンディングパッドにメッキ膜が施された半導体装置の信頼性を向上させることができる。
本発明の一実施形態である半導体装置の平面図である。 本発明の一実施形態である半導体装置の断面図である。 本発明の一実施形態である半導体装置の平面図である。 本発明の一実施形態である半導体装置の製造に用いるマルチ配線基板の平面図である。 本発明の一実施形態である半導体装置の製造に用いるマルチ配線基板の平面図である。 図５に示すマルチ配線基板の要部拡大平面図である。 図５に示すマルチ配線基板の要部拡大断面図である。 図５に示すマルチ配線基板の要部拡大平面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大平面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大平面図である。 本発明の一実施形態である半導体装置の製造に用いる半導体チップの平面図である。 本発明の一実施形態である半導体装置の製造に用いる半導体チップの平面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大平面図である。 本発明の一実施形態である半導体装置の製造に用いる半導体チップの平面図である。 本発明の一実施形態である半導体装置の製造方法を示す半導体ウエハの斜視図である。 本発明の一実施形態である半導体装置の製造方法を示す半導体ウエハの側面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大平面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の平面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の一実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造に用いる半導体チップの平面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大平面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の製造方法を示すマルチ配線基板の要部拡大断面図である。 本発明の他の実施形態である半導体装置の断面図である。 図３８の一部を拡大して示す断面図である。 本発明の他の実施形態である半導体装置のピン（端子）配置図である。 本発明の他の実施形態である半導体装置におけるテストピンの配置を示すマルチ配線基板の平面図である。 本発明の他の実施形態である半導体装置におけるアドレスピン群とデータピン群の配置を示すマルチ配線基板の平面図である。 メモリチップのアドレスピン群とデータピン群の配置を示す平面図である。 本発明の他の実施形態である半導体装置におけるメモリチップの最適実装方向を示す平面図である。 （ａ）〜（ｃ）は、本発明の他の実施形態である半導体装置におけるメモリチップの最適実装方向を示す概略平面図である。 本発明の他の実施形態である半導体装置の断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
図１は、本実施形態の半導体装置の上面を示す平面図、図２は、この半導体装置の断面図、図３は、この半導体装置の下面を示す平面図である。
本実施形態の半導体装置は、パッケージ基板１の主面上に３個のチップ２Ａ、２Ｂ、２Ｃを実装し、これらのチップ２Ａ、２Ｂ、２Ｃをモールド樹脂３で封止したマルチチップモジュール（ＭＣＭ）である。３個のチップ２Ａ〜２Ｃのうち、２個のチップ２Ａ、２Ｂは、パッケージ基板１の主面上に並べて配置され、それらの主面に形成された複数個のＡｕバンプ４を介してパッケージ基板１の配線５と電気的に接続されている。すなわち、チップ２Ａ、２Ｂのそれぞれは、フリップチップ方式によって実装されている。
チップ２Ａ、２Ｂの主面（下面）とパッケージ基板１の主面との隙間には、アンダーフィル樹脂（封止樹脂）６が充填されている。チップ２Ａは、例えば複数の記憶素子を有する記憶回路を含むＤＲＡＭが形成されたシリコンチップであり、チップ２Ｂは、例えばフラッシュメモリが形成されたシリコンチップである。
チップ２Ｃは、２個のチップ２Ａ、２Ｂを跨ぐように配置され、接着剤７によってチップ２Ａ、２Ｂの上面に接着されている。チップ２Ｃの主面に形成されたボンディングパッド１３は複数本のＡｕワイヤ８によってパッケージ基板１のボンディングパッド９と電気的に接続されている。すなわち、チップ２Ｃは、ワイヤボンディング方式によって実装されている。チップ２Ｃは、例えばプログラムで動作するプロセッサ回路を含む高速マイクロプロセッサ（ＭＰＵ：超小型演算処理装置）が形成されたシリコンチップである。
上記３個のチップ２Ａ、２Ｂ、２Ｃを実装するパッケージ基板１は、ガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）のような汎用樹脂を主体として構成された多層配線基板であり、その主面（上面）、下面および内部に４〜６層程度の配線５が形成されている。
パッケージ基板１の下面には、上記配線５と電気的に接続された複数の電極パッド１０がアレイ状に配置されており、それぞれの電極パッド１０には、マルチチップモジュール（ＭＣＭ）の外部接続端子を構成する半田バンプ１１が接続されている。マルチチップモジュール（ＭＣＭ）は、これらの半田バンプ１１を介して電子機器の配線基板などに実装される。パッケージ基板１の主面および下面には、配線５とチップ２Ａ、２Ｂとの接続部、ボンディングパッド９、電極パッド１０などの表面を除き、エポキシ系樹脂やアクリル系樹脂などからなるソルダレジスト（絶縁膜）１２がコーティングされている。
上記マルチチップモジュール（ＭＣＭ）の寸法の一例を説明すると、パッケージ基板１の外形寸法は、縦×横＝１３ｍｍ×１３ｍｍ、厚さ０．３ｍｍである。パッケージ基板１に実装されたチップ２Ａ、２Ｂ、２Ｃの厚さは、それぞれ０．１５ｍｍ、並んで配置された２個のチップ２Ａ、２Ｂの間隔は、２０μｍ〜１００μｍである。チップ２Ａ、２Ｂ、２Ｃを封止するモールド樹脂３の厚さは、０．６６ｍｍ、モールド樹脂３の上面から半田バンプ１１の下端までの距離、すなわちマルチチップモジュール（ＭＣＭ）の実装高さは、１．４６８ｍｍである。
次に、上記のように構成された本実施形態の半導体装置の製造方法を図４〜図２６を用いて工程順に説明する。
図４〜図８は、マルチチップモジュール（ＭＣＭ）の製造に使用する長方形の基板（以下、マルチ配線基板またはマルチ配線基板１００という）を示している。図４は、このマルチ配線基板１００の主面（チップ実装面）を示す全体平面図、図５は、裏面を示す全体平面図である。また、図６は、マルチ配線基板１００の一部を示す平面図と側面図、図７は、マルチ配線基板１００の一部を示す断面図、図８は、マルチ配線基板１００の一部（パッケージ基板１個分の領域）を示す拡大平面図である。
マルチ配線基板１００は、前記パッケージ基板１の母体となる基板である。このマルチ配線基板１００を図４、図５に示すダイシングラインＬに沿って格子状に切断（ダイシング）、個片化することにより、複数個のパッケージ基板１が得られる。図に示すマルチ配線基板（マルチ配線基板）１００の場合は、その長辺方向が６ブロックのパッケージ基板形成領域に区画され、短辺方向が３ブロックのパッケージ基板形成領域に区画されているので、３×６＝１８個のパッケージ基板１が得られる。
上記マルチ配線基板１００は、ガラス・エポキシ樹脂のような汎用樹脂を主体として構成された多層配線基板である。マルチ配線基板１００の主面には、配線５およびボンディングパッド９が形成されており、裏面には、電極パッド１０が形成されている。また、マルチ配線基板１００の内層には、複数層の配線５が形成されている。パッケージ基板１を、安価な汎用樹脂を使って製造することにより、マルチチップモジュール（ＭＣＭ）の製造原価を低減することができる。
マルチ配線基板１００の主面の配線５およびボンディングパッド９と、裏面の電極パッド１０は、マルチ配線基板１００の両面に貼り付けたＣｕ箔をエッチングすることによって形成される。マルチ配線基板１００の主面の配線５のうち、ソルダレジスト１２で覆われていない領域、すなわちチップ２Ａ、２ＢのＡｕバンプ４が接続される領域の表面には、ＮｉおよびＡｕのメッキが施されている。また、ボンディングパッド９の表面および電極パッド１０の表面にも、ＮｉおよびＡｕのメッキが施されている。これらのメッキは、無電解メッキ法で形成することもできるが、無電解メッキ法で形成したメッキ層は膜厚が薄く、ボンディングパッド９上にＡｕワイヤ４を接続したときに十分な接着強度が確保し難いので、上記ＮｉおよびＡｕのメッキは、無電解メッキ法よりも膜厚を厚くすることのできる電解メッキ法で形成される。
配線５、ボンディングパッド９および電極パッド１０の表面に電解メッキ法でＮｉおよびＡｕのメッキを施す場合は、配線５、ボンディングパッド９および電極パッド１０がマルチ配線基板１００の全域で導通した状態でメッキ処理を行い、次いで、ダイシングラインＬ上の配線５をルータで切断した後、各パッケージ基板形成領域の導通試験を行う。そのため、図６および図７に示したように、マルチ配線基板１００の主面のダイシングラインＬには、この領域の配線５をルータで切断したときの溝１０１が残っている。前記ルータ加工により、導通試験を行うための各パッケージ基板間の連続して形成された配線が切断されるので、導通試験が個別にでき、また、マルチ配線基板１００を完全に切り離さないので、一括モールド工程やその後の基板搬送処理が容易にできる。切断された配線の端部が溝１０１の側面から露出している。
図８に示すように、パッケージ基板形成領域の周辺部には、チップ実装領域を囲むように複数のボンディングパッド９が形成されている。ボンディングパッド９は、パッケージ基板形成領域の４辺に沿って２列に配置されている。ボンディングパッド９とチップ実装領域との間には、チップ実装領域を囲むようにダム領域１６が設けられている。このダム領域１６は、ソルダレジスト１２が形成されていない領域であり、その内側および外側のソルダレジスト１２が形成された領域よりも表面の高さが低くなっているため、チップ２Ａ、２Ｂの下部にアンダーフィル樹脂６を充填する際、このアンダーフィル樹脂６がパッケージ基板形成領域の周辺部、すなわちボンディングパッド１３が形成された領域に流れるのを防ぐ機能を持っている。
上記マルチ配線基板１００を使ってマルチチップモジュール（ＭＣＭ）を製造するには、図９（パッケージ基板２個分の領域を示す断面図）および図１０（パッケージ基板１個分の領域を示す拡大平面図）に示すように、マルチ配線基板１００の主面のチップ実装領域に樹脂テープ６ａを貼り付ける。樹脂テープ６ａは、例えば粒径３μｍ程度のシリカを分散させた熱硬化型エポキシ系樹脂からなるもので、あらかじめ２個のチップ（チップ２Ａ、２Ｂ）とほぼ同じ寸法となるように裁断しておく。樹脂テープ６ａは、樹脂中に導電性の微粉末を分散させた異方性導電性樹脂（ＡＣＦ）などで構成することもできる。樹脂テープ６ａは、各半導体チップ２Ａ、２Ｂとほぼ同じ寸法の２枚の分割されたテープを用いてもよい。
なお、大気中に放置したマルチ配線基板１００には大気中の水分が浸入しているため、そのまま樹脂テープ６ａを貼り付けると、両者の接着性が低下する虞れがある。従って、マルチ配線基板１００の主面に樹脂テープ６ａを貼り付ける際には、その直前にマルチ配線基板１００をベークして水分を除去しておくことが望ましい。ベーク条件は、例えば１２５℃、２時間程度である。また、上記ベーク処理に続いてマルチ配線基板１００をプラズマ処理し、その表面を活性化することにより、樹脂テープ６ａとマルチ配線基板１００との接着性をさらに向上させることができる。
次に、図１１および図１２に示すように、マルチ配線基板１００の主面に貼り付けた樹脂テープ６ａの上に２個のチップ２Ａ、２Ｂをフェイスダウン方式で搭載する。このとき、チップ２Ａとチップ２Ｂの隙間を２０μｍ〜１００μｍ程度に設定する。樹脂テープ６ａに含まれるシリカの粒径は３μｍ程度であるため、チップ２Ａとチップ２Ｂの隙間を２０μｍまで狭くしても、この隙間にアンダーフィル樹脂６を充填させることができる。他方、チップ２Ａとチップ２Ｂの隙間が広すぎると、この隙間がアンダーフィル樹脂６で完全に充填されなくなり、後のモールド工程でこの隙間に空気溜まり（ボイド）が生じることがある。また、チップ２Ａとチップ２Ｂの隙間を広くすることは個々の配線基板の面積を大きくすることを意味し、高密度実装を阻害するものである。
図１３に示すように、ＤＲＡＭが形成されたチップ２Ａの主面には、あらかじめボールボンディング法を用いてＡｕバンプ４を形成しておく。また、図１４に示すように、フラッシュメモリが形成されたチップ２Ｂの主面にも、同様の方法でＡｕバンプ４を形成しておく。これらのＡｕバンプ４は、ウエハプロセスの最終工程で形成する。すなわち、通常のウエハプロセスが完了した後、ウエハのボンディングパッド上にボールボンディング法を用いてＡｕバンプ４を形成し、その後、ウエハをダイシングすることによって、個片化されたチップ２Ａ、２Ｂを得る。
通常、ＤＲＡＭのボンディングパッドは、チップの中央に一列に配置されるが、フラッシュメモリのボンディングパッドは、チップの短辺に沿って２列に配置される。そのため、ＤＲＡＭのボンディングパッドは、フラッシュメモリのそれに比べてパッドのピッチが狭くなり、それに伴ってパッドの径も小さくなる（例えばフラッシュメモリの端子ピッチが１５０μｍの場合、ＤＲＡＭのそれは８５μｍ程度である）。従って、ＤＲＡＭのボンディングパッド上にＡｕバンプ４を形成するときは、径の細い（例えば直径２０μｍ）のＡｕ線を使用し、フラッシュメモリのボンディングパッド上にＡｕバンプ４を形成するときは、径の太い（例えば直径３０μｍ）のＡｕ線を使用するのが通常である。
しかし、本実施形態のマルチチップモジュール（ＭＣＭ）は、２個のチップ２Ａ、２Ｂの上に第３のチップ２Ｃを積層するので、チップの厚さおよびＡｕバンプ４の径を２個のチップ２Ａ、２Ｂで同じにすることによって、両者の実装高さを揃える必要がある。従って、本実施形態では、フラッシュメモリのボンディングパッド上にＡｕバンプ４を形成するときに使用するＡｕ線は、ＤＲＡＭのボンディングパッド上にＡｕバンプ４を形成するときに使用するＡｕ線と同じ径（例えば直径２０μｍ）のものを使用する。この場合、ソルダレジスト１２の厚さ（例えば２５μｍ）を考慮すると、細いＡｕ線を使って形成したＡｕバンプ４は、ボンディングパッドとの接触面積が少なり、接触不良を起こす可能性がある。そこで本実施形態では、Ａｕバンプ４とボンディングパッドとの接触面積を確保するために、Ａｕバンプ４の上にＡｕバンプ４を重ねてボンディングする多段バンプ構造を採用する。
次に、図１５に示すように、２個のチップ２Ａ、２Ｂの上に底面が平坦なヒートツール（ヒートブロックとも言う）１０２を押し当てる。ヒートツール１０２の加圧圧力は、例えば１５ｋｇ／１０ｍｍ２、温度は例えば２３５℃である。これにより、樹脂テープ６ａが溶融し、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間にアンダーフィル樹脂６が充填されると共に、チップ２Ａ、２ＢのＡｕバンプ４とマルチ配線基板１００の配線５（図１５には示さない）とが電気的に接続される。アンダーフィル樹脂６は、チップ２Ａ、２Ｂの主面（半導体素子および電極（ボンデイングパッド）形成面）の保護する、チップ２Ａ、２Ｂをマルチ配線基板１００に接着する、バンプ電極４とマルチ配線基板１００の電極パッドの接続強度を確保する等の目的で形成される。
このように、本実施形態では、チップ２Ａ、２Ｂとほぼ同じ寸法に加工した樹脂テープ６ａを溶融させることによって、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間にアンダーフィル樹脂６を充填する。この方法によれば、例えばチップ２Ａ、２Ｂの周辺にディスペンサを使って液状のアンダーフィル樹脂を供給する充填方法に比べた場合、アンダーフィル樹脂６がチップ２Ａ、２Ｂの周囲にはみ出す量を少なくすることができるので、チップ２Ａ、２Ｂを囲むように配置されたマルチ配線基板１００上のボンディングパッド９がアンダーフィル樹脂６で覆われることはない。
次に、図１６および図１７に示すように、２個のチップ２Ａ、２Ｂの上にチップ２Ｃを搭載する。図１８に示すように、マイクロプロセッサが形成されたチップ２Ｃの主面には、その４辺に沿ってボンディングパッド１３が形成されている。ボンディングパッド１３の数は、チップ２Ａやチップ２Ｂに形成されたボンディングパッドの数よりも多い。このようにボンディングパッド数が比較的少ないチップをバンプ電極によってフェースダウン実装し、ボンディングパッド数が比較的多いチップをワイヤボンデイングによりフェースアップ実装することによって、配線基板の配線密度（配線ピッチ）や配線引き回しを低減し、低コストで高密度実装されたパッケージを提供できる。
チップ２Ｃは、マルチ配線基板１００とチップ２Ｃとを接続するＡｕワイヤ８の長さが出来るだけ均一になるよう、各パッケージ基板形成領域の中央に配置する。また、チップ２Ｃの裏面には、あらかじめチップ２Ｃと同じ寸法に裁断されたテープ状の接着剤７を貼り付けておく。チップ２Ｃの裏面にテープ状の接着剤７を貼り付けるには、例えば図１９および図２０に示すように、通常のウエハプロセスが完了したウエハ１４の裏面にダイシングテープ１５を貼り付ける際、ウエハ１４とダイシングテープ１５との間にテープ状の接着剤７を挟み込み、この状態でウエハ１４をダイシングすることによってチップ２Ｃを得る。その後、チップ２Ｃの裏面のダイシングテープ１５を除去すると、チップ２Ｃの裏面にチップ２Ｃと同寸法の接着剤７が残る。接着剤７は、例えばポリイミド樹脂系の接着剤を使用する。
次に、マルチ配線基板１００を加熱炉内で１８０℃、１時間程度加熱する。この加熱処理により、接着剤７が軟化し、チップ２Ａ、２Ｂの上にチップ２Ｃが接着される。
次に、図２１および図２２に示すように、マルチ配線基板１００のボンディングパッド９とチップ２Ｃのボンディングパッド１３（図２１、２２には示さない）とをＡｕワイヤ８で接続する。Ａｕワイヤ８の接続は、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
次に、図２３および図２４に示すように、マルチ配線基板１００をモールド金型（図示せず）に装着し、マルチ配線基板１００の主面全体を一括して樹脂封止する。モールド樹脂３は、例えば粒径７０μｍ〜１００μｍ程度のシリカを分散させた熱硬化型エポキシ系樹脂からなる。前述したように、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間には、あらかじめアンダーフィル樹脂６が充填されているので、マルチ配線基板１００の主面を樹脂封止したときに、これらの隙間に空気溜まり（ボイド）が生じることはない。
次に、図２５に示すように、マルチ配線基板１００の裏面の電極パッド９（図２５には示さない）に半田バンプ１１を接続する。半田バンプ１１の接続は、例えば低融点のＰｂ−Ｓｎ共晶合金からなる半田ボールを電極パッド９の表面に供給した後、半田ボールをリフローさせることによって行う。
次に、図２６に示すように、マルチ配線基板１００を前記図４、図５に示すダイシングラインＬに沿って切断、個片化することにより、前記図１〜図３に示した本実施形態のマルチチップモジュール（ＭＣＭ）が完成する。マルチ配線基板１００を切断するときには、マルチ配線基板１００のダイシングラインＬに形成された溝１０１（図６および図７参照）の幅よりも狭い幅のダイシングブレードを使用する。このようにすると、パッケージ基板１の側面の一部がモールド樹脂３で覆われる（図２参照）ので、パッケージ基板１の側面から内部に浸入する水分の量が低減され、マルチチップモジュール（ＭＣＭ）の信頼性が向上する。個片化されたマルチチップモジュール（ＭＣＭ）は、例えば、プリント配線基板（ＰＣＢ）等の実装用意基板に、半田バンプ１１を介して実装される。
（実施の形態２）
本実施形態の半導体装置の製造方法を図２７〜図３４を用いて工程順に説明する。
前記実施の形態１では、ＤＲＡＭが形成されたチップ２Ａの主面およびフラッシュメモリが形成されたチップ２Ｂの主面にそれぞれＡｕバンプ４を形成したが、本実施形態では、Ａｕバンプ４に代えて半田バンプ２０を使用する。
図２７は、ＤＲＡＭが形成されたチップ２Ａの主面に半田バンプ２０を形成した状態を示す平面図である。図示のように、半田バンプ２０は、チップ２Ａの主面にアレイ状に配置されている。ボンディングパッド１３と半田バンプ２０とは、再配線と呼ばれるＣｕ配線２１を介して電気的に接続されている。Ｃｕ配線２１は、ボンディングパッド１３のピッチを半田バンプ２０のピッチに変換するインターポーザとして機能し、これによって半田バンプ２０のピッチをボンディングパッド１３のピッチよりも広くすることができるので、パッケージ基板１として高価なビルドアップ基板を使用しなくともよく、配線５のピッチが広い安価な樹脂基板を使用することができる。
Ｃｕ配線２１および半田バンプ２０は、ウエハプロセスの最終工程で形成される。すなわち、Ｃｕ配線２１は、ウエハの表面保護膜上にポリイミド樹脂などの有機絶縁膜を形成した後、この有機絶縁膜上に電解メッキ法などを用いて形成される。Ｃｕ配線２１とボンディングパッド１３は、ボンディングパッド１３上の有機絶縁膜に形成したスルーホールを通じて電気的に接続される。また、半田バンプ２０は、Ｃｕ配線２１の一端にスクリーン印刷法で半田ペーストを印刷し、次に、ウエハを加熱してこの半田ペーストを溶融させることによって形成する。半田バンプ２０は、例えば２重量％のＳｎを含むＰｂ−Ｓｎ合金（液相線温度３２０℃〜３２５℃）などで構成する。なお、図示は省略するが、フラッシュメモリが形成されたチップ２Ｂの主面にも同様の方法でＣｕ配線２１および半田バンプ２０を形成する。
次に、図２８に示すように、マルチ配線基板１００のそれぞれのパッケージ基板形成領域にチップ２Ａ、２Ｂを位置決めした後、マルチ配線基板１００を電気炉内で３４０℃程度に加熱して半田バンプ２０をリフローすることによって、チップ２Ａ、２Ｂの半田バンプ２０とマルチ配線基板１００の配線５とを電気的に接続する。
次に、図２９に示すように、２個のチップ２Ａ、２Ｂの上にチップ２Ｃを搭載する。チップ２Ａ、２Ｂとチップ２Ｃとの接着は、前記実施の形態１と同様、チップ２Ｃの裏面に貼り付けた接着剤７を使用する。
次に、図３０および図３１に示すように、マルチ配線基板１００のボンディングパッド９とチップ２Ｃのボンディングパッド１３とをＡｕワイヤ８で接続する。Ａｕワイヤ８の接続は、前記実施の形態１と同様、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
次に、図３２に示すように、チップ２Ａ、２Ｂの周辺部にディスペンサなどを使って液状のアンダーフィル樹脂６を供給した後、アンダーフィル樹脂６を加熱、硬化させることによって、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間にアンダーフィル樹脂６を充填する。液状のアンダーフィル樹脂６は流動性が高く、また添加されているシリカフィラーの粒径は、チップ２Ａとチップ２Ｂの隙間（２０μｍ〜１００μｍ程度）よりも小さい（３μｍ程度）ため、チップ２Ａとチップ２Ｂの隙間をアンダーフィル樹脂６で完全に充填することができる。
また、本実施形態では、液状のアンダーフィル樹脂６をチップ２Ａ、２Ｂの周辺部に供給する際、パッケージ基板形成領域の周辺部にも供給し、ボンディングパッド１３の表面がアンダーフィル樹脂６で覆われるようにする。アンダーフィル樹脂６は、全てのボンディングパッド１３の表面を完全に覆う必要はない。この状態でアンダーフィル樹脂６を硬化すると、ボンディングパッド１３の表面に接続されたＡｕワイヤ８の一端部がアンダーフィル樹脂６によって固定されるため、ボンディングパッド１３とＡｕワイヤ８の接続信頼性が向上する。また、アンダーフィル樹脂６を充填前にワイヤボンデイング工程が完了しているので、アンダーフィル樹脂６により基板上の形成された電極パッドの汚染も回避できる。
次に、図３３に示すように、マルチ配線基板１００をモールド金型（図示せず）に装着し、マルチ配線基板１００の主面全体を一括して樹脂封止する。モールド樹脂３は、例えば粒径７０μｍ〜１００μｍ程度のシリカを分散させた熱硬化型エポキシ系樹脂からなる。前述したように、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間には、あらかじめアンダーフィル樹脂６が充填されているので、マルチ配線基板１００の主面を樹脂封止したときに、これらの隙間に空気溜まり（ボイド）が生じることはない。また、本実施形態では、Ａｕワイヤ８の一端部がアンダーフィル樹脂６によってボンディングパッド１３の表面に固定されているので、溶融したモールド樹脂３をモールド金型内に注入した時の圧力によるＡｕワイヤ８の断線を確実に防止することができる。
次に、図３４に示すように、マルチ配線基板１００の裏面の電極パッド１０に半田バンプ１１を接続する。図示は省略するが、その後、前記実施の形態１と同様の方法でマルチ配線基板１００を切断することにより、本実施形態のマルチチップモジュール（ＭＣＭ）が完成する。
（実施の形態３）
本実施形態の半導体装置の製造方法を図３５〜図３７を用いて工程順に説明する。
まず、図３５に示すように、チップ２Ａ、２Ｂの半田バンプ２０とマルチ配線基板１００の配線５とを電気的に接続し、続いて２個のチップ２Ａ、２Ｂの上に接着剤７を介してチップ２Ｃを搭載した後、マルチ配線基板１００のボンディングパッド９とチップ２Ｃのボンディングパッド１３とをＡｕワイヤ８で接続する。ここまでの工程は、前記実施の形態２の図２７〜図３１に示した工程と同じである。
次に、図３６に示すように、マルチ配線基板１００をモールド金型（図示せず）に装着し、マルチ配線基板１００の主面全体を一括して樹脂封止する。このとき、本実施形態では、前記実施の形態１、２で用いたアンダーフィル樹脂６と同様、添加されているシリカフィラーの粒径が３μｍ程度のモールド樹脂３を使用する。このモールド樹脂３に添加されているシリカフィラーの粒径は、チップ２Ａとチップ２Ｂの隙間（２０μｍ〜１００μｍ程度）よりも小さいため、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間をモールド樹脂３で完全に充填することができる。このモールド樹脂３は、前記実施の形態１、２で用いた粒径７０μｍ〜１００μｍ程度のシリカが添加されたモールド樹脂３に比べて高価であるが、チップ２Ａ、２Ｂとマルチ配線基板１００の隙間、およびチップ２Ａとチップ２Ｂの隙間にアンダーフィル樹脂６を充填する工程を省略することができる。
次に、図３７に示すように、前記実施の形態１、２と同様の方法でマルチ配線基板１００の裏面の電極パッド９に半田バンプ１１を接続する。図示は省略するが、その後、前記実施の形態１、２と同様の方法でマルチ配線基板１００を切断することにより、本実施形態のマルチチップモジュール（ＭＣＭ）が完成する。
（実施の形態４）
図３８は、本実施形態の半導体装置を示す断面図、図３９は、図３８の一部を拡大して示す断面図である。
本実施形態の半導体装置は、ＤＲＡＭが形成された１個のチップ２Ａをパッケージ基板１の主面上に実装すると共に、高速マイクロプロセッサ（ＭＰＵ）が形成された１個のチップ２Ｃをチップ２Ａの上部に積層し、これら２個のチップ２Ａ、２Ｃをモールド樹脂３で封止したマルチチップモジュール（ＭＣＭ）である。
下層のチップ２Ａは、パッケージ基板１の主面に形成されたＡｕバンプ４を介してパッケージ基板１の配線５と電気的に接続されている。すなわち、チップ２Ａは、フリップチップ方式によって実装されている。チップ２Ａの主面（下面）とパッケージ基板１の主面との隙間には、アンダーフィル樹脂６が充填されている。
上層のチップ２Ｃは、接着剤７によってチップ２Ａの上面に接着されている。チップ２Ｃの主面に形成されたボンディングパッド１３は、複数本のＡｕワイヤ８によってパッケージ基板１のボンディングパッド９と電気的に接続されている。すなわち、チップ２Ｃは、ワイヤボンディング方式によって実装されている。
上記２個のチップ２Ａ、２Ｃを実装するパッケージ基板１の下面には、上記配線５に電気的に接続された複数の電極パッド１０がアレイ状に配置されており、それぞれの電極パッド１０には、マルチチップモジュール（ＭＣＭ）の外部接続端子（ピン）を構成する半田バンプ１１が接続されている。パッケージ基板１の主面および下面には、配線５とチップ２Ａとの接続部、ボンディングパッド９、電極パッド１０などの表面を除き、エポキシ系樹脂やアクリル系樹脂などからなるソルダレジスト１２がコーティングされている。
前記図１３に示すように、ＤＲＡＭが形成されたチップ２Ａは、長方形の平面形状を有し、その主面の中央には複数のＡｕバンプ４が一列に配置されている。また、前記図１８に示すように、マイクロプロセッサが形成されたチップ２Ｃは、略正方形の平面形状を有し、その主面の４辺に沿ってボンディングパッド１３が形成されている。チップ２Ｃに形成されたボンディングパッド１３の数は、チップ２Ａに形成されたボンディングパッド（Ａｕバンプ４）の数よりも多い。
前述したように、ボンディングパッド数が少なく、ボンディングパッドの最小ピッチが大きいチップ２Ａと、ボンディングパッド数が多く、ボンディングパッドの最小ピッチが小さいチップ２Ｃを積層する場合は、ボンディングパッドの最小ピッチが大きいチップ２ＡをＡｕバンプ４によってフェースダウン実装し、ボンディングパッドの最小ピッチが小さいチップ２Ｃをワイヤボンデイングによりフェースアップ実装する。これにより、パッケージ基板１に対する配線密度の要求を緩くすることができるので、パッケージ基板１としてより安価なものを使用することが可能となり、低コストで高密度実装が可能なパッケージを提供することができる。
図３９に示すように、上記のような長方形の平面形状を有する１個のチップ２Ａの上に略正方形の平面形状を有するチップ２Ｃを積層する場合には、上層のチップ２Ｃの周辺部が下層のチップ２Ａの周辺部よりも外側に張り出す（オーバーハング）することがある。
このとき、上層のチップ２Ｃのオーバーハング量が大きいと、このチップ２Ｃの周辺部に形成されたボンディングパッド１３上にＡｕワイヤ１３をボンディングする際に、チップ２Ｃの周辺部に加わる荷重によってチップ２Ｃが割れる虞れがある。その対策として、下層のチップと基板との隙間に充填する樹脂の量を多くすることによって、チップ２Ｃの周辺部直下にも充填してやる方法が考えられる（特開２０００−２９９４３１号公報）。この方法によれば、ワイヤボンディング時に上層のチップ２Ｃの周辺部に荷重が加わっても、チップ２Ｃの周辺部は樹脂によって支持されているので、チップ２Ｃの割れを防ぐことができる。
しかし、上記した対策は、アンダーフィル樹脂６の供給量の制御によって、下層チップ２Ａからその外周へのアンダーフィル樹脂６のはみ出し量を制御するものであるので、そのはみ出し量の正確な制御は困難である。特に、下層チップ２Ａの接着工程において、過剰なアンダーフィル樹脂６のはみ出しによって、パッケージ基板１主面上のボンディングパッド９を汚染してしまうと、その後のワイヤボンディング工程においてボンディングワイヤとボンディングパッド９との非接続不良を招く虞れがある。また、このような問題を解決するために、たとえ過剰なアンダーフィル樹脂９のはみ出しがあってもボンディングパッド９が汚染されないように、上層チップ２Ｃのボンディングパッド１３が配置される領域からボンディングパッド９までの距離を充分に確保しようとすると、パッケージ基板１の大型化、ひいてはＭＣＭの大型化につながり、好ましくない。
そこで、本実施形態では、図３９に示すように、アンダーフィル樹脂６のはみ出し量のばらつきがあったとしてもボンディングパッド９の汚染が発生しないように、上層チップ２Ｃが下層チップ２Ａの外側にオーバーハングしている場合において、上層チップ２Ｃのボンディングパッド１３をアンダーフィル樹脂６のはみ出し部で支えない構成にすると共に、ワイヤボンディング工程時の上層チップ２Ｃの割れを防ぐために、上層チップ２Ｃが支えられていない部分の長さ（ｈ）を最大でも１．５ｍｍ以下、好ましくは１ｍｍ以下に設定する。
図４０は、本実施形態によるマルチチップモジュール（ＭＣＭ）のピン（端子）配置図である。
本実施形態のマルチチップモジュール（ＭＣＭ）に使用されるパッケージ基板１は、高速マイクロプロセッサ（ＭＰＵ）が形成された１個のチップ２Ｃを実装するために設計されたパッケージ基板と共通のピン配置を有している。従って、図４０に示すピンのうち、２個のチップ２Ａ、２Ｃに共通するピンである制御ピン（ＣＡＳＬ、ＲＡＳＬ、ＣＳ３、ＲＤＷＲ、ＷＥ１、ＷＥ０：以下、全てＣと表記）、アドレスピン（Ａ０〜Ａ１４：以下、全てＡと表記）およびデータピン（Ｄ０〜Ｄ１５：以下、全てＤと表記）のそれぞれは、共通の配線５で接続される。
また、チップ２Ｃの他にチップ２Ａを実装してマルチチップモジュール（ＭＣＭ）を構成する場合、パッケージ基板１にはチップ２Ｃの電気特性をテストするピンの他にチップ２Ａの特性をテストするピン（ＤＲＡＭの場合、２個程度）が必要になる。そこで、本実施形態では、図４１に示すように、チップ実装領域の直下にチップ２Ａのテストピン１１ｔを配置する。
この場合、パッケージ基板１の中央付近にテストピン１１ｔを配置するとテストピン１１ｔに接続される配線５が長くなるので、パッケージ基板１の配線設計が困難となる。他方、テストピン１１ｔに接続される配線５の長さを最短距離にするために、他のピン（半田バンプ１１）が配置されている領域に隣接してテストピン１１ｔを配置すると、他のピン（半田バンプ１１）とテストピン１１ｔとの距離が狭くなるので、テストピン１１ｔに隣接する他のピンに接続される配線５のレイアウトが困難となり、この場合は、ＭＣＭを実装するための実装基板の配線設計が困難となる。
上記のような問題を解決するためには、図４１に示すように、他のピン（半田バンプ１１）が配置されている領域に隣接してテストピン１１ｔを配置するのではなく、それよりもさらに１列内側にテストピン１１ｔを配置するのがよい。また、他のピン（半田バンプ１１）の中にノンコネクトピンが２個以上ある場合は、このノンコネクトピンが配置される領域にテストピン１１ｔを配置すればよい。
このように、高速マイクロプロセッサ（ＭＰＵ）が形成された１個のチップ２Ｃを実装するために設計されたパッケージ基板と共通のピン配置（テストピン１１ｔを除く）を有するパッケージ基板１を使ってマルチチップモジュール（ＭＣＭ）を構成することにより、パッケージ基板１の設計コストを低減することができる。また、パッケージ基板１の使い勝手も向上する。
図４２は、パッケージ基板１のアドレスピン（Ａ）群とデータピン（Ｄ）群の配置を示している。図に示すように、高速マイクロプロセッサ（ＭＰＵ）のようにピン数の多いチップ２Ｃを実装するパッケージ基板１は、一般に、アドレスピン（Ａ）同士、データピン（Ｄ）同士をそれぞれ特定の領域に集中して配置すると共に、アドレスピン（Ａ）群とデータピン（Ｄ）群を隣接して配置することによって、例えばパッケージ基板１を外付けのメモリチップと接続する際の配線長を短縮できるようにしている。
一方、図４３に示すように、ＤＲＡＭが形成されたチップ２Ａは、一般に、チップ２Ａの長辺方向の一端側にアドレスピン（Ａ）群を配置し、他端側にデータピン（Ｄ）群を配置する。
従って、本実施形態のように、チップ２Ａの上にチップ２Ｃを積層してマルチチップモジュール（ＭＣＭ）を構成する場合は、図４４に示すように、パッケージ基板１のアドレスピン（Ａ）群とチップ２Ａのアドレスピン（Ａ）群およびパッケージ基板１のデータピン（Ｄ）群とチップ２Ａのデータピン（Ｄ）群がそれぞれ近接して配置されるように、チップ２Ａの向きをレイアウトするのがよい。
これにより、パッケージ基板１のアドレスピン（Ａ）群とチップ２Ａのアドレスピン（Ａ）群とを接続する配線５群、およびパッケージ基板１のデータピン（Ｄ）群とチップ２Ａのデータピン（Ｄ）群とを接続する配線５群をパッケージ基板１上で互いに交差しないようにレイアウトすることができるので、パッケージ基板１の配線設計が容易になる。
図４５（ａ）〜（ｃ）は、パッケージ基板１のアドレスピン（Ａ）群とデータピン（Ｄ）群のレイアウトを例示したものである。ここで、符号（Ｄ＞Ａ）を付した領域は、主としてデータピン（Ｄ）群が配置された領域、符号（Ａ＞Ｄ）を付した領域は、主としてアドレスピン（Ａ）群が配置された領域を示している。これらの例では、ＤＲＡＭが形成されたチップ２Ａを、図に示したような向きにレイアウトすることにより、パッケージ基板１のアドレスピン（Ａ）群とチップ２Ａのアドレスピン（Ａ）群とを接続する配線５群、およびパッケージ基板１のデータピン（Ｄ）群とチップ２Ａのデータピン（Ｄ）群とを接続する配線５群をパッケージ基板１上で互いに交差しないようにレイアウトすることができる。
本実施形態は、ＤＲＡＭが形成されたチップ２Ａの上にチップ２Ｃを積層したマルチチップモジュール（ＭＣＭ）であるが、例えば前記図１４に示すようなフラッシュメモリが形成されたチップ２Ｂ上にチップ２Ｃを積層してマルチチップモジュール（ＭＣＭ）を構成する場合も、チップ２Ｂの向きを上記と同じようにレイアウトするのがよい。
すなわち、前記図１４に示すようなフラッシュメモリが形成されたチップ２Ｂにおいては、一般に対向する２つの短辺の一方にアドレスピン（Ａ）群が配置され、他方にデータピン（Ｄ）群が配置される。従って、この場合も、パッケージ基板１のアドレスピン（Ａ）群とチップ２Ｂのアドレスピン（Ａ）群、およびパッケージ基板１のデータピン（Ｄ）群とチップ２Ｂのデータピン（Ｄ）群がそれぞれ近接して配置されるように、チップ２Ｂの向きをレイアウトすることにより、パッケージ基板１のアドレスピン（Ａ）群とチップ２Ｂのアドレスピン（Ａ）群とを接続する配線５群、およびパッケージ基板１のデータピン（Ｄ）群とチップ２Ｂのデータピン（Ｄ）群とを接続する配線５群をパッケージ基板１上で互いに交差しないようにレイアウトすることができる。
また、前記実施の形態１のマルチチップモジュール（ＭＣＭ）のように、ＤＲＡＭが形成されたチップ２Ａおよびフラッシュメモリが形成されたチップ２Ｂの上に高速マイクロプロセッサ（ＭＰＵ）が形成されたチップ２Ｃを積層する場合に前記ＭＰＵチップ２Ｃの土台となるチップ２Ａおよび２Ｂの中心がパッケージ基板１の中心と一致しない場合がある。通常、配線基板上にチップを積層する場合、土台となるチップの中心に、積層されるチップの中心を合わせて配置するのが一般的であるが、前記ＤＲＡＭチップ２Ａおよびフラッシュチップ２Ｂに比較してピン数も多く、また最小ボンディングパッドピッチも小さいＭＰＵチップ２Ｃの配置を、土台となるチップの中心に合わせるために、モジュール基板１の中心からずらしてしまうと、ボンディングワイヤ長さの不均一などの問題を招いてしまうという問題がある。
すなわち、ＭＰＵチップ２Ｃとの接続に必要なモジュール基板１上のボンディングパッド９は、その数が非常に多いために、なるべくモジュール基板１の外周に沿って配置する事で、そのボンディングパッド９の間隔を確保することができる。しかし、ＭＰＵチップ２Ｃの配置がモジュール基板１の中心からずれるほど、ＭＰＵチップ２Ｃの外周に沿って配置されたボンディングパッド１３と、モジュール基板１上のボンディングパッド９との距離が不均一になるため、ボンディングワイヤ８の長さに偏りが出て、特にボンディングワイヤ８が長くなった部分での樹脂封止時のワイヤ流れ、ショートなどの問題が発生するおそれがある。
このような問題を解決するために、ＭＰＵチップ２Ｃの中心がモジュール基板１の中心からずれたままで、ボンデンィグパッド１３とボンディングパッド９の距離を均一にするためには、ボンディングパッド９の間隔を狭めて、モジュール基板１の主面上に納まるように配置するか、もしくはボンディングパッド９が全て配置できるようにモジュール基板１を大型化する必要がある。
従って、基板の中心からずれた位置に配置されたチップ２Ａ、チップ２Ｂの上にチップ２Ｃを積層する場合でも、チップ２Ｃのピン数がチップ２Ａ、チップ２Ｂに比較して多く、チップ２Ｃに対応するボンディングパッド９のピッチをより緩和する必要がある場合には、チップ２Ｃの中心をチップ２Ａの中心よりもパッケージ基板１の中心に近づけるように積層することが望ましい。
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態４のように、ＤＲＡＭが形成された１個のチップ２ＡとＭＰＵが形成された１個のチップ２Ｃと組み合わせてマルチチップモジュール（ＭＣＭ）を構成するような場合は、図４６に示すように、パッケージ基板１の主面上にＤＲＡＭが形成された１個のチップ２Ａとダミーのチップ２Ｄとを並べて配置し、これら２個のチップ２Ａ、２Ｄの上部にチップ２Ｃを積層してもよい。この場合、ダミーのチップ２Ｄは、例えば集積回路が形成されていない鏡面ウエハをダイシングして形成し、その厚さを、チップ２Ａの厚さとＡｕバンプ４の高さを合計した厚さと同じにする。このような実装方法は、例えば上層のチップ２Ｃの外径寸法が下層のチップ２Ａの外径寸法よりも相当大きく、前記図３９で説明した下層のチップ２Ａに対する上層のチップ２Ｃのオーバーハング量（ｈ）が１．５ｍｍ以下に設定できないような場合に有効である。
パッケージ基板上にフリップチップ方式で実装するチップは、ＤＲＡＭ単独、フラッシュメモリ単独、ＤＲＡＭとフラッシュメモリの組み合わせに限定されるものではなく、ＤＲＡＭ同士、フラッシュメモリ同士、ＤＲＡＭまたはフラッシュメモリとＳＲＡＭ(Static Random Access Memory)など、各種メモリチップを任意に組み合わせることが可能である。また、メモリチップの上に積層するチップもマイクロプロセッサやＡＳＩＣに限定されるものではなく、メモリチップよりもピッチの狭いＬＳＩが形成されたチップを使用することが可能である。さらに、パッケージ基板上に実装するチップの数も２個あるいは３個に限定されるものではない。
パッケージ基板上には、コンデンサや抵抗素子など、チップ以外の小型電子部品を実装することもできる。例えば、メモリチップの外周に沿ってチップコンデンサを搭載することにより、メモリチップの駆動時に生じるノイズを低減して高速動作を実現することができる。
また、チップを実装するパッケージ基板としてビルドアップ基板を使用したり、パッケージ基板の一部に放熱用のキャップを取り付けたりするなど、本発明の要旨を変更しない範囲で種々の設計変更を行うことができる。
本発明は、半導体チップの上に他の半導体チップを積層して樹脂封止したマルチチップモジュールの製造に適用することができる。
１ パッケージ基板
２Ａ、２Ｂ、２Ｃ、２Ｄ 半導体チップ
３ モールド樹脂
４ Ａｕバンプ
５ 配線
６ アンダーフィル樹脂
６ａ 樹脂テープ
７ 接着剤
８ Ａｕワイヤ
９ ボンディングパッド
１０ 電極パッド
１１ 半田バンプ
１１ｔ テストピン
１２ ソルダレジスト
１３ ボンディングパッド
１４ ウエハ
１５ ダイシングテープ
１６ ダム領域
２０ 半田バンプ
２１ Ｃｕ配線
１００ マルチ配線基板
１０１ 溝
１０２ ヒートツール

Claims (6)

  1. 表面、前記表面に形成された表面側電極パッド、前記表面側電極パッドに形成されたメッキ膜、前記表面とは反対側の裏面、および前記裏面に形成された裏面側電極パッドを有する配線基板と、
    主面、および前記主面に形成されたボンディングパッドを有し、前記配線基板の前記表面上に搭載された半導体チップと、
    前記半導体チップの前記ボンディングパッドと前記配線基板の前記表面側電極パッドを電気的に接続する導電性部材と、
    前記半導体チップを封止する樹脂と、
    前記裏面側電極パッドに接続された半田材と、
    を含み、
    前記配線基板は、前記表面と前記裏面との間に位置し、かつ最も周縁部側に位置し、かつ前記樹脂で覆われない第１側面と、前記第１側面よりも内側に位置し、かつ前記樹脂で覆われた第２側面と、前記表面側電極パッドと電気的に接続され、かつ前記第２側面に向かって延在する電解メッキ用の配線とを有し、
    前記配線基板の前記第２側面から露出する前記電解メッキ用の配線の端面は、前記樹脂で覆われており、
    前記裏面側電極パッドは、前記配線基板の前記第１側面よりも内側に位置しており、
    前記配線基板のうち、前記第１側面を有する第１部分の厚さは、前記第１部分よりも内側に位置し、かつ前記第２側面を有する第２部分の厚さよりも薄いことを特徴とする半導体装置。
  2. 前記電解メッキ用の配線は、前記表面側電極パッドと一体に形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記配線基板は、複数の配線層を有し、
    前記電解メッキ用の配線および前記表面側電極パッドは、前記配線基板の前記表面に貼り付けたＣｕ箔をエッチングすることによって形成されたものであり、
    前記電解メッキ用の配線および前記表面側電極パッドは、前記複数の配線層のうちの最上層の配線層の一部であることを特徴とする請求項２記載の半導体装置。
  4. 前記メッキ膜は、Ａｕメッキ膜を含むことを特徴とする請求項３記載の半導体装置。
  5. 前記第１側面は、前記配線基板を切断することによって形成された切断面であることを特徴とする請求項１記載の半導体装置。
  6. 前記配線基板の前記表面には、表面側絶縁膜が形成されており、
    前記配線基板の前記裏面には、裏面側絶縁膜が形成されており、
    前記表面側電極パッドの表面は、前記表面側絶縁膜から露出しており、
    前記電解メッキ用の配線の表面は、前記表面側絶縁膜で覆われており、
    前記電解メッキ用の配線の前記端面は、前記表面側絶縁膜から露出しており、
    前記裏面側電極パッドの表面は、前記裏面側絶縁膜から露出しており、
    前記導電性部材は、前記表面側電極パッドの前記表面に接続されており、
    前記半田材は、前記裏面側電極パッドの前記表面に接続されていることを特徴とする請求項１記載の半導体装置。
JP2009272150A 2001-06-07 2009-11-30 半導体装置 Expired - Lifetime JP5259560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009272150A JP5259560B2 (ja) 2001-06-07 2009-11-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001172503 2001-06-07
JP2001172503 2001-06-07
JP2009272150A JP5259560B2 (ja) 2001-06-07 2009-11-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007333205A Division JP2008091954A (ja) 2001-06-07 2007-12-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010209015A Division JP5420505B2 (ja) 2001-06-07 2010-09-17 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010050489A JP2010050489A (ja) 2010-03-04
JP2010050489A5 JP2010050489A5 (ja) 2010-11-11
JP5259560B2 true JP5259560B2 (ja) 2013-08-07

Family

ID=19014112

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003506004A Expired - Lifetime JP4149377B2 (ja) 2001-06-07 2002-04-05 半導体装置の製造方法
JP2009272150A Expired - Lifetime JP5259560B2 (ja) 2001-06-07 2009-11-30 半導体装置
JP2010209015A Expired - Lifetime JP5420505B2 (ja) 2001-06-07 2010-09-17 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003506004A Expired - Lifetime JP4149377B2 (ja) 2001-06-07 2002-04-05 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010209015A Expired - Lifetime JP5420505B2 (ja) 2001-06-07 2010-09-17 半導体装置の製造方法

Country Status (7)

Country Link
US (9) US7042073B2 (ja)
EP (1) EP1401020A4 (ja)
JP (3) JP4149377B2 (ja)
KR (1) KR100868419B1 (ja)
CN (2) CN101303984B (ja)
TW (1) TW586201B (ja)
WO (1) WO2002103793A1 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042073B2 (en) 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4149289B2 (ja) 2003-03-12 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP4484444B2 (ja) * 2003-04-11 2010-06-16 三洋電機株式会社 回路装置の製造方法
US7371607B2 (en) * 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
US7920723B2 (en) * 2005-11-18 2011-04-05 Tessera Technologies Ireland Limited Two stage detection for photographic eye artifacts
JP4398225B2 (ja) * 2003-11-06 2010-01-13 株式会社ルネサステクノロジ 半導体装置
JP4580730B2 (ja) 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
JP4538830B2 (ja) 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP4592333B2 (ja) * 2004-05-31 2010-12-01 三洋電機株式会社 回路装置およびその製造方法
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
KR100843137B1 (ko) * 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US20060214284A1 (en) * 2005-03-24 2006-09-28 Stuart Haden Apparatus and method for data capture
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
US7806731B2 (en) * 2005-12-29 2010-10-05 Sandisk Corporation Rounded contact fingers on substrate/PCB for crack prevention
US7592699B2 (en) * 2005-12-29 2009-09-22 Sandisk Corporation Hidden plating traces
JP2007227558A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置の製造装置及び半導体装置の製造方法
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
US8084867B2 (en) 2006-06-29 2011-12-27 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
JP2008091795A (ja) * 2006-10-04 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
KR101111586B1 (ko) * 2007-10-17 2012-03-13 파나소닉 주식회사 실장 구조체
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
JP2008098679A (ja) * 2008-01-07 2008-04-24 Renesas Technology Corp 半導体装置
WO2009104303A1 (ja) * 2008-02-22 2009-08-27 凸版印刷株式会社 トランスポンダ及び冊子体
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2010034294A (ja) * 2008-07-29 2010-02-12 Nec Electronics Corp 半導体装置およびその設計方法
KR101003116B1 (ko) * 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
US7925949B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP5587123B2 (ja) * 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
US8680932B2 (en) * 2011-02-07 2014-03-25 Nihon Dempa Kogyo Co., Ltd Oscillator
US8674483B2 (en) 2011-06-27 2014-03-18 Marvell World Trade Ltd. Methods and arrangements relating to semiconductor packages including multi-memory dies
TWI455280B (zh) * 2011-07-19 2014-10-01 矽品精密工業股份有限公司 半導體封裝件
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法
US8597986B2 (en) * 2011-09-01 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. System in package and method of fabricating same
US8779599B2 (en) * 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US8871568B2 (en) * 2012-01-06 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and method of forming the same
US9117790B2 (en) * 2012-06-25 2015-08-25 Marvell World Trade Ltd. Methods and arrangements relating to semiconductor packages including multi-memory dies
KR20140006587A (ko) 2012-07-06 2014-01-16 삼성전자주식회사 반도체 패키지
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
JP2014036179A (ja) * 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
JPWO2014112167A1 (ja) * 2013-01-16 2017-01-19 株式会社村田製作所 モジュールおよびその製造方法
US9293404B2 (en) 2013-01-23 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-applying supporting materials between bonded package components
US20140264783A1 (en) * 2013-03-13 2014-09-18 Altera Corporation Apparatus for electronic assembly with improved interconnect and associated methods
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
JP6196092B2 (ja) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI541954B (zh) * 2013-08-12 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6100648B2 (ja) * 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2015109408A (ja) * 2013-10-22 2015-06-11 マイクロン テクノロジー， インク． 複合チップ、半導体装置、及び半導体装置の製造方法
JP2015082547A (ja) 2013-10-22 2015-04-27 セイコーエプソン株式会社 回路モジュール及びその製造方法
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
KR20160085171A (ko) * 2015-01-07 2016-07-15 삼성전자주식회사 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
CN111133569B (zh) 2017-09-29 2023-09-08 株式会社爱信 电路基板、电路基板的设计方法以及半导体装置
JP7238481B2 (ja) 2019-03-05 2023-03-14 株式会社アイシン 半導体モジュール及び半導体装置
JP2020150145A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
JP7200899B2 (ja) * 2019-09-30 2023-01-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11282716B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
US11621245B2 (en) 2020-06-03 2023-04-04 Micron Technology, Inc. Microelectronic device packages with EMI shielding, methods of fabricating and related electronic systems
KR20210157781A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지
US20220051986A1 (en) * 2020-08-11 2022-02-17 Intel Corporation Stepped electronic substrate for integrated circuit packages
CN112188728B (zh) * 2020-09-17 2021-09-07 西安交通大学 一种基于倒装芯片的温度压力集成传感器及其封装方法
CN112490182B (zh) * 2020-11-25 2024-07-05 通富微电子股份有限公司 多芯片封装方法
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423562A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Semiconductor device
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
JPH05226793A (ja) * 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
JPH06224561A (ja) * 1993-01-25 1994-08-12 Ibiden Co Ltd 放熱構造プリント配線板及びその製造方法
US5656945A (en) * 1993-05-12 1997-08-12 Tribotech Apparatus for testing a nonpackaged die
JP3242765B2 (ja) * 1993-09-09 2001-12-25 富士通株式会社 半導体装置及びその製造方法
JPH07115151A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
JP3085622B2 (ja) * 1993-10-28 2000-09-11 京セラ株式会社 電子素子搭載用基板の製造方法
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP4026188B2 (ja) * 1996-02-27 2007-12-26 イビデン株式会社 プリント配線板
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
EP1447849A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board having the same mounted thereon
JP2976917B2 (ja) * 1997-03-31 1999-11-10 日本電気株式会社 半導体装置
JPH10303334A (ja) * 1997-04-28 1998-11-13 Sumitomo Kinzoku Electro Device:Kk プラスチック配線基板
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US6016256A (en) 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3269025B2 (ja) * 1998-04-16 2002-03-25 三洋電機株式会社 半導体装置とその製造方法
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6100564A (en) * 1998-09-30 2000-08-08 International Business Machines Corporation SOI pass-gate disturb solution
JP3472492B2 (ja) * 1998-11-25 2003-12-02 京セラ株式会社 多数個取り配線基板
JP2000183218A (ja) * 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd Ｉｃパッケージの製造方法
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3255895B2 (ja) * 1999-09-20 2002-02-12 ローム株式会社 半導体装置
JP2000294669A (ja) * 1999-04-05 2000-10-20 Hitachi Ltd 配線基板およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6329228B1 (en) * 1999-04-28 2001-12-11 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
JP3718370B2 (ja) 1999-05-19 2005-11-24 ローム株式会社 マルチチップ型半導体装置
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001160597A (ja) * 1999-11-30 2001-06-12 Nec Corp 半導体装置、配線基板及び半導体装置の製造方法
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002026236A (ja) 2000-07-05 2002-01-25 Canon Inc 半導体素子の実装構造およびその実装方法
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
US6763486B2 (en) * 2001-05-09 2004-07-13 Agilent Technologies, Inc. Method and apparatus of boundary scan testing for AC-coupled differential data paths
US7042073B2 (en) * 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法

Also Published As

Publication number Publication date
US20120264240A1 (en) 2012-10-18
US8278147B2 (en) 2012-10-02
US7531441B2 (en) 2009-05-12
EP1401020A4 (en) 2007-12-19
US20110171780A1 (en) 2011-07-14
US20060189031A1 (en) 2006-08-24
US8524534B2 (en) 2013-09-03
US20100015760A1 (en) 2010-01-21
KR100868419B1 (ko) 2008-11-11
CN100407422C (zh) 2008-07-30
KR20040023608A (ko) 2004-03-18
CN1516898A (zh) 2004-07-28
JPWO2002103793A1 (ja) 2004-10-07
JP2011018935A (ja) 2011-01-27
US20090189268A1 (en) 2009-07-30
CN101303984B (zh) 2012-02-15
TW586201B (en) 2004-05-01
WO2002103793A1 (fr) 2002-12-27
US8952527B2 (en) 2015-02-10
US20040164385A1 (en) 2004-08-26
US7042073B2 (en) 2006-05-09
EP1401020A1 (en) 2004-03-24
US9613922B2 (en) 2017-04-04
US8653655B2 (en) 2014-02-18
US7859095B2 (en) 2010-12-28
JP2010050489A (ja) 2010-03-04
US20150108639A1 (en) 2015-04-23
JP5420505B2 (ja) 2014-02-19
JP4149377B2 (ja) 2008-09-10
US20130320571A1 (en) 2013-12-05
US20140117541A1 (en) 2014-05-01
CN101303984A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP5259560B2 (ja) 半導体装置
JP4790157B2 (ja) 半導体装置
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3813797B2 (ja) 半導体装置の製造方法
JPH07170098A (ja) 電子部品の実装構造および実装方法
JP6100489B2 (ja) 半導体装置の製造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP5297445B2 (ja) 半導体装置
JP2008091954A (ja) 半導体装置の製造方法
JP2004006482A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5259560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term