JPH08153819A - ボールグリッドアレイ型半導体パッケージの製造方法 - Google Patents
ボールグリッドアレイ型半導体パッケージの製造方法Info
- Publication number
- JPH08153819A JPH08153819A JP6294147A JP29414794A JPH08153819A JP H08153819 A JPH08153819 A JP H08153819A JP 6294147 A JP6294147 A JP 6294147A JP 29414794 A JP29414794 A JP 29414794A JP H08153819 A JPH08153819 A JP H08153819A
- Authority
- JP
- Japan
- Prior art keywords
- separating
- grid array
- ball grid
- product
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 高密度実装化に伴うＢＧＡの信頼性の向上
【構成】 プリント樹脂基板１の上下両面及びスルーホ
ール２内に銅メッキ層３を施し、全ての回路パターンと
接続する共通電極７を含む３個分のＢＧＡを構成する回
路パターンを形成し、上下面にアクリル系のドライフイ
ルム４をラミネートし、回路パターン面にＮｉ−Ａｕメ
ッキ層を形成した後、パターン分離は完成ＢＧＡの製品
分離ライン１０に沿って、その四隅に連結部１０ａを残
す如くルーター加工で長穴１９を設け、上面にＩＣチッ
プをワイヤーボンディング実装し、封止樹脂でトランス
ファーモールドし、下面に半田バンプを形成後、製品分
離工程で前記連結部１０ａを分離し、単個抜きしてＢＧ
Ａを製造する。 【効果】 多数個取りの回路基板の所定面積にパッド数
の増加を可能にし、製品分離の際に、クラック及びパッ
ドの密着剥がれが発生しない。
ール２内に銅メッキ層３を施し、全ての回路パターンと
接続する共通電極７を含む３個分のＢＧＡを構成する回
路パターンを形成し、上下面にアクリル系のドライフイ
ルム４をラミネートし、回路パターン面にＮｉ−Ａｕメ
ッキ層を形成した後、パターン分離は完成ＢＧＡの製品
分離ライン１０に沿って、その四隅に連結部１０ａを残
す如くルーター加工で長穴１９を設け、上面にＩＣチッ
プをワイヤーボンディング実装し、封止樹脂でトランス
ファーモールドし、下面に半田バンプを形成後、製品分
離工程で前記連結部１０ａを分離し、単個抜きしてＢＧ
Ａを製造する。 【効果】 多数個取りの回路基板の所定面積にパッド数
の増加を可能にし、製品分離の際に、クラック及びパッ
ドの密着剥がれが発生しない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のパッケージ
の製造方法に関するもので、更に詳しくはワイヤーボン
ディング実装したボールグリッドアレイ型半導体パッケ
ージの製造方法に関するものである。
の製造方法に関するもので、更に詳しくはワイヤーボン
ディング実装したボールグリッドアレイ型半導体パッケ
ージの製造方法に関するものである。
【０００２】
【従来の技術】近年、ＩＣチップの高密度実装に伴い、
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣ
チップを搭載して樹脂で封止し、他方の面にはＩＣチッ
プと接続した複数のピンを配置した構造をしている。Ｐ
ＧＡはマザーボードに対して着脱可能であるという利点
があるものの、ピンがあるので大型となり小型化が難し
いという問題があった。
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）がある。ＰＧＡは回路基板の一方の面にＩＣ
チップを搭載して樹脂で封止し、他方の面にはＩＣチッ
プと接続した複数のピンを配置した構造をしている。Ｐ
ＧＡはマザーボードに対して着脱可能であるという利点
があるものの、ピンがあるので大型となり小型化が難し
いという問題があった。
【０００３】そこで、このＰＧＡに代わる小型の樹脂封
止半導体装置として、ＢＧＡ（ボールグリッドアレイ）
が開発されている。一般的なＢＧＡの製造方法を図に基
づいて説明する。
止半導体装置として、ＢＧＡ（ボールグリッドアレイ）
が開発されている。一般的なＢＧＡの製造方法を図に基
づいて説明する。
【０００４】図４は従来のＢＧＡの製造工程を示す部分
拡大断面図である。図５は２個取りのＢＧＡの製造工程
を示す平面図である。図４（ａ）及び図５（ａ）におい
て、１は略四角形のガラスエポキシ樹脂等よりなる上下
両面に銅箔張りした短冊状のプリント樹脂基板で、該プ
リント樹脂基板１には複数のスルーホール２が切削ドリ
ル等の手段により加工される。前記スルーホール２の壁
面を含む基板面を洗浄した後、前記基板の全表面に無電
解メッキ及び電解メッキにより銅メッキ層３を形成す
る。該銅メッキ層３は前記スルーホール２内まで施され
る。
拡大断面図である。図５は２個取りのＢＧＡの製造工程
を示す平面図である。図４（ａ）及び図５（ａ）におい
て、１は略四角形のガラスエポキシ樹脂等よりなる上下
両面に銅箔張りした短冊状のプリント樹脂基板で、該プ
リント樹脂基板１には複数のスルーホール２が切削ドリ
ル等の手段により加工される。前記スルーホール２の壁
面を含む基板面を洗浄した後、前記基板の全表面に無電
解メッキ及び電解メッキにより銅メッキ層３を形成す
る。該銅メッキ層３は前記スルーホール２内まで施され
る。
【０００５】更に、図４（ｂ）及び図５（ｂ）におい
て、メッキレジストをラミネートし、露光現像してパタ
ーンマスクを形成するマスクドライフイルムラミネート
工程を施した後、通常の回路基板エッチング液を用いて
パターンエッチングを行うことにより、少なくとも全て
の回路パターンと接続する共通電極を含む２個分のＢＧ
Ａを構成する回路パターンを形成するパターニング工程
を行う。回路パターン形成後、前記プリント樹脂基板１
の上下両面に感光性樹脂皮膜を施こした後、エッチング
により共通電極及びＩＣチップ、ボンディングワイヤ、
半田バンプの各接続部を除くようにアクリル系のドライ
フイルム４を形成するレジストドライフイルムラミネー
ト工程を行う。図をわかりやすくするため図５（ｂ）〜
（ｄ）ではドライフイルム４を省略する。
て、メッキレジストをラミネートし、露光現像してパタ
ーンマスクを形成するマスクドライフイルムラミネート
工程を施した後、通常の回路基板エッチング液を用いて
パターンエッチングを行うことにより、少なくとも全て
の回路パターンと接続する共通電極を含む２個分のＢＧ
Ａを構成する回路パターンを形成するパターニング工程
を行う。回路パターン形成後、前記プリント樹脂基板１
の上下両面に感光性樹脂皮膜を施こした後、エッチング
により共通電極及びＩＣチップ、ボンディングワイヤ、
半田バンプの各接続部を除くようにアクリル系のドライ
フイルム４を形成するレジストドライフイルムラミネー
ト工程を行う。図をわかりやすくするため図５（ｂ）〜
（ｄ）ではドライフイルム４を省略する。
【０００６】プリント樹脂基板１の上面側にはＩＣチッ
プのダイパターン５、ワイヤーボンディング用の接続電
極６、及び全ての回路パターンと接続される共通電極７
を形成し、下面側には半田バンプを形成するパッド電極
８をマトリックス状に形成する。なお、前記接続電極６
とパッド電極８とを電気的に接続するためのリード電極
とはスルーホール２を介して接続されている。
プのダイパターン５、ワイヤーボンディング用の接続電
極６、及び全ての回路パターンと接続される共通電極７
を形成し、下面側には半田バンプを形成するパッド電極
８をマトリックス状に形成する。なお、前記接続電極６
とパッド電極８とを電気的に接続するためのリード電極
とはスルーホール２を介して接続されている。
【０００７】図４（ｃ）において、前記プリント樹脂基
板１の上下両面の露出している電極の銅メッキ層３の表
面に、前記共通電極７を利用してＮｉ−Ａｕメッキ工程
を施し、Ｎｉ−Ａｕメッキ層９を形成する。
板１の上下両面の露出している電極の銅メッキ層３の表
面に、前記共通電極７を利用してＮｉ−Ａｕメッキ工程
を施し、Ｎｉ−Ａｕメッキ層９を形成する。
【０００８】次に、図５（ｃ）に示すように、２個のＢ
ＧＡのそれぞれの製品分離ライン１０の四隅に、後述す
るプレス抜きして製品分離を行う際にクラックの発生を
防止するための穴１１を設ける穴明け加工を行う。
ＧＡのそれぞれの製品分離ライン１０の四隅に、後述す
るプレス抜きして製品分離を行う際にクラックの発生を
防止するための穴１１を設ける穴明け加工を行う。
【０００９】次に、図５（ｄ）に示すように、単品の際
に不要となる共通電極７をプレス抜きにより、長穴１２
を明けてすべての回路パターンと分離するパターン分離
加工を行う。
に不要となる共通電極７をプレス抜きにより、長穴１２
を明けてすべての回路パターンと分離するパターン分離
加工を行う。
【００１０】次に、図４（ｄ）において、前記ダイパタ
ーン５にＩＣチップ１３を搭載し、該ＩＣチップ１３と
前記電極とをボンディングワイヤ１４で接続した後、該
ＩＣチップ１３及びボンディングワイヤ１４を熱硬化性
の封止樹脂１５でトランスファーモールドにより樹脂封
止することにより、前記ＩＣチップ１３の遮光と保護を
行う。また前記プリント樹脂基板１の下面側の半田付け
可能なパッドには図示しないマザ−ボ−ド基板のパタ−
ン導通される半田バンプ１６が形成される。
ーン５にＩＣチップ１３を搭載し、該ＩＣチップ１３と
前記電極とをボンディングワイヤ１４で接続した後、該
ＩＣチップ１３及びボンディングワイヤ１４を熱硬化性
の封止樹脂１５でトランスファーモールドにより樹脂封
止することにより、前記ＩＣチップ１３の遮光と保護を
行う。また前記プリント樹脂基板１の下面側の半田付け
可能なパッドには図示しないマザ−ボ−ド基板のパタ−
ン導通される半田バンプ１６が形成される。
【００１１】次に、図６（ａ）に示すように、以上によ
り２個分のＢＧＡを前記四隅に配設した穴１１の位置で
製品分離ライン１０に沿ってプレス加工によって製品の
分離を行うが、その際、単品となるＢＧＡのプリント樹
脂基板１の外周部を金型１７で押さえて、単個抜きして
製品を分離することによりＢＧＡ１８が完成される。
り２個分のＢＧＡを前記四隅に配設した穴１１の位置で
製品分離ライン１０に沿ってプレス加工によって製品の
分離を行うが、その際、単品となるＢＧＡのプリント樹
脂基板１の外周部を金型１７で押さえて、単個抜きして
製品を分離することによりＢＧＡ１８が完成される。
【００１２】
【発明が解決しようとする課題】しかしながら、最近市
場においてＩＣチップの更なる高密度実装の要求に伴い
前述したＢＧＡには、次のような問題点がある。即ち、
前記ＢＧＡの所定の面積の中でパッド数の増加が必至と
なり、そのために各パッドの互いの間隔を狭めると同時
に、パッド位置が基板外周に接近するため、図６（ｂ）
に示す如く前記製品分離の際の金型で押さえる部分が僅
少になり、プレス抜きの負荷により切断面にクラックを
生じ、また外周部の半田ボールの密着剥がれ等ＢＧＡの
信頼性を損ねる致命的な問題があった。
場においてＩＣチップの更なる高密度実装の要求に伴い
前述したＢＧＡには、次のような問題点がある。即ち、
前記ＢＧＡの所定の面積の中でパッド数の増加が必至と
なり、そのために各パッドの互いの間隔を狭めると同時
に、パッド位置が基板外周に接近するため、図６（ｂ）
に示す如く前記製品分離の際の金型で押さえる部分が僅
少になり、プレス抜きの負荷により切断面にクラックを
生じ、また外周部の半田ボールの密着剥がれ等ＢＧＡの
信頼性を損ねる致命的な問題があった。
【００１３】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、高密度実装の要求を満たし、信
頼性の優れたボールグリッドアレイ型半導体パッケージ
の製造方法を提供するものである。
のであり、その目的は、高密度実装の要求を満たし、信
頼性の優れたボールグリッドアレイ型半導体パッケージ
の製造方法を提供するものである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるボールグリッドアレイ型半導体パッ
ケージの製造方法は、上下両面に銅箔層を形成したプリ
ント樹脂基板にスルーホールを形成した後、銅メッキを
施す工程と、少なくとも全ての回路パターンと接続され
る共通電極を含む複数個分のボールグリッドアレイを構
成する回路パターンを形成する回路パターン形成工程
と、前記プリント樹脂基板の上下両面に感光性樹脂皮膜
を施した後、エッチングにより少なくともＩＣチップ、
ボンディングワイヤ及び半田バンプの各接続部を除くよ
うにドライフイルムを形成するドライフイルムラミネー
ト工程と、前記プリント樹脂基板上面側の少なくともＩ
Ｃチップ及びボンディングワイヤを接続するパターン
に、少なくとも金を含む金属メッキ層を施すメッキ工程
と、前記回路パターンと共通電極との接続を切り離すパ
ターン分離工程と、前記プリント樹脂基板の上面にＩＣ
チップを搭載してワイヤーボンディングし、前記ＩＣチ
ップをトランスファーモールドにより樹脂封止する工程
と、前記プリント樹脂基板の下面側にマザーボード接続
用の複数の半田バンプを形成する工程と、前記複数個の
ボールグリッドアレイを製品分離ラインに沿って分離す
る製品分離工程とよりなるボールグリッドアレイ型半導
体パッケージの製造方法において、前記パターン分離工
程は、一部にプリント樹脂基板と連結部を残す如く前記
製品分離ラインに沿って施される穴加工工程であり、前
記製品分離工程は、前記プリント樹脂基板との前記連結
部を切り離す工程であることを特徴とするものである。
に、本発明におけるボールグリッドアレイ型半導体パッ
ケージの製造方法は、上下両面に銅箔層を形成したプリ
ント樹脂基板にスルーホールを形成した後、銅メッキを
施す工程と、少なくとも全ての回路パターンと接続され
る共通電極を含む複数個分のボールグリッドアレイを構
成する回路パターンを形成する回路パターン形成工程
と、前記プリント樹脂基板の上下両面に感光性樹脂皮膜
を施した後、エッチングにより少なくともＩＣチップ、
ボンディングワイヤ及び半田バンプの各接続部を除くよ
うにドライフイルムを形成するドライフイルムラミネー
ト工程と、前記プリント樹脂基板上面側の少なくともＩ
Ｃチップ及びボンディングワイヤを接続するパターン
に、少なくとも金を含む金属メッキ層を施すメッキ工程
と、前記回路パターンと共通電極との接続を切り離すパ
ターン分離工程と、前記プリント樹脂基板の上面にＩＣ
チップを搭載してワイヤーボンディングし、前記ＩＣチ
ップをトランスファーモールドにより樹脂封止する工程
と、前記プリント樹脂基板の下面側にマザーボード接続
用の複数の半田バンプを形成する工程と、前記複数個の
ボールグリッドアレイを製品分離ラインに沿って分離す
る製品分離工程とよりなるボールグリッドアレイ型半導
体パッケージの製造方法において、前記パターン分離工
程は、一部にプリント樹脂基板と連結部を残す如く前記
製品分離ラインに沿って施される穴加工工程であり、前
記製品分離工程は、前記プリント樹脂基板との前記連結
部を切り離す工程であることを特徴とするものである。
【００１５】また、前記製品分離ラインは、完成ボール
グリッドアレイの四辺に沿って形成されその四隅に連結
部を残す如く穴加工されたことを特徴とするものであ
る。
グリッドアレイの四辺に沿って形成されその四隅に連結
部を残す如く穴加工されたことを特徴とするものであ
る。
【００１６】また、前記穴加工がルーター加工であるこ
とを特徴とするものである。
とを特徴とするものである。
【００１７】
【作用】従って、本発明により得られるボールグリッド
アレイ型半導体パッケージの製造方法において、前述し
たように、Ｎｉ−Ａｕメッキ工程後に行った、従来の製
品分離のための穴明け加工は止めて、パターン分離工程
は製品分離ラインに沿ってルーター加工（エンドミル加
工）で四隅を残してカットする。また製品分離工程は、
前記四隅の連結部をプレス抜き等の切り離し手段で分離
する。前記連結部は狭いためプレス抜きの負荷もないの
で、切断面にクラック及び基板外周部近傍の半田ボール
の密着剥がれの発生することもなく、信頼性の優れたＢ
ＧＡの製造が可能である。
アレイ型半導体パッケージの製造方法において、前述し
たように、Ｎｉ−Ａｕメッキ工程後に行った、従来の製
品分離のための穴明け加工は止めて、パターン分離工程
は製品分離ラインに沿ってルーター加工（エンドミル加
工）で四隅を残してカットする。また製品分離工程は、
前記四隅の連結部をプレス抜き等の切り離し手段で分離
する。前記連結部は狭いためプレス抜きの負荷もないの
で、切断面にクラック及び基板外周部近傍の半田ボール
の密着剥がれの発生することもなく、信頼性の優れたＢ
ＧＡの製造が可能である。
【００１８】
【実施例】以下図面に基づいて好適な実施例を説明す
る。図１、図２及び図３は本発明の実施例で、図１は回
路基板の部分拡大平面図である。図２は２個取りのＢＧ
Ａの製造工程を示す平面図である。図３は完成ＢＧＡの
断面図である。図において、従来技術と同一部材は同一
符号で示す。
る。図１、図２及び図３は本発明の実施例で、図１は回
路基板の部分拡大平面図である。図２は２個取りのＢＧ
Ａの製造工程を示す平面図である。図３は完成ＢＧＡの
断面図である。図において、従来技術と同一部材は同一
符号で示す。
【００１９】図１〜図３において、プリント樹脂基板１
にスルーホール２を形成後の銅メッキ層３を施す工程、
全ての回路パターンと接続される共通電極７を含む２個
のＢＧＡを構成する回路パターンを形成する回路パター
ン成形工程、前記プリント樹脂基板１の上下両面に感光
性樹脂皮膜を施した後、エッチングにより、共通電極７
及びＩＣチップ１３、ボイディングワイヤ１４、半田バ
ンプ１６の各接続部を除くようにドライフイルム４を形
成するドライフイルムラミネート工程、前記共通電極７
を利用して前記プリント樹脂基板１の上下両面の露出し
ている電極の銅メッキ層３の表面に、Ｎｉ−Ａｕメッキ
層９を形成する工程は従来技術と同様である。
にスルーホール２を形成後の銅メッキ層３を施す工程、
全ての回路パターンと接続される共通電極７を含む２個
のＢＧＡを構成する回路パターンを形成する回路パター
ン成形工程、前記プリント樹脂基板１の上下両面に感光
性樹脂皮膜を施した後、エッチングにより、共通電極７
及びＩＣチップ１３、ボイディングワイヤ１４、半田バ
ンプ１６の各接続部を除くようにドライフイルム４を形
成するドライフイルムラミネート工程、前記共通電極７
を利用して前記プリント樹脂基板１の上下両面の露出し
ている電極の銅メッキ層３の表面に、Ｎｉ−Ａｕメッキ
層９を形成する工程は従来技術と同様である。
【００２０】次に、図２に示すように、前記共通電極７
と回路パターンとを分離するパターン分離工程は、製品
分離ライン１０の四辺に沿ってその四隅にプリント樹脂
基板１と連結する連結部１０ａを残すように、ルーター
加工により長穴１９を穴明けする。
と回路パターンとを分離するパターン分離工程は、製品
分離ライン１０の四辺に沿ってその四隅にプリント樹脂
基板１と連結する連結部１０ａを残すように、ルーター
加工により長穴１９を穴明けする。
【００２１】次に、従来技術と同様に、基板洗浄及び基
板検査を行った後、基板上面にＩＣチップ１３の搭載、
ワイヤーボンディング及びトランスファーモールドによ
り樹脂封止し、基板下面に半田バンプ１６を形成する。
板検査を行った後、基板上面にＩＣチップ１３の搭載、
ワイヤーボンディング及びトランスファーモールドによ
り樹脂封止し、基板下面に半田バンプ１６を形成する。
【００２２】次に、製品分離工程は、前記四隅に残した
連結部１０ａは狭隘なため、プレス抜き等の切り離し手
段で余分な負荷をかけることなく極めて容易に分離する
ことができ、一個分のＢＧＡ１８が得られる。そのた
め、切断面にクラック及び基板外周部近傍の半田ボール
の密着剥がれの発生することもなく、高密度実装に対応
する信頼性の優れたＢＧＡを製造することができる。
連結部１０ａは狭隘なため、プレス抜き等の切り離し手
段で余分な負荷をかけることなく極めて容易に分離する
ことができ、一個分のＢＧＡ１８が得られる。そのた
め、切断面にクラック及び基板外周部近傍の半田ボール
の密着剥がれの発生することもなく、高密度実装に対応
する信頼性の優れたＢＧＡを製造することができる。
【００２３】上述の如く、本実施例の特徴とするところ
は、高密度実装にの要求に伴い、多数個取りで、しか
も、回路基板の所定の面積の中で半田バンプの数を増大
するために、製品分離ラインの近くまで半田バンプを形
成することが可能である。従来の製品分離のための穴明
け加工を省き、パターン分離工程は製品分離ラインの四
辺に沿って、四隅に連結部を残すようにルーター加工に
よる長穴を明け、基板の外周部の押さえる面積が僅少で
も、前記四隅の連結部をプレス抜き等の切り離し手段で
容易に製品分離を行うことができる。
は、高密度実装にの要求に伴い、多数個取りで、しか
も、回路基板の所定の面積の中で半田バンプの数を増大
するために、製品分離ラインの近くまで半田バンプを形
成することが可能である。従来の製品分離のための穴明
け加工を省き、パターン分離工程は製品分離ラインの四
辺に沿って、四隅に連結部を残すようにルーター加工に
よる長穴を明け、基板の外周部の押さえる面積が僅少で
も、前記四隅の連結部をプレス抜き等の切り離し手段で
容易に製品分離を行うことができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
市場が要求する高密度実装化及び、生産性を考慮した多
数個取りのＢＧＡの製造に対応して、それらの要求を満
足して、製品分離加工の際のクラック及び半田バンプの
密着剥がれが生ずることがなく、信頼性の優れたボール
グリッドアレイ型半導体パッケージの製造方法を提供す
ることができる。
市場が要求する高密度実装化及び、生産性を考慮した多
数個取りのＢＧＡの製造に対応して、それらの要求を満
足して、製品分離加工の際のクラック及び半田バンプの
密着剥がれが生ずることがなく、信頼性の優れたボール
グリッドアレイ型半導体パッケージの製造方法を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係わるボールグリッドアレイ
型半導体パッケージ平面図である。
型半導体パッケージ平面図である。
【図２】図１のボールグリッドアレイ型半導体パッケー
ジの製造工程を示す平面図である。
ジの製造工程を示す平面図である。
【図３】図１の完成ボールグリッドアレイ型半導体パッ
ケージの断面図である。
ケージの断面図である。
【図４】従来技術のボールグリッドアレイ型半導体パッ
ケージの製造工程を示す部分拡大断面図である。
ケージの製造工程を示す部分拡大断面図である。
【図５】図４のボールグリッドアレイ型半導体パッケー
ジの製造工程を示す平面図である。
ジの製造工程を示す平面図である。
【図６】図４の完成ボールグリッドアレイ型半導体パッ
ケージの製品分離を説明する断面図である。
ケージの製品分離を説明する断面図である。
１ プリント樹脂基板 ２ スルーホール ３ 銅メッキ層 ４ ドライフイルム ５ ダイパターン ６ 接続電極 ７ 共通電極 ８ 封止樹脂 ９ 半田バンプ １０ 製品分離ライン １０ａ 連結部 １１ 穴 １２ 長穴 １３ ＩＣチップ １８ 完成ＢＧＡ
Claims (3)
- 【請求項１】 上下両面に銅箔層を形成したプリント樹
脂基板にスルーホールを形成した後、銅メッキを施す工
程と、少なくとも全ての回路パターンと接続される共通
電極を含む複数個分のボールグリッドアレイを構成する
回路パターンを形成する回路パターン形成工程と、前記
プリント樹脂基板の上下両面に感光性樹脂皮膜を施した
後、エッチングにより少なくともＩＣチップ、ボンディ
ングワイヤ及び半田バンプの各接続部を除くようにドラ
イフイルムを形成するドライフイルムラミネート工程
と、前記プリント樹脂基板上面側の少なくともＩＣチッ
プ及びボンディングワイヤを接続するパターンに、少な
くとも金を含む金属メッキ層を施すメッキ工程と、前記
回路パターンと共通電極との接続を切り離すパターン分
離工程と、前記プリント樹脂基板の上面にＩＣチップを
搭載してワイヤーボンディングし、前記ＩＣチップをト
ランスファーモールドにより樹脂封止する工程と、前記
プリント樹脂基板の下面側にマザーボード接続用の複数
の半田バンプを形成する工程と、前記複数個のボールグ
リッドアレイを製品分離ラインに沿って分離する製品分
離工程とよりなるボールグリッドアレイ型半導体パッケ
ージの製造方法において、前記パターン分離工程は、一
部にプリント樹脂基板と連結部を残す如く前記製品分離
ラインに沿って施される穴加工工程であり、前記製品分
離工程は、前記プリント樹脂基板との前記連結部を切り
離す工程であることを特徴とするボールグリッドアレイ
型半導体パッケージの製造方法。 - 【請求項２】 前記製品分離ラインは、完成ボールグリ
ッドアレイの四辺に沿って形成され、その四隅に連結部
を残す如く穴加工されたことを特徴とする請求項１記載
のボールグリッドアレイ型半導体パッケージの製造方
法。 - 【請求項３】 前記穴加工はルーター加工であることを
特徴とする請求項１記載のボールグリッドアレイ型半導
体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294147A JPH08153819A (ja) | 1994-11-29 | 1994-11-29 | ボールグリッドアレイ型半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294147A JPH08153819A (ja) | 1994-11-29 | 1994-11-29 | ボールグリッドアレイ型半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153819A true JPH08153819A (ja) | 1996-06-11 |
Family
ID=17803924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6294147A Pending JPH08153819A (ja) | 1994-11-29 | 1994-11-29 | ボールグリッドアレイ型半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153819A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052220A1 (fr) * | 1997-05-09 | 1998-11-19 | Citizen Watch Co., Ltd. | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
| JPH11297881A (ja) * | 1998-04-10 | 1999-10-29 | Sayaka:Kk | パッケージの切断方法 |
| US6353259B1 (en) | 1998-06-25 | 2002-03-05 | Hitachi Cable, Ltd. | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device |
| US7154048B2 (en) * | 2000-04-12 | 2006-12-26 | Citizen Watch Co., Ltd. | Common electrode wire for plating |
| CN100336207C (zh) * | 2003-05-07 | 2007-09-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP2008066762A (ja) * | 2007-11-29 | 2008-03-21 | Sanyo Electric Co Ltd | 半導体チップ搭載用の絶縁基板 |
| JP2011018935A (ja) * | 2001-06-07 | 2011-01-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1994
- 1994-11-29 JP JP6294147A patent/JPH08153819A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052220A1 (fr) * | 1997-05-09 | 1998-11-19 | Citizen Watch Co., Ltd. | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
| JPH11297881A (ja) * | 1998-04-10 | 1999-10-29 | Sayaka:Kk | パッケージの切断方法 |
| US6353259B1 (en) | 1998-06-25 | 2002-03-05 | Hitachi Cable, Ltd. | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device |
| US7154048B2 (en) * | 2000-04-12 | 2006-12-26 | Citizen Watch Co., Ltd. | Common electrode wire for plating |
| JP2011018935A (ja) * | 2001-06-07 | 2011-01-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8524534B2 (en) | 2001-06-07 | 2013-09-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8653655B2 (en) | 2001-06-07 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8952527B2 (en) | 2001-06-07 | 2015-02-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US9613922B2 (en) | 2001-06-07 | 2017-04-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN100336207C (zh) * | 2003-05-07 | 2007-09-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP2008066762A (ja) * | 2007-11-29 | 2008-03-21 | Sanyo Electric Co Ltd | 半導体チップ搭載用の絶縁基板 |
| JP4698658B2 (ja) * | 2007-11-29 | 2011-06-08 | 三洋電機株式会社 | 半導体チップ搭載用の絶縁基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329606B1 (en) | Grid array assembly of circuit boards with singulation grooves | |
| US7279780B2 (en) | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| JP3578770B2 (ja) | 半導体装置 | |
| US20040262754A1 (en) | IC die support structures for ball grid array package fabrication | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| US6300685B1 (en) | Semiconductor package | |
| KR100369386B1 (ko) | 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| US7745260B2 (en) | Method of forming semiconductor package | |
| EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JPH08153819A (ja) | ボールグリッドアレイ型半導体パッケージの製造方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP4825529B2 (ja) | 半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JPH08250529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 |