JP4698658B2 - 半導体チップ搭載用の絶縁基板 - Google Patents

半導体チップ搭載用の絶縁基板 Download PDF

Info

Publication number
JP4698658B2
JP4698658B2 JP2007309193A JP2007309193A JP4698658B2 JP 4698658 B2 JP4698658 B2 JP 4698658B2 JP 2007309193 A JP2007309193 A JP 2007309193A JP 2007309193 A JP2007309193 A JP 2007309193A JP 4698658 B2 JP4698658 B2 JP 4698658B2
Authority
JP
Japan
Prior art keywords
mounting
mounting portion
semiconductor chip
insulating substrate
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007309193A
Other languages
English (en)
Other versions
JP2008066762A (ja
Inventor
孝行 谷
治雄 兵藤
隆生 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007309193A priority Critical patent/JP4698658B2/ja
Publication of JP2008066762A publication Critical patent/JP2008066762A/ja
Application granted granted Critical
Publication of JP4698658B2 publication Critical patent/JP4698658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体チップ搭載用の絶縁基板に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な絶縁基板に関する。
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
図６は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
この時、図７に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
図８は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
特開平０５−１２９４７３号公報
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
本発明は、表面に多数の搭載部を有し、前記多数の搭載部に半導体チップを設け、前記半導体チップも含め、前記多数の搭載部を一括して樹脂封止し、その後に、前記複数の搭載部が設けられた絶縁基板も含めて、前記複数の搭載部を個々の搭載部に分離するための半導体チップ搭載用の絶縁基板であり、
前記多数の搭載部の夫々には、前記搭載部の端よりも内側に後退してなる同一形状の導電パターンを有するとともに、前記多数の搭載部のうちの第１の搭載部の導電パターンと前記第１の搭載部と隣接した前記多数の搭載部のうちの第２の搭載部の導電パターンは、前記第１の搭載部と前記第２の搭載部の間に設けられた連結部により電気的に接続され、裏面には前記導電パターンと電気的に接続され、前記搭載部に対応する領域の端よりも後退して設けられた外部電極を有し、前記連結部により前記導電パターンに電解メッキが施されている事で解決するもので有る。
本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる基板を提供できる。
更に、裏面の外部電極のパターンをダイシングブレードに接しないパターンにしたことによって、金メッキ層をダイシングすることによって発生する不具合を解消できる基板を提供できる。
以下に本発明の実施の形態を詳細に説明する。
第１工程：まず、図１に示したような、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を縦横に配置した、大判の共通基板２１を準備する。共通基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約２００μｍ）を重ね合わせて、大判の共通基板を形成した例を説明する。
大判基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。これらは、各々金属ペーストの印刷を終了した第１と第２の絶縁基板２２、２３を張り合わせ、焼成し、そして電解メッキ法よって金属ペースト上に金メッキ層を形成することによって得られる。
図２（Ａ）は第１の絶縁基板２２の表面に形成した導電パターンを示す平面図、図２
（Ｂ）は第１の絶縁基板２２の裏面側に形成した導電パターンを示す平面図である。
点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．５ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結するまで延在する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２４に連結するまで延在する。第２の連結部２８は更に、搭載部２０周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。
図２（Ｂ）を参照して、第１の絶縁基板２２には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１ａ、３１ｂ、３１ｃ、３１ｄを形成する。これらの外部電極３１ａ、３１ｂ、３１ｃ、３１ｄは、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。電気的には、各スルーホール３０を介して共通連結部２９に接続される。
図３（Ａ）は第２の絶縁基板２３を張り合わせた状態を示す平面図、図３（Ｂ）は同じく断面図である。
第２の絶縁基板２３にはアイランド部２５の上部を開口する開口部４０が設けられ、リード部２６に対応する箇所には同じくリード部３２ａ、３２ｂが設けられる。第２の絶縁基板２３のリード部３２ａ、３２ｂの下にはスルーホール３３が設けられ、各々が第１の絶縁基板２２表面のリード部２６に電気接続する。従って、リード部３２ａ、３２ｂは各々外部電極３１ｃ、３１ｄに電気接続される。
これらのリード部３２ａ、３２ｂもまた、各搭載部２０の端からは０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。即ち、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけである。
そして、第１と第２の絶縁基板２２、２３を張り合わせた状態で、導電パターンを一方の電極とする電解メッキにより、導電パターンの上に金メッキ層を形成する。各導電パターンは共通連結部２９によって電気接続されているので、電解メッキ手法を用いることが可能となる。但し第１と第２の絶縁基板２２、２３の張り合わせ面には形成されない。
第２工程：図４（Ａ）参照
斯様に金メッキ層３４を形成した共通基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２ａ、３２ｂとを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。パワーＭＯＳＦＥＴであれば、外部電極３１ａ、３１ｂがドレイン電極となり、外部電極３１ｃ、３１ｄが各々ソース電極とゲート電極になる。
第３工程：図４（Ｂ）参照
共通基板２１の上方に移送したディスペンサから所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の共通基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
第４工程：図４（Ｃ）参照
樹脂層３５の湾曲した表面を、平坦面に加工する。加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって平坦面に加工する手法とが考えられる。研削にはダイシング装置を用い、ダイシングブレードによって樹脂層３５の表面が共通基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
第５工程：図４（Ｄ）参照
次に、搭載部２０毎に樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置を用い、ダイシングブレード３６によってダイシングライン２４に沿って樹脂層３５と共通基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては共通基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。この時には、共通基板２１の表面にあらかじめ形成した合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。
図５は、上述の工程によって形成された各半導体装置３３を示す図である。（Ａ）が平面図、（Ｂ）が断面図、（Ｃ）が裏面図である。
パッケージの周囲４側面は、樹脂層３５と共通基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３０の表面で形成され、パッケージの下面は第１の絶縁基板２２の裏面側で形成される。第２の絶縁基板２３は、リード部３２ａ、３２ｂとアイランド部２５とに高さの差を与える。また、第２の絶縁基板２３はリード部３２ａ、３２ｂを設けた１辺に沿って残存する。
アイランド部２５とリード部３２ａ、３２ｂはパッケージの端面から後退されており、第１と第２の連結部２７、２８の切断部分だけがパッケージ側面に露出する。裏面側の金メッキ層による外部電極３１ａ〜３１ｄも同様に、パッケージ端面からは後退されている。
斯かる手法によって形成した半導体装置は、以下の効果を有する。
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。
リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。
外部接続用の端子が共通基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できる。
外部電極３１ａ〜３１ｄのパターンを島状に独立させると共に、その端部を後退させたので、ダイシングで切断する際にダイシングブレードが金メッキ層に接しない構造にすることができる。金メッキ層を切断すると、これを切断しきれずに「髭」の様なものが残ってしまう外観不良の確率が高くなるが、本願ではダイシングブレードに接しない構造にしたので、斯かる外観不良を防止できる。
外部電極３１ａ〜３１ｄの各々を、スルーホール３０を介し更に第１と第２の連結部２７、２８によって電気的に共通接続したので、これを電極の一方とする電解メッキ法を利用することができる。そして、ダイシングする部分を第１と第２の連結部分２７、２８だけにとどめることによって、ダイシングブレードに接する金メッキ層を最小限に抑えることが可能となる。
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
さらに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
そして、裏面の外部電極のパターンをダイシングブレードに接しないパターンにしたことによって、金メッキ層をダイシングすることによって発生する不具合を解消できる。さ らに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
そして、裏面の外部電極のパターンをダイシングブレードに接しないパターンにしたことによって、金メッキ層をダイシングすることによって発生する不具合を解消できる。

本発明を説明するための斜視図である。 本発明を説明するための平面図である。 本発明を説明するための（Ａ）平面図（Ｂ）断面図である。 本発明を説明するための断面図である。 本発明を説明するための（Ａ）平面図（Ｂ）断面図（Ｃ）裏面図である。 従来例を説明するための断面図である。 従来例を説明するための平面図である。 従来例を説明するための断面図である。

Claims (4)

  1. 大判の共通基板の表面に縦横に並び、同一形状の導電パターンが設けられた矩形の複数の搭載部を有し、前記複数の搭載部に半導体チップを設け、前記半導体チップも含め、前記複数の搭載部を樹脂で一括して封止してなる樹脂層を形成し、その後に、前記複数の搭載部が設けられた前記共通基板および前記樹脂層を含めてダイシングブレードにより切断することにより、前記複数の搭載部を個々の搭載部に分割し、上面、下面および４側面から成るパッケージを形成するための前記共通基板である半導体チップ搭載用の絶縁基板であり、
    前記複数の搭載部の夫々の導電パターンは、前記パッケージの端面よりも内側に後退するとともに、
    前記多数の搭載部の内の第１の搭載部の導電パターンと前記第１の搭載部と第１の方向に隣接した前記多数の搭載部の内の第２の搭載部の導電パターンは、前記ダイシングブレードが通過するダイシングラインを超え、前記第１の搭載部と前記第２の搭載部の間を通過する第１の連結部により電気的に接続され、
    前記第１の連結部と直行する第２の方向に延在され、前記第１の搭載部の導電パターンと前記第１の搭載部と前記第２の方向に隣接した第３の搭載部の導電パターンは、前記ダイシングラインを超えて、前記第１の搭載部と前記第３の搭載部の間を通過する第２の連結部により電気的に接続され、
    前記搭載部に対応する前記絶縁基板の裏面には、前記搭載部毎にスルーホールが設けられ、前記第１の連結部、第２の連結部および前記スルーホールを介して前記導電パターンと電気的に接続され、前記パッケージの端面よりも後退して設けられた外部電極を有する事を特徴とした半導体チップ搭載用の絶縁基板。
  2. 前記導電パターンは、前記半導体チップを搭載する部分であるアイランド部と、前記半導体チップの電極パッドと接続されるリード部を有し、間隔を隔てて前記縦横に並んだ搭載部の間は、ダイシングラインとなる請求項１に記載の半導体チップ搭載用の絶縁基板。
  3. 前記絶縁基板は、セラミックまたはガラスエポキシから成る請求項１または請求項２に半導体チップ搭載用の絶縁基板。
  4. 前記絶縁基板には、前記ダイシングラインを形成する際の位置基準となるマークが設けられている請求項１、請求項２または請求項３に記載の半導体チップ搭載用の絶縁基板。
JP2007309193A 2007-11-29 2007-11-29 半導体チップ搭載用の絶縁基板 Expired - Lifetime JP4698658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007309193A JP4698658B2 (ja) 2007-11-29 2007-11-29 半導体チップ搭載用の絶縁基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007309193A JP4698658B2 (ja) 2007-11-29 2007-11-29 半導体チップ搭載用の絶縁基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32832098A Division JP4073098B2 (ja) 1998-11-18 1998-11-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008066762A JP2008066762A (ja) 2008-03-21
JP4698658B2 true JP4698658B2 (ja) 2011-06-08

Family

ID=39289127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007309193A Expired - Lifetime JP4698658B2 (ja) 2007-11-29 2007-11-29 半導体チップ搭載用の絶縁基板

Country Status (1)

Country Link
JP (1) JP4698658B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006297A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP7310733B2 (ja) * 2019-07-10 2023-07-19 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107161A (ja) * 1994-06-22 1996-04-23 Seiko Epson Corp 電子部品、電子部品素材および電子部品の製造方法
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107161A (ja) * 1994-06-22 1996-04-23 Seiko Epson Corp 電子部品、電子部品素材および電子部品の製造方法
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP2008066762A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP3819574B2 (ja) 半導体装置の製造方法
JP3877454B2 (ja) 半導体装置の製造方法
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP4073098B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP3660854B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JP4784945B2 (ja) 半導体装置の製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JP3639509B2 (ja) 半導体装置の製造方法
JP3738144B2 (ja) 半導体装置の製造方法
JP4162303B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
JP4911635B2 (ja) 半導体装置
JP2000124167A (ja) 半導体装置の製造方法
JP2002050590A (ja) 半導体装置の製造方法
JP3877448B2 (ja) 半導体装置の製造方法
JP2009283972A (ja) 半導体装置の製造方法
JP2008205515A (ja) 半導体装置の製造方法
JP2006324704A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term