JP3877453B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3877453B2
JP3877453B2 JP32955098A JP32955098A JP3877453B2 JP 3877453 B2 JP3877453 B2 JP 3877453B2 JP 32955098 A JP32955098 A JP 32955098A JP 32955098 A JP32955098 A JP 32955098A JP 3877453 B2 JP3877453 B2 JP 3877453B2
Authority
JP
Japan
Prior art keywords
resin layer
resin
semiconductor chip
marking
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32955098A
Other languages
English (en)
Other versions
JP2000156434A (ja
Inventor
孝行 谷
治雄 兵藤
隆生 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP32955098A priority Critical patent/JP3877453B2/ja
Publication of JP2000156434A publication Critical patent/JP2000156434A/ja
Application granted granted Critical
Publication of JP3877453B2 publication Critical patent/JP3877453B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図５は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図６に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図７は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は、上述した各事情に鑑みて成されたものであり、
複数の矩形の搭載部を有し、
前記搭載部の各々にアイランド部及びリード部が形成され、
前記アイランド部及びリード部にそれぞれ電気的に接続する外部電極が、前記搭載部の裏面に左右対称に形成されたセラミックからなる絶縁基板を準備する工程と、
前記アイランド部上に半導体チップを設け、前記半導体チップの電極パッドと前記リード部とをボンディングワイヤにより接続する工程と、
前記絶縁基板の表面に樹脂を滴下することにより、すべての前記半導体チップを覆い、前記樹脂の粘性により表面が湾曲した樹脂層を形成する工程と、
前記湾曲した樹脂層の表面を、研削して平坦化する工程と、
前記平坦化した樹脂層の表面に、前記外部電極の極性を示す刻印を形成する工程と、
前記搭載部毎に前記樹脂層を切断して各々の半導体装置に分割する工程とを有することを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１０】
図１は、本発明の半導体装置を示す（Ａ）平面図（Ｂ）断面図である。基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約１００μｍ）を重ね合わせた例を説明する。
【００１１】
基板２１の表面には、金メッキなどの導電パターンによってアイランド部２４とリード部２５とが形成されている。アイランド部２４の上に銀ペーストなどの接着剤によって半導体チップ２６が固定されている。半導体チップ２６は、バイポーラトランジスタ、パワーＭＯＳＦＥＴなどの３端子の能動素子である。半導体チップ２６の表面には外部接続用の電極パッド２７が形成されている。電極パッド２７とリード部２５とが金線等のボンディングワイヤ２８によって各々接続されている。
【００１２】
第２の絶縁基板２３の裏面側には、金メッキなどの導電パターンによって外部接続用の外部電極３０が形成されている。第１と第２の絶縁基板２２、２３にはこれらを貫通するスルーホール３１が設けられ、該スルーホール３１を介してアイランド部２４と外部電極３０とが、及びリード部２５と外部電極３０とが各々接続される。
【００１３】
第２の絶縁基板２３は、第１の絶縁基板のアイランド部２４に対して高さの差を与える。この高さの差が、ワイヤボンド時のボンダビリティを改善する。また、第２の絶縁基板２３の板厚が、製造工程における機械的強度を維持する役割を果たす。但し第２の絶縁基板２３が半導体チップ２６の全周を囲むとパッケージサイズが大型化するので、パッケージの１側辺に沿う様に一部に設けている。これに伴って、アイランド部２４はパッケージの中心ではなく左右どちらか一方に偏在した位置に形成され、リード部２５はその反対側の偏在した位置に形成されている。
【００１４】
図２に、外部電極３０のパターンを示した。外部電極３０は、第１の絶縁基板２２の裏面側の４隅に、０．２×０．３ｍｍ程度の大きさで配置されており、中心線３３に対しても、中心線３４に対しても左右対称となるパターンで配置されている。また、各外部電極３０の端は、パッケージの端からは０．０５ｍｍ程度後退されている。３端子素子としてバイポーラ素子を搭載した場合、アイランド部２４に接続された外部電極３０ａ、３０ｂがコレクタ端子であり、リード部２５に各々接続された外部電極３０ｃ、３０ｄがベース・エミッタ電極となる。
【００１５】
再び図１を参照して、この半導体装置は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき、極めて小さい大きさを有している。第１の絶縁基板２３の上には０．５ｍｍ程度の樹脂層３２が被覆して（図示ｔ１）、半導体チップ２６を封止している。半導体チップ２６は約１５０μｍ程度の厚みを有する。ボンディングワイヤ２８は、最も高い箇所で半導体チップ２６の表面から約１５０μｍの高さまで上昇したループを描く。この様な寸法設計下においては、ボンディングワイヤ２８の上方には約１００μｍの樹脂層３２が被覆するだけとなる（図示ｔ２）。
【００１６】
この様にサイズの小さなパッケージでは、実装基板上に半田付けする際に、溶融半田が持つ張力によって、例えばパッケージを直立させる（マンハッタン現象）、パッケージを水平方向に回転させる（θずれ）等の、実装時の障害が発生する場合がある。本発明の外部電極３０のパターンでは、導電パターンがパッケージの裏面表面にだけ存在し、パッケージの側面には存在しないので、溶融半田がパッケージ側面を包み込むことによって生じるマンハッタン現象を防止できるし、左右（上下）対象の配置とすることにより溶融半田によりよる吸着力が四方八方に均等に加わるので、θずれをも防止することができる。
【００１７】
そして、樹脂層３２の表面には、この半導体素子の機種名などを表示する数字又はアルファベットなどからなる刻印４０が、レーザーマーキング手法によって形成されている。レーザーマーキング手法は樹脂層３２の表面を５０μｍ程度掘り下げることで（図示ｔ３）視認可能な文字等を形成するものである。斯かる刻印４０は、極性表示マークとして半導体チップ２６側に配置されており、アイランド部２４に接続されたコレクタ端子を示すことになる。尚、刻印４０は単なるマークでも良い。また、少なくともボンディングワイヤ２８が延在する箇所の上部の樹脂層３２表面は、レーザマーキングを行わない平坦面とする。
【００１８】
斯かる構成で有れば、樹脂層３２の残り膜厚が少ない第２の絶縁基板２３の上部とボンディングワイヤ２８の上部を避け、残り膜厚が十分に存在する箇所に配置したことによって、ボンディングワイヤ２８のループ上を避けるように配置する事ができる。この様な配置によって、マーキングとワイヤとの干渉を防止し、半導体装置の薄形化を推進することができる。しかも外部端子３０の極性表示の機能を持たせているので、左右（上下）対象な外部電極３０の極性判別を誤ることなく実装することが可能となる。
【００１９】
以下に、図１の半導体装置の製造方法を説明する。
【００２０】
第１工程： 図３参照
まず、図３に示したような、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を縦横に配置した、大判の共通基板２１を準備する。共通基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約１００μｍ）を重ね合わせて、大判の共通基板２１を形成した例を説明する。第２の絶縁基板２３には、半導体チップ２６を搭載すべき箇所に開口部が設けられている。
【００２１】
共通基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。導電パターンは、第１の絶縁基板２２の表面にアイランド部２４を形成し、第２の絶縁基板２３の表面にリード部２５を形成する。また、第１の絶縁基板２２の裏面側には外部電極３０を形成する。
【００２２】
点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングラインとなる。
第２工程：図４（Ａ）参照
斯様に重ね合わせて形成した共通基板２１の各搭載部２０毎に、半導体チップ２６をダイボンド、ワイヤボンドする。半導体チップ２６はアイランド部２４表面にＡｇペーストなどの接着剤によって固定し、半導体チップ２６の電極パッド２７とリード部２５とを各々ワイヤ２８で接続する。
【００２３】
第３工程：図４（Ｂ）参照
共通基板２１の上方に移送したディスペンサから所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ２６を共通の樹脂層３２で被覆する。例えば一枚の共通基板２１に１００個の半導体チップ２６を搭載した場合は、１００個全ての半導体チップ２６を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
【００２４】
第４工程：図４（Ｃ）参照
樹脂層３２の湾曲した表面を、平坦面に加工する。加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層３２を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって平坦面に加工する手法とが考えられる。研削にはダイシング装置を用い、ダイシングブレードによって樹脂層３２の表面が共通基板２１から一定の高さに揃うように、樹脂層３２表面を削る。この工程では、樹脂層３２の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ２６を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２５】
その後、レーザーマーキングによって各搭載部２０毎に、極性判別用の刻印４０を形成する。
【００２６】
第５工程：図４（Ｄ）参照
次に、搭載部２０毎に樹脂層３２を切断して各々の半導体装置に分離する。切断にはダイシング装置を用い、ダイシングブレード４２によってダイシングライン４３に沿って樹脂層３２と共通基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては共通基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。この時には、共通基板２１の表面にあらかじめ形成した合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。
【００２７】
斯かる手法によって形成した半導体装置は、以下の効果を有する。
【００２８】
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。
【００２９】
リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。
【００３０】
外部接続用の端子が共通基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できる。
【００３１】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３２】
さらに、小型化した装置の実装を考慮して裏面電極３０を左右（上下）対象に配置したときに、樹脂層３２表面に極性判別マークを形成することによって、実装時における極性判別を容易に行うことができる。
【００３３】
更に、樹脂層３２を削る刻印４０を、半導体チップ２６の上方に配置することによって、ボンディングワイヤ２８との干渉を防止する事ができ、パッケージの薄形化を阻害しない利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための斜視図である。
【図４】本発明を説明するための断面図である。
【図５】従来例を説明するための断面図である。
【図６】従来例を説明するための平面図である。
【図７】従来例を説明するための断面図である。

Claims (4)

  1. 複数の矩形の搭載部を有し、
    前記搭載部の各々にアイランド部及びリード部が形成され、
    前記アイランド部及びリード部にそれぞれ電気的に接続する外部電極が、前記搭載部の裏面に左右対称に形成されたセラミックからなる絶縁基板を準備する工程と、
    前記アイランド部上に半導体チップを設け、前記半導体チップの電極パッドと前記リード部とをボンディングワイヤにより接続する工程と、
    前記絶縁基板の表面に樹脂を滴下することにより、すべての前記半導体チップを覆い、前記樹脂の粘性により表面が湾曲した樹脂層を形成する工程と、
    前記湾曲した樹脂層の表面を、研削して平坦化する工程と、
    前記平坦化した樹脂層の表面に、前記外部電極の極性を示す刻印を形成する工程と、
    前記搭載部毎に前記樹脂層を切断して各々の半導体装置に分割する工程とを有する半導体装置の製造方法。
  2. 前記刻印は、ボンディングワイヤのループ上を避けて設けられることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記刻印は、レーザマーキング法により形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体チップが３端子素子であり、前記外部端子は４個であり、前記刻印は、前記アイランド部に電気的に接続された外部電極の位置を示すものであることを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
JP32955098A 1998-11-19 1998-11-19 半導体装置の製造方法 Expired - Lifetime JP3877453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32955098A JP3877453B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32955098A JP3877453B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000156434A JP2000156434A (ja) 2000-06-06
JP3877453B2 true JP3877453B2 (ja) 2007-02-07

Family

ID=18222620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32955098A Expired - Lifetime JP3877453B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3877453B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093855A (ja) * 2000-09-18 2002-03-29 Toshiba Corp 半導体装置
JP2006156674A (ja) * 2004-11-29 2006-06-15 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
WO2007001018A1 (ja) 2005-06-29 2007-01-04 Rohm Co., Ltd. 半導体装置および半導体装置集合体
JP2007012756A (ja) * 2005-06-29 2007-01-18 Rohm Co Ltd 半導体装置
JP2006344994A (ja) * 2006-08-28 2006-12-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4769837B2 (ja) * 2008-03-31 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
ITMI20101415A1 (it) * 2010-07-29 2012-01-30 St Microelectronics Srl Circuiti integrati tracciabili e relativo metodo di produzione
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP6303451B2 (ja) * 2013-12-02 2018-04-04 住友ベークライト株式会社 半導体パッケージおよび構造体
CN107683567A (zh) * 2015-08-25 2018-02-09 株式会社村田制作所 弹性波装置
US10535812B2 (en) 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2000156434A (ja) 2000-06-06

Similar Documents

Publication Publication Date Title
JP3819574B2 (ja) 半導体装置の製造方法
JP3877454B2 (ja) 半導体装置の製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP4073098B2 (ja) 半導体装置の製造方法
JP3877410B2 (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
JP3710942B2 (ja) 半導体装置の製造方法
JP3639509B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JP2003046053A (ja) 半導体装置およびその製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JP3738144B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
JP4723776B2 (ja) 半導体装置の製造方法
JP2000124167A (ja) 半導体装置の製造方法
JP2002050590A (ja) 半導体装置の製造方法
JP2000091363A (ja) 半導体装置の製造方法
JP2000106377A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term