JP2000124167A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000124167A JP2000124167A JP10298440A JP29844098A JP2000124167A JP 2000124167 A JP2000124167 A JP 2000124167A JP 10298440 A JP10298440 A JP 10298440A JP 29844098 A JP29844098 A JP 29844098A JP 2000124167 A JP2000124167 A JP 2000124167A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- common substrate
- substrate
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 実装面積を縮小した小型のパッケージを得る
と共に、コストダウンが可能な、半導体装置の製造方法
を提供する。 【解決手段】 多数の搭載部２０を有する共通基板２１
を準備する。共通基板２１の裏面側には第１の分割溝２
２が設けられている。各搭載部２０毎に半導体チップを
固着し、全体を共通の樹脂層２９で被覆する。樹脂層２
９表面を平坦化し、且つ各搭載部２０を取り囲むような
第２の分割溝３３を形成する。第１と第２の分割溝２
２、３３は位置が一致している。樹脂層２９を硬化した
後、第１と第２の分割溝２２、３３に沿って樹脂層２９
と共通基板２１とを分割して、個々の半導体装置を得
る。
と共に、コストダウンが可能な、半導体装置の製造方法
を提供する。 【解決手段】 多数の搭載部２０を有する共通基板２１
を準備する。共通基板２１の裏面側には第１の分割溝２
２が設けられている。各搭載部２０毎に半導体チップを
固着し、全体を共通の樹脂層２９で被覆する。樹脂層２
９表面を平坦化し、且つ各搭載部２０を取り囲むような
第２の分割溝３３を形成する。第１と第２の分割溝２
２、３３は位置が一致している。樹脂層２９を硬化した
後、第１と第２の分割溝２２、３３に沿って樹脂層２９
と共通基板２１とを分割して、個々の半導体装置を得
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にパッケージ外形を縮小し、実装面積を低
減しコストダウンが可能な半導体装置の製造方法に関す
る。
法に関し、特にパッケージ外形を縮小し、実装面積を低
減しコストダウンが可能な半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造においては、ウェハか
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
【０００３】図８は、トランスファーモールド工程の状
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
【０００４】この時、図９に示すように、金型３Ｂの表
面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入す
るための樹脂源５と、ランナー６、及びランナー６から
各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート
７とが設けられている。これらは全て金型３Ｂ表面に設
けた溝である。短冊状のリードフレームであれば、１本
のリードフレームに例えば１０個の半導体チップ１が搭
載されており、１本のリードフレームに対応して、１０
個のキャビティ４と１０本のゲート７、及び１本のラン
ナー６が設けられる。そして、金型３表面には例えばリ
ードフレーム２０本分のキャビティ４が設けられる。
面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入す
るための樹脂源５と、ランナー６、及びランナー６から
各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート
７とが設けられている。これらは全て金型３Ｂ表面に設
けた溝である。短冊状のリードフレームであれば、１本
のリードフレームに例えば１０個の半導体チップ１が搭
載されており、１本のリードフレームに対応して、１０
個のキャビティ４と１０本のゲート７、及び１本のラン
ナー６が設けられる。そして、金型３表面には例えばリ
ードフレーム２０本分のキャビティ４が設けられる。
【０００５】図１０は、上記のトランスファーモールド
によって製造した半導体装置を示す図である。トランジ
スタ等の素子が形成された半導体チップ１がリードフレ
ームのアイランド８上に半田等のろう材９によって固着
実装され、半導体チップ１の電極パッドとリード１０と
がワイヤ１１で接続され、半導体チップ１の周辺部分が
上記キャビティの形状に合致した樹脂１２で被覆され、
樹脂１２の外部にリード端子１０の先端部分が導出され
たものである。
によって製造した半導体装置を示す図である。トランジ
スタ等の素子が形成された半導体チップ１がリードフレ
ームのアイランド８上に半田等のろう材９によって固着
実装され、半導体チップ１の電極パッドとリード１０と
がワイヤ１１で接続され、半導体チップ１の周辺部分が
上記キャビティの形状に合致した樹脂１２で被覆され、
樹脂１２の外部にリード端子１０の先端部分が導出され
たものである。
【０００６】
【発明が解決しようとする課題】従来のパッケージで
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
【０００７】また、従来のトランスファーモールド技術
では、圧力をかけ続けた状態で硬化させることから、ラ
ンナー６とゲート７においても樹脂が硬化し、このラン
ナー６等に残った樹脂は廃棄処分となる。そのため、上
記のリードフレームを用いた手法では、製造すべき半導
体装置個々にゲート７を設けるので、樹脂の利用効率が
悪く、樹脂の量に対して製造できる半導体装置の個数が
少ないという欠点があった。
では、圧力をかけ続けた状態で硬化させることから、ラ
ンナー６とゲート７においても樹脂が硬化し、このラン
ナー６等に残った樹脂は廃棄処分となる。そのため、上
記のリードフレームを用いた手法では、製造すべき半導
体装置個々にゲート７を設けるので、樹脂の利用効率が
悪く、樹脂の量に対して製造できる半導体装置の個数が
少ないという欠点があった。
【０００８】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、半導体素子の搭載部を
複数個有し、その裏面側に前記搭載部を囲む第１の分割
溝を有する共通基板を準備する工程と、前記搭載部の各
々に、半導体チップを固着する工程と、前記複数個の半
導体素子の上部を、共通の樹脂層で被覆する工程と、前
記共通の樹脂層の表面に、前記第１の分割溝に沿う第２
の分割溝を形成する工程と、前記第１と第２の分割溝に
沿って、前記樹脂層と前記共通基板とを分割し、前記搭
載部を個々に分割する工程とを具備することを特徴とす
るものである。
情に鑑みて成されたものであり、半導体素子の搭載部を
複数個有し、その裏面側に前記搭載部を囲む第１の分割
溝を有する共通基板を準備する工程と、前記搭載部の各
々に、半導体チップを固着する工程と、前記複数個の半
導体素子の上部を、共通の樹脂層で被覆する工程と、前
記共通の樹脂層の表面に、前記第１の分割溝に沿う第２
の分割溝を形成する工程と、前記第１と第２の分割溝に
沿って、前記樹脂層と前記共通基板とを分割し、前記搭
載部を個々に分割する工程とを具備することを特徴とす
るものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
に説明する。
【００１０】第１工程：図１参照 まず、図１（Ａ）（Ｂ）に示したような、製造すべき半
導体装置の複数個分、例えば１００個分に対応する搭載
部２０が縦横に配置された大判の共通基板２１を準備す
る。共通基板２１は、セラミックやガラスエポキシ等か
らなる絶縁基板であり、それらが１枚あるいは数枚重ね
合わされて、合計の板厚が２５０〜３５０μｍと製造工
程における機械的強度を維持し得る板厚を有している。
共通基板２１の裏面側には、その板厚の２０％〜６０％
に達する深さの第１の分割溝２２が形成されている。第
１の分割溝２２は、開口部の幅が３０〜１５０μｍであ
り、断面がＶ字型の形状を有している。第１の分割溝２
２は、縦横に格子状に形成されて、各搭載部２０の周囲
を取り囲む。
導体装置の複数個分、例えば１００個分に対応する搭載
部２０が縦横に配置された大判の共通基板２１を準備す
る。共通基板２１は、セラミックやガラスエポキシ等か
らなる絶縁基板であり、それらが１枚あるいは数枚重ね
合わされて、合計の板厚が２５０〜３５０μｍと製造工
程における機械的強度を維持し得る板厚を有している。
共通基板２１の裏面側には、その板厚の２０％〜６０％
に達する深さの第１の分割溝２２が形成されている。第
１の分割溝２２は、開口部の幅が３０〜１５０μｍであ
り、断面がＶ字型の形状を有している。第１の分割溝２
２は、縦横に格子状に形成されて、各搭載部２０の周囲
を取り囲む。
【００１１】第２工程：図２参照 共通基板２１の各搭載部２０毎に、半導体チップ２３を
ダイボンド、ワイヤボンドする。図２（Ｂ）を参照し
て、共通基板２１の表面には、金メッキなどによる導電
パターンが形成されており、このパターンが各搭載部２
０において半導体チップ２３を搭載するためのアイラン
ド部２４やボンディングワイヤ２５を接続するためのリ
ード部２６を形成する。この例では、バイポーラトラン
ジスタ、パワーＭＯＳＦＥＴ等の３端子の半導体チップ
を搭載している。共通基板２１の裏面側にも金メッキ層
によって導電パターンが形成されており、このパターン
が外部接続用の端子となる。そして、共通基板２１表面
側の導電パターンと裏面側の導電パターンとが、共通基
板２１を貫通するスルーホールを介して電気的に接続さ
れている。各搭載部２０は分割ライン２７によって囲ま
れており、第１の分割溝２２は分割ライン２７に沿って
延在する。
ダイボンド、ワイヤボンドする。図２（Ｂ）を参照し
て、共通基板２１の表面には、金メッキなどによる導電
パターンが形成されており、このパターンが各搭載部２
０において半導体チップ２３を搭載するためのアイラン
ド部２４やボンディングワイヤ２５を接続するためのリ
ード部２６を形成する。この例では、バイポーラトラン
ジスタ、パワーＭＯＳＦＥＴ等の３端子の半導体チップ
を搭載している。共通基板２１の裏面側にも金メッキ層
によって導電パターンが形成されており、このパターン
が外部接続用の端子となる。そして、共通基板２１表面
側の導電パターンと裏面側の導電パターンとが、共通基
板２１を貫通するスルーホールを介して電気的に接続さ
れている。各搭載部２０は分割ライン２７によって囲ま
れており、第１の分割溝２２は分割ライン２７に沿って
延在する。
【００１２】第３工程：図３参照 共通基板２１の上方に移送したディスペンサ２８からエ
ポキシ系の絶縁樹脂を供給（ポッティング）し、すべて
の半導体チップ２３を共通の樹脂層２９で被覆する。例
えば一枚の共通基板２１に１００個の半導体チップ２３
を搭載した場合は、１００個全ての半導体チップ２３を
一括して被覆する。共通基板２１の周辺部分に、樹脂層
２９の過大な流出を防ぐためのダム部材を配置してもよ
い。
ポキシ系の絶縁樹脂を供給（ポッティング）し、すべて
の半導体チップ２３を共通の樹脂層２９で被覆する。例
えば一枚の共通基板２１に１００個の半導体チップ２３
を搭載した場合は、１００個全ての半導体チップ２３を
一括して被覆する。共通基板２１の周辺部分に、樹脂層
２９の過大な流出を防ぐためのダム部材を配置してもよ
い。
【００１３】第４工程：図４参照 ポッティングによって供給した樹脂層２９が、粘性を保
っている間に、その上方から成型部材３０で押厚するこ
とにより、樹脂層２９を成型する。成型部材３０の表面
には、共通基板２１の表面と平行な表面である平坦部３
１と、第１の分割溝２２に対応する位置に形成した凸状
の突起部３２を有する。平坦部３１はパッケージ外形の
上面を形成し、突起部３２は後述する第２の分割溝３３
を形成する。この工程では、突起部３２の先端が共通基
板２１表面には到達せず、樹脂層２９の膜厚を０．３〜
１．０ｍｍに成形する。そして、成型部材３０を接触さ
せた状態で１００〜３００℃、数時間の熱処理を与える
ことにより樹脂層２９を硬化させる。
っている間に、その上方から成型部材３０で押厚するこ
とにより、樹脂層２９を成型する。成型部材３０の表面
には、共通基板２１の表面と平行な表面である平坦部３
１と、第１の分割溝２２に対応する位置に形成した凸状
の突起部３２を有する。平坦部３１はパッケージ外形の
上面を形成し、突起部３２は後述する第２の分割溝３３
を形成する。この工程では、突起部３２の先端が共通基
板２１表面には到達せず、樹脂層２９の膜厚を０．３〜
１．０ｍｍに成形する。そして、成型部材３０を接触さ
せた状態で１００〜３００℃、数時間の熱処理を与える
ことにより樹脂層２９を硬化させる。
【００１４】第５工程：図５参照 図５（Ａ）（Ｂ）は、成型部材３０を除去した後の状態
を示している。樹脂層２９表面に第２の分割溝３３が格
子状に、且つ各搭載部２０の各々を取り囲むように延在
している。第２の分割溝３３は上述の突起部３２によっ
て断面がＶ字型に成型されている。第２の分割溝３３は
第１の分割溝２２と対応する位置に形成されており、そ
れらの先端部は共通基板２１に対して垂直な軸３４に一
致している。第２の分割溝３３の深さは、樹脂層２９の
膜厚の２０〜８０％程度とし、開口部の幅は３０〜１５
０μｍである。例えば樹脂層２９の膜厚が０．５ｍｍで
あるとき、第２の分割溝３３の深さは０．１〜０．４ｍ
ｍとする。第１と第２の分割溝２２、３３の形状は、Ｖ
字型の他にＵ字型、凹型等の形状が考えられる。
を示している。樹脂層２９表面に第２の分割溝３３が格
子状に、且つ各搭載部２０の各々を取り囲むように延在
している。第２の分割溝３３は上述の突起部３２によっ
て断面がＶ字型に成型されている。第２の分割溝３３は
第１の分割溝２２と対応する位置に形成されており、そ
れらの先端部は共通基板２１に対して垂直な軸３４に一
致している。第２の分割溝３３の深さは、樹脂層２９の
膜厚の２０〜８０％程度とし、開口部の幅は３０〜１５
０μｍである。例えば樹脂層２９の膜厚が０．５ｍｍで
あるとき、第２の分割溝３３の深さは０．１〜０．４ｍ
ｍとする。第１と第２の分割溝２２、３３の形状は、Ｖ
字型の他にＵ字型、凹型等の形状が考えられる。
【００１５】なお、共通基板２１の裏面側から第１の分
割溝２２を観測したときも、図５（Ｂ）と同様の形状に
観測される。
割溝２２を観測したときも、図５（Ｂ）と同様の形状に
観測される。
【００１６】第６工程：図６参照 共通基板２１を、共通基板２１の裏面に形成した第１の
分割溝２２および樹脂層２９の表面に形成した第２の分
割溝３３に沿って分割する。分割には円筒形状のローラ
３５を樹脂層２９側から押しつけながら縦横に転がす手
法（ブレイキング）を用いる。この押圧によって、第１
と第２の分割溝２２、３３の間の共通基板２１と樹脂層
２９とが垂直な軸３４に沿って破断（ブレイキング）さ
れ、各搭載部２０毎に個々の半導体装置３６が取り出さ
れる。
分割溝２２および樹脂層２９の表面に形成した第２の分
割溝３３に沿って分割する。分割には円筒形状のローラ
３５を樹脂層２９側から押しつけながら縦横に転がす手
法（ブレイキング）を用いる。この押圧によって、第１
と第２の分割溝２２、３３の間の共通基板２１と樹脂層
２９とが垂直な軸３４に沿って破断（ブレイキング）さ
れ、各搭載部２０毎に個々の半導体装置３６が取り出さ
れる。
【００１７】図７は、上述の工程によって形成された各
半導体装置３６を示す図である。図７（Ａ）が樹脂層２
９側から観測した斜視図（但し樹脂層を点線で示し
た）、図７（Ｂ）が共通基板２１側から観測した斜視図
である。パッケージの周囲４辺には樹脂層２９と共通基
板２１の破断面４０および第１と第２の分割溝２２、３
３で形成された斜面２２ａ、３３ａが露出する。パッケ
ージの上面は成型部材３０の平坦面３１で成型された樹
脂層２９の表面が露出し、パッケージの下面は共通基板
２１の裏面側が露出する。裏面側の金メッキ層による導
電パターン２４ａ、２６ａは、各々がアイランド部２
４、リード部２６に電気的に接続されている。バイポー
ラトランジスタを封止した場合であれは、導電パターン
２４ａがコレクタ端子となり、導電パターン２６ａがベ
ースとエミッタの端子となる。
半導体装置３６を示す図である。図７（Ａ）が樹脂層２
９側から観測した斜視図（但し樹脂層を点線で示し
た）、図７（Ｂ）が共通基板２１側から観測した斜視図
である。パッケージの周囲４辺には樹脂層２９と共通基
板２１の破断面４０および第１と第２の分割溝２２、３
３で形成された斜面２２ａ、３３ａが露出する。パッケ
ージの上面は成型部材３０の平坦面３１で成型された樹
脂層２９の表面が露出し、パッケージの下面は共通基板
２１の裏面側が露出する。裏面側の金メッキ層による導
電パターン２４ａ、２６ａは、各々がアイランド部２
４、リード部２６に電気的に接続されている。バイポー
ラトランジスタを封止した場合であれは、導電パターン
２４ａがコレクタ端子となり、導電パターン２６ａがベ
ースとエミッタの端子となる。
【００１８】斯かる手法によって形成した半導体装置
は、パッケージ上面の寸法Ｌ１、Ｌ２を、成型部材３０
の突起部３２の形状によって成型することができる。こ
のことは、半導体装置３６を搬送・実装するときの吸着
コレットに対して、ばらつきのない大きさを与えること
になる。例えば、第２の分割溝３３を形成しないで樹脂
層２９を破断したとすれば、上面の寸法Ｌ１、Ｌ２のば
らつきは制御できないものになり、吸着コレットによる
搬送に支障を来すことになる。
は、パッケージ上面の寸法Ｌ１、Ｌ２を、成型部材３０
の突起部３２の形状によって成型することができる。こ
のことは、半導体装置３６を搬送・実装するときの吸着
コレットに対して、ばらつきのない大きさを与えること
になる。例えば、第２の分割溝３３を形成しないで樹脂
層２９を破断したとすれば、上面の寸法Ｌ１、Ｌ２のば
らつきは制御できないものになり、吸着コレットによる
搬送に支障を来すことになる。
【００１９】上述の製造方法において、第２の分割溝３
３を形成する工程はいくつかのバリエーションを生む。
例えば、ポッティングによって供給した樹脂層２９を硬
化させた後にその表面を削って平坦化し、その後でダイ
シングブレードや切削刃によって第２の分割溝３３を形
成する方法や、従来の金型３Ａ、３Ｂの内壁に第２の分
割溝３３を成型するための突起部を形成して、トランス
ファーモールドによって形成する方法などが考えられ
る。また、第６工程の分割する手法として、他にはダイ
シングブレードを用いたダイシングなども考えられる。
３を形成する工程はいくつかのバリエーションを生む。
例えば、ポッティングによって供給した樹脂層２９を硬
化させた後にその表面を削って平坦化し、その後でダイ
シングブレードや切削刃によって第２の分割溝３３を形
成する方法や、従来の金型３Ａ、３Ｂの内壁に第２の分
割溝３３を成型するための突起部を形成して、トランス
ファーモールドによって形成する方法などが考えられ
る。また、第６工程の分割する手法として、他にはダイ
シングブレードを用いたダイシングなども考えられる。
【００２０】以上の方法によって製造された半導体装置
は、以下のメリットを有する。
は、以下のメリットを有する。
【００２１】多数個の素子をまとめて樹脂でパッケージ
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。
【００２２】リードフレームを用いないので、従来のト
ランスファーモールド手法に比べて、パッケージ外形を
大幅に小型化することができる。
ランスファーモールド手法に比べて、パッケージ外形を
大幅に小型化することができる。
【００２３】外部接続用の端子が共通基板２１の裏面に
形成され、パッケージの外形から突出しないので、装置
の実装面積を大幅に小型化できる。
形成され、パッケージの外形から突出しないので、装置
の実装面積を大幅に小型化できる。
【００２４】ポッティングと成型金型３０による手法を
用いれば、金型３Ａ、３Ｂを不要にできる。これによっ
て、大幅なコストダウンが可能である半導体装置の分割
にブレイキングによる手法を用いれば、さらに工程を簡
素化することができ、さらなるコストダウンが可能であ
る。
用いれば、金型３Ａ、３Ｂを不要にできる。これによっ
て、大幅なコストダウンが可能である半導体装置の分割
にブレイキングによる手法を用いれば、さらに工程を簡
素化することができ、さらなるコストダウンが可能であ
る。
【００２５】
【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
【００２６】さらに、キャビティを構成するための金型
３Ａ、３Ｂを不要にすることが可能であるので、大幅な
コストダウンが可能である他、ブレイキングによる分割
手法を用いれば、更なるコストダウンが可能である。
３Ａ、３Ｂを不要にすることが可能であるので、大幅な
コストダウンが可能である他、ブレイキングによる分割
手法を用いれば、更なるコストダウンが可能である。
【００２７】そして、ブレイキングによって形成した場
合でもパッケージ上面の寸法Ｌ１、Ｌ２を成形金型３０
で成形できるので、寸法のばらつきがない。従って、製
造した半導体装置を吸着コレットによって吸着搬送する
際のトラブルを防止できる利点を有する。
合でもパッケージ上面の寸法Ｌ１、Ｌ２を成形金型３０
で成形できるので、寸法のばらつきがない。従って、製
造した半導体装置を吸着コレットによって吸着搬送する
際のトラブルを防止できる利点を有する。
【図１】本発明の第１工程を示す（Ａ）断面図、（Ｂ）
斜視図である。
斜視図である。
【図２】本発明の第２工程を示す（Ａ）断面図、（Ｂ）
平面図である。
平面図である。
【図３】本発明の第３工程を示す断面図である。
【図４】本発明の第４工程を示す断面図である。
【図５】本発明の第５工程を示す（Ａ）断面図、（Ｂ）
斜視図である。
斜視図である。
【図６】本発明の第６工程を示す断面図である。
【図７】本発明の半導体装置を示す斜視図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための平面図である。
【図１０】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渋谷 隆生 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F061 AA01 BA03 CA04 CB13
Claims (4)
- 【請求項１】 半導体素子の搭載部を複数個有し、その
裏面側に前記搭載部を囲む第１の分割溝を有する共通基
板を準備する工程と、 前記搭載部の各々に、半導体チップを固着する工程と、 前記複数個の半導体素子の上部を、共通の樹脂層で被覆
する工程と、 前記共通の樹脂層の表面に、前記第１の分割溝に沿う第
２の分割溝を形成する工程と、 前記第１と第２の分割溝に沿って、前記樹脂層と前記共
通基板とを分割し、前記搭載部を個々に分割する工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記共通基板がセラミック基板であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第２の分割溝を形成する工程が、前
記共通の樹脂層の表面に第２の分割溝を形成する為の突
起部と樹脂外形を形成する平坦部とを有する成型部材を
押圧することによって形成することを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項４】 前記第２の分割溝を形成する工程が、前
記共通の樹脂層の表面を平坦化した後に、その表面を切
削して形成する事を特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298440A JP2000124167A (ja) | 1998-10-20 | 1998-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298440A JP2000124167A (ja) | 1998-10-20 | 1998-10-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124167A true JP2000124167A (ja) | 2000-04-28 |
Family
ID=17859746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10298440A Pending JP2000124167A (ja) | 1998-10-20 | 1998-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124167A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
| CN102416674A (zh) * | 2010-09-24 | 2012-04-18 | 三星钻石工业股份有限公司 | 附树脂脆性材料基板的分割方法 |
| WO2014168045A1 (ja) * | 2013-04-08 | 2014-10-16 | 日東電工株式会社 | 電子部品装置の製造方法 |
-
1998
- 1998-10-20 JP JP10298440A patent/JP2000124167A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
| CN102416674A (zh) * | 2010-09-24 | 2012-04-18 | 三星钻石工业股份有限公司 | 附树脂脆性材料基板的分割方法 |
| TWI498956B (zh) * | 2010-09-24 | 2015-09-01 | Mitsuboshi Diamond Ind Co Ltd | A method for dividing a brittle material substrate with resin |
| WO2014168045A1 (ja) * | 2013-04-08 | 2014-10-16 | 日東電工株式会社 | 電子部品装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| JP3877454B2 (ja) | 半導体装置の製造方法 | |
| JP3877409B2 (ja) | 半導体装置の製造方法 | |
| JP3877453B2 (ja) | 半導体装置の製造方法 | |
| JP4803855B2 (ja) | 半導体装置の製造方法 | |
| JP4073098B2 (ja) | 半導体装置の製造方法 | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JPH11163007A (ja) | 半導体装置の製造方法 | |
| JP3831504B2 (ja) | リードフレーム | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JP2000124167A (ja) | 半導体装置の製造方法 | |
| JP3710942B2 (ja) | 半導体装置の製造方法 | |
| JP4698658B2 (ja) | 半導体チップ搭載用の絶縁基板 | |
| JP2009065201A (ja) | 半導体装置の製造方法 | |
| JP4215300B2 (ja) | 半導体装置の製造方法 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JP3819607B2 (ja) | 半導体装置とその製造方法 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JP3738144B2 (ja) | 半導体装置の製造方法 | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| JP5086315B2 (ja) | 半導体装置の製造方法 | |
| JP3877448B2 (ja) | 半導体装置の製造方法 | |
| JP4911635B2 (ja) | 半導体装置 | |
| JP2008205515A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061121 |