JP3639509B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3639509B2 JP3639509B2 JP2000236020A JP2000236020A JP3639509B2 JP 3639509 B2 JP3639509 B2 JP 3639509B2 JP 2000236020 A JP2000236020 A JP 2000236020A JP 2000236020 A JP2000236020 A JP 2000236020A JP 3639509 B2 JP3639509 B2 JP 3639509B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- resin layer
- mounting portions
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ1回の封止工程で複数個の半導体装置が同時に封止されている。
【0003】
図13は、トランスファーモールド工程を示す。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ1が固着されたリードフレーム2を、上下金型3A、3Bで形成したキャビティ4の内部に設置し、キャビティ4内にエポキシ樹脂を注入することにより、半導体チップ1の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム2を各半導体チップ1毎に切断して、個別の半導体装置が製造される(例えば特開平05−129473号)。
【0004】
この時、図14に示すように、金型3Bの表面には多数個のキャビティ4a〜4fと、樹脂を注入するための樹脂源5と、ランナー6、及びランナー6から各キャビティ4a〜4fに樹脂を流し込むためのゲート7とが設けられている。これらは全て金型3B表面に設けた溝である。短冊状のリードフレームであれば、1本のリードフレームに例えば10個の半導体チップ1が搭載されており、1本のリードフレームに対応して、10個のキャビティ4と10本のゲート7、及び1本のランナー6が設けられる。そして、金型3表面には例えばリードフレーム20本分のキャビティ4が設けられる。
【0005】
図15は、上記のトランスファーモールドによって製造した半導体装置を示す。トランジスタ等の素子が形成された半導体チップ1がリードフレームのアイランド8上に半田等のろう材9によって固着実装され、半導体チップ1の電極パッドとリード10とがワイヤ11で接続され、半導体チップ1の周辺部分が上記キャビティの形状に合致した樹脂12で被覆され、樹脂12の外部にリード端子10の先端部分が導出されたものである。
【0006】
【発明が解決しようとする課題】
従来の半導体装置への製造品名、ロット番号、特性等のレーザー印刷工程では、トランスファーモールド工程により個々に製造された半導体装置にそれぞれ1個ずつ製造品名、ロット番号、特性等をレーザー印刷していた。
【0007】
しかし、本発明の半導体装置への製造品名、ロット番号、特性等のレーザー印刷工程では、基板上に一体に複数個形成された半導体装置に対して、裏面から個々の半導体装置の位置を自動認識し、表面から個々の半導体装置の樹脂層に製造品名、ロット番号、特性等をレーザー印刷する必要があり、従来の半導体装置の製造方法には無い工程であった。
【0008】
【課題を解決するための手段】
本発明は、上述した事情に鑑みて成されたものであり、複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、基板上に一体に複数個形成された半導体装置に対して、裏面から個々の前記搭載部を自動認識し、表面から個々の前記搭載部に対応する樹脂層に連続して製造品名、ロット番号、特性等をレーザー印刷する工程を行うことに特徴を有する。
【0009】
また本発明では、裏面から個々の前記搭載部を自動認識する際に、複数の前記搭載部を有する基板の周囲に設けられた分割パターンにおいて、行および列ごとに複数の該分割パターンを1度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで1列ごとの分割ラインを形成する。そして、行および列方向の複数の該分割ラインを組み合わせることで個々の前記搭載部の位置を認識し、表面から複数の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性等を連続してレーザー印刷することに特徴を有する。
【0010】
更に、複数の搭載部を有する基板の4角には基準マークが4箇所設けられ、該基準マークの中心を結ぶ線が前記分割ラインの水平および垂直ラインの基準ラインとして形成され、前記分割ラインの基準となることに特徴を有する。
【0011】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【0012】
本発明の第1の工程は、図1から図3に示すように、複数の搭載部を有する基板を準備することにある。
【0013】
まず図1に示すように、1個の半導体装置に対応する搭載部20を複数個分、例えば100個分を10行10列に縦横に配置した大判の基板21を準備する。基板21は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが1枚あるいは数枚重ね合わされて、合計の板厚が200〜350μmと製造工程における機械的強度を維持し得る板厚を有している。
【0014】
基板21の各搭載部20の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。また、基板21の裏面側には、外部接続電極としての電極パターンが形成されている。
【0015】
図2(A)は基板21の表面に形成した導電パターンを示す平面図、図2(B)は基板21の断面図である。
【0016】
点線で囲んだ各搭載部20は、例えば長辺×短辺が1.0mm×0.8mmの矩形形状を有しており、これらは互いに20〜50μmの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン24となる。導電パターンは、各搭載部20内においてアイランド部25とリード部26を形成し、これらのパターンは各搭載部20内において同一形状である。アイランド部25は半導体チップを搭載する箇所であり、リード部26は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部25からは2本の第1の連結部27が連続したパターンで延長される。これらの線幅はアイランド部25よりも狭い線幅で、例えば0.1mmの線幅で延在する。第1の連結部27はダイシングライン24を超えて隣の搭載部20のリード部26に連結する。更に、リード部26からは各々第2の連結部28が、第1の連結部27とは直行する方向に延在し、ダイシングライン24を越えて隣の搭載部20のリード部24に連結する。第2の連結部28は更に、搭載部20群の周囲を取り囲む共通連結部29に連結する。このように第1と第2の連結部27、28が延在することによって、各搭載部20のアイランド部25とリード部26とを電気的に共通接続する。これは金等の電解メッキを行う際に、共通電極とするためである。
【0017】
図2(B)を参照して、絶縁基板21には、各搭載部20毎にスルーホール30が設けられている。スルーホール30の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール30に対応して、裏面側に外部電極31を形成する。
【0018】
図3は、基板21を裏面側から観測して外部電極31a〜31dのパターンを示した平面図である。これらの外部電極31a、31b、31c、31dは、搭載部20の端から0.05〜0.1mm程度後退されており、且つ各々が独立したパターンで形成されている。にもかかわらず、電気的には各スルーホール30を介して共通連結部29に接続される。これにより、導電パターンを一方の電極とする電解メッキ法ですべての導電パターン上に金メッキ層を形成することが可能となる。また、ダイシングライン24を横断するのは線幅が狭い第1と第2の連結部27、28だけにすることができる。
【0019】
本発明の第2の工程は、図4に示すように、搭載部の各々に半導体チップを固着し、ワイヤーボンディングすることにある。
【0020】
金メッキ層を形成した基板21の各搭載部20毎に、半導体チップ33をダイボンド、ワイヤボンドする。半導体チップ33はアイランド部25表面にAgペーストなどの接着剤によって固定し、半導体チップ33の電極パッドとリード部32a、32bとを各々ワイヤ34で接続する。半導体チップ33としては、バイポーラトランジスタ、パワーMOSFET等の3端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部25に接続された外部電極31a、31bがコレクタ端子であり、リード部26に各々接続された外部電極31c、31dがベース・エミッタ電極となる。
【0021】
次に、本発明の第3の工程は、図5に示すように、基板の上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。
【0022】
図5(A)に示すように、基板21の上方に移送したディスペンサ(図示せず)から所定量のエポキシ系液体樹脂を滴下(ポッティング)し、すべての半導体チップ33を共通の樹脂層35で被覆する。例えば一枚の基板21に100個の半導体チップ33を搭載した場合は、100個全ての半導体チップ33を一括して被覆する。前記液体樹脂として例えばCV576AN(松下電工製)を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
【0023】
続いて図5(B)に示すように、滴下した樹脂層35を100〜200度、数時間の熱処理(キュア)にて硬化させた後に、湾曲面を研削することによって樹脂層35の表面を平坦面に加工する。研削にはダイシング装置を用い、ダイシングブレード36によって樹脂層35の表面が基板21から一定の高さに揃うように、樹脂層35表面を削る。この工程では、樹脂層35の膜厚を0.3〜1.0mmに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ33を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【0024】
また、滴下した樹脂層35を硬化する前に、樹脂層35表面に平坦な成形部材を押圧して平坦且つ水平な面に成形し、後に硬化させる手法も考えられる。
【0025】
次に、本発明の第4の工程は、図6に示すように、樹脂層35に製造品名、ロット番号、特性等をレーザー印刷にて個々に行うことにある。
【0026】
図6(A)に示すように、基板21上を被覆した樹脂層35の表面は、平坦且つ水平な面に成形される。上記したように、この樹脂層35は一体に基板21上に形成されているため、表面からは搭載部20同士の境界の区別が付かなくなってしまう。
【0027】
しかし、図6(B)に示すように、基板21の裏面には、外部電極31が露出しており、また、基板21上に複数形成された搭載部20を個々に分割するために設けられた分割パターン61がある。その結果、基板21の裏面から分割パターン61と外部電極31とを自動認識することで、個々の搭載部20に対応して樹脂層35の表面に製造品名、ロット番号、特性等を連続してレーザー印刷することができる。
【0028】
具体的には、基板21上に被覆した樹脂層35が平坦面に形成された後、基板21の裏面が自動認識される。このとき、まず、行および列ごとに複数の分割パターン61が認識され、分割パターン61間の距離を測定し、分割パターン61間を等間隔に分割する。ここで、この分割パターン61の幅は搭載部20間の幅と同じ幅で形成されており、図6(B)に示したように行および列間にそれぞれ1ずつ設けられている。そして、1列ごとの分割ライン62が形成され、行および列方向の複数の分割ライン62とを組み合わせることで個々の搭載部20の位置が認識される。その結果、搭載部20間の境界を認識することのできない表面から個々の搭載部20に対応して、樹脂層35の表面に製造品名、ロット番号、特性等が連続してレーザー印刷にてそれぞれ形成される。
【0029】
更に、裏面から個々の搭載部20を自動認識する作業において、複数の搭載部20を有する基板の4角には基準マーク63が4点設けられ、基準マーク63の中心を結ぶ線が分割ライン62の水平および垂直ラインの基準ライン64となっている。その結果、分割ライン62が形成される際、この基準ライン64と比較されることで分割ラインの精度が向上し、搭載部20上からはみ出すことなく製造品名、ロット番号、特性等がレーザー印刷にて樹脂層35上に形成される。
【0030】
次に、本発明の第5の工程は、図7に示すように、基板21を樹脂層35を当接させて粘着シート50を貼り付けることにある。
【0031】
図7(A)に示すように、基板21を反転し、樹脂層35の表面に粘着シート50(たとえば、商品名:UVシート、リンテック株式会社製)を貼り付ける。先の工程で樹脂層35表面を平坦且つ基板21表面に対して水平の面に加工したことによって、樹脂層35側に貼り付けても基板21が傾くことなく、その水平垂直の精度を維持することができる。
【0032】
図7(B)に示すように、ステンレス製のリング状の金属枠51に粘着シート50の周辺を貼り付け、粘着シート50の中央部分には6個の基板21が間隔を設けて貼り付けられる。
【0033】
次に、本発明の第6の工程は、図8に示すように、基板の裏面側から、搭載部毎に、基板と樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【0034】
図8(A)に示すように、搭載部20毎に基板および樹脂層35を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード36を用い、ダイシングライン24に沿って樹脂層35と基板21とを同時にダイシングすることにより、搭載部20毎に分割した半導体装置を形成する。ダイシング工程においては前記ダイシングブレード36がダイシングシート50の表面に到達するような切削深さで切断する。この時には、基板21の裏面側からも観測可能な合わせマーク(例えば、基板21の周辺部分に形成した貫通孔や、金メッキ層の一部)をダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、電極パターン31a、31b、31c、31dやアイランド部25がダイシングブレード36に接しないパターン設計としている。これは、金メッキ層の切断性が比較的悪いので、金メッキ層のバリが生じるのを極力防止する事を目的にしたものである。従って、ダイシングブレード36と金メッキ層とが接触するのは、電気的導通を目的とした第1と第2の接続部27、28のみである。
【0035】
図8(B)に示すように、金属枠51に周辺を貼り付けられた粘着シート50に貼り付けられた複数枚の基板21は1枚ずつダイシングライン24を認識して、ダイシング装置で縦方向の各ダイシングライン24に従って分離され、続いて金属枠51を90度回転させて横方向の各ダイシングライン24に従って分離される。ダイシングにより分離された各半導体装置は粘着剤で粘着シート50にそのままの状態で指示されており、個別にバラバラに分離されない。
【0036】
次に、本発明の第7の工程は、図9に示すように、粘着シート50に一体に支持された各半導体装置の特性の測定が行われる。
【0037】
図9(A)に示すように、粘着シート50に一体に支持された各半導体装置の基板21を裏面側に露出した外部電極31a〜31dにプローブ52を当てて、各半導体装置の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【0038】
図9(B)に示すように、金属枠51には複数枚の基板21が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持しているので、測定は金属枠51を位置認識される半導体装置40のところにだけ移動させれば良く必要最小限の動きで行えるため、極めて容易に且つ大量に行える。すなわち、半導体装置の表裏の判別および外部電極のエミッタ、ベース、コレクタ等の種別の判別も不要にできる。
【0039】
更に、本発明の第8の工程は、図10に示すように、粘着シート50に一体に支持された各半導体装置を直接キャリアテープ41に収納することにある。
【0040】
図10(A)に示すように、粘着シート50に一体に支持された測定済みの各半導体装置は良品のみを識別してキャリアテープ41の収納孔に吸着コレット53により粘着シートから離脱させて収納する。
【0041】
図10(B)に示すように、金属枠51には複数枚の基板21が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持しているので、キャリアテープ41に収納には金属枠51を必要とされる半導体装置40のところにだけ移動させれば良く必要最小限の動きだけで行えるため、極めて容易に且つ大量に行える。
【0042】
図11は本工程で用いるキャリアテープの(A)平面図(B)AA線断面図(C)BB線断面図を示す。テープ本体41は膜厚が0.5〜1.0mm、幅が6〜15mm、長さが数十mにも及ぶ帯状の部材であり、素材は段ボールのような紙である。テープ本体41には一定間隔で貫通孔42が穿設される。また、テープ本体41を一定間隔で送るための送り孔43が形成されている。該貫通孔42と送り孔43は金型などの打ち抜き加工によって形成される。テープ本体41の膜厚と貫通孔42の寸法は、梱包すべき電子部品40を収納できる大きさに設計される。
【0043】
テープ本体41の裏面側には、透明なフィルム状の第1のテープ44が貼り付けられて貫通孔42の底部を塞いでいる。テープ本体41の表面側には、同じく透明なフィルム状の第2のテープ45が貼り付けられて貫通孔43の上部を塞いでいる。第2のテープ45は側部近傍の接着部46でテープ本体41と接着されている。また、第1のテープ44も第2のテープ45と同様の箇所でテープ本端41に接着されている。これらの接着は、フィルム上部から接着部46に対応する加熱部を持つ部材で熱圧着する事によって行われており、両者共にフィルムを引っ張ることによって剥離することが可能な状態の接着である。
【0044】
最後に図12は、上述の工程によって完成された各半導体装置を示す斜視図である。パッケージの周囲4側面は、樹脂層35と基板21の切断面で形成され、パッケージの上面は平坦化した樹脂層35の表面で形成され、パッケージの下面は絶縁基板21の裏面側で形成される。
【0045】
この半導体装置は、縦×横×高さが、例えば、1.0mm×0.6mm×0.5mmのごとき大きさを有している。基板21の上には0.5mm程度の樹脂層35が被覆して半導体チップ33を封止している。半導体チップ33は約150μm程度の厚みを有する。アイランド部25とリード部26はパッケージの端面から後退されており、第1と第2の接続部27、28の切断部分だけがパッケージ側面に露出する。
【0046】
外部電極31a〜31dは基板21の4隅に、0.2×0.3mm程度の大きさで配置されており、パッケージ外形の中心線に対して左右(上下)対象となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、樹脂層35の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。
【0047】
上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板21の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【0048】
更に、上記の製造方法は、基板21側でなく樹脂層35側に粘着シート50を貼り付けてダイシングを行っている。例えば基板21側に貼り付けた場合は、素子を剥離したときに粘着シート50の粘着剤が電極パターン31a〜31dの表面に付着してしまう。このような粘着剤が残った状態で素子を自動実装装置に投入すると、実装時における電極パターン31a〜31dの半田付け性を劣化させる危惧がある。また、電極パターン31a〜31d表面にゴミが付着することによる弊害も危惧される。本発明によれば、樹脂層35側に貼り付けることによってこれらの弊害を解消している。
【0049】
更に、樹脂層35側に粘着シート50を貼り付けるに際して、樹脂層35の表面を水平且つ平坦面に加工することによって、基板21側に粘着シート50を貼り付けた場合と同じ垂直水平精度を維持することができる。
【0050】
尚、上記実施例は3端子素子を封止して4個の外部電極を形成した例で説明したが、例えば2個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【0051】
【発明の効果】
本発明によれば、第1に、基板上に一体に樹脂層を被覆した後に、個々の半導体装置に分離することなく、前記基板の裏面から個々の搭載部を自動認識し、前記樹脂層の表面から製造品名、ロット番号、特性等をレーザー印刷にて連続して行うことで、各半導体装置は微小パッケージでも基板の状態での取り扱いができ、極めて量産性に富んだ半導体装置の製造方法が実現できる。
【0052】
第2に、裏面から個々の前記搭載部の位置を認識する際、複数の前記搭載部を有する基板の周囲に設けられた分割パターンにおいて、行および列ごとに複数の該分割パターンを1度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで1列ごとの分割ラインを形成する。そして、行および列方向の複数の前記分割ラインを組み合わせることで個々の前記搭載部の位置を認識することができ、表面から複数の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性等をそれぞれレーザー印刷するのに、微小パッケージ構造に拘わらず極めて精度の高い製造品名、ロット番号、特性等のレーザー印刷工程を達成する半導体装置の製造方法が実現できる。
【0053】
第3に、複数の搭載部を有する基板の4角には基準マークが4箇所設けられ、該基準マークの中心を結ぶ線が分割ラインの水平および垂直ラインの基準ラインとなり、前記分割ラインは必要に応じて前記基準ラインと比較されることで前記分割ラインの精度を向上させ、微小パッケージ構造に拘わらず極めて精度の高い製造品名、ロット番号、特性等のレーザー印刷工程を達成する半導体装置の製造方法が実現できる。
【図面の簡単な説明】
【図1】本発明の製造方法を説明するための斜視図である
【図2】本発明の製造方法を説明するための(A)平面図(B)断面図である。
【図3】本発明の製造方法を説明するための平面図である。
【図4】本発明の製造方法を説明するための断面図である。
【図5】本発明の製造方法を説明するための(A)断面図(B)断面図である。
【図6】本発明の製造方法を説明するための(A)断面図(B)平面図である。
【図7】本発明の製造方法を説明するための(A)断面図(B)平面図である。
【図8】本発明の製造方法を説明するための(A)断面図(B)平面図である。
【図9】本発明の製造方法を説明するための(A)断面図(B)平面図である。
【図10】本発明の製造方法を説明するための(A)断面図(B)平面図である。
【図11】本発明の製造方法を説明するための(A)平面図(B)断面図(C)断面図である。
【図12】本発明の製造方法を説明するための(A)斜視図(B)斜視図である。
【図13】従来例を説明するための断面図である。
【図14】従来例を説明するための平面図である。
【図15】従来例を説明するための断面図である。
Claims (2)
- 表面には複数の搭載部を有し裏面の周囲には分割パターンが設けられた基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、裏面から個々の前記搭載部を自動認識し表面から個々の前記搭載部に対応する前記樹脂層にレーザー印刷する工程を具備する半導体装置の製造方法において、前記レーザー印刷する工程は、複数の該分割パターンを1度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで1 行および1列ごとの分割ラインを形成することにより個々の前記搭載部の位置を認識し、表面から個々の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性をそれぞれレーザー印刷することを特徴とする半導体装置の製造方法。
- 前記基板の裏面の周囲には認識マークが4箇所に設けられており、該認識マークを結ぶラインは水平および垂直な前記分割ラインの基準となることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236020A JP3639509B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236020A JP3639509B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002050720A JP2002050720A (ja) | 2002-02-15 |
JP3639509B2 true JP3639509B2 (ja) | 2005-04-20 |
Family
ID=18728135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000236020A Expired - Fee Related JP3639509B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3639509B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049098A (ja) * | 2005-08-12 | 2007-02-22 | Mitsumi Electric Co Ltd | 回路モジュール、電池パック、及び回路モジュールの製造方法 |
JP2009170476A (ja) | 2008-01-11 | 2009-07-30 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
JP2013153007A (ja) * | 2012-01-24 | 2013-08-08 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP2014229791A (ja) * | 2013-05-23 | 2014-12-08 | 日東電工株式会社 | 封止シート貼付け方法 |
-
2000
- 2000-08-03 JP JP2000236020A patent/JP3639509B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002050720A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3605009B2 (ja) | 半導体装置の製造方法 | |
US6737285B2 (en) | Semiconductor device manufacturing method | |
JP3738176B2 (ja) | 半導体装置の製造方法 | |
JPH11186301A (ja) | 半導体装置の製造方法 | |
JP3877454B2 (ja) | 半導体装置の製造方法 | |
JP4803855B2 (ja) | 半導体装置の製造方法 | |
JP3877453B2 (ja) | 半導体装置の製造方法 | |
JP4073098B2 (ja) | 半導体装置の製造方法 | |
JP3639509B2 (ja) | 半導体装置の製造方法 | |
JP3831504B2 (ja) | リードフレーム | |
JP5121807B2 (ja) | 半導体装置の製造方法 | |
JP4698658B2 (ja) | 半導体チップ搭載用の絶縁基板 | |
JP2002050590A (ja) | 半導体装置の製造方法 | |
JP3710942B2 (ja) | 半導体装置の製造方法 | |
JP3738144B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050111 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100121 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120121 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130121 |
|
LAPS | Cancellation because of no payment of annual fees |