JP3685203B2 - 半導体素子搭載用基板 - Google Patents

半導体素子搭載用基板 Download PDF

Info

Publication number
JP3685203B2
JP3685203B2 JP2004160856A JP2004160856A JP3685203B2 JP 3685203 B2 JP3685203 B2 JP 3685203B2 JP 2004160856 A JP2004160856 A JP 2004160856A JP 2004160856 A JP2004160856 A JP 2004160856A JP 3685203 B2 JP3685203 B2 JP 3685203B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor
copper foil
nickel
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004160856A
Other languages
English (en)
Other versions
JP2004247763A (ja
Inventor
直樹 福富
良明 坪松
文男 井上
聡夫 山崎
洋人 大畑
伸介 萩原
矩之 田口
宏 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004160856A priority Critical patent/JP3685203B2/ja
Publication of JP2004247763A publication Critical patent/JP2004247763A/ja
Application granted granted Critical
Publication of JP3685203B2 publication Critical patent/JP3685203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子搭載用基板に関する。
（背景技術）
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、QFP(Quad Flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。
従来、アレイタイプは接続ピンを有するPGA (Pin Grid Array)が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なBGA (Ball Grid Array)と称するパッケージが開発されている。BGAの分類としては、(1)セラミックタイプ、(2)プリント配線板タイプ及び(3)TAB（tape automated bonding）を使ったテープタイプなどがある。このうち、セラミックタイプについては、従来のPGAに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、TAB技術を適用したテープBGAが提案されている。
パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（CSP; Chip Size Package）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。
具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（NIKKEI MATERIALS & TECHNOLOGY 94. 4, No.140, p18-19）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Smallest Flip-Chip-Like Package CSP; The Second VLSI Packaging Workshop of Japan, p46-50, 1994）などである。
一方、前述のように、BGAやCSP分野でポリイミドテープをベースフィルムとして利用したパッケージが検討されている。この場合、ポリイミドテープとしては、ポリイミドフィルム上に接着材層を介して銅箔をラミネートしたものが一般的であるが、耐熱性や耐湿性などの観点から銅箔上に直接ポリイミド層を形成した、いわゆる２層フレキ基材が好ましい。２層フレキ基材の製造方法としては、（1）銅箔上にポリイミドの前駆体であるポリアミック酸を塗布し後熱硬化させる方法、（2）硬化したポリイミドフィルム上に真空成膜法や無電解めっき法などにより金属薄膜を形成する方法に大別されるが、例えば、レーザ加工を適用して所望する部分（第２の接続機能部に相当）のポリイミドを除去して銅箔に達する凹部を設ける場合には、ポリイミドフィルムはできる限り薄いことが好ましい。反面、２層フレキ基材をリードフレーム状に加工してハンドリングする場合、ベースフィルム厚さが薄いとハンドリング性やフレームとしての剛直性に欠けるなどの問題がある。
以上のように小型化高集積度化に対応できる半導体パッケージとして、種々の提案がされているが、性能、特性、生産性等全てにわたって満足するよう一層の改善が望まれている。
本発明は、小型化、高集積度化に対応できる半導体パッケージを、生産性良くかつ安定的に製造するを可能とする半導体パッケージの製造法及び半導体パッケージを提供するものである。
（発明の開示）
本願発明では、絶縁性支持体と、該絶縁性支持体に設けられた配線と、該配線に導通可能に接続された外部接続端子とを備え、少なくとも半導体素子が搭載される位置の上記配線表面と、該半導体素子が搭載される位置の上記絶縁性支持体表面とが、同一平面を構成しており、上記外部接続端子は、上記配線における上記半導体素子端子と導通される位置より内側に設けられている半導体素子搭載用基板が提供される。
本発明では、半導体素子はＬＳＩチップ、ＩＣチップ等通常の素子が使用できる。
半導体素子端子と配線とを同通する方法には、ワイヤボンディングだけでなく、バンプ、異方導電性フィルム等通常の手段を用いることができる。
本発明においては、半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理することにより、そり、変形のない半導体パッケージを製造することができる。
加熱処理は、封止樹脂硬化物のガラス転移温度±２０℃の温度が好ましい。この理由は、ガラス転移温度±２０℃の範囲で樹脂硬化物は最も塑性的な性質が強く、残留歪みを解消し易いためである。加熱処理の温度が、ガラス転移温度−２０℃未満では樹脂硬化物はガラス状態の弾性体となり緩和の効果が少なくなる傾向があり、ガラス転移温度＋２０℃を超えれば樹脂硬化物はゴム弾性体となり同様に歪みを解消する効果がすきなくなる傾向にある。
封止樹脂硬化物のガラス転移温度±２０℃の温度で加熱処理をした後、５℃／分以下の降温速度で室温まで冷却することにより、半導体パッケ−ジのそり、変形をより確実に防止することができる。
加熱処理及び／又は冷却の工程は、封止樹脂硬化物の上下面を剛性平板で、封止樹脂硬化物のそり、変形を押さえる力で押圧した状態で行うのが好ましい。
本発明の半導体パッケージにおいては、配線は１層の配線においてその配線の片面が半導体チップと接続する第１の接続機能を持ち、その配線の反対面が外部の配線と接続する第２の接続機能をもつように構成されている。
外部の配線と接続する外部接続端子は、例えばはんだバンプ、金バンプ等が好的に使用できる。
外部接続端子は、半導体素子端子が配線とワイヤボンディング等で導通される位置より内側に設けるようにするのが高密度化の上で好ましい（ファンインタイプ）。このように外部接続端子の位置は、半導体素子が搭載された下面に格子状に配置するのが高密度化の上で好ましい。
（発明を実施するための最良の形態）
図１により、本発明の第一の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図１では省略）をめっきする。次に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次に、めっきレジストを剥離し、配線２を形成する（図１ａ）。このようにして、配線２を形成した銅箔１にＬＳＩチップ３を搭載する（図１ｂ）。ＬＳＩチップの接着には、半導体用銀ペースト４を用いた。次にＬＳＩ端子部と配線２とをワイヤボンド１００により接続する（図１ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図１ｄ）。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた（図１ｅ）。続いて、ソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール７を配置し溶融させた（図１ｆ）。このはんだボール７を介して外部の配線と接続する。
図２により、本発明の第二の参考例について説明する。
図１の場合と同様の方法で、配線２を有する銅箔１を作成した（図２ａ）。ＬＳＩチップ３を搭載する。ＬＳＩチップには、端子部に金バンプ８を形成し、この金バンプ８と配線２の端子部とを加熱加圧して接続する（図２ｂ）。次に、ＬＳＩチップ下部に液状エポキシ樹脂を充填し硬化９させる（図２ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止１０した（図２ｄ）。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた（図２ｅ）。続いて、ソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール７を配置し溶融させた（図２ｆ）。このはんだボール７を介して外部の配線と接続する。
図３により、本発明の第三の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図３では省略）をめっきする。次に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像しめっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行い、第一の配線１３を形成する。次にめっきレジストを剥離し、第一の配線１３の表面を酸化処理、還元処理を行う。新たな銅箔と接着樹脂としてポリイミド系接着フィルム（日立化成工業（株）製、商品名：ＡＳ２２１０）１２を用いて配線１３が内側となるように積層接着する。（銅箔１１に直径０．１ｍｍの穴を通常のフォトエッチング法により形成する。パネルめっき法により、穴内と銅箔表面全体を銅めっきする。）銅箔をフォトエッチング法で第二の配線１１を形成する。ＬＳＩ搭載部の樹脂（ポリイミド系接着フィルム１２）をエキシマレーザにより除去し端子部を露出させる。該端子部に、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする（図３ａ）。このようにして、２層配線を形成した銅箔１にＬＳＩチップを搭載する。ＬＳＩチップの接着には、半導体用銀ペーストを用いた（図３ｂ）。次にＬＳＩ端子部と配線１３とをワイヤボンド１００により接続する（図３ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた（図３ｅ）。続いて、ソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。該露出部に、はんだボール７を配置し溶融させた（図３ｆ）。このはんだボール７を介して外部の配線と接続する。
図４により、本発明の第四の参考例について説明する。
厚さ０．１ｍｍのＳＵＳ（ステンレス鋼）板１４に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次に、めっきレジストを剥離し、配線２を形成する（図４ａ）。このようにして配線２を形成したＳＵＳ板１４に半導体チップ１０３を搭載する（図４ｂ）。半導体チップの接着には半導体用銀ベースト４を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図４ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図４ｄ）。その後、ＳＵＳ板１４を機械的に剥離除去し、配線部を露出させた（図４ｅ）。続いてソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部にはんだボール７を配置し溶融させた（図４ｆ）。このはんだボール７を介して外部の配線と接続する。
図５により、本発明の第五の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いてニッケルのパターンめっき１５を行った後、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次に、めっきレジストを剥離し、配線２を形成する（図５ａ）。このようにして配線２を形成した銅箔１に半導体チップ１０３を搭載する（図５ｂ）。半導体チップの接着には、半導体用銀ベースト４を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図５ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図５ｄ）。その後、銅箔１をアルカリエッチャンで溶解除去し、ニッケルの配線部を露出させた（図５ｅ）。続いてソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部にはんだボール７を配置し溶融させた（図５ｆ）。このはんだボール７を介して外部の配線と接続する。
図６により、本発明の第六の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度９９．９％以上の金めっきを０．０００３ｍｍ、ニッケルめっきを０．００３ｍｍ以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、めっきレジストを剥離し、配線２を形成する（図６ａ）。このようにして配線２を形成した銅箔１の配線面にポリイミドフィルム１６を接着し、レーザを用いて配線２の接続用端子部を露出させ（図６ｂ）、銅箔１をエッチングで除去する（図６ｃ）。また、ポリイミドの代わりに、感光性フィルムを用いることで、レーザを使用しないで接続用端子部を露出させることができる。続いて、ポリイミドフィルム１６の配線パターン面にＬＳＩチップ３を搭載する。ＬＳＩチップの接着には半導体用銀ペースト４を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図６ｄ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５する（図６ｅ）。その後、接続用端子部にはんだボール７を配置し溶融させる（図６ｆ）。このはんだボール７を介して外部の配線と接続する。
図７により、本発明の第七の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図７では省略）をめっきする。次に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次にめっきレジストを剥離し、配線２を形成する（図７ａ）。このようにして配線２を形成した銅箔１にＬＳＩチップ３を搭載する。ＬＳＩチップの接着には半導体用銀ペースト４を用いた。次に、半導体端子部と配線２とをワイヤボンド１００により接続する（図７ｂ）。このようにして形成したものをトランスファモールド金型に装填し半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５する（図７ｃ）。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる（図７ｄ）。続いて、接続用端子部を開口させたポリイミドフィルム１６を接着し（図７ｅ）、この配線露出部にはんだボール７を配置し溶融させる（図７ｆ）。このはんだボール７を介して外部の配線と接続する。
図８により、本発明の第八の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度９９．９％以上の金めっきを０．０００３ｍｍ、ニッケルめっきを０．００３ｍｍ以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、めっきレジストを剥離し配線２を形成する（図８ａ）。このようにして配線２を形成した銅箔１の配線面に液状封止樹脂１７をスクリーン印刷により塗布し、配線２の接続用端子部を露出させるようにして絶縁層を形成する（図８ｂ）。液状封止樹脂を硬化させた後、銅箔１をエッチングで除去する（図８ｃ）。続いて、硬化させた液状封止樹脂３の配線パターン面にＬＳＩチップ３を搭載する。ＬＳＩチップの接着には半導体用銀ペースト４を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図８ｄ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５する（図８ｅ）。その後、配線２の接続用端子部にはんだボール７を配置し溶融させる（図８ｆ）。このはんだボール７を介して外部の配線と接続する。
図９により、本発明の第九の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図９では省略）をめっきする。次に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次にめっきレジストを剥離し、配線２を形成する（図９ａ）。このようにして配線２を形成した銅箔１にＬＳＩチップ３を搭載する。ＬＳＩチップ３の接着には半導体用銀ペースト４を用いた。次に、半導体端子部と配線２とをワイヤボンド１００により接続する（図９ｂ）。このようにして形成したものをトランスファモールド金型に装填し半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５する（図９ｃ）。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる（図９ｄ）。続いて、液状封止樹脂１７をスクリーン印刷により塗布し、配線２の接続用端子部を露出させるようにして、液状封止樹脂１７の絶縁層を形成する（図９ｅ）。この配線２の接続用端子部にはんだボール７を配置し溶融させる（図９ｆ）。このはんだボール７を介して外部の配線と接続する。
図１０により、本発明の第十の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図１０では省略）をめっきする。次に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、配線パターン及び位置合わせマークのめっきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきする。次に、めっきレジストを剥離し、配線２及び位置合わせマーク１８を形成した後（図１０ａ）、位置合わせマーク１８の部分だけをＳＵＳ板で挟みプレスすることで銅箔１の裏面に位置合わせマークを浮かび上がらせる（図１０ｂ）。このようにして配線２及び位置合わせマーク１８を形成した銅箔１にＬＳＩチップ３を搭載する（図１０ｃ）。ＬＳＩチップ３の接着には半導体用銀ペースト４を用いた。次に、半導体端子部と配線２とをワイヤボンド１００により接続する（図１０ｄ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図１０ｅ）。銅箔裏側に再び感光性ドライフィルムをラミネートし、位置合わせマーク１８を利用してエッチングパターン形成する。その後、銅箔１及びニッケル層をエッチングして、銅箔１によるバンプ７の形成及び配線部の露出を行う（図１０ｆ）。続いて、ソルダレジスト８を塗布し、バンプ７が露出するように絶縁層を形成した（図１０ｇ）。このバンプ７を介して外部の配線と接続する。
図１１により、本発明の実施例１について説明する。
厚さ０．０３５ｍｍの電解銅箔１に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、複数組の配線パターンを露光、現像し、めっきレジストを形成する。続いて、純度９９．９％以上の金めっきを０．０００３ｍｍ、ニッケルめっきを０．００３ｍｍ以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線２を形成する（図１１ａ）。このようにして、複数組の配線２を形成した銅箔１の配線面にポリイミドフィルム１９を接着し、レーザを用いて配線２の接続端子部を露出させ（図１１ｂ）、銅箔１をエッチングで除去する（図１１ｃ）。以上のように、１枚のポリイミドフィルム上に複数組の配線２を形成した後、ＬＳＩチップ３を搭載する。ＬＳＩチップの接着には、半導体用ダイボンディングテープ４’を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図１１ｄ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて各々封止５する（図１１ｅ）。その後、配線２の接続端子部にはんだボール７を配置し溶融させる（図１１ｆ）。このはんだボール７を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く（図１１ｇ）。
図１２により、本発明の第十一の参考例について説明する。
厚さ０．０７ｍｍの接着剤付きポリイミドフィルム２０を、金型で打ち抜き接続端子部となる部分を開口させる（図１２ａ）。次に、厚さ０．０３５ｍｍの銅箔２１を接着後（図１２ｂ）、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成する。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線２を形成する（図１２ｃ）。以上のように、１枚のポリイミドフィルム上に複数組の配線パターンを形成した後、ＬＳＩチップ３を搭載する。ＬＳＩチップ３の接着には、半導体用ダイボンディングテープ４’を用いた。次に半導体端子部と配線２とをワイヤボンド１００により接続する（図１２ｄ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて各々封止５する（図１２ｅ）。その後、配線の接続端子部にはんだボール７を配置し溶融させる（図１２ｆ）。このはんだボール７を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く（図１２ｇ）。
図１３〜１５により、本発明の第十二の参考例について説明する。
厚さ０．０３５ｍｍの電解銅箔１の片面に厚さ０．００１ｍｍのニッケル層（図１３では省略）をめっきする。感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、複数組の配線パターンのめっきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを０．００３ｍｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ以上の厚さでめっきし、めっきレジストを剥離し、配線２を形成した（図１３ａ）。次に、配線２を形成した銅箔１を単位個数に分けた後、ポリイミド接着フィルムを介して別に用意したステンレス製フレーム２２（厚さ；０．１３５ｍｍ）にはりつけた（図１３ｂ）。フレームとしては、りん青銅等の銅合金、銅箔、ニッケル箔、ニッケル合金箔等が使用できる。接着の方法としては他に金属間の共晶を利用した接合、超音波を利用した接合等を用いることも可能である。また、図１４に示したように銅箔１上の配線をあらかじめ検査し、配線良品２３だけを撰択し、フレーム２２にはりつけると良い。図１４において、１は電解銅箔、２２はフレ−ム、２４は配線不良品、２５は位置合わせ用穴である。また、この参考例では、切り分けた銅箔上には配線１個となるようにしたが、切り分けた銅箔上に複数組の配線があるようにしても良い。フレーム２２と配線付き銅箔との張り合わせの位置関係として、例えば図１５（ａ）、（ｂ）に示したものなど種々可能である。図１５はフレ−ム２２の平面図であり、２６はフレ−ム開口部、２７は配線付き銅箔の搭載位置、２８は箔固定用接着剤である。次に、ＬＳＩチップ３を搭載し、半導体端子部と配線２とをワイヤボンド１００により接続する（図１３ｃ）。ＬＳＩチップの搭載には半導体用ダイボンディングテープ４’を用いた。ここで、ボンディングテープ４’の代わりにダイボンド用銀ペースト等を用いてもよい。また、半導体チップの実装には、通常のワイヤーボンディング接続を用いたが、フィリップチップ等、他の方法を用いてもよい。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図１３ｄ）。その後、銅箔１のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた。続いて、ソルダレジスト６を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール７を配置し溶融させた（図１３ｅ）。この後で、切断機を用いて切断し、フレーム２２の不要な切片１０１を除いて、個々の半導体パッケージに分割した（図１３ｆ）。このはんだボール７を介して外部の配線と接続する。この例では、板取りを上げて効率よく半導体パッケ−ジを製造することができる。
図１６により、本発明の第十三の参考例について説明する。
厚さ０．０７ｍｍの接着剤付きポリイミドフィルム２９を、金型で打ち抜き接続端子部となる部分を開口させる。次に、厚さ０．０３５ｍｍの銅箔を接着後、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成した。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線２を形成する（図１６ａ）。ここで、銅箔上にポリイミドを直接コ−ティングした材料（例えば、日立化成工業（株）製、商品名５０００１）を用いて、接続端子部および配線２を形成するようにしても良い。開口部の形成もドリル加工、エキシマレ−ザ等のレ−ザ加工、印刷等の方法を用いたり、ポリイミドに感光性を持たせた材料を使用し、露光・現像により形成しても良い。ポリイミドの代わりに封止樹脂等他の材料を使用しても良い。
以上のように、１枚のポリイミドフィルム上に複数組の配線パターンを形成した後、配線付きフィルムを単位個数に分けた、ポリイミド接着接着剤２８を介して別に用意したステンレス製フレーム２２（厚さ；０．１３５ｍｍ）にはりつけた（図１６ｂ）。次に、ＬＳＩチップ３を搭載し、半導体端子部と配線２とをワイヤボンド１００により接続する（図１６ｃ）。ＬＳＩチップの搭載には半導体用ダイボンディングテープ４´を用いた。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止５した（図１６ｄ）。続いて最初に設けた接続端子部となるべき開口部にはんだボール７を配置し溶融させる（図１６ｅ）。このはんだボール７を介して外部の配線と接続する。最後にフレームで連結されたパッケージを金型で打ち抜き、個々のパッケージに分割した（図１６ｆ）。
図１７により本発明の第十四の参考例について説明する。
金属箔３１上に絶縁基材３２を直接形成した２層フレキシブル基材（図１７ａ）の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線パターン３３を形成し、レジスト像を剥離する（図１７ｂ）。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有する複合金属箔なども適用可能である。具体的には、厚さ18μｍの電解銅箔の片面に厚さ0.2μｍ程度のニッケル-リンめっき層を形成後、続けて厚さ5μｍ程度の銅薄層をめっきしたものなどが適用できる。この場合、銅薄層上にポリイミド層を形成した後、銅箔及びニッケル-リン層をエッチング除去することにより、銅薄層が露出する。すなわち、本願の発明においては銅薄層全てを露出させた後銅薄層を配線加工しても良いし、キャリヤ箔（銅箔/ニッケル薄層）をリードフレーム構造体の一部として利用しても良い。一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては（化１）の繰り返し単位を有するポリイミドを70モル％以上含んだポリイミドを適用することが好ましい。
Figure 0003685203
次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部３４を設ける（図１７ｃ）。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。
次に、所定の部分（開孔部３５）をパンチング加工等で打ち抜いた接着材３６付きフレーム基材３７を配線パターン面に接着させる（図１７ｄ）。この場合、フレーム基材は特に限定するものではなく、ポリイミドフィルムや銅箔などの金属箔の適用が可能である。ここで、仮に２層フレキシブル基材のポリイミド層厚さが25μｍで、かつ、接着するフレーム基材がポリイミドフィルムの場合、フレーム全体としての剛直性を確保するためにはフィルム厚さとして50〜70μｍ程度が必要になる。なお、フレーム基材層を形成する領域についても特に限定するものではなく、半導体チップを搭載する部分にフレーム基材層を設けることも可能である。具体的には、チップ実装がワイヤボンディング方式の場合には、最小限ワイヤボンド用端子部３８が露出していれば他の領域全てにフレーム基材層を設けても良い。次に、半導体チップ３９を搭載し、金ワイヤ４０で半導体チップと配線パターン間を電気的に接続させる（図１７ｅ）。一方、半導体チップ実装方式としてフェースダウン方式を採用する場合には、配線パターンの所定位置（半導体チップの外部接続用電極位置に対応）に金属パンプ等を設け、金属バンプを介して半導体チップと波線パターンとを電気的に接続させても良い。次に、トランスファーモールド用の金型にセットし、樹脂封止材４１で封止する（図１７ｆ）。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10〜20μｍ程度のシリカを5〜80wt%の範囲で含有したエポキシ系樹脂などが適用できる。次に、外部基板との接続部４２を形成する。接続部４２の形成方法としては、図１７ｃの工程後にあらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。最後に、フレームからパッケージ部を切断して所望するパッケージが得られる（図１７ｇ）。
図１７の第十四の参考例を更に具体的に説明する。
具体例１
厚さ12μｍの電解銅箔を片面に有する２層フレキシブル基材（日立化成工業（株）製、商品名：MCF 5000I）の銅箔面上にドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHK815）をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシマレーザ加工機（住友重機械工業（株）製、装置名：INDEX200）を用いて絶縁基材側から配線パターン裏面に達する凹部（直径300μｍ）を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm２、縮小率3.0、発振周波数200Hz、照射パルス数300パルスである。次に50μｍ厚さのポリイミドフィルム（宇部興産製、商品名：UPILEX S）の片面に厚さ10μｍのポリイミド系接着材（日立化成工業（株）製、商品名：AS 2250）を有する接着シートを作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工により除去し、接着材を介してポリイミドフィルムと配線パターン付き２層フレキ基材とを加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度180℃、加熱加圧時間60分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル/金めっきを施した。めっき厚さは、それぞれ、3μｍ、0.3μｍである。次に、半導体チップ搭載用ダイボンド材（日立化成工業（株）製、商品名：HM-1）を用いて半導体チップを搭載した。搭載条件は、プレス圧力5kgf/cm２、接着温度380℃及び圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、リードフレーム状に金型加工し、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、CL-7700）を用いて185℃、90秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
図１８により本発明の第十五の参考例について説明する。
金属箔３１上に絶縁基材３２を直接形成した２層フレキシブル基材（図１８ａ）の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線パターン３を形成し、レジスト像を剥離する（図１８ｂ）。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有する複合金属箔なども適用可能である。具体的には、厚さ18μｍの電解銅箔の片面に厚さ0.2μｍ程度のニッケル-リンめっき層を形成後、続けて厚さ5μｍ程度の銅薄層をめっきしたものなどが適用できる。この場合、銅薄層上にポリイミド層を形成した後、銅箔及びニッケル-リン層をエッチング除去することにより、銅薄層が露出する。すなわち、本願の発明においては銅薄層全てを露出させた後銅薄層を配線加工しても良いし、キャリヤ箔（銅箔/ニッケル薄層）をリードフレーム構造体の一部として利用しても良い。一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては（化１）の繰り返し単位を有するポリイミドを70モル％以上含んだポリイミドを適用することが好ましい。
次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部３４を設ける（図１８ｃ）。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。
次に、第２絶縁基体として所定の部分（開孔部５）をパンチング加工等で打ち抜いた接着材３６付きフレーム基材３７を配線パターン面に接着させる（図１８ｄ）。ここで、仮に２層フレキシブル基材のポリイミド層厚さが25μｍであれば、後工程でフレームに固着することを考慮すれば接着するポリイミドフィルムの厚さとして50〜70μｍ程度が必要になる。なお、ポリイミドを接着する領域についても特に限定するものではなく、半導体チップを搭載する部分に設けることにより、ＣＳＰのように半導体チップ下部に外部接続端子を形成することも可能である。具体的には、チップ実装がワイヤボンディング方式の場合には、最小限ワイヤボンド用端子部３８が露出していれば他の領域全てにポリイミドフィルムを接着しても良い。このようにして得られた絶縁基板を、個々の配線パターンに分離し（図１８ｅ）別に用意した例えばＳＵＳなどのフレーム４３に固着する（図１８ｆ）。次に、半導体チップ３９を搭載し、金ワイヤ４０で半導体チップと配線パターン間を電気的に接続させる（図１８ｇ）。一方、半導体チップ実装方式としてフェースダウン方式を採用する場合には、配線パターンの所定位置（半導体チップの外部接続用電極位置に対応）に金属パンプ等を設け、金属バンプを介して半導体チップと波線パターンとを電気的に接続させても良い。次に、トランスファーモールド用の金型にセットし、樹脂封止材４１で封止する（図１８ｈ）。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10〜20μｍ程度のシリカを5〜80wt%の範囲で含有したエポキシ系樹脂などが適用できる。次に、外部基板との接続部１２を形成する。接続部１２の形成方法としては、図１８ｃの工程後にあらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。最後に、フレームからパッケージ部を切断して所望するパッケージが得られる（図１８ｉ）。
図１８の第十五の参考例を更に具体的に説明する。
具体例２
厚さ12μｍの電解銅箔を片面に有する２層フレキシブル基材（日立化成工業（株）製、商品名：MCF 5000I）の銅箔面上にドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHK815）をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシマレーザ加工機（住友重機械工業（株）製、装置名：INDEX200）を用いて絶縁基材側から配線パターン裏面に達する凹部（直径300μｍ）を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm２、縮小率3.0、発振周波数200Hz、照射パルス数300パルスである。次に50μｍ厚さのポリイミドフィルム（宇部興産製、商品名：UPILEX S）の片面に厚さ10μｍのポリイミド系接着材（日立化成工業（株）製、商品名：AS 2250）を有する接着シートを作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工により除去し、接着材を介してポリイミドフィルムと配線パターン付き２層フレキ基材とを加熱圧着させた。圧着条件は、圧力20kgf/cm２、温度180℃、加熱加圧時間60分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル/金めっきを施した。めっき厚さは、それぞれ、3μｍ、0.3μｍである。このようにして得られた基板を、個々の配線パターンに分離し、別に用意したＳＵＳフレ−ムに固着した。次に、半導体チップ搭載用ダイボンド材（日立化成工業（株）製、商品名：HM-1）を用いて半導体チップを搭載した。搭載条件は、プレス圧力5kgf/cm2、接着温度380℃及び圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、リードフレーム状に金型加工し、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、CL-7700）を用いて185℃、90秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
図１９、２０、２１により本発明の第十六の参考例について説明する。
支持体５１上に複数組の所定の配線パターン５２を形成する（図１９ａ）。支持体としては、電解銅箔などの金属箔の他にポリイミドフィルムなどの絶縁基材を適用できる。絶縁基材を適用する場合には２通りの方法がある。第１の方法は、絶縁基材の所定部分に配線パターンに達する非貫通凹部を形成し、配線パターンの露出部に外部接続端子を形成する方法である。非貫通凹部はエキシマレーザや炭酸ガスレーザなどを適用して形成できる。第２の方法は、接着材付き絶縁基材にドリル加工したものを予め形成しておき、電解銅箔などと積層させた後、銅箔をエッチング加工する方法である。
一方、金属箔を適用する場合には、まずフォトレジストなどによりレジストパターンを形成後、金属箔をカソードとして電気めっき法で配線パターンを形成する。この場合、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属（ニッケル、金、はんだ等）の薄層を設けたものなどが適用できる。また、配線パターンとしては銅が好ましいが、前述のように電解銅箔を支持体として適用する場合には、銅箔とエッチング条件の異なる金属自体を配線パターンとして適用したり、あるいは、銅箔エッチング時のバリヤ層となるパターン薄層をパターン銅めっき前に形成したりする必要がある。
次に、ダイボンド材５３で半導体素子５４を搭載後、半導体素子端子と配線パターンとを電気的に接続し（図１９ｂ）、トランスファーモールド法により複数組の半導体素子と配線パターンとを一括して樹脂封止材５６で封止する（図１９ｃ）。樹脂封止材は特に限定するものではなく、例えば、直径10〜20μｍ程度のシリカを5〜80wt%の範囲で含有したエポキシ樹脂のが適用できる。なお、本発明は半導体素子の実装方式がフェースアップ方式の場合に限定されるものではなく、例えば、フェースダウン方式の場合にも適用可能である。具体的には、配線パターン５２上の所定位置にフェースダウンボンド用のバンプをめっき法などにより形成した後、半導体素子の外部接続部とバンプとを電気的に接続させれば良い。
更に、図２０や図２１に示したように後工程でパッケージを分割しやすいようにしておくことは有効である。このうち、図２０は複数個ある各パッケージ部分の境界部分に溝５９を形成するものである。溝の幅や深さ等は、トランスファーモールド用金型の加工寸法により制御可能である。また、図２１は、あらかじめ各パッケージ部に対応した部分をくり抜いた格子状中間板６０を使用してトランスファーモールドを行なうものである。次に、支持体が金属箔の場合、化学エッチング法などにより支持体を除去し、所定の位置に外部接続用端子５７を形成する（図１９ｄ）。支持体として絶縁基材を適用する場合には、前述したようにレーザ等により所定部分の絶縁基材のみを選択的に除去すれば良い。最後に、一括封止した基板を単位部分５８に切断分離する。なお、配線パターン露出面に配線パターンを保護する目的でソルダーレジスト層を形成しても良い。
第十六の実施例を具体的に説明する。
具体例３
厚さ35μｍ、外形250ｍｍ角の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHN640）をラミネートし、露光、現像により所望するレジストパターン（最少ライン/スペース=50μm /50μm ）を形成した。次に、電気めっき法により、厚さ0.2μｍのニッケル、30μｍの銅、5μｍのニッケル及び1μｍのソフト金で構成される同一の配線パターンを300個（4ブロック/250mm角、75個/ブロック）形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体素子実装用ダイボンド材（日立化成工業（株）製、商品名：HM-1）を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm２、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部（第２の接続部）をワイヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：CL-7700）を用いて185℃、90秒で75個（１ブロックに相当）の配線パターンを一括封止することにより、各配線パターンを封止材中に転写した。次に、アルカリエッチャント（メルテックス（株）製、商品名： A プロセス）を用いて電解銅箔の所望する部分をエッチング除去した。エッチング液の温度は40℃、スプレー圧力は1.2kgf/ cm２である。次に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、ダイヤモンドカッターにより、各パッケージ部に分離して所望するパッケージを得た。
具体例４
厚さ35μｍ、外形250ｍｍ角の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHN640）をラミネートし、露光、現像により所望するレジストパターン（最少ライン/スペース=50μm /50μm ）を形成した。次に、電気めっき法により、厚さ0.2μｍのニッケル、30μｍの銅、5μｍのニッケル及び1μｍのソフト金で構成される同一の配線パターンを300個（4ブロック/250mm角、75個/ブロック）形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体素子実装用ダイボンド材（日立化成工業（株）製、商品名：HM-1）を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm２、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部（第２の接続部）をワイヤボンドにより電気的に接続した。次に、パッケージ領域に相当する部分（15mm角）をくり抜いた格子状ステンレス板を中間板としてトランスファーモールド金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：CL-7700）を用いて185℃、90秒で75個（１ブロックに相当）の配線パターンを一括封止することにより、各配線パターンを封止材中に転写した。中間板の格子部分は、各パッケージが中間板から分離しやすいように12°のテーパがついている。次に、アルカリエッチャント（メルテックス（株）製、商品名： A プロセス）を用いて電解銅箔の所望する部分をエッチング除去した。各パッケージ部は、格子状中間板で保持されている。エッチング液の温度は40℃、スプレー圧力は1.2kgf/ cm２である。最後に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成し、中間板から各パッケージ部に分離して所望するパッケージを得た。
図２２により本発明の第十七の参考例について説明する。
導電性の仮支持体６１（図２２ａ）上に複数組の所定のレジストパターン６２（図２２ｂ）を形成する。次に、電気めっき法により仮支持体の露出部に配線パターン６３を形成する。この場合、仮支持体は特に限定されるものではなく、例えば、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属（ニッケル、金、はんだ等）の薄層を設けたものなどが適用できる。また、配線パターンとしては銅が好ましいが、前述のように電解銅箔を仮支持体として適用する場合には、銅箔とエッチング条件の異なる金属自体を配線パターンとして適用したり、あるいは、銅箔エッチング時のバリヤ層となるパターン薄層をパターン銅めっき前に形成したりする必要がある。仮支持体の厚さは、後工程でのハンドリング性や半導体素子実装時の寸法安定性などの点で支障がなければ特に限定されることはない。次に、仮支持体をカソードとして金ワイヤボンド用のめっき（通常は、ニッケル/金）６４を施した後、レジストパターンを除去する（図２２ｃ）。なお、本発明は半導体素子の実装方式がフェースアップ方式の場合に限定されるものではなく、例えば、フェースダウン方式の場合にも適用可能である。具体的には、配線パターン６３上の所定位置にフェースダウンボンド用のバンプをめっき法などにより形成した後、半導体素子の外部接続部とバンプとを電気的に接続させれば良い。
次に、半導体素子６５をダイボンド材６６などで接着し、半導体素子の外部接続端子と配線パターンとを電気的に接続する（図２２ｄ）。次に、トランスファーモールド用金型にセットし、樹脂封止材６８で封止する（図２２ｅ）。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10〜20μｍ程度のシリカを5〜80wt%の範囲で含有したエポキシ樹脂が適用できる。
次に、外部接続端子に相当する箇所に所定の金属パターン６９を形成する（図２２ｆ）。この場合、適用する金属としては、導電性仮支持体をエッチング除去する条件下でエッチングされないものであれば良く、例えば、はんだ、金、ニッケル/金などが適用可能である。また、金属パターンの形成法としては、公知の電気めっき法やはんだ印刷法などが適用できる。更に、金属パターン６９をはんだパターンを印刷法で形成する場合、リフローすることによりハンダバンプ７０を形成することができる。この場合、パターン６９の厚さを調節することにより、リフロー後のはんだバンプ７０の高さを制御することができる。次に、金属パターンをエッチングレジストとして仮支持体の所定部分を除去し、配線パターンを露出させる。
最後に、金型加工、あるいは、ダイシング加工など適用して各パッケージ７１を分割する（図２２ｇ）。なお、露出した配線パターンがニッケルなどの耐腐食性金属で保護されていない場合には、外部接続端子部以外の領域を公知のソルダーレジストなどで被覆しても良い。また、はんだを金属パターンとして適用する場合、リフロー工程は特に限定するものではなく、各パッケージに分割する前でも後でも良いし、あるいは、外部配線基板上に各パッケージを実装する際に行なっても良い。
第十七の参考例を具体的に説明する。
具体例５
厚さ70μｍの電解銅箔のシャイニー面に、感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHN640）をラミネートし、露光、現像により所望するレジストパターン（最少ライン/スペース=50μm /50μm ）を形成した。次に、電気めっき法により、厚さ0.2μｍのニッケル、30μｍの銅、5μｍのニッケル及び1μｍのソフト金で構成される配線パターンを形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、半導体素子実装用ダイボンド材（日立化成工業（株）製、商品名：HM-1）を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm２、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部（第２の接続部）をワイヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：CL-7700）を用いて185℃、90秒で封止することにより、配線パターンを封止材中に転写した。次に、電解銅箔上に感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックHN340）をラミネートし、露光、現像により所望するレジストパターンを形成後、電気めっき法により厚さ40μｍのはんだパッド（直径0.3ｍｍφ、配置ピッチ1.0ｍｍ）を形成した。次に、ドライフィルムレジストを剥離した後、アルカリエッチャント（メルテックス（株）製、商品名： A プロセス）を用いて電解銅箔の所望する部分をエッチング除去した。エッチング液の温度は40℃、スプレー圧力は1.2kgf/cm２である。最後に、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。
図２３、２４、２５により本発明の実施例２を説明する。
半導体実装用フレームの構成について図２３を用いて説明する。８９は半導体実装用基板であり絶縁基材と配線によって構成される。基板部と連結部９０を介して、複数個連結されている。連結部９０には、基準位置用ピン穴９１が形成される。ピン穴９１の代わりに画像認識で用いられる認識マーク等でも構わない。後工程では、これらの基準位置をもとに位置が決められる。特に半導体を樹脂でモールドする際はキャビティ内のピンをピン穴９１にさして位置合わせを行うことなどが行われる。
更に図２４及び２５を用いて説明する。導電性仮基板である厚さ約０．０７０ｍｍの電解銅箔８１の片面に厚さ０．００１ｍｍのニッケル層（図２４、２５では省略）を電解めっきで形成した。次に感光性ドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＮ３４０）をラミネートし、露光、現像により複数組の配線パターンのめっきレジストを形成する。この時の露光量は70mJ/cm２である。さらに、公知の硫酸銅浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線８２を形成する（図２４ａ、図２５ａ）。ここで、図２５ａに示したように連結部もにめっき銅８２’を形成することも考えられ、これにより出来上がりのフレームの剛性をさらに高めることも可能である。図２４ａ、図２５ａに示した構成は、銅／ニッケル薄層／銅の３層からなる基材をあらかじめ用意し、片方の銅箔を通常のエッチング工程で配線形成しても得られる。また、ここで得られた銅箔８１／ニッケル薄層（図示せず）／銅配線８２（及び８２’）の構成を銅箔／ニッケル配線、ニッケル箔／銅配線等、ニッケル薄層のない２層構造にしてもよい。すなわち、金属種の撰択は本実施例の種類に限られることはないが、後の工程で仮基板の一部をエッチング除去（図２４ｃ、図２５ｃ）したときに、配線が撰択的に残るようにできることが好適な撰択基準となる。また、導電性仮基板はフレームの連結部の構成材となるため厚いほうが好ましいが、後でその一部をエッチング除去する工程があるため、適当な厚さを撰択する必要がある。導電性仮基板の厚みとしては、材質にもよるが、例えば銅箔を用いる場合、約０．０３〜０．３ｍｍ程度が好ましい。次に、複数組の配線８２を形成した銅箔８１の配線面にポリイミド接着剤８３を接着した。ここで、ポリイミド接着剤８３は、この材料に限られることなく、例えば、エポキシ系接着フィルム、ポリイミドフィルムに接着剤を塗布したフィルム等も利用可能である。次に、エキシマレーザを用いて外部接続端子用穴８４を形成した（図２４ｂ、図２５ｂ）。後工程における工程簡略化のためには半導体を実装する前に接続端子を設けておくことが好適である。また、この穴８４の形成法として他に、あらかじめドリルやパンチ加工でフィルムに外部接続端子用穴８４を形成しておき、このフィルムを接着する方法を用いてもかまわない。さらにここで、この穴８４に接続端子として用いる半田等の金属（図２４ｆ、図２５ｆの８８に相当）を充填させておいてもかまわないが、後の半導体実装工程、樹脂封止工程では、金属突起が障害となることもあり、後の工程で形成する方が好ましい。半導体素子実装基板部の外部接続端子用穴（または端子）は半導体素子搭載反対面にアレイ状に配置されるようにしるのが好ましい。
次に、配線パターンが形成されている部分の仮基板である電解銅箔の一部をエッチング除去した。このエッチング液として、この実施例の構成の場合、ニッケルに比べて銅の溶解速度が著しく高いエッチング液、エッチング条件を撰択するのがよい。この実施例では、エッチング液としてアルカリエッチャント（メルテックス（株）製、商品名： A プロセス）が、エッチング条件としては例えば液温度を40℃、スプレー圧力を1.2kgf/cm２とした。ここで示した液の種類、条件は一例にすぎない。この工程によって基板部分のニッケル薄層が露出される。このニッケル薄層だけをエッチングする際には、銅よりニッケルの溶解速度が著しく高いエッチング液、エッチング条件を撰択するのがよい。この実施例では、ニッケルエッチャント（メルテックス（株）製、商品名：メルストリップ N950）で選択的にエッチング除去した。エッチング液の温度を40℃、スプレー圧力を1.2kgf/cm２とした。ここで示した液の種類、条件も一例にすぎない。このような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレームが得れれる（図２４ｃ、図２５ｃ）。この実施例ではこのフレームの銅配線端子部分には無電解ニッケル−金めっきが施される（図では省略）。これは、後工程でチップをワイヤーボンディングするために必要であり、このような表面処理は必要に応じて施せばよい。
さらに半導体チップ８５を搭載する。半導体チップの接着には、半導体用ダイボンディングテープ８６（例えば、日立化成工業（株）製、商品名：HM-1）を用いた。ここで、チップの下に配線がない場合には、ダイボンド用銀ペーストを用いて接着してもよい。次に半導体端子部と配線とをワイヤボンド１００により接続する（図２４ｄ、図２５ｄ）。半導体端子との接続は、他の方法、例えば、フェイスダウンによるフィリップチップ接続や異方導電性背着剤による接着でもよい。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて各々封止８７する（図２４ｅ、図２５ｅ）。その後、配線８２の接続端子部に設けた接続用穴にはんだボール８８を配置し溶融させて形成する（図２４ｆ、図２５ｆ）。このはんだボール８８はいわゆる外部接続端子となる。連結部１０２によってつながっている複数個の半導体装置を金型で打ち抜いて個々の半導体装置が得られる（図２４ｇ、図２５ｇ）。
この実施例では、半導体実装用フレーム及び半導体装置製造法により、ポリイミドテープ等フィルム基板を用いたBGA、CSP等の半導体装置製造において、十分な剛性を備えたフレームを得ることができ、これを利用することによって半導体装置を精度良く効率良く作製可能になる。
本発明により、半導体チップの高集積度化に対応することができる半導体パッケージを生産性良く、かつ安定的に製造することができる。
図１は、半導体パッケージの製造法の参考例を説明する断面図である。 図２は、半導体パッケージの製造法の参考例を説明する断面図である。 図３は、半導体パッケージの製造法の参考例を説明する断面図である。 図４は、本発明の半導体パッケージの製造法の参考例を説明する断面図である。 図５は、半導体パッケージの製造法の参考例を説明する断面図である。 図６は、半導体パッケージの製造法の参考例を説明する断面図である。 図７は、半導体パッケージの製造法の参考例を説明する断面図である。 図８は、半導体パッケージの製造法の参考例を説明する断面図である。 図９は、半導体パッケージの製造法の参考例を説明する断面図である。 図１０は、半導体パッケージの製造法の参考例を説明する断面図である。 図１１は、本発明の半導体パッケージの製造法の一例を説明する断面図である。 図１２は、半導体パッケージの製造法の参考例を説明する断面図である。 図１３は、半導体パッケージの製造法の参考例を説明する断面図である。 図１４は、半導体パッケージの製造法の参考例を説明する平面図である。 図１５は、半導体パッケージの製造法の参考例を説明する平面図である。 図１６は、半導体パッケージの製造法の参考例を説明する断面図である。 図１７は、半導体パッケージの製造法の参考例を説明する断面図である。 図１８は、半導体パッケージの製造法の参考例を説明する断面図である。 図１９は、半導体パッケージの製造法の参考例を説明する断面図である。 図２０は、半導体パッケージの製造法の参考例を説明する断面図である。 図２１は、半導体パッケージの製造法の参考例を説明する断面図である。 図２２は、半導体パッケージの製造法の参考例を説明する断面図である。 図２３は、本発明の半導体パッケージの製造法の一例を説明する平面図である。 図２４は、本発明の半導体パッケージの製造法の一例を説明する断面図である。 図２５は、本発明の半導体パッケージの製造法の一例を説明する断面図である。

Claims (1)

  1. 絶縁性支持体と、該絶縁性支持体に設けられた配線と、該配線に導通可能に接続された外部接続端子とを備え、
    少なくとも半導体素子が搭載される位置の上記配線表面と、該半導体素子が搭載される位置の上記絶縁性支持体表面とが、同一平面を構成しており、
    上記外部接続端子は、上記配線における上記半導体素子端子と導通される位置より内側に設けられていることを特徴とする半導体素子搭載用基板。
JP2004160856A 1994-03-18 2004-05-31 半導体素子搭載用基板 Expired - Fee Related JP3685203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160856A JP3685203B2 (ja) 1994-03-18 2004-05-31 半導体素子搭載用基板

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4876094 1994-03-18
JP27346994 1994-11-08
JP768395 1995-01-20
JP5620295 1995-03-15
JP2004160856A JP3685203B2 (ja) 1994-03-18 2004-05-31 半導体素子搭載用基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002313069A Division JP3606275B2 (ja) 1994-03-18 2002-10-28 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004247763A JP2004247763A (ja) 2004-09-02
JP3685203B2 true JP3685203B2 (ja) 2005-08-17

Family

ID=33033318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160856A Expired - Fee Related JP3685203B2 (ja) 1994-03-18 2004-05-31 半導体素子搭載用基板

Country Status (1)

Country Link
JP (1) JP3685203B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091567A1 (ja) * 2012-12-11 2014-06-19 大紀商事株式会社 ドリップバッグ

Also Published As

Publication number Publication date
JP2004247763A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4862848B2 (ja) 半導体パッケージの製造方法
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
JP4140555B2 (ja) 半導体パッケージの製造方法
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP3685203B2 (ja) 半導体素子搭載用基板
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP3685204B2 (ja) 半導体素子搭載用基板
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP3413191B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3413413B2 (ja) 半導体素子搭載用基板及びその製造方法
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JP2004247764A (ja) 半導体素子搭載用基板
JP4115556B2 (ja) 半導体パッケージの製造方法
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP2004048081A (ja) 半導体チップ搭載用基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040531

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041227

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees