JP3925258B2 - 半導体パッケージ用基板の製造方法 - Google Patents
半導体パッケージ用基板の製造方法 Download PDFInfo
- Publication number
- JP3925258B2 JP3925258B2 JP2002075826A JP2002075826A JP3925258B2 JP 3925258 B2 JP3925258 B2 JP 3925258B2 JP 2002075826 A JP2002075826 A JP 2002075826A JP 2002075826 A JP2002075826 A JP 2002075826A JP 3925258 B2 JP3925258 B2 JP 3925258B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- resist
- etching
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ用基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子部品の高密度実装化に伴い、配線板の配線密度の向上が求められるようになってきている。また、配線板に搭載する半導体パッケージにおいても同様の要求が高まっている。一般に半導体パッケージの場合、入出力端子をパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Quad Flat Package）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Pin Grid Array）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ball Grid Array）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Chip Size Package）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部即ち外部接続端子を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p18-19）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Smallest Flip-Chip-Like Package CSP; The Second VLSI Packaging Workshop of Japan,p46-50,1994）などがある。
これらの半導体パッケージは、何れも、接続端子と半導体チップとの接続のために、パッケージ用基板に形成する回路と接続端子間の接続のために、パッケージ用基板に形成する回路と接続端子間の接続のために、スルーホール、バイアホールを用いている。スルーホール、バイアホールは基材の接続端子となる箇所に予めドリルやレーザなどで穴を設け、はんだや導電ペーストを充填して外部接続端子を設ける方法が一般的であるが、この方法では穴の小径化に限界がある。そこで、予めエッチングによって外部接続端子を設けておき、後から基材となる樹脂を埋め込む方法が検討されている。
【０００４】
【発明が解決しようとする課題】
しかし、このエッチングによる方法では、通常、得られた接続端子のトップ径よりボトム径の方が大きくなり、ボトム径が大きくなるほど、回路側の制約事項が大きくなる。本発明は、この課題に対して、接続端子のトップ径をボトム径より大きくすることにより、より高密度の配線を可能にした半導体パッケージ用基板を提供する。
【０００６】
【課題を解決するための手段】
本発明は、上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所に第１のレジストを設ける工程、前記第１の金属層をハーフエッチングする工程、第１のレジストを剥離する工程、ハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面に第２のレジストを設ける工程及び前記第２のレジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法に関する。
【０００７】
本発明は、また、上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所にレジストを設ける工程、前記の第１の金属層をハーフエッチングする工程、レジストを加熱加圧してハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面にレジストを設ける工程、前記レジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法に関する。
【０００８】
本発明は、また、２層以上からなる多層体を３層以上の多層体とし、第１の金属層の下層をエッチングバリア層として、エッチングバリア層まで第１の金属層をオーバーエッチングする上記の半導体パッケージ用基板の製造方法に関する。
【００１１】
【発明の実施の形態】
本発明で用いられる多層体のエッチングされて外部接続端子となる金属層は、金属層の下層の材料と選択エッチングが可能で、導電性を有する材料であれば特に制限されない。
例えば、銅、ニッケル、金、すず、鉛、銀、チタン、それらの合金及び４２アロイ等が挙げられる。
多層体の最下層の材料は、上記の金属層をエッチングする際にエッチングされない材料で、エッチングにより形成された部材を保持できる材料であれば特に制限されない。
例えば、金属材料では、銅、ニッケル、金、すず、鉛、銀、チタン、それらの合金及び４２アロイ等、有機材料では、ポリイミド、エポキシ樹脂、液晶ポリマー、無機材料では、酸化アルミニウム、酸化シリコン、窒化アルミニウム、窒化シリコン等があり、また、これらの複合体等がある。また、内部回路を持った基板でもよい。
【００１２】
図１は、本発明の半導体用パッケージ基板の製造方法の実施の態様を示す説明図である。
まず、上層に第１の金属層を有する２層以上の多層体として、例えば、Ｃｕ（キャリア層：第１の金属層２）／Ｎｉ（バリア層：第２の金属層３）／Ｃｕ（回路層：第３の金属層４）からなる三層金属箔の第１の金属層２にドライフィルムを貼るなどしてレジスト層１を形成する（ａ）。接続用端子を設ける箇所以外の部分のレジスト層を露光・現像によって除去し、第１の金属層２の外部接続端子が形成されるべき箇所に第１のレジスト５を設ける（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにエッチングする（ハーフエッチング；（ｃ））。接続端子を設ける箇所に残った第１のレジスト５を剥離する（ｄ）。ドライフィルムなどのレジスト層を第１の金属層全面にラミネートして、ハーフエッチングによって生じた突起部分の上面及び側面にレジスト層６を密着させる（ｅ）。露光・現像によって接続端子を設ける箇所以外の部分のレジスト層を除去して第２のレジスト７を設ける（ｆ）。第２のレジスト７を設けていない第１の金属層２をアルカリなどを用いてオーバーエッチングする。エッチングはバリア層として設けられた第２の金属層３（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる。（ｇ）。第２のレジスト７を剥離する（ｈ）。
【００１３】
図２は、本発明の半導体用パッケージ基板の製造方法の他の実施の態様を示す説明図である。
（ａ）、（ｂ）、（ｃ）の工程は前記と同様である。（ｃ）工程のハーフエッチング後、第１のレジスト５を加熱加圧して、ハーフエッチングによって生じた第１の金属層２の突起部分の上面及び側面にレジスト７′を設ける（ｆ′）。レジスト７′を設けていない第１の金属層２をアルカリなどを用いてオーバーエッチングする。エッチングは第２の金属層３（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる。（ｇ′）。レジスト７′を剥離する（ｈ′）。
【００１４】
図３は、本発明の半導体用パッケージ基板の製造方法の他の実施の態様を示す説明図である。
まず、上層に２層の金属層を有する３層以上からなる多層体として、例えば、Ｎｉ（レジスト金属層：第１の金属層１２）／Ｃｕ（第２の金属層１３）／Ｎｉ（バリア層：第３の金属層１４）／Ｃｕ（回路層となる第４の金属層１５）からなる四層金属箔のＮｉ層（レジスト金属層）１２にドライフィルムを貼るなどしてレジスト層１１を形成する（ａ′）。接続用端子を設ける箇所以外の部分のレジスト層１１を露光・現像によって除去し、第１の金属層１２の外部接続端子が形成されるべき箇所に第１のレジスト１６を設ける（ｂ′）。第１の金属層１２を選択エッチングする（選択エッチング；（ｃ′））。接続端子を設ける箇所に残った第１のレジスト１６を剥離して第１の金属層１２を金属レジスト１７とする（ｆ″）。金属レジスト１７を設けていない第２の金属層１３をアルカリエッチング液などを用いて選択エッチングによるオーバーエッチングを行う。エッチングは第３の金属層１４（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる（ｈ″）。
上記のようにして得られた基板は外部接続端子のボトム径が４０〜５９０μｍ、トップ径が８０〜６００μｍであることが好ましく、ボトム径がトップ径の９９〜５０％であることが好ましい。また、外部接続端子の高さは２５〜１５０μｍであることが好ましい。
【００１５】
【実施例】
以下、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
実施例１
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した。露光機はオーク製作所製ＥＸＭ−１０２９を用い、露光量９０ｍＪで行った。また、現像機は（株）ヤコー製の現像槽１ｍ、水洗３槽からなる現像機を用いた。現像液は炭酸ナトリウム１％水溶液を用いた。現像の搬送スピードは１．４ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）で行った（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにキャリア層の銅層をエッチングした。（ハーフエッチング；（ｃ））エッチング液には、メルテックス製エープロセス建浴液を用いた。アルカリエッチング装置を用い、搬送スピード１ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行った。接続端子を設ける箇所に残ったドライフィルムを剥離した（ｄ）。剥離作業は、バッチ槽５０Ｌ中で、水酸化ナトリウム２．５％水溶液に４０秒漬けた後、水洗を２回行い、乾燥した。ドライフィルムをキャリア層全面にラミネートして、ハーフエッチングによって生じた突起部分の側面にもドライフィルムを密着させた（ｅ）。ラミネータは、日立ＡＩＣ製ＨＬＭ−Ａ５３を用い、ロール温度１１０℃、圧力４．９×１０5Ｐａ（５ｋｇｆ／ｃｍ2）、速度１．８ｍ／ｍｉｎ．で行った。前述の露光機及び現像機を用いて、露光・現像によって接続端子を設ける箇所以外の部分のドライフィルムを除去した（ｆ）。バリア層のニッケル層に達するまでキャリア層の銅層をアルカリでエッチングした。（ｇ）。エッチング液はメルテックス製エープロセス建浴液を用い、エッチング装置にはサンテクノシステムズ（株）製の現像槽１ｍ、水洗３槽の装置を用いて、搬送スピード０．５ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行い、１２０秒エッチングした。ドライフィルムを剥離した（ｈ）。前述の剥離装置を用い、水酸化ナトリウム２．５％水溶液中に４０秒漬けた。その後水洗を２回行い、乾燥した。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１６】
実施例２
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した。露光機はオーク製作所製ＥＸＭ−１０２９を用い、露光量は通常より低い量の７０ｍＪで行い、プレスによるドライフィルムの再密着時の密着力が上がるように工夫した。現像機は（株）ヤコー製の現像槽１ｍ、水洗３槽からなる現像機を用いた。現像液は炭酸ナトリウム１％水溶液を用いた。現像の搬送スピードを現像可能なぎりぎりの２．０ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）に設定し、現像した（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにキャリア層の銅層をエッチングした。（ハーフエッチング；（ｃ））エッチング液には、メルテックス製エープロセス建浴液を用いた。アルカリエッチング装置を用い、搬送スピード１ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行った。ドライフィルムが残っている状態で、熱をかけないよう風乾した。真空プレスにより、クッションを介して加熱しながら加圧することでエッチングした銅層側面にドライフィルムが密着するように加工した（プレス圧９．８×１０5Ｐａ（１０ｋｇｆ／ｃｍ2）、加熱温度８０℃、真空度３０ｍｍＨｇ、リリースフィルム０．０４ｍｍ厚、クッション紙１．０ｍｍ厚、加熱加圧時間１０分）（ｆ′）。バリア層のニッケル層に達するまでキャリア層の銅層をアルカリでエッチングした。（ｇ′）。エッチング液はメルテックス製エープロセス建浴液を用い、エッチング装置にはサンテクノシステムズ（株）製の現像槽１ｍ、水洗３槽の装置を用いて、搬送スピード０．５ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行い、１２０秒エッチングした。ドライフィルムを剥離した（ｈ′）。前述の剥離装置を用い、水酸化ナトリウム２．５％水溶液中に４０秒漬けた。その後水洗を２回行い、乾燥した。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１７】
実施例３
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層に電解Ｎｉメッキを１０〜２０μｍの厚さに行い、４層箔を得た。Ｎｉ層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した（ｂ′）。キャリア層の銅が露出するまでめっき形成したＮｉ層をＮｉエッチング液（メルテックス製、メルストリップＮ９５０）で選択エッチングした（ｃ′）。ドライフィルムを剥離し、バリア層のニッケル層に達するまでキャリア層の銅層を選択エッチングした。（ｆ″、ｈ″）。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１８】
【発明の効果】
本発明によって、配線層のパッド径を小さくすることが出来、より高密度の配線を設けることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施態様を示す工程図である。
【図２】本発明の他の実施態様を示す工程図である。
【図３】本発明の他の実施態様を示す工程図である。
【符号の説明】
１ レジスト層
２ 第１の金属層
３ 第２の金属層
４ 第３の金属層
５ 第１のレジスト
６ レジスト層
７ 第２のレジスト
７′ レジスト
１１ レジスト層
１２ 第１の金属層
１３ 第２の金属層
１４ 第３の金属層
１５ 第４の金属層
１６ 第１のレジスト
１７ 金属レジスト
【発明の属する技術分野】
本発明は、半導体パッケージ用基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子部品の高密度実装化に伴い、配線板の配線密度の向上が求められるようになってきている。また、配線板に搭載する半導体パッケージにおいても同様の要求が高まっている。一般に半導体パッケージの場合、入出力端子をパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Quad Flat Package）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Pin Grid Array）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ball Grid Array）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Chip Size Package）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部即ち外部接続端子を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p18-19）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Smallest Flip-Chip-Like Package CSP; The Second VLSI Packaging Workshop of Japan,p46-50,1994）などがある。
これらの半導体パッケージは、何れも、接続端子と半導体チップとの接続のために、パッケージ用基板に形成する回路と接続端子間の接続のために、パッケージ用基板に形成する回路と接続端子間の接続のために、スルーホール、バイアホールを用いている。スルーホール、バイアホールは基材の接続端子となる箇所に予めドリルやレーザなどで穴を設け、はんだや導電ペーストを充填して外部接続端子を設ける方法が一般的であるが、この方法では穴の小径化に限界がある。そこで、予めエッチングによって外部接続端子を設けておき、後から基材となる樹脂を埋め込む方法が検討されている。
【０００４】
【発明が解決しようとする課題】
しかし、このエッチングによる方法では、通常、得られた接続端子のトップ径よりボトム径の方が大きくなり、ボトム径が大きくなるほど、回路側の制約事項が大きくなる。本発明は、この課題に対して、接続端子のトップ径をボトム径より大きくすることにより、より高密度の配線を可能にした半導体パッケージ用基板を提供する。
【０００６】
【課題を解決するための手段】
本発明は、上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所に第１のレジストを設ける工程、前記第１の金属層をハーフエッチングする工程、第１のレジストを剥離する工程、ハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面に第２のレジストを設ける工程及び前記第２のレジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法に関する。
【０００７】
本発明は、また、上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所にレジストを設ける工程、前記の第１の金属層をハーフエッチングする工程、レジストを加熱加圧してハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面にレジストを設ける工程、前記レジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法に関する。
【０００８】
本発明は、また、２層以上からなる多層体を３層以上の多層体とし、第１の金属層の下層をエッチングバリア層として、エッチングバリア層まで第１の金属層をオーバーエッチングする上記の半導体パッケージ用基板の製造方法に関する。
【００１１】
【発明の実施の形態】
本発明で用いられる多層体のエッチングされて外部接続端子となる金属層は、金属層の下層の材料と選択エッチングが可能で、導電性を有する材料であれば特に制限されない。
例えば、銅、ニッケル、金、すず、鉛、銀、チタン、それらの合金及び４２アロイ等が挙げられる。
多層体の最下層の材料は、上記の金属層をエッチングする際にエッチングされない材料で、エッチングにより形成された部材を保持できる材料であれば特に制限されない。
例えば、金属材料では、銅、ニッケル、金、すず、鉛、銀、チタン、それらの合金及び４２アロイ等、有機材料では、ポリイミド、エポキシ樹脂、液晶ポリマー、無機材料では、酸化アルミニウム、酸化シリコン、窒化アルミニウム、窒化シリコン等があり、また、これらの複合体等がある。また、内部回路を持った基板でもよい。
【００１２】
図１は、本発明の半導体用パッケージ基板の製造方法の実施の態様を示す説明図である。
まず、上層に第１の金属層を有する２層以上の多層体として、例えば、Ｃｕ（キャリア層：第１の金属層２）／Ｎｉ（バリア層：第２の金属層３）／Ｃｕ（回路層：第３の金属層４）からなる三層金属箔の第１の金属層２にドライフィルムを貼るなどしてレジスト層１を形成する（ａ）。接続用端子を設ける箇所以外の部分のレジスト層を露光・現像によって除去し、第１の金属層２の外部接続端子が形成されるべき箇所に第１のレジスト５を設ける（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにエッチングする（ハーフエッチング；（ｃ））。接続端子を設ける箇所に残った第１のレジスト５を剥離する（ｄ）。ドライフィルムなどのレジスト層を第１の金属層全面にラミネートして、ハーフエッチングによって生じた突起部分の上面及び側面にレジスト層６を密着させる（ｅ）。露光・現像によって接続端子を設ける箇所以外の部分のレジスト層を除去して第２のレジスト７を設ける（ｆ）。第２のレジスト７を設けていない第１の金属層２をアルカリなどを用いてオーバーエッチングする。エッチングはバリア層として設けられた第２の金属層３（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる。（ｇ）。第２のレジスト７を剥離する（ｈ）。
【００１３】
図２は、本発明の半導体用パッケージ基板の製造方法の他の実施の態様を示す説明図である。
（ａ）、（ｂ）、（ｃ）の工程は前記と同様である。（ｃ）工程のハーフエッチング後、第１のレジスト５を加熱加圧して、ハーフエッチングによって生じた第１の金属層２の突起部分の上面及び側面にレジスト７′を設ける（ｆ′）。レジスト７′を設けていない第１の金属層２をアルカリなどを用いてオーバーエッチングする。エッチングは第２の金属層３（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる。（ｇ′）。レジスト７′を剥離する（ｈ′）。
【００１４】
図３は、本発明の半導体用パッケージ基板の製造方法の他の実施の態様を示す説明図である。
まず、上層に２層の金属層を有する３層以上からなる多層体として、例えば、Ｎｉ（レジスト金属層：第１の金属層１２）／Ｃｕ（第２の金属層１３）／Ｎｉ（バリア層：第３の金属層１４）／Ｃｕ（回路層となる第４の金属層１５）からなる四層金属箔のＮｉ層（レジスト金属層）１２にドライフィルムを貼るなどしてレジスト層１１を形成する（ａ′）。接続用端子を設ける箇所以外の部分のレジスト層１１を露光・現像によって除去し、第１の金属層１２の外部接続端子が形成されるべき箇所に第１のレジスト１６を設ける（ｂ′）。第１の金属層１２を選択エッチングする（選択エッチング；（ｃ′））。接続端子を設ける箇所に残った第１のレジスト１６を剥離して第１の金属層１２を金属レジスト１７とする（ｆ″）。金属レジスト１７を設けていない第２の金属層１３をアルカリエッチング液などを用いて選択エッチングによるオーバーエッチングを行う。エッチングは第３の金属層１４（Ｎｉ層）で止まるが、接続端子を設ける箇所の柱状部の側面部をえぐり、根元部分を削るので、外部接続端子のトップ径より外部接続端子のボトム径の方が小さくなる（ｈ″）。
上記のようにして得られた基板は外部接続端子のボトム径が４０〜５９０μｍ、トップ径が８０〜６００μｍであることが好ましく、ボトム径がトップ径の９９〜５０％であることが好ましい。また、外部接続端子の高さは２５〜１５０μｍであることが好ましい。
【００１５】
【実施例】
以下、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
実施例１
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した。露光機はオーク製作所製ＥＸＭ−１０２９を用い、露光量９０ｍＪで行った。また、現像機は（株）ヤコー製の現像槽１ｍ、水洗３槽からなる現像機を用いた。現像液は炭酸ナトリウム１％水溶液を用いた。現像の搬送スピードは１．４ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）で行った（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにキャリア層の銅層をエッチングした。（ハーフエッチング；（ｃ））エッチング液には、メルテックス製エープロセス建浴液を用いた。アルカリエッチング装置を用い、搬送スピード１ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行った。接続端子を設ける箇所に残ったドライフィルムを剥離した（ｄ）。剥離作業は、バッチ槽５０Ｌ中で、水酸化ナトリウム２．５％水溶液に４０秒漬けた後、水洗を２回行い、乾燥した。ドライフィルムをキャリア層全面にラミネートして、ハーフエッチングによって生じた突起部分の側面にもドライフィルムを密着させた（ｅ）。ラミネータは、日立ＡＩＣ製ＨＬＭ−Ａ５３を用い、ロール温度１１０℃、圧力４．９×１０5Ｐａ（５ｋｇｆ／ｃｍ2）、速度１．８ｍ／ｍｉｎ．で行った。前述の露光機及び現像機を用いて、露光・現像によって接続端子を設ける箇所以外の部分のドライフィルムを除去した（ｆ）。バリア層のニッケル層に達するまでキャリア層の銅層をアルカリでエッチングした。（ｇ）。エッチング液はメルテックス製エープロセス建浴液を用い、エッチング装置にはサンテクノシステムズ（株）製の現像槽１ｍ、水洗３槽の装置を用いて、搬送スピード０．５ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行い、１２０秒エッチングした。ドライフィルムを剥離した（ｈ）。前述の剥離装置を用い、水酸化ナトリウム２．５％水溶液中に４０秒漬けた。その後水洗を２回行い、乾燥した。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１６】
実施例２
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した。露光機はオーク製作所製ＥＸＭ−１０２９を用い、露光量は通常より低い量の７０ｍＪで行い、プレスによるドライフィルムの再密着時の密着力が上がるように工夫した。現像機は（株）ヤコー製の現像槽１ｍ、水洗３槽からなる現像機を用いた。現像液は炭酸ナトリウム１％水溶液を用いた。現像の搬送スピードを現像可能なぎりぎりの２．０ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）に設定し、現像した（ｂ）。エッチングの厚み量が１０〜２０μｍ程度になるようにキャリア層の銅層をエッチングした。（ハーフエッチング；（ｃ））エッチング液には、メルテックス製エープロセス建浴液を用いた。アルカリエッチング装置を用い、搬送スピード１ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行った。ドライフィルムが残っている状態で、熱をかけないよう風乾した。真空プレスにより、クッションを介して加熱しながら加圧することでエッチングした銅層側面にドライフィルムが密着するように加工した（プレス圧９．８×１０5Ｐａ（１０ｋｇｆ／ｃｍ2）、加熱温度８０℃、真空度３０ｍｍＨｇ、リリースフィルム０．０４ｍｍ厚、クッション紙１．０ｍｍ厚、加熱加圧時間１０分）（ｆ′）。バリア層のニッケル層に達するまでキャリア層の銅層をアルカリでエッチングした。（ｇ′）。エッチング液はメルテックス製エープロセス建浴液を用い、エッチング装置にはサンテクノシステムズ（株）製の現像槽１ｍ、水洗３槽の装置を用いて、搬送スピード０．５ｍ／ｍｉｎ．、スプレー圧１７．７×１０4Ｐａ（１．８ｋｇｆ／ｃｍ2）の条件で行い、１２０秒エッチングした。ドライフィルムを剥離した（ｈ′）。前述の剥離装置を用い、水酸化ナトリウム２．５％水溶液中に４０秒漬けた。その後水洗を２回行い、乾燥した。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１７】
実施例３
まず、Ｃｕ（回路層）８μｍ／Ｎｉ（バリア層）０．２μｍ／Ｃｕ（キャリア層）７０μｍからなる三層箔（２５０ｍｍ×２５０ｍｍ）のキャリア層に電解Ｎｉメッキを１０〜２０μｍの厚さに行い、４層箔を得た。Ｎｉ層にドライフィルム（フォテックＨ−３５０、日立化成工業（株）製）を貼った（ａ）。接続端子を設ける箇所が０．５ｍｍピッチ、φ０．２５ｍｍの円形になるように、接続用端子を設ける箇所以外の部分のドライフィルムをネガマスクを用いて露光・現像して除去した（ｂ′）。キャリア層の銅が露出するまでめっき形成したＮｉ層をＮｉエッチング液（メルテックス製、メルストリップＮ９５０）で選択エッチングした（ｃ′）。ドライフィルムを剥離し、バリア層のニッケル層に達するまでキャリア層の銅層を選択エッチングした。（ｆ″、ｈ″）。出来上がった接続端子付き基板の接続端子のトップ層の径は２４５μｍであり、ボトム層の径は２３０μｍであった。
【００１８】
【発明の効果】
本発明によって、配線層のパッド径を小さくすることが出来、より高密度の配線を設けることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施態様を示す工程図である。
【図２】本発明の他の実施態様を示す工程図である。
【図３】本発明の他の実施態様を示す工程図である。
【符号の説明】
１ レジスト層
２ 第１の金属層
３ 第２の金属層
４ 第３の金属層
５ 第１のレジスト
６ レジスト層
７ 第２のレジスト
７′ レジスト
１１ レジスト層
１２ 第１の金属層
１３ 第２の金属層
１４ 第３の金属層
１５ 第４の金属層
１６ 第１のレジスト
１７ 金属レジスト
Claims (3)
- 上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所に第１のレジストを設ける工程、前記第１の金属層をハーフエッチングする工程、第１のレジストを剥離する工程、ハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面に第２のレジストを設ける工程及び前記第２のレジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法。
- 上層に第１の金属層を有する２層以上からなる多層体の第１の金属層の外部接続端子が形成されるべき箇所にレジストを設ける工程、前記の第１の金属層をハーフエッチングする工程、レジストを加熱加圧してハーフエッチングによって生じた第１の金属層の突起部分の上面及び側面にレジストを設ける工程、前記レジストを設けていない第１の金属層をオーバーエッチングする工程を含むことを特徴とする半導体パッケージ用基板の製造方法。
- ２層以上からなる多層体を３層以上の多層体とし、第１の金属層の下層をエッチングバリア層として、エッチングバリア層まで第１の金属層をオーバーエッチングする請求項１又は２記載の半導体パッケージ用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075826A JP3925258B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体パッケージ用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075826A JP3925258B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体パッケージ用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273284A JP2003273284A (ja) | 2003-09-26 |
| JP3925258B2 true JP3925258B2 (ja) | 2007-06-06 |
Family
ID=29204800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075826A Expired - Lifetime JP3925258B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体パッケージ用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3925258B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4509747B2 (ja) * | 2004-11-22 | 2010-07-21 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
| JP5080881B2 (ja) * | 2007-06-27 | 2012-11-21 | ナミックス株式会社 | 発光ダイオードチップの封止体の製造方法 |
-
2002
- 2002-03-19 JP JP2002075826A patent/JP3925258B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273284A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| US7030033B2 (en) | Method for manufacturing circuit devices | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| JP3925258B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP4366647B2 (ja) | 配線部材の製造方法 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 | |
| JP2003078108A (ja) | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3611833B2 (ja) | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |