JP2020150145A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020150145A JP2020150145A JP2019046938A JP2019046938A JP2020150145A JP 2020150145 A JP2020150145 A JP 2020150145A JP 2019046938 A JP2019046938 A JP 2019046938A JP 2019046938 A JP2019046938 A JP 2019046938A JP 2020150145 A JP2020150145 A JP 2020150145A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- conductor layer
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】高周波の電源−グランド間のインピーダンスを低減することによって、電源−グランド間の電圧変動ノイズを抑制することを可能にした半導体装置を提供する。【解決手段】実施形態の半導体装置1は、配線基板2と、配線基板2上に搭載され、電源導体層7とグランド導体層8とが内設されたスペーサ基板3と、スペーサ基板3上に実装され、電源導体層7と電気的に接続された電源層及びグランド導体層8と電気的に接続されたグランド層とを有する少なくとも1つの第1の半導体チップ4と、配線基板2上に実装された第2の半導体チップ5とを具備する。【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
NAND型フラッシュメモリ等のメモリチップを内蔵する半導体記憶装置においては、小型化と高容量化が急速に進められている。半導体記憶装置のような半導体装置では、小型化と高容量化を両立させるために、例えば複数のメモリチップ等の半導体チップの積層体を配線基板上にスペーサを介して実装すると共に、メモリチップのコントローラチップ等の半導体チップを配線基板上に実装し、これら複数の半導体チップを樹脂層で封止した構成が適用されている。このような半導体装置においては、メモリチップの高速化に伴って、電源−グランド間の電圧変動ノイズをさらに抑制することが求められている。
例えば、配線基板上に実装する複数の半導体チップ間に導体コートチップを配置すると共に、導体コートチップと半導体チップのグランド、導体コートチップと配線基板のグランドとを、それぞれ短いワイヤで接続することによって、グランドの抵抗及びインダクタンスを減らすことが提案されている。さらに、導体コートチップのグランド導体層と半導体チップの電源導体層とによって、電源−グランド間の電気容量を増やし、これにより電源−グランド間のインピーダンスを低下させている。
半導体装置の電源−グランド間の電圧変動ノイズを抑制するにあたって、半導体装置の高速化に伴って、小さくする必要がある電源−グランド間のインピーダンスの周波数範囲は、高周波域に拡大している。高周波の電源−グランド間のインピーダンスを低減するためには、電源−グランド間の電気容量を増やす必要がある。しかしながら、上記した従来構造では導体コートチップのグランド導体層と半導体チップの電源導体層とで電気容量を増やしているため、電源層とグランド層との間の距離はチップの厚さに制限され、さらなる電気容量の増加は困難となる。このため、期待される電源−グランド間の電圧変動ノイズの抑制効果を十分に得ることができないという課題がある。
本発明が解決しようとする課題は、高周波の電源−グランド間のインピーダンスを低減することによって、電源−グランド間の電圧変動ノイズを抑制することを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、配線基板と、前記配線基板上に搭載され、電源導体層とグランド導体層とが内設されたスペーサ基板と、前記スペーサ基板上に実装され、前記電源導体層と電気的に接続された電源層及び前記グランド導体層と電気的に接続されたグランド層とを有する少なくとも1つの第1の半導体チップと、前記配線基板上に実装された第2の半導体チップとを具備する。
以下、実施形態の半導体装置について、図面を参照して説明する。なお、各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する配線基板の半導体チップの搭載面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。
(第1の実施形態)
図1は第1の実施形態による半導体装置の構成を示す断面図である。図1に示す半導体装置1は、配線基板2と、配線基板2上に搭載されたスペーサ基板3と、スペーサ基板3上に実装された複数の第1の半導体チップ4(4A、4B)と、スペーサ基板3により実装空間が確保された配線基板2上に実装された第2の半導体チップ5と、第1及び第2の半導体チップ4、5を封止する封止樹脂層6とを具備している。スペーサ基板3には、後に詳述するように、電源導体層7とグランド導体層8とが内設されている。
図1は第1の実施形態による半導体装置の構成を示す断面図である。図1に示す半導体装置1は、配線基板2と、配線基板2上に搭載されたスペーサ基板3と、スペーサ基板3上に実装された複数の第1の半導体チップ4(4A、4B)と、スペーサ基板3により実装空間が確保された配線基板2上に実装された第2の半導体チップ5と、第1及び第2の半導体チップ4、5を封止する封止樹脂層6とを具備している。スペーサ基板3には、後に詳述するように、電源導体層7とグランド導体層8とが内設されている。
配線基板2としては、例えば絶縁樹脂基板の表面や内部に配線網(図示せず)を設けた配線基板が用いられ、具体的にはガラス−エポキシ樹脂やBT樹脂(ビスマレイミド・トリアジン樹脂)等を使用したプリント配線板(多層プリント基板等)が用いられる。プリント配線板等の配線基板2は、通常、配線網としてCu層(図示せず)を有している。配線基板2は、外部端子の形成面となる第1の表面2aと、第1及び第2の半導体チップ4、5の実装面となる第2の表面2bとを有している。
配線基板2の第1の面2aには、複数の外部電極9が設けられている。配線基板2の第2の面2bには、スペーサ基板3の電源導体層7とグランド導体層8や第1及び第2の半導体チップ4、5との電気的な接続部となると共に、図示を省略した内部配線で外部電極9と電気的に接続された複数の内部電極10が設けられている。配線基板2の外部電極9上には、外部端子11が形成されている。半導体装置1をBGAパッケージとして使用する場合、外部端子11は半田ボールや半田メッキ等を用いた接続端子(ボール電極)で構成される。半導体装置1をLGAパッケージとして使用する場合には、外部端子11としてAuメッキ等を用いた金属ランドが適用される。
配線基板2の第2の面2bに搭載されたスペーサ基板3上には、複数の第1の半導体チップ4A、4Bが配置されている。第1の半導体チップ4A、4Bは、それぞれ複数の電極パッド12(12A、12B)を有している。第1の半導体チップ4A、4Bは、それぞれの電極パッド12A、12Bが露出するように階段状に積層されている。第1の半導体チップ4の具体例としては、NAND型フラッシュメモリ等のメモリチップが挙げられるが、これに限られるものではない。図1は2個の第1の半導体チップ4A、4Bを階段状に積層した構造を示しているが、第1の半導体チップ4の配線基板2に対する実装数や実装構造はこれに限定されるものではない。第1の半導体チップ4の実装数は2個に限らず、1個又は3個以上の複数個のいずれであってもよい。第1の半導体チップ4の複数の電極パッド12のうち、信号パッドはそれらの間がワイヤ13で接続され、さらに配線基板2の内部電極10とワイヤ14で接続されている。
配線基板2の第2の面2b上には、さらに第2の半導体チップ5が搭載されている。第2の半導体チップ5の少なくとも一部は、スペーサ基板3で嵩上げされ、かつ階段状に積層された複数の半導体チップ4A、4Bのスペーサ基板3から突出した部分の下側を含む空間に配置されている。第2の半導体チップ5は、複数の電極パッド15を有し、これら電極パッド15はワイヤ16を介して配線基板2の内部電極10と電気的に接続されている。第2の半導体チップ5としては、第1の半導体チップ4としてのメモリチップと外部機器との間でデジタル信号を送受信するコントローラチップやインターフェースチップ、ロジックチップ、RFチップ等のシステムLSIチップが挙げられる。第2の半導体チップ5を配線基板2の第2の面2b上に搭載することによって、コントローラチップやシステムLSIチップ等の第2の半導体チップ5から配線基板2までの配線長を短縮することができ、半導体装置1の高速化対応が可能になる。
スペーサ基板3としては、例えばシリコーンスペーサが用いられるが、これに限定されるものではなく、通常の配線基板をスペーサ基板3として用いてもよい。スペーサ基板3は、上述したように第2の半導体チップ5の実装空間を確保するために、第1の半導体チップ4の位置を嵩上げして、上方に移動させるものである。実施形態の半導体装置1においては、このようなスペーサ基板3の内部に電源導体層7とグランド導体層8とを設けている。さらに、スペーサ基板3は複数の電極パッド17を有し、その内部には複数のビア18が設けられている。電源導体層7は少なくとも1つのビア18を介して少なくとも1つの電極パッド17と接続され、さらに電極パッド17は配線基板2の内部電極10の電源電極とワイヤ19で接続されている。グランド導体層8は他のビア18を介して他の電極パッド17と接続され、さらに電極パッド17は配線基板2の内部電極10のグランド電極とワイヤ19で接続されている。電源導体層7及びグランド導体層8は、それぞれスペーサ基板3内に複数設けられていてもよい。
第1の半導体チップ4A、4Bの複数の電極パッド12A、12Bのうち、電源パッドはそれらの間がワイヤ13で接続され、さらにスペーサ基板3の電源導体層7に接続された電極パッド17とワイヤ20で接続されている。第1の半導体チップ4A、4Bの複数の電極パッド12A、12Bのうち、グランドパッドはそれらの間がワイヤ13で接続され、さらにスペーサ基板3のグランド導体層8に接続された電極パッド17とワイヤ20で接続されている。すなわち、第1の半導体チップ4内に設けられた電源層は、スペーサ基板3の電源導体層7と接続されており、さらに配線基板2の電源電極と接続されている。第1の半導体チップ4内に設けられたグランド層は、スペーサ基板3のグランド導体層8と接続されており、さらに配線基板2のグランド電極と接続されている。
このように、第1の半導体チップ4の電源層(図示せず)をスペーサ基板3の電源導体層7と電気的に接続すると共に、第1の半導体チップ4のグランド層(図示せず)をスペーサ基板3のグランド導体層8と電気的に接続することで、スペーサ基板3の電源導体層7とグランド導体層8との間で電気容量を増やすことができる。電源導体層7とグランド導体層8との間の距離は、スペーサ基板3の厚さ内の制限を受けるものの、必要な距離に設定することができ、電源−グランド間の電気容量を増やすことができる。さらに、第1の半導体チップ4の電源層及びグランド層と電源導体層7及びグランド導体層8との距離を短縮することができる。従って、第1の半導体チップ4A、4Bが高周波化された場合においても、高周波の電源−グランド間のインピーダンスを下げることができる。
インピーダンスZは、周波数fとインダクタンスLと容量Cに対して以下の式で表される。
上記したように、周波数fが高周波化された場合においても、容量Cを増加させると共に、インダクタンスLを減少させることによって、インピーダンスZを小さくすることができる。インダクタンスLは他の条件が同じならば、一般的に配線の距離が長くなる程大きくなるので、できるだけ配線を短くすることが求められる。インピーダンスZを小さくすることによって、電源−グランド間の電圧変動ノイズを抑制することが可能になる。これによって、半導体装置1の高速化に伴って、電源−グランド間のインピーダンスが高周波化された場合においても、電源−グランド間の電気容量を増やしてインピーダンスを低減し、これにより電源−グランド間の電圧変動ノイズを抑制することができる。従って、高速化及び高周波化された第1の半導体チップ(メモリチップ)4を備える半導体装置1の動作特性や信頼性等を高めることができると共に、外部機器への悪影響等を抑制することが可能になる。さらに、電源−グランド間の電気容量を増やすことによって、チップコンデンサの搭載を省くことができ、半導体装置1の小型化や低コスト化等を図ることが可能になる。
(第2の実施形態)
図2は第2の実施形態による半導体装置の構成を示す断面図である。図2に示す半導体装置1は、配線基板2上に搭載された2個のスペーサ基板3A、3Bを有している。2個のスペーサ基板3A、3B上には、それぞれ2個の第1の半導体チップ4A(4A1、4A2)、4B(4B1、4B2)が実装されている。スペーサ基板3A及びその上に実装された第1の半導体チップ4A1、4B1と、スペーサ基板3B及びその上に実装された第1の半導体チップ4A2、4B2は、配線基板2上で左右が逆転していることを除いて同じ構造を有しており、またそれらの間の接続構造や配線基板2との接続構造も左右が逆転していることを除いて同じ構造を有している。
図2は第2の実施形態による半導体装置の構成を示す断面図である。図2に示す半導体装置1は、配線基板2上に搭載された2個のスペーサ基板3A、3Bを有している。2個のスペーサ基板3A、3B上には、それぞれ2個の第1の半導体チップ4A(4A1、4A2)、4B(4B1、4B2)が実装されている。スペーサ基板3A及びその上に実装された第1の半導体チップ4A1、4B1と、スペーサ基板3B及びその上に実装された第1の半導体チップ4A2、4B2は、配線基板2上で左右が逆転していることを除いて同じ構造を有しており、またそれらの間の接続構造や配線基板2との接続構造も左右が逆転していることを除いて同じ構造を有している。
さらに、スペーサ基板3A、3Bと第1の半導体チップ4A1、4B1、4A2、4B2と配線基板2との接続構造は、スペーサ基板3B及び第1の半導体チップ4A2、4B2の左右逆転状態を除いて、第1の実施形態の接続構造と同様であり、それぞれワイヤ13、14、19、20を用いて接続されている。第2の実施形態の半導体装置1は、配線基板2の2個のスペーサ基板3A、3B間に第2の半導体チップ5が実装されている。すなわち、階段状に積層された第1の半導体チップ4A1、4B1のスペーサ基板3Aから突出した部分の下側、及び階段状に積層された第1の半導体チップ4A2、4B2のスペーサ基板3Bから突出した部分の下側を含む空間に、第2の半導体チップ5が配置されている。2個のスペーサ基板3A、3Bは、それぞれ電源導体層7A、7B及びグランド導体層8A、8Bを有している。
上記したスペーサ基板3Aの電源導体層7A及びグランド導体層8Aを第1の半導体チップ4A1、4B1内に設けられた電源層及びグランド層と接続すると共に、スペーサ基板3Bの電源導体層7B及びグランド導体層8Bを第1の半導体チップ4A2、4B2内に設けられた電源層及びグランド層と接続することによって、それぞれの電源−グランド間の電気容量を増やすことができ、さらに第1の半導体チップ4A1、4B1、4A2、4B2の電源層及びグランド層と電源導体層7A、7B及びグランド導体層8A、8Bとの距離を短縮することができる。従って、第1の半導体チップ4A1、4B1、4A2、4B2が高周波化された場合においても、高周波の電源−グランド間のインピーダンスを下げることができる。これによって、電源−グランド間の電圧変動ノイズを抑制することができる。従って、高速化及び高周波化された第1の半導体チップ(メモリチップ)4を備える半導体装置1の動作特性や信頼性等を高めることができると共に、外部機器への悪影響等を抑制することが可能になる。
(第3の実施形態)
図3は第3の実施形態による半導体装置の構成を示す断面図である。図3に示す半導体装置1は、配線基板2上にスペーサ基板3を搭載する接着層21内に第2の半導体チップ5が配置されている。すなわち、第3の実施形態の半導体装置1は、フィルムオンダイ構造を適用し、スペーサ基板3を配線基板2上に接着層21を介して搭載すると共に、第2の半導体チップ5を接着層21内に埋め込んでいる。第3の実施形態の半導体装置1は、第2の半導体チップ5を接着層21内に埋め込んだ構造を除いて、第1の実施形態の半導体装置1と同一の構成及び接続構造等を有している。
図3は第3の実施形態による半導体装置の構成を示す断面図である。図3に示す半導体装置1は、配線基板2上にスペーサ基板3を搭載する接着層21内に第2の半導体チップ5が配置されている。すなわち、第3の実施形態の半導体装置1は、フィルムオンダイ構造を適用し、スペーサ基板3を配線基板2上に接着層21を介して搭載すると共に、第2の半導体チップ5を接着層21内に埋め込んでいる。第3の実施形態の半導体装置1は、第2の半導体チップ5を接着層21内に埋め込んだ構造を除いて、第1の実施形態の半導体装置1と同一の構成及び接続構造等を有している。
すなわち、スペーサ基板3の電源導体層7及びグランド導体層8を第1の半導体チップ4A、4B内に設けられた電源層及びグランド層と接続することによって、電源−グランド間の電気容量を増やしている。さらに、第1の半導体チップ4A、4Bの電源層及びグランド層と電源導体層7及びグランド導体層8との距離を短縮している。従って、第1の半導体チップ4A、4Bが高周波化された場合においても、高周波の電源−グランド間のインピーダンスを下げることができる。これらによって、電源−グランド間の電圧変動ノイズを抑制することができる。従って、高速化及び高周波化された第1の半導体チップ(メモリチップ)4を備える半導体装置1の動作特性や信頼性等を高めることができると共に、外部機器への悪影響等を抑制することが可能になる。
なお、上述した各実施形態の構成は、それぞれ組合せて適用することができ、また一部置き換えることも可能である。ここでは、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図するものではない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲において、種々の省略、置き換え、変更等を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体装置、2…配線基板、3,3A,3B…スペーサ基板、4,4A,4B,4A1,4A2,4B1,4B2…第1の半導体チップ、5…第2の半導体チップ、6…封止樹脂層、7,7A,7B…電源導体層、8,8A,8B…グランド導体層、12,12A,12B,15,17…電極パッド、13,14,16,19,20…ワイヤ、18…ビア、21…接着層。
Claims (5)
- 配線基板と、
前記配線基板上に搭載され、電源導体層とグランド導体層とが内設されたスペーサ基板と、
前記スペーサ基板上に実装され、前記電源導体層と電気的に接続された電源層及び前記グランド導体層と電気的に接続されたグランド層とを有する少なくとも1つの第1の半導体チップと、
前記配線基板上に実装された第2の半導体チップと
を具備する半導体装置。 - 前記スペーサ基板上には、複数の前記第1の半導体チップが積層されて実装されている、請求項1に記載の半導体装置。
- 前記スペーサ基板は、前記電源導体層と電気的に接続された電源パッドと前記グランド導体層と電気的に接続された電源パッドとを有し、
前記第1の半導体チップは、前記スペーサ基板の前記電源パッドとワイヤを介して電気的に接続された電極パッドと前記スペーサ基板の前記グランドパッドとワイヤを介して電気的に接続された電極パッドとを有する、請求項1又は請求項2に記載の半導体装置。 - 前記第2の半導体チップの少なくとも一部は、前記スペーサ基板から突出した前記第1の半導体チップの一部の下方に位置している、請求項1ないし請求項3のいずれか1項に記載の半導体装置。
- 前記第2の半導体チップは、前記スペーサ基板を前記配線基板に搭載する接着層内に埋め込まれている、請求項1ないし請求項3のいずれか1項に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046938A JP2020150145A (ja) | 2019-03-14 | 2019-03-14 | 半導体装置 |
TW108130442A TWI724510B (zh) | 2019-03-14 | 2019-08-26 | 半導體裝置 |
CN201910806790.5A CN111696970B (zh) | 2019-03-14 | 2019-08-28 | 半导体装置 |
US16/553,810 US11037879B2 (en) | 2019-03-14 | 2019-08-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046938A JP2020150145A (ja) | 2019-03-14 | 2019-03-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020150145A true JP2020150145A (ja) | 2020-09-17 |
Family
ID=72423823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019046938A Pending JP2020150145A (ja) | 2019-03-14 | 2019-03-14 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11037879B2 (ja) |
JP (1) | JP2020150145A (ja) |
CN (1) | CN111696970B (ja) |
TW (1) | TWI724510B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11721672B2 (en) | 2021-03-05 | 2023-08-08 | Kioxia Corporation | Semiconductor device and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022045618A (ja) * | 2020-09-09 | 2022-03-22 | キオクシア株式会社 | 半導体装置 |
KR20220055112A (ko) * | 2020-10-26 | 2022-05-03 | 삼성전자주식회사 | 반도체 칩들을 갖는 반도체 패키지 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
US6477034B1 (en) | 2001-10-03 | 2002-11-05 | Intel Corporation | Interposer substrate with low inductance capacitive paths |
JP2005310814A (ja) * | 2004-04-16 | 2005-11-04 | Alps Electric Co Ltd | キャパシタ内蔵基板 |
JP4409455B2 (ja) | 2005-01-31 | 2010-02-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4726640B2 (ja) * | 2006-01-20 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5511119B2 (ja) | 2006-04-14 | 2014-06-04 | 株式会社リキッド・デザイン・システムズ | インターポーザ及び半導体装置 |
JP5259059B2 (ja) * | 2006-07-04 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009246317A (ja) * | 2008-04-01 | 2009-10-22 | Nec Electronics Corp | 半導体装置および配線基板 |
JP2010199286A (ja) | 2009-02-25 | 2010-09-09 | Elpida Memory Inc | 半導体装置 |
US8691626B2 (en) * | 2010-09-09 | 2014-04-08 | Advanced Micro Devices, Inc. | Semiconductor chip device with underfill |
JP2012104707A (ja) * | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体パッケージ |
JP5996500B2 (ja) * | 2013-09-11 | 2016-09-21 | 株式会社東芝 | 半導体装置および記憶装置 |
US10090235B2 (en) * | 2013-11-14 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor device and semiconductor package |
KR102247916B1 (ko) * | 2014-01-16 | 2021-05-04 | 삼성전자주식회사 | 계단식 적층 구조를 갖는 반도체 패키지 |
JP6524003B2 (ja) * | 2016-03-17 | 2019-06-05 | 東芝メモリ株式会社 | 半導体装置 |
JP2018160157A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 半導体パッケージ |
-
2019
- 2019-03-14 JP JP2019046938A patent/JP2020150145A/ja active Pending
- 2019-08-26 TW TW108130442A patent/TWI724510B/zh active
- 2019-08-28 CN CN201910806790.5A patent/CN111696970B/zh active Active
- 2019-08-28 US US16/553,810 patent/US11037879B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11721672B2 (en) | 2021-03-05 | 2023-08-08 | Kioxia Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN111696970B (zh) | 2023-12-05 |
US11037879B2 (en) | 2021-06-15 |
CN111696970A (zh) | 2020-09-22 |
TWI724510B (zh) | 2021-04-11 |
US20200294922A1 (en) | 2020-09-17 |
TW202034490A (zh) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902652B2 (en) | Semiconductor package and semiconductor system in package using the same | |
US10109576B2 (en) | Capacitor mounting structure | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20130058067A1 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
JP2001024150A (ja) | 半導体装置 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2010199286A (ja) | 半導体装置 | |
TWI682411B (zh) | 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置 | |
TWI724510B (zh) | 半導體裝置 | |
KR20090064314A (ko) | 반도체 장치 | |
US8829648B2 (en) | Package substrate and semiconductor package | |
US6430059B1 (en) | Integrated circuit package substrate integrating with decoupling capacitor | |
JP2008124072A (ja) | 半導体装置 | |
TWI601456B (zh) | 一種電路板及其應用 | |
KR102578797B1 (ko) | 반도체 패키지 | |
US20070029663A1 (en) | Multilayered circuit substrate and semiconductor package structure using the same | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
JP2020013917A (ja) | 配線基板 | |
CN112768426B (zh) | 一种多芯片模块 | |
TWI796626B (zh) | 半導體封裝 | |
US20230046098A1 (en) | Semiconductor package including stiffener | |
TWI669993B (zh) | Electronic chip module for double-sided mounting parts | |
US9966364B2 (en) | Semiconductor package and method for fabricating the same | |
WO2019194200A1 (ja) | 部品内蔵基板 |