JP2018160157A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2018160157A JP2018160157A JP2017057714A JP2017057714A JP2018160157A JP 2018160157 A JP2018160157 A JP 2018160157A JP 2017057714 A JP2017057714 A JP 2017057714A JP 2017057714 A JP2017057714 A JP 2017057714A JP 2018160157 A JP2018160157 A JP 2018160157A
- Authority
- JP
- Japan
- Prior art keywords
- memory chips
- substrate
- controller chip
- semiconductor package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1436—Dynamic random-access memory [DRAM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/145—Read-only memory [ROM]
- H01L2924/1451—EPROM
- H01L2924/14511—EEPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【解決手段】半導体パッケージ1は、第1面21aと、第1面とは反対側に位置した第2面21bと、を有する基板21と、第1面側に設けられるとともに積層された複数の第1メモリチップ12a及び複数の第2メモリチップ12bと、第1面側に設けられるとともに、複数の第1メモリチップと、複数の第2メモリチップと、の間に位置したコントローラチップ11と、第2面側に設けられた複数の半田ボールと、を備える。複数の第1メモリチップは、複数の第1メモリチップとコントローラチップとの並び方向において、コントローラチップ側にずらされて積層され、複数の第2メモリチップは、複数の第2メモリチップとコントローラチップとの並び方向において、コントローラチップ側にずらされて積層される。
【選択図】図4
Description
実施形態は、半導体パッケージの動作信頼性を向上させる。
を有した基板と、前記第1面側に設けられるとともに積層された複数の第1メモリチップ
と、前記第1面側に設けられるとともに積層された複数の第2メモリチップと、前記第1
面側に設けられるとともに、複数の前記第1メモリチップと、複数の前記第2メモリチッ
プと、の間に位置したコントローラチップと、前記第2面側に設けられた複数の半田ボー
ルと、を備え、複数の前記第1メモリチップは、複数の該第1メモリチップと前記コント
ローラチップとの並び方向において、該コントローラチップ側にずらされて積層され、複
数の前記第2メモリチップは、複数の該第2メモリチップと前記コントローラチップとの
並び方向において、該コントローラチップ側にずらされて積層される。
あくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。ま
た、複数の表現が付されていない要素についても、別の表現で表現されてもよい。
現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異
なる部分が含まれることもある。
図1乃至図8は、第1実施形態に係る半導体パッケージ1を示す。半導体パッケージ1
は、「半導体装置」の一例である。本実施形態に係る半導体パッケージ1は、いわゆるB
GA−SSD(Ball Grid Array-Solid State Drive)であり、複数の半導体メモリチッ
プとコントローラとが一つのBGAタイプのパッケージとして一体に構成される。
電子機器2は、筐体3と、この筐体3に収容された回路基板4(メインボード)とを有す
る。半導体パッケージ1は、回路基板4に取り付けられ、電子機器2のストレージ装置と
して機能する。回路基板4は、ホストコントローラ5(例えばCPU)を有する。ホスト
コントローラ5は、例えばサウスブリッジを含み、半導体パッケージ1を含む電子機器2
の全体の動作を制御する。
ラ5及び半導体パッケージ1は、PCI−express(以下、PCIe)の規格に則
したインタフェースを有する。ホストコントローラ5と半導体パッケージ1との間には、
複数本の信号ライン6が設けられている。半導体パッケージ1は、信号ライン6を介して
、ホストコントローラ5との間でPCIeの規格に則した高速信号をやり取りする。
たインタフェースを有するのではなく、例えば、SAS(Serial Attached SCSI)やSA
TA(Serial Advanced Technology Attachment)、NVMe(Non Volatile Memory Exp
ress)、USB(Universal Serial Bus)等の他の規格が用いられてもよい。
8b)を介して、ホストコントローラ5及び半導体パッケージ1に接続されている。電源
回路7は、電子機器2が動作するための各種の電源をホストコントローラ5及び半導体パ
ッケージ1に供給する。
1は、コントローラチップ11(コントローラ)、半導体メモリチップ12、DRAMチ
ップ13、オシレータ(OSC)14、EEPROM(Electrically Erasable and Prog
rammable ROM)15、及び温度センサ16を備える。
ある。半導体メモリチップ12は、例えばNANDチップ(NANDフラッシュメモリ)
である。尚、NANDチップは、不揮発性メモリであり、電源供給を行わない状態でもデ
ータを保持する。DRAMチップ13(DRAM)は、半導体メモリチップ12の管理情
報の保管やデータのキャッシュなどに用いられる。
する。EEPROM15は、制御プログラム等を固定情報として格納している。EEPR
OM15は、不揮発性メモリの一例である。温度センサ16は、半導体パッケージ1内の
温度を検出し、コントローラチップ11に通知する。
ケージ1の各部の動作を制御する。例えば、温度センサ16で検出された温度が所定以上
であった場合、コントローラチップ11は、半導体パッケージ1の動作速度を調節し、半
導体パッケージ1の動作を所定時間または所定間隔で停止し、半導体パッケージ1の温度
を許容値以下に抑える。
面図である。尚、図4、及び図5では、説明の便宜上、半導体パッケージ1に備えられる
オシレータ14、EEPROM15等の一部の構成を省略している。また、図5では、半
導体パッケージ1の構成の中で、後述する封止部23(モールド材)を省略している。
の半導体メモリチップ12、ボンディングワイヤ22、封止部23(モールド材)、マウ
ントフィルム24、及び複数の半田ボール25を備える。
1は、第1面21aと、該第1面21aとは反対側に位置した第2面21bとを有する。
チップ11は、例えばマウントフィルム24によって基板21に固定されている。また、
コントローラチップ11は、ボンディングワイヤ22によって基板21に電気的に接続さ
れている。基板21の第1面21aには、コントローラチップ11及びボンディングワイ
ヤ22を封止する封止部23が設けられている。
々が積層されている。尚、半導体メモリチップ12は、マウントフィルム24によって第
1面21aに固定される。また、積層された半導体メモリチップ12は、互いにマウント
フィルム24によって固定される。複数の半導体メモリチップ12は、ボンディングワイ
ヤ22を介して基板21に電気的に接続されている。半導体メモリチップ12は、基板2
1を介して、コントローラチップ11に電気的に接続されている。
、基板21の第1面21a上において2箇所に分けて積層される。以降、説明の便宜上、
一方の半導体メモリチップ群に含まれる半導体メモリチップ12を特に半導体メモリチッ
プ12a、他方の半導体メモリチップ群に含まれる半導体メモリチップ12を特に半導体
メモリチップ12b、とする。さらに、複数の半導体メモリチップ12(12a及び12
b)の内、積層の最下層に位置した半導体メモリチップ12a及び12bを、特に半導体
メモリチップ12aZ及び12bZとする。
プ13は、図示されないマウントフィルム24によって第1面21aに固定される。DR
AMチップ13は、ボンディングワイヤ22を介して基板21に電気的に接続されている
。DRAMチップ13は、基板21を介して、コントローラチップ11に電気的に接続さ
れており、例えば半導体メモリチップ12の管理情報の保管やデータのキャッシュなどに
用いられる。
の温度を検出し、コントローラチップ11に通知する。尚、温度センサ16は半導体パッ
ケージ1内において、例えばコントローラチップ11の近傍に位置する。より具体的には
、基板21の第1面21aに載せられた半導体メモリチップ12aZ及び12bZ、コン
トローラチップ11、並びにDRAMチップ13の中で、コントローラチップ11と温度
センサ16との距離が、最も短い。
て、積層された複数の半導体メモリチップ12a及び12bの内、最下の半導体メモリチ
ップ12aZ及び12bZが載せられた領域の間の領域に位置する。
2aZ及び12bZ以外を図5から除外して示した図である。本実施形態においてコント
ローラチップ11、DRAMチップ13、及び温度センサ16は、半導体メモリチップ1
2aと半導体メモリチップ12bとの間の領域Aに実装される。尚、図6において領域A
は、一点鎖線で囲まれた領域であるとする。
心に向かってずらされて(オフセットされて)積層される。このとき、例えば半導体メモ
リチップ12aZ、コントローラチップ11、及び半導体メモリチップ12bZの並び方
向を第1方向とすると、複数の半導体メモリチップ12aは、第1方向においてコントロ
ーラチップ11に向かってずらされて積層される。また、複数の半導体メモリチップ12
bは、第1方向においてコントローラチップ11に向かってずらされて積層される。
箇所に分けて積層される。したがって、例えば半導体パッケージ1に含まれるすべての半
導体メモリチップ12を1箇所に積層する場合と比較して、半導体パッケージ1の厚さを
薄くすることが可能である。
半導体パッケージ1に含まれるすべての半導体メモリチップ12を1箇所に積層する場合
と比較して、半導体メモリチップ1其々の厚さを厚く設定することが可能である。したが
って、半導体パッケージ1の実装信頼性や動作信頼性、さらには製造性を向上させること
が可能である。
い合う方向にずらされて積層される。また、複数の半導体メモリチップ12aと複数の半
導体メモリチップ12bとの間に、コントローラチップ11が設けられる。コントローラ
チップ11が、複数の半導体メモリチップ12aと複数の半導体メモリチップ12bとの
間に設けられることにより、基板21の内部配線層又は基板21上における、半導体メモ
リチップ12とコントローラチップ11との配線距離を短くすることが可能である。
なることで、寄生容量、寄生抵抗、及び寄生インダクタンス等の増加や信号遅延を抑制す
ることができる。また、半導体メモリチップ12とコントローラチップ11との配線距離
が長い場合と比較して、信号配線の特性インピーダンスの維持が容易となる。
。
が設けられている。図7は、基板21の第2面21bにおける半田ボール25の配列を示
す。図7に示すように、複数の半田ボール25は、基板21の第2面21bの全体に配置
されず、例えば部分的に配置されている。また、図8は、これら半田ボール25のアサイ
ンを模式的に示す。なお図7及び図8は、説明の便宜上、回路基板4に載せられた姿勢を
基準(半導体パッケージ1を上方から見た姿勢を基準)にしたボール配置を示す。
例であり、例えば半導体パッケージ1内の半導体メモリチップ12やコントローラチップ
11等の各チップ、電子部品等の配置や、半導体パッケージ1の外形寸法等によって適宜
変更可能である。
ルS、電源ボールP、グランドボールG、及びサーマルボールT(放熱ボール)を含む。
尚、図8においてサーマルボールTはハッチングにより示されており、その他、PCIe
信号ボールE、電源ボールP、グランドボールG、は其々、E、P、Gと示されている。
尚、図8のアサインにおいて、特定の割り当てがされていない半田ボール25は、サーマ
ルボールT、PCIe信号ボールE、電源ボールP、グランドボールG、及びその他の信
号ボールS、の何れが割り当てられても良いものとする。
3に分かれて配置されている。第1郡G1は、基板21の中央部に位置する。換言すれば
、第1群1Gの半田ボール25が位置した領域は、基板21の中心を含む。第1郡G1は
、基板21の中央部に設けられた複数のサーマルボールTと、この複数のサーマルボール
Tを囲むように配置された複数の電源ボールP、グランドボールG、及び信号ボールSを
有する。
ている。このため、コントローラチップ11などの熱は、グランド層29または電源層2
8を介してサーマルボールTに移動しやすい。
2とは電気的に接続されない。尚、サーマルボールTは、コントローラチップ11及び半
導体メモリチップ12の他に、例えばDRAMチップ13とも電気的に接続されない構成
でも良い。
)。例えば本実施形態では、半導体メモリチップ12を2箇所に分けて基板21上に積層
させているため、基板21の中心部にコントローラチップ11が実装される。コントロー
ラチップ11は、基板21の中央部に位置し、第1郡G1のサーマルボールTに重なる。
、半導体メモリチップ12やDRAMチップ13)と比較して、動作時の発熱量が大きい
。換言すれば、半導体パッケージ1の動作中においてコントローラチップ11は、半導体
メモリチップ12やDRAMチップ13よりも温度が高くなり得る。
と対応した位置に設けられることで、コントローラチップ11から基板21に伝わる熱の
一部をより効率的に回路基板4に逃がすことが可能である。尚、ここでの「コントローラ
チップ11と対応した位置」とは、換言すれば、「コントローラチップ11と重なる位置
(領域)」である。つまり、第1郡G1のサーマルボールTは、例えば基板21の第1面
21a側から見た場合に、基板21の第2面21b上においてコントローラチップ11と
重なる領域に設けられる。
半田ボール25の内、すべてがサーマルボールTである必要は無い。例えば、コントロー
ラチップ11と対応した位置に設けられる複数の半田ボール25の内、半数以上がサーマ
ルボールTであればよい。
種の電源を供給する。グランドボールGは、基板21のグランド層29に電気的に接続さ
れ、接地電位となる。
2と第1郡G1との間には隙間が存在する。換言すれば、第2郡G2の半田ボール25と
第1群G1の半田ボール25とは、第1群G1の半田ボール25同士の距離よりも離間し
て位置している。第2郡G2は、PCIe信号ボールE、信号ボールS、電源ボールP、
及びグランドボールGを有する。
、ネガティブ)と、で出力差動ペアを構成する。また、PCIe信号ボールEは、高速差
動信号(入力、ポジティブ)と、高速差動信号(入力、ネガティブ)と、で入力差動ペア
を構成する。さらに、前述した入力差動ペアと出力差動ペアとによって、一対の高速差動
入力信号と高速差動出力信号からなる信号セットに対応した半田ボールセットBS(レー
ン)を構成する。
態において半導体パッケージ1は、図8に示すように、半田ボールセットを2セット有す
る。尚、半導体パッケージ1は、半田ボールセットを1セット有しても良く、また、半田
ボールセットは4セットや8セット備えられても良い。
くに纏めて配置される。換言すれば、半田ボールセットは、基板21の第1辺41aと基
板21の中心との間に位置する。このため、半導体パッケージ1が回路基板4に取り付け
られる際に、基板21上において半田ボールセットをホストコントローラ5の近くに位置
するように実装可能である。
とで、ホストコントローラ5とPCIe信号ボールEとの間の配線距離を短くすることが
可能である。
号ライン6(配線パターン)を有する。信号ライン6は、例えば回路基板4の表層に設け
られている。
らホストコントローラ5に向いて例えば直線状に延びている。信号ライン6は、例えば同
じ配線長を有する。すなわち、ホストコントローラ5と複数のPCIe信号ボールEとの
間には信号ライン6の等長性が確保されている。
置された複数のグランドボールGを含む。グランドボールGは、半田ボールセット間に設
けられる。
シールドされ、信号の相互干渉や外来ノイズの影響が抑制されている。
ルEに面する。これにより、複数の差動信号が他の信号から独立するように電気的にシー
ルドされ、信号の相互干渉や外来ノイズの影響が抑制されている。
第3郡G3は、第2郡G2のさらに外側に位置する。第3郡G3は、第2郡G2と基板2
1の外周縁との間に位置する。すなわち、複数のサーマルボールTは、前述した半田ボー
ルセットよりも、基板21の外周縁の近くに位置する。
て、基板21の第1辺41aと略直交した方向で、半田ボールセットと並ぶ領域を避けて
配置されている。すなわち、サーマルボールTは、信号ライン6が通る領域を避けて配置
されている。これにより、信号ライン6は、サーマルボールTと物理的に干渉することな
く、回路基板4の表層に直線状に延びることができる。
ドボールGに対して、基板21の第1辺41aと略直交した方向で並ぶ領域に配置されて
いる。サーマルボールTは、複数の信号ライン6の間及び信号ライン6の両側に位置する
。サーマルボールTは、例えば基板21のグランド層29に電気的に接続され、電気的な
シールドとして信号ライン6に流れる信号の相互干渉や外来ノイズの影響を抑制すること
に寄与する。
第2領域43bは、半田ボール25の第2郡G2の内側に位置した領域である。第2領域
43bは、半田ボールセットよりも、基板21の中央部に近い領域である。
。第1領域43aは、半田ボールセットよりも、基板21の外周側に位置した領域である
。そして、第2領域43bにおけるサーマルボールTの配置密度は、第1領域43aにお
けるサーマルボールTの配置密度よりも高い。なお「配置密度」とは、各領域に配置され
たサーマルボールTの数を各領域の面積で割ったものである。
心に対して略点対称に配置されている。なお、「略点対象」とは、完全に点対称な場合に
加えて、例えば少数(例えば1つ)のグランドボールGが点対称に配置されていない場合
も含む。
が基板21の中心に対して点対称に配置されていればよい。本実施形態では、複数の電源
ボールPは、基板21の中心に対して点対称に配置されている。
い場合、正規の向きに対して誤って180度回転させた状態で半導体パッケージ1を基板
21に取り付けると、回路基板4の図示されない電源用パッドと半導体パッケージ1のグ
ランドボールGとが接続され、ショートする可能性がある。
21の中心に対して略点対称に配置されていると、正規の向きに対して誤って180度回
転させた状態で半導体パッケージ1を基板21に取り付けた場合でも、複数の電源ボール
Pと複数の電源用パッド、及び複数のグランドボールGと図示されない複数のグランド用
パッドとの対応関係は維持される。このため、ショートが生じる可能性がなく、システム
全体および半導体パッケージ1の損傷を防止することができる。
が接続されるグランド用パッドとを含む。
体パッケージ1を正規の向きに対して誤って180度回転させて回路基板4に取り付けた
場合でも、電源ボールPと電源用パッド、及びグランドボールGとグランド用パッドとの
対応関係が維持される。
箇所に分けて積層されるため、半導体パッケージ1の厚さを薄くすることが可能である。
半導体メモリチップ1其々の厚さを厚く設定することができ、半導体パッケージ1の実装
信頼性や動作信頼性、さらには製造性を向上させることが可能である。
い合う方向にずらされて積層されるため、複数の半導体メモリチップ12aと12bとの
間に、コントローラチップ11を実装するためのスペースを確保できる。
かい合う方向にずらされて積層され、複数の半導体メモリチップ12a及び12bの間の
領域には、コントローラチップ11が設けられる。コントローラチップ11が、複数の半
導体メモリチップ12aと複数の半導体メモリチップ12bとの間に設けられることによ
り、基板21の内部配線層又は基板21上における、半導体メモリチップ12とコントロ
ーラチップ11との配線距離を短くすることが可能である。
メモリチップ12bとの間に設けられることにより、コントローラチップ11と、複数の
半導体メモリチップ12aおよび複数の半導体メモリチップ12bと、を接続する配線が
、コントローラチップ11の両側から伸びることになるため、基板21上(又は基板21
の内部)における配線の複雑化を抑制可能である。
ると同時に、複数の半導体メモリチップ12aと複数の半導体メモリチップ12bとの間
の領域(領域A)に設けられる。このため、温度センサ16は、コントローラチップ11
の近傍に設けられ、半導体パッケージ1の温度検出の精度が向上され得る。
モリチップ12bとの間の領域(領域A)に設けられている。つまり、本実施形態におい
てコントローラチップ11は、基板21の中心を含んだ領域に設けられる。このため、基
板21の第2面21bにおいて、コントローラチップが実装された領域に対応した位置に
サーマルボールTが設けられ、半導体パッケージ1の放熱特性が向上される。
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、
種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明
の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に
含まれる。
ホストコントローラ(CPU)、6:信号ライン、7:電源回路、8:電源ライン、11
:コントローラチップ(コントローラ)、12:半導体メモリチップ(NANDチップ)
、13:DRAMチップ、14:オシレータ(OSC)、15:EEPROM、16:温
度センサ、21:基板、22:ボンディングワイヤ、23:封止部(モールド材)、24
:マウントフィルム、25:半田ボール、28:電源層、29:グランド層。
Claims (8)
- 第1面と、該第1面とは反対側に位置した第2面と、を有した基板と、
前記第1面側に設けられるとともに積層された複数の第1メモリチップと、
前記第1面側に設けられるとともに積層された複数の第2メモリチップと、
前記第1面側に設けられ、複数の前記第1メモリチップと、複数の前記第2メモリチッ
プと、の間に位置するとともに、複数の該第1メモリチップと、複数の該第2メモリチッ
プと、を制御可能なコントローラチップと、
複数の前記第1メモリチップと、複数の前記第2メモリチップと、前記コントローラチ
ップと、を封止した封止部と、
前記第2面側に設けられた複数の半田ボールと、
を備え、
複数の前記第1メモリチップは、複数の該第1メモリチップと前記コントローラチップ
との並び方向において、該コントローラチップ側にずらされて積層され、
複数の前記第2メモリチップは、複数の該第2メモリチップと前記コントローラチップ
との並び方向において、該コントローラチップ側にずらされて積層された半導体パッケー
ジ。 - 前記複数の半田ボールは、前記第1メモリチップと、前記第2メモリチップと、前記コ
ントローラチップとの内、少なくともいずれか1つと電気的に接続された複数の第1半田
ボールと、前記第1メモリチップと、前記第2メモリチップと、前記コントローラチップ
との内、いずれとも電気的に接続されない複数の第2半田ボールと、を含む請求項1に記
載の半導体パッケージ。 - 前記基板の前記第2面の前記コントローラチップと重なる領域において、前記第1半田
ボールよりも前記第2半田ボールが多く設けられた請求項2に記載の半導体パッケージ。 - 前記基板は、グランド層と電源層とを含み、前記複数の第2半田ボールは、前記グラン
ド層と電気的に接続された請求項2又は請求項3に記載の半導体パッケージ。 - 前記基板の前記第1面には温度センサが実装され、該温度センサは、前記コントローラ
チップの近傍に設けられる請求項1乃至請求項4のいずれか1項に記載の半導体パッケー
ジ。 - 前記基板は、前記第2面において第1領域と、該第1領域の内側に位置し、前記複数の
半田ボールの配置密度が該第1領域における前記複数の半田ボールの配置密度よりも高い
第2領域と、を含む請求項1乃至請求項5のいずれか1項に記載の半導体パッケージ。 - 前記第1領域には、前記複数の第2半田ボールのみが設けられた請求項6に記載の半導
体パッケージ。 - 第1面と、該第1面とは反対側に位置した第2面と、を有した基板と、
前記第1面側に設けられるとともに、前記基板の中心に向かってオフセットされて積層
された複数の第1メモリチップと、
前記第1面側に設けられるとともに、前記基板の中心に向かってオフセットされて積層
された複数の第2メモリチップと、
前記第1面側に設けられ、複数の前記第1メモリチップと、複数の前記第2メモリチッ
プと、を制御可能なコントローラチップと、
複数の前記第1メモリチップと、複数の前記第2メモリチップと、前記コントローラチ
ップと、を纏めて封止した封止部と、
前記第2面側に設けられた複数の半田部と、
を備えた半導体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057714A JP2018160157A (ja) | 2017-03-23 | 2017-03-23 | 半導体パッケージ |
US15/694,849 US20180277529A1 (en) | 2017-03-23 | 2017-09-03 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057714A JP2018160157A (ja) | 2017-03-23 | 2017-03-23 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018160157A true JP2018160157A (ja) | 2018-10-11 |
Family
ID=63583630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017057714A Pending JP2018160157A (ja) | 2017-03-23 | 2017-03-23 | 半導体パッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180277529A1 (ja) |
JP (1) | JP2018160157A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840220B2 (en) | 2019-03-22 | 2020-11-17 | Toshiba Memory Corporation | Semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020150145A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | 半導体装置 |
KR20210019226A (ko) * | 2019-08-12 | 2021-02-22 | 에스케이하이닉스 주식회사 | 적층 반도체 칩을 포함하는 반도체 패키지 |
JP2021077698A (ja) * | 2019-11-06 | 2021-05-20 | キオクシア株式会社 | 半導体パッケージ |
CN110993597A (zh) * | 2019-12-12 | 2020-04-10 | 北京计算机技术及应用研究所 | 一种缩小封装体积的封装堆叠结构 |
CN110993590A (zh) * | 2019-12-19 | 2020-04-10 | 华天科技(西安)有限公司 | 一种减小3d nand产品尺寸的封装结构及其制造方法 |
JP2022135727A (ja) * | 2021-03-05 | 2022-09-15 | キオクシア株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111062A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US20150200187A1 (en) * | 2014-01-16 | 2015-07-16 | Chul Park | Semiconductor package including stepwise stacked chips |
JP2015135875A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社東芝 | 半導体パッケージおよび電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US8823165B2 (en) * | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
KR102576764B1 (ko) * | 2016-10-28 | 2023-09-12 | 에스케이하이닉스 주식회사 | 비대칭 칩 스택들을 가지는 반도체 패키지 |
-
2017
- 2017-03-23 JP JP2017057714A patent/JP2018160157A/ja active Pending
- 2017-09-03 US US15/694,849 patent/US20180277529A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111062A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US20150200187A1 (en) * | 2014-01-16 | 2015-07-16 | Chul Park | Semiconductor package including stepwise stacked chips |
JP2015135875A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社東芝 | 半導体パッケージおよび電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840220B2 (en) | 2019-03-22 | 2020-11-17 | Toshiba Memory Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20180277529A1 (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018160157A (ja) | 半導体パッケージ | |
US10566274B2 (en) | Semiconductor device and semiconductor package including plural solder ball sets each corresponding to a pair of differential input and differential output signals | |
US9275947B2 (en) | Semiconductor device and semiconductor package having a plurality of differential signal balls | |
TWI520190B (zh) | 記憶卡及保全數位卡 | |
JP2020035957A (ja) | 半導体装置 | |
JP2015135875A (ja) | 半導体パッケージおよび電子機器 | |
JP2010147282A (ja) | 半導体集積回路装置 | |
US8604601B2 (en) | Semiconductor device having wiring layers with power-supply plane and ground plane | |
JP2019054181A (ja) | 半導体パッケージ | |
KR20200110065A (ko) | 브리지 다이를 포함한 반도체 패키지 | |
KR20090083709A (ko) | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 | |
TWI548037B (zh) | Semiconductor device and memory device | |
US20210134693A1 (en) | Semiconductor package | |
US20120152608A1 (en) | Printed circuit board with a screen | |
TW201336054A (zh) | 半導體記憶卡 | |
US9245853B2 (en) | Memory module | |
JP6462926B2 (ja) | ストレージ装置、及び電子機器 | |
JP2009188328A (ja) | 半導体装置 | |
JP7161069B1 (ja) | 記憶装置及び記憶装置モジュール | |
JP2014064044A (ja) | 半導体集積回路装置 | |
JP2020035940A (ja) | 半導体装置 | |
TWI703693B (zh) | 電子封裝結構及其晶片 | |
TW202406077A (zh) | 半導體裝置及電子機器 | |
JP2012146979A (ja) | 集積回路内における、インターフェースデバイスの面積効率の良い配列 | |
TW202137502A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200403 |