JP5160498B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5160498B2
JP5160498B2 JP2009121857A JP2009121857A JP5160498B2 JP 5160498 B2 JP5160498 B2 JP 5160498B2 JP 2009121857 A JP2009121857 A JP 2009121857A JP 2009121857 A JP2009121857 A JP 2009121857A JP 5160498 B2 JP5160498 B2 JP 5160498B2
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
protective film
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009121857A
Other languages
English (en)
Other versions
JP2010272622A5 (ja
JP2010272622A (ja
Inventor
文次 安村
文男 土屋
久範 伊東
琢二 井手
直樹 川邉
斉尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009121857A priority Critical patent/JP5160498B2/ja
Priority to TW105120867A priority patent/TWI596724B/zh
Priority to TW106121861A priority patent/TWI646644B/zh
Priority to TW099112370A priority patent/TWI548051B/zh
Priority to CN201410184793.7A priority patent/CN103943580A/zh
Priority to CN201610424138.3A priority patent/CN106024744A/zh
Priority to CN201010176519.7A priority patent/CN101894816B/zh
Priority to US12/778,123 priority patent/US8946705B2/en
Publication of JP2010272622A publication Critical patent/JP2010272622A/ja
Publication of JP2010272622A5 publication Critical patent/JP2010272622A5/ja
Application granted granted Critical
Publication of JP5160498B2 publication Critical patent/JP5160498B2/ja
Priority to US14/589,547 priority patent/US20150137125A1/en
Priority to US15/280,618 priority patent/US9824944B2/en
Priority to US15/785,531 priority patent/US10163740B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Description

本発明は、半導体装置に関し、特に、ボンディングパッドを有する半導体チップを搭載する半導体装置に適用して有効な技術に関するものである。
例えば、特開平０３−７９０５５号公報（特許文献１）には、ワイヤまたはフィルムリードをボンディングする第１の部分と、第１の部分と一体に連結され、第１の部分とパターンを区別して認識でき、ウエハテスト時にプローブニードルを接触させる第２の部分を備える電極パッドが開示されている。
また、特開２０００−１６４６２０号公報（特許文献２）には、ボンディング用電極領域と検査用ボンディング領域とから生成された電極パッドを有し、ボンディング用電極領域の中心と検査用ボンディング領域の中心とを所定の間隔以上とすることにより、半導体装置の検査とボンディングを確実に行うことのできる技術が開示されている。
また、特開２００１−３３８９５５号公報（特許文献３）には、ボンディングパッドがボンディング領域およびプローブ接触領域を備えており、ボンディング領域に導体ワイヤの一端をボンディングし、プローブ接触領域に試験用プローブの先端を接触させるワイヤボンディング法が開示されている。
また、特開２００７−３１８０１４号公報（特許文献４）には、第１の領域と第２の領域とを有する複数のパッドが長方形に形成され、パッドが一部の角部に面取り部を有するとともに千鳥配列で設けられ、さらに面取り部が千鳥配列の内側列と外側列のパッドで対向して設けられ、かつ第１の領域が半導体チップのコア論理領域側に配置された半導体装置が開示されている。
特開平０３−７９０５５号公報 特開２０００−１６４６２０号公報 特開２００１−３３８９５５号公報 特開２００７−３１８０１４号公報
半導体装置では、半導体チップの主面に形成された集積回路と半導体チップを搭載する基板の主面に形成された接続端子（ボンディングリード、ランド、インナーリード）等とを接続する方法の１つとしてワイヤボンディング接続方式が用いられている。ワイヤボンディング接続方式は、半導体チップの主面に形成された集積回路と電気的に繋がるボンディングパッド（電極パッド、金属パッド）と半導体チップを搭載する基板の主面に形成された複数の接続端子とを金（Ａｕ）などの金属の細線（例えば３０μｍφ）からなる複数のボンディングワイヤを用いてそれぞれ電気的に接続する。
また、半導体装置の製造過程では、組立工程（実装工程、後工程）の前に半導体チップの主面に形成された集積回路の基本的機能等の検査（Ｐ検、プローブ検査）を行うことが一般的である。この検査は、通常、ウエハの状態で複数のボンディングパッドに同時にプローブ（探針）を接触させて、半導体チップの主面に形成された集積回路の各種の電気的特性の測定を行うものである。なお、この測定では、予め半導体チップの全ボンディングパッドの配置に合わせて多数のプローブを配置したプローブカードが用いられる。プローブカードはテスターと電気的に接続されており、プローブカードからは全プローブに対応する信号が出力される。
ところで、ボンディングパッドにプローブを接触させる際にボンディングパッドを傷付けて、ボンディングパッドを構成する金属膜（例えばアルミニウム（Ａｌ）膜）を剥離することがある。ワイヤボンディング接続では、ボンディングパッドを構成する金属膜とボンディングワイヤの先端の金属ボールを構成する金属との合金が好適に形成されることが、その接合強度を高める上で重要である。しかし、プローブの接触によりボンディングパッドを構成する金属膜が剥離すると、上記合金が形成される領域が小さくなり、ボンディングパッドと金属ボールとの接合信頼性が低下する恐れがある。そこで、近年では、１つのボンディングパッドの表面領域をボンディングワイヤが接合する領域（ワイヤボンディング領域）とプローブが接触する領域（プローブ領域）とに分けることにより、プローブで傷付けられていない領域にボンディングワイヤを接続する手法が取られている。
図１６に、本発明者らが検討したボンディングパッドの一例を示す。図１６（ａ）はボンディングパッドの要部平面図、図１６（ｂ）は同図（ａ）のＡ−Ａ′線に沿って拡大した要部断面図である。図１６（ａ）では、２つのボンディングパッドを例示しているが、実際には、１つの半導体チップには、例えば３００パッド程度のボンディングパッドが形成されている。
図１６（ａ）および（ｂ）に示すように、ボンディングパッドＢ１は、例えば厚さ０．８５μｍのアルミニウム膜を主材料とする金属膜からなり、例えば第１方向の寸法が６０μｍ、第１方向と直交する第２方向の寸法が１２５μｍの長方形状である。隣接するボンディングパッドＢ１の間隔は、例えば５μｍである。ボンディングパッドＢ１の表面領域は、ボンディングワイヤの先端の金属ボールが接合するワイヤボンディング領域Ｂ１ｗとプローブが接触するプローブ領域Ｂ１ｐとに分けられている。
ボンディングパッドＢ１の周縁部は保護膜（パッシベーション膜）５１により覆われている。この保護膜５１は、例えば厚さ０．２μｍの酸化シリコン膜５１ａと厚さ０．６μｍの窒化シリコン膜５１ｂとの積層膜からなる。ボンディングパッドＢ１の周縁部に乗り上がり、ボンディングパッドＢ１の周縁部を覆っている保護膜５１の幅は、例えば２．５μｍである。保護膜５１とボンディングパッドＢ１との間に、例えば厚さ０．０７５μｍの窒化チタン（ＴｉＮ）膜５２が形成されているが、これは、ボンディングパッドＢ１を構成する金属膜を加工する際のフォトリソグラフィ工程において、ハレーション防止のために設けられ、反射防止膜としての機能を有する膜である。
しかしながら、図１６（ａ）および（ｂ）に示すワイヤボンディング領域Ｂ１ｗとプローブ領域Ｂ１ｐとを区別したボンディングパッドＢ１については、以下に説明する種々の技術的課題が存在する。すなわち、ボンディングパッドＢ１のワイヤボンディング領域Ｂ１ｗにボンディングワイヤの先端の金属ボールを接合する際、金属ボールがボンディングパッドＢ１の周縁部に乗り上がり、超音波が印加されると、保護膜５１の一部にクラックが入ることが明らかとなった。図１７に保護膜５１に入ったクラック５３の一例を示す。クラック５３は、主に、ボンディングパッドＢ１の端部側面で、かつ金属ボール５４によって覆われた部分で生じている。さらにはクラック５３が入ることに起因して、保護膜５１の一部が剥がれるなどの不良が生じる場合もある。
このような不良が生じると、例えば半導体製品の耐湿性試験の１つであるＨＡＳＴ（Highly−Accelerated Temperature and Humidity Stress Test、試験条件８５℃／８５％／Ｂｉａｓ）試験などにおいて、水分が容易にボンディングパッドＢ１へ浸入する。浸入した水分によって隣接するボンディングパッドＢ１間で電位差が生じ、隣接するボンディングパッドＢ１間がショートしてしまう。さらに、浸入した水分は、ハレーション防止のために設けられ、保護膜５１とボンディングパッドＢ１との間に残存している窒化チタン膜５２を酸化させる。窒化チタン膜５２は酸化すると膨張し、その膨張により生じた応力によってボンディングパッドＢ１よりも下層の内部配線間に設けられている層間絶縁膜が破壊され、内部配線間、またはボンディングパッドＢ１と内部配線とがショートしてしまう。ボンディングパッドＢ１間のショート、内部配線間のショート、またはボンディングパッドＢ１と内部配線とのショートなどの電気的な不良は、半導体装置の信頼性を著しく低下させてしまう。
例えばボンディングパッドのワイヤボンディング領域に金属ボールを接合する際の条件を変えることによって、保護膜に生じるクラックを防ぐことはできる。ワイヤボンディング時の接合条件の一例として、例えば２３０度程度の温度下で、１２０ｍＮ程度の一定荷重をかけながら、金属ボールを超音波により振動させてボンディングパッドに擦りつける動作を行うものがある。このようにボンディングパッドを構成する金属膜と金属ボールを構成する金属との合金が好適に形成される条件でワイヤボンディグ接続を行うことが、その接合強度を高める上で重要であり、安易に接合条件（例えば温度、荷重、超音波印加時間等）を変更することは困難である。
また、金属ボールの径を小さくして、ボンディングパッドの周縁部に金属ボールが乗り上げないようにすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、ボンディングパッドを構成する金属膜と金属ボールを構成する金属との合金が形成される領域が小さくなり、ボンディングパッドと金属ボールとの接合の信頼性が低下する恐れがある。
また、ボンディングパッドの面積を大きくして、ボンディングパッドの周縁部に金属ボールが乗り上げないようにすることによっても、保護膜に生じるクラックを防ぐことはできる。しかし、隣接するボンディングパッドの間隔を変えずにボンディングパッドの面積を大きくすると、ボンディングパッドが占める領域が増すために、半導体チップのサイズ拡大が必要になってしまう。隣接するボンディングパッド間の寸法を狭くしてボンディングパッドの面積を大きくする方法も考えられるが、加工精度等を考えると、その寸法を現状（約５μｍ程度）からさらに狭くすることは難しい。
また、ボンディングパッドの周縁部と重なる保護膜の幅を広くすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、ボンディングパッドの周縁部と重なる保護膜の幅を広くすると、プローブ領域の面積が減少してプローブが保護膜に接触し、プローブにより保護膜が破壊されてしまう可能性が高くなる。
また、ボンディングパッドの周縁部に保護膜が重ならない構造とすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、保護膜を成膜した後、ボンディングパッド上の保護膜に開口部を形成する際には、ボンディングパッドをエッチングストッパ膜として用いるため、ボンディングパッドの周縁部に保護膜が重ならない構造とすることができない。最上層の配線および保護膜を形成し、保護膜に開口部を形成して最上層の配線の一部を露出した後、その開口部を通して最上層の配線に電気的に接続するボンディングパッドを形成することにより、ボンディングパッドの周縁部に保護膜が重ならない構造とすることはできる。しかし、最上層の配線とボンディングパッドとを互いに異なる層の金属膜によって形成するため、工程数や材料コスト等が増加して、半導体装置の製造コストが増加するという課題が生じる。
本発明の目的は、半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、ボンディング領域とプローブ領域とが区分された長方形状の複数のボンディングパッドが配置された主面と、主面とは反対側の裏面とを有する四角形の半導体チップを搭載する半導体装置である。半導体チップはボンディングパッドの上層に保護膜を有し、保護膜はボンディングパッドの周縁部を覆い、ボンディングパッドの上面が露出するように開口されている。さらに、ボンディング領域におけるボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域におけるボンディングパッドの周縁部と保護膜との重なり幅よりも広い。
また、この実施の形態は、ボンディング領域とプローブ領域とが区分された凸形状の複数のボンディングパッドが配置された主面と、主面とは反対側の裏面とを有する四角形の半導体チップを搭載する半導体装置である。半導体チップはボンディングパッドの上層に保護膜を有し、保護膜はボンディングパッドの周縁部を覆い、ボンディングパッドの上面が露出するように開口されている。さらに、ボンディング領域におけるボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域におけるボンディングパッドの周縁部と保護膜との重なり幅よりも広く、複数のボンディングパッドのそれぞれは、半導体チップの辺に沿ってボンディングパッドの長手方向にそれぞれ交互にずらされ、かつ、凸形状が交互に反転するように配置されている。
また、この実施の形態は、ボンディング領域とプローブ領域とを区分した四角形状の電源用ボンディングパッドを有する半導体チップを搭載する半導体装置である。電源用ボンディングパッドの上層に、電源用ボンディングパッドの上面の一部をボンディング領域およびプローブ領域を跨いで露出させる２つの開口部を有する保護膜が形成され、２つの開口部のそれぞれから電源用ボンディングパッドのボンディング領域およびプローブ領域が露出し、２つの開口部の間の電源用ボンディングパッドのボンディング領域のみにスリットが入っている。また、電源用ボンディングパッドの周縁部を覆って保護膜が形成されており、ボンディング領域における電源用ボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域における電源用ボンディングパッドの周縁部と保護膜との重なり幅よりも広くなるように、２つの開口部が形成されている。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることができる。
本実施の形態１によるワイヤボンディング接続を採用したＢＧＡ型半導体装置の構成を示す平面図である。 本実施の形態１によるワイヤボンディング接続を採用したＢＧＡ型半導体装置の構成を示す断面図である。 本実施の形態１によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態１によるボンディングパッドの一部を拡大して示す要部断面図（図３のI−I′線に沿った断面図）である。 本実施の形態１によるフリップチップ接続を採用したＢＧＡ型半導体装置の構成を示す平面図である。 本実施の形態１によるフリップチップ接続を採用したＢＧＡ型半導体装置の構成を示す断面図である。 本実施の形態２によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態２によるボンディングパッドの一部を拡大して示す要部断面図（図７のII−II′線に沿った断面図）である。 本実施の形態３によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態３によるボンディングパッドの一部を拡大して示す要部断面図（図９のIII−III′線に沿った断面図）である。 本発明者らが検討した電源用ボンディングパッドを拡大して示す要部平面図である。 本発明者らが検討した電源用ボンディングパッドの一部を拡大して示す要部断面図（図１１のＢ−Ｂ′線に沿った断面図）である。 本実施の形態４による電源用ボンディングパッドを拡大して示す要部平面図である。 本実施の形態４による電源用ボンディングパッドの一部を拡大して示す要部断面図（図１３のIV−IV′線に沿った断面図）である。 本実施の形態４による電源用ボンディングパッドの変形例の一部を拡大して示す要部断面図である。 （ａ）は本発明者らが検討したボンディングパッドを拡大して示す要部平面図、（ｂ）は同図（ａ）のＡ−Ａ′線に沿って拡大した要部断面図である。 保護膜に入ったクラックの一例を示すボンディングパッドの要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１によるワイヤボンディング接続を採用したフェースアップボンディング構造のＢＧＡ（Ball Grid Array）型半導体装置について図１〜図４を用いて説明する。図１はワイヤボンディング接続を採用したＢＧＡ型半導体装置の構成を示す平面図、図２はワイヤボンディング接続を採用したＢＧＡ型半導体装置の構成を示す断面図、図３はボンディングパッドを拡大して示す要部平面図、図４はボンディングパッドの一部を拡大して示す要部断面図（図３のI−I′線に沿った断面図）である。
図１および図２に示すように、半導体装置１は、これに限定されないが、配線基板２の互いの反対側に位置する主面２ｘおよび裏面２ｙのうち、主面２ｘ側に半導体チップ３を搭載し、配線基板２の裏面２ｙ側に外部用接続端子として半田ボール４を複数配置したパッケージ構造になっている。
配線基板２の主面２ｘにはペースト状またはＤＡＦ（Die Attach Film）等のフィルム状の接着剤を介して半導体チップ３が搭載されており、半導体チップ３は、その厚さ方向と交差する平面形状が四角形になっている。半導体チップ３の主面の各辺（周縁部）に沿って１列の複数のボンディングパッドＢＰ１が配置されている。また、複数のボンディングパッドＢＰ１が設けられた領域（パッド領域）３ａの内側には、コア領域３ｂが形成されており、そこには、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processing）、ＲＡＭ（Random Access Memory）、ＰＬＬ（Phase Locked Loop）、およびＤＬＬ（Delay Locked Loop）等の集積回路が形成されている。
複数のボンディングパッドＢＰ１は、半導体チップ３の多層配線層（絶縁膜と配線層とをそれぞれ複数段積み重ねた多層配線層）のうちの最上層の配線からなる。複数のボンディングパッドＢＰ１の上層には、多層配線層を覆うようにして保護膜５が形成されており、それぞれのボンディングパッドＢＰ１の上面の一部は、保護膜５に形成された開口部６により露出している。
配線基板２は、例えばビルドアップ基板などであって、その厚さ方向と交差する平面形状が四角形になっている。配線基板２は、主に、コア材と、このコア材の主面を覆うようにして形成された主面保護膜と、このコア材の主面と反対側に位置する裏面を覆うようにして形成された裏面保護膜とを有する構成になっている。コア材は、例えばその主面、裏面、および内部に配線を有する多層配線構造になっている。
配線基板２の主面２ｘには、半導体チップ３の周辺端部から配線基板２の周辺端部の間の領域において、配線基板２の各辺に沿って１列の複数のボンディングリード７が配置されている。これらのボンディングリード７は、配線基板２のコア材に形成された最上層の配線からなり、それぞれのボンディングリード７の上面は、主面保護膜に形成された開口部により露出している。配線基板２の裏面２ｙには、複数の裏面電極パッド８が配置されている。これらの裏面電極パッド８は、配線基板２のコア材に形成された最下層の配線からなり、それぞれの裏面電極パッド８の下面は、裏面保護膜に形成された開口部により露出している。コア材に形成された複数の最上層の配線と複数の最下層の配線とは、コア材を貫通する複数の貫通孔の内部に形成される配線によってそれぞれ電気的に接続されている。
半導体チップ３の主面に配置された複数のボンディングパッドＢＰ１と、配線基板２の主面に配置された複数のボンディングリード７とが、複数のボンディングワイヤ９Ｗによってそれぞれ電気的に接続されている。ボンディングワイヤ９Ｗには、例えば２０〜３０μｍφ程度の金線を用いる。このワイヤボンディング接続には、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いることができる。半導体チップ３およびボンディングワイヤ９Ｗは、配線基板２の主面上に形成された樹脂封止体１０によって封止されている。樹脂封止体１０は、例えばエポキシ等の絶縁性樹脂からなる。
図３に示すように、各ボンディングパッドＢＰ１は、長方形状を有しており、半導体チップの辺に沿う方向に短辺を有し、半導体チップの辺と交差する方向に長辺を有する。また、長辺に沿った方向（長手方向）に沿って、１つのボンディングパッドＢＰ１の表面領域は、ボンディングワイヤを接合させるための領域（ワイヤボンディング領域）ＢＰ１ｗと検査用のプローブが接触する領域（プローブ領域）ＢＰ１ｐとに分かれている。ここで、ワイヤボンディング領域ＢＰ１ｗおよびプローブ領域ＢＰ１ｐの配置については、ワイヤボンディング領域ＢＰ１ｗが半導体チップの辺に近い側になるように、ボンディングパッドＢＰ１を配置することが望ましい。ワイヤボンディング領域ＢＰ１ｗを半導体チップの辺に近い側に配置することにより、プローブ領域ＢＰ１ｐを半導体チップの辺に近い側に配置した場合よりも、ボンディングパッドＢＰ１と配線基板の主面に形成されたボンディングリード７とを電気的に接続するボンディングワイヤの長さを短くすることができ、ボンディングパッドＢＰ１とボンディングリード７との間のインダクタンスを小さくすることができる。
ボンディングパッドＢＰ１は、例えばアルミニウム膜を主材料とする金属膜からなり、その厚さは、例えば０．８５μｍ程度である。また、半導体チップの辺に沿って配置された隣接するボンディングパッドＢＰ１のピッチ（Ｐ１）を、例えば６５μｍとした場合、ボンディングパッドＢＰ１の寸法として、例えば長手方向の一辺を１２０μｍ、短手方向の一辺を６０μｍ、隣接するボンディングパッドＢＰ１の間隔として、例えば５μｍを例示することができる。
また、ボンディングパッドＢＰ１は、ワイヤボンディング領域ＢＰ１ｗとプローブ領域ＢＰ１ｐとが重ならない程度の広さを備えていればよいので、プローブ領域ＢＰ１ｐの面積とワイヤボンディング領域ＢＰ１ｗの面積とを同じにしてもよい。しかし、本実施の形態１では、プローブ領域ＢＰ１ｐを広くするために、ボンディングパッドＢＰ１の長手方向のワイヤボンディング領域ＢＰ１ｗの寸法よりもプローブ領域ＢＰ１ｐの寸法を長くしている。例えば、図３に示すように、ボンディングパッドＢＰ１の長手方向のワイヤボンディング領域ＢＰ１ｗの寸法は、例えば５０μｍ、ボンディングパッドＢＰ１の長手方向のプローブ領域ＢＰ１ｐの寸法は、例えば６２．５μｍとしている。
ボンディングパッドＢＰ１は、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜５にそれぞれのボンディングパッドＢＰ１に対応して形成された開口部６により露出している。
図４に示すように、保護膜５は、ボンディングパッドＢＰ１上に成膜されて、例えば酸化シリコン膜５ａと、その上に堆積された窒化シリコン膜５ｂとの積層膜からなる。酸化シリコン膜５ａは、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成され、その厚さは、例えば０．２μｍ程度である。窒化シリコン膜５ｂは、例えばプラズマＣＶＤ法により形成され、その厚さは、例えば０．６μｍ程度である。プラズマＣＶＤ法により形成された窒化シリコン膜５ｂは、外部からの水分の浸入を防止する機能を有している。
ボンディングパッドＢＰ１の上面と保護膜５との間には反射防止膜１１が残存している。この反射防止膜１１は、ボンディングパッドＢＰ１をフォトリソグラフィ法およびエッチング法により形成する際、フォトリソグラフィ工程におけるハレーションを防止するために設けられた膜である。すなわち、ウエハの全面に金属膜（例えばアルミニウム膜）および反射防止膜を形成した後、フォトリソグラフィ法およびエッチング法により、これら金属膜および反射防止膜を加工してボンディングパッドＢＰ１を形成する（同時に最上層配線も形成される）。続いて、ウエハの全面に保護膜５を形成した後、フォトリソグラフィ法およびエッチング法により、ボンディングパッドＢＰ１の上面を露出させる開口部６を保護膜５に形成する。このとき、保護膜５下の反射防止膜１１は除去されないため、ボンディングパッドＢＰ１の上面と保護膜５との間に反射防止膜１１が残存する。反射防止膜１１は、例えば窒化チタン膜からなり、その厚さは、例えば０．０７５μｍ程度である。
また、保護膜５に形成された開口部６は、ボンディングパッドＢＰ１上に設けられている。これは、ボンディングパッドＢＰ１上に成膜された保護膜５に開口部６を形成する際には、ボンディングパッドＢＰ１を保護膜５のエッチング用ストッパ膜として用いるためである。従って、ボンディングパッドＢＰ１の周縁部上には所定の幅で保護膜５が重なっており、ボンディングパッドＢＰ１の周縁部は保護膜５によって覆われている。
本実施の形態１によるボンディングパッドＢＰ１では、ボンディングパッドＢＰ１の周縁部に重なった保護膜５の幅が、ワイヤボンディング領域ＢＰ１ｗとプローブ領域ＢＰ１ｐとで互いに異なっており、ワイヤボンディング領域ＢＰ１ｗでの保護膜５の重なり幅が、プローブ領域ＢＰ１ｐでの保護膜５の重なり幅よりも広くなるように、凸形状の開口部６が形成されている。ワイヤボンディング領域ＢＰ１ｗでの保護膜５の重なり幅として、例えば５μｍ、プローブ領域ＢＰ１ｐでの保護膜５の重なり幅として、例えば２．５μｍを例示することができる。従って、ワイヤボンディング領域ＢＰ１ｗの短手方向の開口部６の寸法は、例えば５０μｍ、プローブ領域ＢＰ１ｐの短手方向の開口部６の寸法は、例えば５５μｍとなる。
前述した寸法のボンディングパッドＢＰ１の場合、例えば直径が３０μｍのボンディングワイヤでは、その先端の金属ボールの直径は、例えば４０μｍ程度となり、ワイヤボンディング領域ＢＰ１ｗの中心のみに金属ボールが接合すれば、金属ボールがボンディングパッドＢＰ１の周縁部と保護膜５とが重なった部分に乗り上げることはない。しかし、実際のワイヤボンディング工程では、ボンディングパッドＢＰ１の周縁部と保護膜５とが重なった部分に金属ボールが乗り上げないように、ワイヤボンディングを行うことは難しい。
その理由について説明する。ワイヤボンディング工程で使用するワイヤボンディング装置は、熱圧着に超音波振動を併用してワイヤボンディングを行うものである。ワイヤボンディング装置は、半導体チップに設けられたボンディングパッドと、それに対応する配線基板に設けられたボンディングリードとの間をボンディングワイヤにより結線していく。その結線ステップでは、最初に、所定のボンディングパッドのワイヤボンディング領域上にキャピラリを下降し、ボンディングワイヤの先端の金属ボールを圧着する。この際、例えば２３０℃程度の熱を加えた状態で超音波振動を併用する。荷重は、例えば１２０ｍＮ程度である。続いて、所定の高さまでキャピラリを引き上げ、ループを描いて、キャピラリを対応するボンディングリードへ移行する。ボンディングリード上においてキャピラリを加圧してボンディングワイヤを僅かにつぶし、引き上げることによって、キャピラリからボンディングワイヤを分断する。これを順次、一列に配置した複数のボンディングパッドのワイヤボンディング領域およびそれらにそれぞれ対応するボンディングリードに対して実施する。ちなみに、１つのボンディングパッドのワイヤボンディング領域と１つのボンディングリードとの間をボンディングワイヤで接続する時間は、一般的には例えば０．１秒以下と高速である。そして、このワイヤボンディング装置の結線ステップの中には、金属ボールがワイヤボンディング領域の中心から外れていく種々の要因が存在している。
ワイヤボンディング装置は、前述の結線ステップを自動で実行するために、予め半導体チップのボンディングパッドおよび配線基板のボンディングリードの位置座標が入力され、そのデータを内部に保持している。この位置座標は、一般的にワイヤボンディング装置に備えられたカメラを使って画像認識により入力されるものであるが、入力画像の良否判断およびワイヤボンディング装置を操作しているのが人間であるため、認識誤差がどうしても生じてしまう。また、ボンディングの対象となる半導体チップおよび配線基板は、ワイヤボンディング装置のベース台に備えられたＸＹθテーブル上にセットされ、ボンディング時には、このＸＹθテーブルが高速で多数回の移動を繰り返すため、ＸＹθテーブルの移動停止誤差も生じる。また、金属ボールはキャピラリを介して荷重と超音波が印加されることで潰れるが、潰れた後のボール径も数μｍのオーダでばらつきを有する。さらに、近年の半導体装置の小型化の流れから半導体チップのサイズが小さくなり、これに伴ってボンディングパッドのサイズも小さくなっているので、ボンディングパッドの端と金属ボール外周とのクリアランスは数μｍ程度しか残らなくなっている。
つまり、前述した画像認識誤差、ＸＹθテーブルの移動停止誤差、ボール径のばらつき、ボンディングパッドの端と金属ボール外周とのクリアランスの減少、およびその他要因の積み重ねにより、金属ボールの多くがボンディングパッドの周縁部と保護膜とが重なった部分に乗り上げることになる。
しかし、本実施の形態１のように、ワイヤボンディング領域ＢＰ１ｗにおけるボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅を、例えば５μｍと広くとることにより、ボンディングパッドＢＰ１の周縁部と保護膜５とが重なった部分の強度が向上するので、その重なり部分に金属ボールが乗り上げても、保護膜５にクラックが入ることを防ぐことができる。また、金属ボールとボンディングパッドＢＰ１との間に合金層が良好に形成されて、接合に問題が生じない限度で、金属ボールを小さくすることによって、ワイヤボンディング領域ＢＰ１ｗにおけるボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅をさらに広くしてもよい。このようにすることで、保護膜５にクラックが入る危険性をさらに低くすることができる。なお、本発明者らによる検討結果から、ボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅が５μｍであれば、ボンディングパッドＢＰ１の周縁部と保護膜５とが重なった部分に金属ボールが乗り上げても、保護膜５にクラックが入らないことが確認されている。
一方、半導体チップの検査工程において、プローブ領域ＢＰ１ｐの中心のみにプローブが接触すれば、プローブ領域ＢＰ１ｐのボンディングパッドＢＰ１が露出した開口部６の面積が小さくても、プローブはボンディングパッドＢＰ１の周縁部と保護膜５とが重なった部分に接触することはない。しかし、実際の半導体チップの検査工程では、プローブ領域ＢＰ１ｐの中心のみにプローブを接触させることは難しい。
その理由について説明する。例えば半導体チップは、ダイシングにより個片化される前のウエハの段階で、テスターによる検査を受ける。この検査には、テスターを半導体チップに繋ぐ手段としてプローブカードが用いられる。プローブカードは、一方の面に複数のプローブが備えられており、それらが半導体チップに設けられた複数のボンディングパッドのプローブ領域にそれぞれ接触する。そしてプローブを介して半導体チップの主面に形成された集積回路の電気的特性がテスターによって計測される。上記検査は複数の半導体チップ（例えば４×８に配列された半導体チップ）に対して同時に行い、一度に１０００〜２０００本のプローブを複数のボンディングパッドにそれぞれ接触させることもある。そのため、プローブはボンディングパッドのプローブ領域の中心から外れることも多く、そのずれ量を考慮した場合、プローブ領域のボンディングパッドが露出した開口部の面積を小さくすることはできない。
しかし、本実施の形態１のように、プローブ領域ＢＰ１ｐにおけるボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅を、例えば２．５μｍと狭くすることにより、ボンディングパッドＢＰ１の上面が露出した開口部６の面積を広く確保することができる。なお、プローブ領域ＢＰ１ｐにおけるボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅をさらに狭くすれば、プローブがボンディングパッドＢＰ１の周縁部の保護膜５に接触する危険性もさらに低くなる。しかし、この場合は、保護膜５に開口部６を形成する際のボンディングパッドＢＰ１と開口部６との合わせずれにより、保護膜５をエッチングすると同時に、ボンディングパッドＢＰ１の下層に形成されたボンディングパッドＢＰ１の周辺の層間絶縁膜もエッチングされる可能性がある。本発明者らによる検討結果から、ボンディングパッドＢＰ１の周縁部と保護膜５との重なり幅が２．５μｍであれば、上記加工不良の発生が起きないことが確認されている。
このように、本実施の形態１によれば、ボンディングパッドＢＰ１を長方形状とし、ボンディングパッドＢＰ１のワイヤボンディング領域ＢＰ１ｗでの保護膜５の重なり幅を、ボンディングパッドＢＰ１のプローブ領域ＢＰ１ｐでの保護膜５の重なり幅よりも広くなるように、ボンディングパッドＢＰ１上の保護膜５に開口部６を形成する。これにより、ボンディングパッドＢＰ１のワイヤボンディング領域ＢＰ１ｗでは、このワイヤボンディング領域ＢＰ１ｗに金属ボールを接合する際、金属ボールがボンディングパッドＢＰ１の周縁部に乗り上げても、保護膜５にクラックが入ることを防ぐことができる。また、ボンディングパッドＢＰ１のプローブ領域ＢＰ１ｐでは、ボンディングパッドＢＰ１が露出する開口部６を、プローブがボンディングパッドＢＰ１の周縁部に重なる保護膜５と接触しない広さとすることができる。前者により、クラックの発生が無くなるのでクラックを介した水分のボンディングパッドＢＰ１への浸入を防ぐことができ、ボンディングパッドＢＰ１間のショート、内部配線間のショート、またはボンディングパッドＢＰ１と内部配線とのショートなどの電気的な不良を防ぐことができる。また、後者については、プローブが保護膜５に接触することによる保護膜５の破壊を防ぐことができる。
なお、これまでは、ワイヤボンディング接続を採用したＢＧＡ型半導体装置に本願発明を適用した場合について説明したが、これに限定されるものではない。例えば半導体チップと配線基板とをバンプ電極を介して接続するフリップチップ接続を採用した半導体装置にも本願発明を適用することができる。
図５および図６を用いてフリップチップ接続を採用したフェイスダウンボンディング構造のＢＧＡ型半導体装置について説明する。図５はフリップチップ接続を採用したＢＧＡ型半導体装置の構成を示す平面図、図６はフリップチップ接続を採用したＢＧＡ型半導体装置の構成を示す断面図である。なお、図５では、ボンディングパッドの配置を説明するため、ボンディングパッドが形成された半導体チップの主面を記載しているが、実際には、図６に示すように、半導体チップの主面は配線基板の主面と対向している。
図５および図６に示すように、ボンディングパッドＢＰ１および開口部６の形状は、前述の図３および図４を用いて説明したものと同じである。すなわち、各ボンディングパッドＢＰ１は長方形状を有しており、半導体チップ３の辺に沿う方向に短辺を有し、半導体チップの辺と交差する方向にその長辺を有している。また、長手方向に沿って、１つのボンディングパッドＢＰ１の表面領域は、バンプ９Ｂが接続されたバンプボンディング領域（前述の図３に示すワイヤボンディング領域ＢＰ１ｗと同じ領域）とプローブ領域（前述の図３に示すプローブ領域ＢＰ１ｐと同じ領域）とに分かれている。また、ボンディングパッドＢＰ１の周縁部に重なった保護膜５の幅が、バンプボンディング領域とプローブ領域とで互いに異なっており、バンプボンディング領域での保護膜５の重なり幅が、プローブ領域での保護膜５の重なり幅よりも広くなるように、凸形状の開口部６が形成されている。
このようなフリップチップ接続を採用したフェイスダウンボンディング構造の場合、バンプボンディング領域が半導体チップ３の辺よりもコア領域３ｂに近い側になるように（プローブ領域が半導体チップ３のコア領域３ｂよりも辺に近い側になるように）、ボンディングパッドＢＰ１を配置するとよい。バンプボンディング領域を半導体チップ３のコア領域３ｂに近い側に配置することにより、プローブ領域を半導体チップ３のコア領域３ｂに近い側に配置した場合よりも、ボンディングパッドＢＰ１とコア領域３ｂに形成された集積回路とを電気的に接続する回路配線の長さを短くすることができて、回路配線に起因するインダクタンスを小さくすることができる。
なお、本実施の形態１で述べた特徴は、ＢＧＡパッケージに適用した場合を例に説明したが、これに限定されるものでなく、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）、およびＣＳＰ（Chip Size Package）など、その他パッケージにおいても適用可能である。
（実施の形態２）
本実施の形態２は、前述した実施の形態１によるボンディングパッドＢＰ１の変形例であり、ボンディングパッドおよび開口部の形状、ならびにボンディングパッドの配置が前述した実施の形態１で説明したものと異なる。本実施の形態２によるボンディングパッドの形状および配置を図７および図８を用いて説明する。図７はボンディングパッドを拡大して示す要部平面図、図８はボンディングパッドの一部を拡大して示す要部断面図（図７のII−II′線に沿った断面図）である。
図７および図８に示すように、前述した実施の形態１と同様に、１つのボンディングパッドＢＰ２の表面領域は、ワイヤボンディング領域ＢＰ２ｗとプローブ領域ＢＰ２ｐとに分かれている。ただし、前述した実施の形態１とは異なり、ワイヤボンディング領域ＢＰ２ｗの半導体チップの辺に沿った方向の長さ（ＬＢ）が、プローブ領域ＢＰ２ｐの半導体チップの辺に沿った方向の長さ（ＬＰ）よりも長く形成されており、ボンディングパッドＢＰ２は凸形状を有している。さらに、各ボンディングパッドＢＰ２は半導体チップの辺に沿ってボンディングパッドＢＰ２の長手方向にそれぞれ交互に（千鳥状に）ずれて配置されており、かつ、ワイヤボンディング領域ＢＰ２ｗが半導体チップの辺側、コア領域側、半導体チップの辺側となるように凸形状を交互に反転して配置されている。
半導体チップの辺と交差する方向（長手方向）のボンディングパッドＢＰ２の寸法は、前述した実施の形態１によるボンディングパッドＢＰ１と同じとすることができ、ボンディングパッドＢＰ２の寸法として、例えば長手方向の一辺を１２０μｍ、ボンディングパッドＢＰ２の長手方向のワイヤボンディング領域ＢＰ２ｗの寸法は、例えば５０μｍ、ボンディングパッドＢＰ２の長手方向のプローブ領域ＢＰ２ｐの寸法は、例えば６２．５μｍとすることができる。
また、前述した実施の形態１と同様に、半導体チップ３の辺に沿って千鳥状に配置された隣接するボンディングパッドＢＰ２のピッチ（Ｐ２）を、例えば６５μｍ、隣接するボンディングパッドＢＰ２の最小間隔を、例えば５μｍとした場合、半導体チップの辺に沿った方向（短手方向）のボンディングパッドＢＰ２の寸法は、ボンディングパッドＢＰ２の寸法として、例えばワイヤボンディング領域ＢＰ２ｗの短手方向の寸法を６５μｍ、プローブ領域ＢＰ２ｐの短手方向の寸法を６０μｍとすることができる。なお、１つ置きに配置されたボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗの間の間隔（Ｓ２）は、最小間隔である５μｍあればよいので、図７に点線で示すように、ワイヤボンディング領域ＢＰ２ｗの短手方向の寸法を上記６５μｍよりも大きくすることができる。
ボンディングパッドＢＰ２は、前述した実施の形態１と同様に、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜５にそれぞれのボンディングパッドＢＰ２に対応して形成された開口部１２により露出している。また、保護膜５の開口部１２は、ボンディングパッドＢＰ２上に設けられており、ボンディングパッドＢＰ２の周縁部上には所定の幅で保護膜５が重なり、ボンディングパッドＢＰ２の周縁部は保護膜５に覆われている。
ただし、前述した実施の形態１とは異なり、本実施の形態２によるボンディングパッドＢＰ２では、上記開口部１２の形状が長方形状である。従って、ボンディングパッドＢＰ２の周縁部に重なった保護膜５の幅が、ワイヤボンディング領域ＢＰ２ｗとプローブ領域ＢＰ２ｐとで互いに異なっており、ワイヤボンディング領域ＢＰ２ｗでの保護膜５の重なり幅が、プローブ領域ＢＰ２ｐでの保護膜５の重なり幅よりも広くなる。開口部１２の寸法として、例えば長手方向の一辺が１１２．５μｍ、短手方向の一辺が５５μｍを例示することができる。前述したボンディングパッドＢＰ２の寸法および開口部１２の寸法により、ワイヤボンディング領域ＢＰ２ｗでの保護膜５の重なり幅を５μｍ、プローブ領域ＢＰ２ｐでの保護膜５の重なり幅を２．５μｍとすることができる。また、ボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗの短手方向の寸法を６５μｍよりも大きくした場合は、さらにワイヤボンディング領域ＢＰ２ｗでの保護膜５の重なり幅を大きくすることができる。例えばボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗの短手方向の寸法が１２５μｍの場合は、３５μｍのワイヤボンディング領域ＢＰ２ｗでの保護膜５の重なり幅が得られることになる。
このように、本実施の形態２によれば、ボンディングパッドＢＰ２を、ワイヤボンディング領域ＢＰ２ｗの半導体チップの辺に沿った長さが、プローブ領域ＢＰ２ｐの半導体チップの辺に沿った長さよりも長く形成された凸形状とし、ボンディングパッドＢＰ２上の保護膜５に形成する開口部１２を長方形状とすることにより、ボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗでの保護膜５の重なり幅を、ボンディングパッドＢＰ２のプローブ領域ＢＰ２ｐでの保護膜５の重なり幅よりも広くすることができる。これにより、ボンディングパッドＢＰ２のプローブ領域ＢＰ２ｐでは、プローブがボンディングパッドＢＰ２の周縁部に乗り上がる保護膜５と接触しない開口部１２の広さを確保した上で、ボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗでは、ボンディングワイヤの先端の金属ボールがボンディングパッドＢＰ２の周縁部に乗り上げても、クラックが保護膜５に入ることを防止できるので、前述した実施の形態１と同様の効果を得ることができる。
さらに、各ボンディングパッドＢＰ２は半導体チップの辺に沿ってボンディングパッドＢＰ２の長手方向にそれぞれ交互に（千鳥状に）ずれて配置されており、かつ、ワイヤボンディング領域ＢＰ２ｗが半導体チップの辺側、コア領域側、半導体チップの辺側となるように凸形状を交互に反転して配置されている。
このような配置にすることにより、それぞれのボンディングパッドＢＰ２のワイヤボンディング領域ＢＰ２ｗの間にプローブ領域ＢＰ２ｐの短手方向の寸法（幅）の約１つ分に相当するスペースが確保される。そして、その確保されたスペースの中でワイヤボンディング領域ＢＰ２ｗの短手方向の寸法を大きくすることができ、それに伴い、保護膜５の重なり幅を大きくすることができるので、クラック耐性をより向上させることができる。
（実施の形態３）
近年、前述の図２に示したように、半導体チップ３が搭載される配線基板２または半導体チップ３を封止する樹脂封止体１０を構成する樹脂部材（レジン材）に、環境保護および環境負荷物質の低減の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集および回収が規定され、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがＷＥＥＥ（Waste Electrical and Electronic Equipment）指令によって規定されている。このため、配線基板２または樹脂封止体１０を構成する樹脂部材（レジン材）に対して、ハロゲンフリー部材を使用する要求が拡大している。配線基板２に使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料である。また、樹脂封止体１０を構成する樹脂部材（レジン材）に使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下である材料である。つまり、配線基板２および樹脂封止体１０を構成する樹脂部材（レジン材）にハロゲンフリー部材を使用した場合は、前述のＷＥＥＥ指令によって規定されている材料を使用していることになる。
ところが、パッケージ材料に前述のようなハロゲンフリー部材を使用すると、従来のパッケージ材料と比べて、例えば半導体チップの表面と樹脂部材（レジン材）との接着性（密着性）が低下し、パッケージの内部に水分が浸入することによって半導体装置の耐湿性が低下する場合があることが分かった。
以下に説明する本実施の形態３は、保護膜のクラック発生を防止すると共に、ハロゲンフリー部材を用いた場合であっても半導体装置の耐湿性を確保することのできる効果を有するボンディングパッドに関するものである。
本実施の形態３によるボンディングパッドの形状を図９および図１０を用いて説明する。図９はボンディングパッドを拡大して示す要部平面図、図１０はボンディングパッドの一部を拡大して示す要部断面図（図９のIII−III′線に沿った断面図）である。
図９および図１０に示すように、前述した実施の形態１と同様に、各ボンディングパッドＢＰ３は、長方形状を有しており、長手方向に沿って、１つのボンディングパッドＢＰ３の表面領域は、ワイヤボンディング領域ＢＰ３ｗとプローブ領域ＢＰ３ｐとに分けられている。
ボンディングパッドＢＰ３は、例えばアルミニウム膜を主材料とする金属膜からなり、その厚さは、例えば０．８５μｍである。また、半導体チップ３の辺に沿って配置された隣接するボンディングパッドＢＰ３のピッチ（Ｐ３）を、例えば６５μｍとした場合、ボンディングパッドＢＰ３の寸法として、例えば長手方向の一辺が１２０μｍ、短手方向の一辺が６０μｍ、隣接するボンディングパッドＢＰ３の間隔として、例えば５μｍを例示することができる。また、ボンディングパッドＢＰ３の長手方向のワイヤボンディング領域ＢＰ３ｗの寸法は、例えば５０μｍ、ボンディングパッドＢＰ３の長手方向のプローブ領域ＢＰ３ｐの寸法は、例えば６２．５μｍとしている。
ボンディングパッドＢＰ３は、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜１３にそれぞれのボンディングパッドＢＰ３に対応して形成された開口部６により露出している。
保護膜１３は、例えば第１厚さを有する第１絶縁膜１３ａと、第１厚さよりも厚い第２厚さを有する第２絶縁膜１３ｂと、第３絶縁膜１３ｃとを積層した構造である。しかし、ボンディングパッドＢＰ３の周縁部では、ボンディングパッドＢＰ３の周縁部を覆うようにして、第１絶縁膜１３ａと第２絶縁膜１３ｂとの積層膜が形成され、さらにこの積層膜のボンディングパッドＢＰ３上の端部を覆うようにして、第３絶縁膜１３ｃが形成されている。第１絶縁膜１３ａは、例えばプラズマＣＶＤ法により形成された酸化シリコン膜であり、その第１厚さは、例えば０．２μｍ程度である。第２絶縁膜１３ｂは、例えば高密度プラズマＣＶＤ法により形成された酸化シリコン膜であり、その第２厚さは、例えば０．９μｍ程度である。第２絶縁膜１３ｂの厚さは、これに限定されるものではなく、隣接するボンディングパッドＢＰ３の間を埋めることのできる厚さであればよい。また、第２絶縁膜１３ｂは隣接するボンディングパッドＢＰ３の間を埋め込むことが期待されるため、被覆性の良い絶縁膜が好ましい。第３絶縁膜１３ｃは、例えばプラズマＣＶＤ法により形成される窒化シリコン膜であり、その厚さは、例えば０．６μｍ程度である。第３絶縁膜１３ｃは、外部からの水分の浸入を防止する機能を有している。
隣接するボンディングパッドＢＰ３の間を埋め込むように保護膜１３を形成することにより、保護膜１３自体の破壊に対する強度が増して、ボンディングパッドＢＰ３のワイヤボンディング領域ＢＰ３ｗでは、このワイヤボンディング領域ＢＰ３ｗにボンディングワイヤの先端の金属ボールを接合する際、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を採用しても、超音波振動による保護膜１３に入るクラックや剥がれ等を抑制することができる。
また、第１絶縁膜１３ａと第２絶縁膜１３ｂとからなる積層膜を成膜し、ボンディングパッドＢＰ３の周縁部に重なるようにボンディングパッドＢＰ３上の積層膜に開口部６ａを形成した後、第３絶縁膜１３ｃを成膜し、上記積層膜の端部を覆うようにボンディングパッドＢＰ３上の第３絶縁膜１３ｃに開口部６を形成することにより、積層膜が完全に第３絶縁膜１３ｃにより覆われるので、半導体チップの耐湿性を向上させることができる。
第１絶縁膜１３ａと第２絶縁膜１３ｂとからなる積層膜を覆うように第３絶縁膜１３ｃを形成する場合であっても、ワイヤボンディング領域ＢＰ３ｗでは、金属ボールとボンディングパッドＢＰ３との良好な接合を得るために、ワイヤボンディング領域ＢＰ３ｗの面積は広い方が好ましく、また、プローブ領域ＢＰ３ｐでは、プローブをボンディングパッドＢＰ３の周縁部に重なる保護膜１３と接触させないために、プローブ領域ＢＰ３ｐの面積は広い方が好ましい。そこで、本実施の形態３では、前述の実施の形態１と同様に、ワイヤボンディング領域ＢＰ３ｗでのボンディングパッドＢＰ３と保護膜１３との重なり幅を５μｍとし、プローブ領域ＢＰ３ｐでのボンディングパッドＢＰ３と保護膜１３との重なり幅を２．５μｍとしている。そのため、ワイボンディング領域ＢＰ３ｗでは、例えば保護膜１３の下部を構成する第１絶縁膜１３ａと第２絶縁膜１３ｂとからなる積層膜の重なり幅を２．５μｍ、保護膜１３の上部を構成する第３絶縁膜１３ｃの重なり幅を５μｍとし、プローブ領域ＢＰ３ｐでは、例えば保護膜１３の下部を構成する第１絶縁膜１３ａと第２絶縁膜１３ｂとからなる積層膜の重なり幅を１．２５μｍ、保護膜１３の上部を構成する第３絶縁膜１３ｃの重なり幅を１．２５μｍとする。
このように、本実施の形態３によれば、ボンディングパッドＢＰ３のワイボンディング領域ＢＰ３ｗでの保護膜１３の重なり幅を、ボンディングパッドＢＰ３のプローブ領域ＢＰ３ｐでの保護膜１３の重なり幅よりも広くすることに加えて、隣接するボンディングパッドＢＰ３の間を埋め込むように保護膜１３を形成して保護膜１３自体の破壊に対する強度を増すことができる。これにより、ボンディングパッドＢＰ３のワイヤボンディング領域ＢＰ３ｗでは、金属ボールがボンディングパッドＢＰ３の周縁部に乗り上げても、前述した実施の形態１よりもさらに保護膜１３におけるクラックの発生を抑制することができる。また、開口部６以外の領域を全て、外部からの水分の浸入を防止する機能を有する第３絶縁膜１３ｃで覆うことができるので、前述した実施の形態１よりもさらに水分の浸入を防ぐことができる。これにより、半導体装置にハロゲンフリー部材を使用し、例えば半導体チップの表面と樹脂部材（レジン材）との接着性（密着性）が低下し、水分が浸入してきた場合においても、半導体装置の耐湿性を確保することができる。
なお、本実施の形態３は、前述した実施の形態１によるボンディングパッドＢＰ１および開口部６を変形した一例として説明したが、この変形例は、前述した実施の形態２に示したボンディングパッドＢＰ２および開口部１２にも適用することができる。
（実施の形態４）
本実施の形態４は、電源用ボンディングパッドにおいて生じる保護膜のクラックを防止することのできる電源用ボンディングパッドおよび開口部の形状について説明する。
本実施の形態４を説明する前に、本実施の形態４による電源用ボンディングパッドの形状がより明確となると思われるため、これまで本発明者らが検討した電源用ボンディングパッドの形状について図１１および図１２を用いて簡単に説明する。図１１は電源用ボンディングパッドを拡大して示す要部平面図、図１２は電源用ボンディングパッドの一部を拡大して示す要部断面図（図１１のＢ−Ｂ′線に沿った断面図）である。
図１１および図１２に示すように、本発明者らが検討した電源用ボンディングパッドＶＢは四角形状（例えば１２５μｍ×１２０μｍ）であり、この電源用ボンディングパッドＶＢの上層には、２つの長方形状の開口部（例えば５５μｍ×１１５μｍ）５５を有して保護膜５６が形成されている。２つの開口部５５のそれぞれからワイヤボンディング領域ＶＢｗとプローブ領域ＶＢｐとに分けられた電源用ボンディングパッドＶＢの表面領域が露出している。しかしながら、このような形状の電源用ボンディングパッドＶＢでは、２つの開口部５５から露出した２つのワイヤボンディング領域ＶＢｗに、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法でボンディングワイヤの先端の金属ボールを接合すると、電源用ボンディングパッドＶＢの周縁部に保護膜５６が重なった領域だけでなく、２つの開口部５５の間に位置する保護膜５６にもクラック５７が発生する場合がある。
本実施の形態４による電源用ボンディングパッドの形状を図１３および図１４を用いて説明する。図１３は電源用のボンディングパッドを拡大して示す要部平面図、図１４は電源用ボンディングパッドの一部を拡大して示す要部断面図（図１３のIV−IV′線に沿った断面図）である。また、図１５には、本実施の形態４による電源用ボンディングパッドの変形例を示す。
図１３および図１４に示すように、本実施の形態４による電源用ボンディングパッドＶＢＰ１は、前述した実施の形態３で説明したボンディングパッドＢＰ３を２つ繋いだ形状とほぼ同じである。ただし、電源用ボンディングパッドＶＢＰ１では、一方のプローブ領域ＢＰ４ｐと他方のプローブ領域ＢＰ４ｐとは繋がっているが、一方のワイヤボンディング領域ＢＰ４ｗと他方のワイヤボンディング領域ＢＰ４ｗとは繋がっていない。
すなわち、電源用ボンディングパッドＶＢＰ１の上層に、電源用ボンディングパッドＶＢＰ１の上面の一部をワイヤボンディング領域ＢＰ４ｗおよびプローブ領域ＢＰ４ｐを跨いで露出させる２つの開口部６を有する保護膜１３が形成されており、２つの開口部６のそれぞれから電源用ボンディングパッドＶＢＰ１のワイヤボンディング領域ＢＰ４ｗおよびプローブ領域ＢＰ４ｐが露出している。そして、２つの開口部６の間の電源用ボンディングパッドＶＢＰ１のワイヤボンディング領域ＢＰ４ｗのみにスリット１４が入っている。このスリット１４の幅は、例えば５μｍである。
例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を採用して２つのワイヤボンディング領域ＢＰ４ｗにそれぞれ金属ボールを接合した場合、このように、一方のワイヤボンディング領域ＢＰ４ｗと他方のワイヤボンディング領域ＢＰ４ｗとの間にスリット１４を設けることにより、超音波振動が保護膜１３に及ぼす応力等をスリット１４で切断された部分で緩和することができるので、２つの開口部６の間に位置する保護膜１３に発生するクラックを防ぐことができる。さらに、前述した実施の形態１と同様に、ワイヤボンディング領域ＢＰ４ｗの電源用ボンディングパッドＶＢＰ１の周縁部に重なる保護膜１３の幅を、例えば５μｍとすることにより、電源用ボンディングパッドＶＢＰ１の端部側壁で発生する保護膜１３のクラックも防ぐことができる。プローブ領域ＢＰ４ｐの電源用ボンディングパッドＶＢＰ１の周縁部に重なる保護膜１３の幅は、例えば２．５μｍとすることにより、プローブによる電源用ボンディングパッドＶＢＰ１上の保護膜１３の破壊を防止することができる。
本実施の形態４による電源用ボンディングパッドの変形例を図１５に示す。図１５は、電源用のボンディングパッドの一部を拡大して示す要部断面図である。
前述の図１４に示した電源用ボンディングパッドＶＢＰ１では、その上に第１絶縁膜１３ａおよび第２絶縁膜１３ｂを順次堆積して２層膜を形成し、この２層膜に一旦開口部６ａを形成した後、２層膜上に第３絶縁膜１３ｃを形成し、２層膜を完全に覆って第３絶縁膜１３ｃに開口部６を形成する。これに対して、図１５に示す電源用ボンディングパッドＶＢＰ２では、その上に第１絶縁膜１３ａ、第２絶縁膜１３ｂ、および第３絶縁膜１３ｃを順次堆積して３層膜を形成した後、この３層膜に開口部６を形成する。電源用ボンディングパッドＶＢＰ２の構造を採用することによって、電源用ボンディングパッドＶＢＰ１を製造する場合よりも、製造工程数を減らすことができる。
このように、本実施の形態４によれば、電源用ボンディングパッドＶＢＰ１のワイヤボンディング領域ＢＰ４ｗにおいて、電源用ボンディングパッドＶＢＰ１の周縁部に重なる幅を、ボンディングワイヤの先端の金属ボールが電源用ボンディングパッドＶＢＰ１の周縁部に乗り上げてもクラックが保護膜１３に入らない幅とし、さらに、２つのワイヤボンディング領域ＢＰ４ｗの間にスリット１４を設けたことにより、電源用ボンディングパッドＶＢＰ１においても、２つの開口部６の間の保護膜１３におけるクラックの発生を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ワイヤボンディング接続またはフリップチップ接続等に用いられるボンディングパッドを有する半導体チップを搭載する半導体装置に適用することができる。
１ 半導体装置
２ 配線基板
２ｘ 主面
２ｙ 裏面
３ 半導体チップ
３ａ パッド領域
３ｂ コア領域
４ 半田ボール
５ 保護膜
５ａ 酸化シリコン膜
５ｂ 窒化シリコン膜
６，６ａ 開口部
７ ボンディングリード
８ 裏面電極パッド
９Ｂ バンプ
９Ｗ ボンディングワイヤ
１０ 樹脂封止体
１１ 反射防止膜
１２ 開口部
１３ 保護膜
１３ａ 第１絶縁膜
１３ｂ 第２絶縁膜
１３ｃ 第３絶縁膜
１４ スリット
５１ 保護膜
５１ａ 酸化シリコン膜
５１ｂ 窒化シリコン膜
５２ 窒化チタン膜
５３ クラック
５４ 金属ボール
５５ 開口部
５６ 保護膜
５７ クラック
Ｂ１ ボンディングパッド
Ｂ１ｐ プローブ領域
Ｂ１ｗ ワイヤボンディング領域
ＢＰ１，ＢＰ２，ＢＰ３ ボンディングパッド
ＢＰ１ｐ，ＢＰ２ｐ，ＢＰ３ｐ，ＢＰ４ｐ プローブ領域
ＢＰ１ｗ，ＢＰ２ｗ，ＢＰ３ｗ，ＢＰ４ｗ ワイヤボンディング領域
ＶＢ 電源用ボンディングパッド
ＶＢｐ プローブ領域
ＶＢｗ ワイヤボンディング領域
ＶＢＰ１，ＶＢＰ２ 電源用ボンディングパッド

Claims (1)

  1. ボンディング領域とプローブ領域とが区分された長方形状の複数のボンディングパッドが配置された主面と、前記主面とは反対側の裏面と、を有する四角形の半導体チップを搭載する半導体装置であって、
    前記半導体チップは、前記ボンディングパッドの上層に保護膜を有し、
    前記保護膜は、前記ボンディングパッドの周縁部を覆い、前記ボンディングパッドの上面が露出するように開口されており、
    前記ボンディング領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅が、前記プローブ領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅よりも広いことを特徴とする半導体装置。
JP2009121857A 2009-05-20 2009-05-20 半導体装置 Active JP5160498B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2009121857A JP5160498B2 (ja) 2009-05-20 2009-05-20 半導体装置
TW106121861A TWI646644B (zh) 2009-05-20 2010-04-20 Semiconductor device
TW099112370A TWI548051B (zh) 2009-05-20 2010-04-20 Semiconductor device
TW105120867A TWI596724B (zh) 2009-05-20 2010-04-20 Semiconductor device
CN201610424138.3A CN106024744A (zh) 2009-05-20 2010-05-10 半导体器件
CN201010176519.7A CN101894816B (zh) 2009-05-20 2010-05-10 半导体器件
CN201410184793.7A CN103943580A (zh) 2009-05-20 2010-05-10 半导体器件
US12/778,123 US8946705B2 (en) 2009-05-20 2010-05-12 Semiconductor device
US14/589,547 US20150137125A1 (en) 2009-05-20 2015-01-05 Semiconductor device
US15/280,618 US9824944B2 (en) 2009-05-20 2016-09-29 Semiconductor device
US15/785,531 US10163740B2 (en) 2009-05-20 2017-10-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009121857A JP5160498B2 (ja) 2009-05-20 2009-05-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012271050A Division JP5331934B2 (ja) 2012-12-12 2012-12-12 半導体装置

Publications (3)

Publication Number Publication Date
JP2010272622A JP2010272622A (ja) 2010-12-02
JP2010272622A5 JP2010272622A5 (ja) 2012-04-05
JP5160498B2 true JP5160498B2 (ja) 2013-03-13

Family

ID=43103961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009121857A Active JP5160498B2 (ja) 2009-05-20 2009-05-20 半導体装置

Country Status (4)

Country Link
US (4) US8946705B2 (ja)
JP (1) JP5160498B2 (ja)
CN (3) CN106024744A (ja)
TW (3) TWI596724B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US9111847B2 (en) * 2012-06-15 2015-08-18 Infineon Technologies Ag Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package
WO2013010512A2 (en) * 2012-10-22 2013-01-24 Spreadtrum Communications (Shanghai) Co., Ltd. Apparatus and method of electrical testing for flip chip
CN103107128B (zh) * 2013-01-14 2014-12-17 武汉新芯集成电路制造有限公司 一种三维芯片结构的金属键合的方法
JP6149503B2 (ja) * 2013-05-17 2017-06-21 住友電気工業株式会社 半導体装置
JP5858952B2 (ja) * 2013-05-20 2016-02-10 三菱電機株式会社 半導体装置の製造方法
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6215755B2 (ja) * 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6522980B2 (ja) * 2015-02-18 2019-05-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109166838A (zh) * 2018-08-29 2019-01-08 上海华虹宏力半导体制造有限公司 顶层金属键合垫的引出结构及其制造方法
CN109719381A (zh) * 2019-02-21 2019-05-07 巴中市特兴智能科技有限公司 一种自动焊接键合金线的工艺方法
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
KR20210066181A (ko) 2019-11-28 2021-06-07 엘지디스플레이 주식회사 표시 장치
US11043435B1 (en) * 2020-05-18 2021-06-22 Innogrit Technologies Co., Ltd. Semiconductor die with hybrid wire bond pads

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220034A (ja) * 1988-07-07 1990-01-23 Matsushita Electron Corp 半導体装置
JPH0379055A (ja) 1989-08-23 1991-04-04 New Japan Radio Co Ltd 半導体素子
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP3843624B2 (ja) 1998-11-27 2006-11-08 松下電器産業株式会社 半導体集積回路装置及び半導体集積回路装置の組立方法
JP2001338955A (ja) 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
WO2002103793A1 (fr) * 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4065799B2 (ja) * 2003-03-12 2008-03-26 株式会社ルネサステクノロジ 超音波接合装置および方法
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4585327B2 (ja) * 2005-02-08 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20070075396A1 (en) * 2005-09-30 2007-04-05 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
KR100727490B1 (ko) * 2005-12-08 2007-06-13 삼성전자주식회사 본딩 영역과 프로빙 영역을 구분하기 위한 식별표시가구비된 반도체 장치 및 그 제조방법
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4951276B2 (ja) 2006-05-29 2012-06-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置
TWI297924B (en) * 2006-06-14 2008-06-11 Novatek Microelectronics Corp Chip structure
US7397127B2 (en) * 2006-10-06 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding and probing pad structures
JP5064158B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
JP2009218264A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc 半導体装置
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TWI596724B (zh) 2017-08-21
US20170018470A1 (en) 2017-01-19
US20150137125A1 (en) 2015-05-21
US20180040521A1 (en) 2018-02-08
CN103943580A (zh) 2014-07-23
TWI548051B (zh) 2016-09-01
TWI646644B (zh) 2019-01-01
TW201637161A (zh) 2016-10-16
US20100295043A1 (en) 2010-11-25
US8946705B2 (en) 2015-02-03
CN106024744A (zh) 2016-10-12
CN101894816B (zh) 2014-06-11
CN101894816A (zh) 2010-11-24
US9824944B2 (en) 2017-11-21
US10163740B2 (en) 2018-12-25
JP2010272622A (ja) 2010-12-02
TW201104816A (en) 2011-02-01
TW201733061A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
JP5160498B2 (ja) 半導体装置
JP5432083B2 (ja) ボンドパッドを有する半導体装置およびそのための方法
US9589921B2 (en) Semiconductor device
US20050218916A1 (en) Semiconductor device and inspection method
JP3999720B2 (ja) 半導体装置およびその製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
JP2011071317A (ja) 半導体装置
US9331035B2 (en) Semiconductor device and method of manufacturing the same
JP5732493B2 (ja) 半導体装置
JP2011222738A (ja) 半導体装置の製造方法
US20080258306A1 (en) Semiconductor Device and Method for Fabricating the Same
US20040012078A1 (en) Folded tape area array package with one metal layer
JP3559554B2 (ja) 半導体装置およびその製造方法
JP5331934B2 (ja) 半導体装置
TWI642159B (zh) 封裝結構
JP2003092375A (ja) 半導体装置、その製造方法およびその検査方法
JP4498336B2 (ja) 半導体装置および半導体装置の製造方法
JP3923944B2 (ja) 半導体装置
KR100968008B1 (ko) 반도체장치 및 그 제조방법
JP2004296464A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350