JP6279339B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6279339B2
JP6279339B2 JP2014022742A JP2014022742A JP6279339B2 JP 6279339 B2 JP6279339 B2 JP 6279339B2 JP 2014022742 A JP2014022742 A JP 2014022742A JP 2014022742 A JP2014022742 A JP 2014022742A JP 6279339 B2 JP6279339 B2 JP 6279339B2
Authority
JP
Japan
Prior art keywords
pad
electrode pads
ball
semiconductor chip
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014022742A
Other languages
English (en)
Other versions
JP2015149446A (ja
JP2015149446A5 (ja
Inventor
直樹 川邉
直樹 川邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014022742A priority Critical patent/JP6279339B2/ja
Priority to US14/602,186 priority patent/US9508678B2/en
Priority to CN201510063611.5A priority patent/CN104835752A/zh
Publication of JP2015149446A publication Critical patent/JP2015149446A/ja
Publication of JP2015149446A5 publication Critical patent/JP2015149446A5/ja
Application granted granted Critical
Publication of JP6279339B2 publication Critical patent/JP6279339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8534—Bonding interfaces of the connector
    • H01L2224/85345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、例えば半導体チップの電極パッドに金属ワイヤを接続する半導体装置に適用して有効な技術に関するものである。
特開２００３−２４３４４３号公報（特許文献１）には、複数の凹部が形成されたボンディングパッドに、金ワイヤのボール部が接続された半導体装置が記載されている。
特開２００３−２４３４４３号公報
半導体チップに形成された電極パッドを、半導体チップが搭載される基材が有する端子と電気的に接続する方法として、金属線であるワイヤの一部を電極パッドに、ワイヤの他部を端子に接続する、ワイヤボンディング方式がある。ワイヤボンディング方式において電極パッドとワイヤを接続する際には、ワイヤの先端をボール状に形成した後、ボール状に形成したボール部を電極パッドに圧着する。
ここで、ボール部と電極パッドを接続する際に、ボール部に対して超音波を印加する技術がある。しかし、アルミニウムを主成分とする電極パッドにボール部を接続する場合、ボール部の硬さによっては、超音波を印加した時に、電極パッドの一部が接続部分の周囲に排斥されることが判った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態である半導体装置の製造方法は、半導体チップの第１電極パッドに、ワイヤの先端に形成されたボール部を接続する工程を含む。また、上記第１電極パッドは、アルミニウムを主成分とする材料から成り、かつ、上記ボール部を接続する部分に溝が形成されている。また、上記ボール部は、金よりも硬い材料から成る。また、上記ボール部を接続する工程は、上記ボール部に対して超音波を印加する工程を含むものである。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の斜視図である。 図１に示す半導体装置の下面図である。 図１に示す封止体を取り除いた状態で配線基板上の構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 図３に示す半導体チップの平面図である。 図５のＡ−Ａ線に沿った拡大断面図である。 図６のＡ部をさらに拡大した拡大断面図である。 図５のＢ部の拡大平面図である。 図８のＡ−Ａ線に沿った拡大断面図である。 図８に示す電極パッドに図３に示すワイヤを接合した状態を示す拡大平面図である。 図１０のＡ−Ａ線に沿った拡大断面図である。 図１０および図１１に示すワイヤをパッドに接合する際に使用するワイヤボンディング装置の構成を模式的に示す説明図である。 図５のＣ部の拡大平面図である。 図１３に示す電極パッドに図３に示すワイヤを接合した状態を示す拡大平面図である。 図１４に対する変形例を示す拡大平面図である。 一実施の形態である半導体装置の組み立てフローを示す説明図である。 図１６に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図１７に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図である。 図１８のＡ−Ａ線に沿った拡大断面図である。 図１８に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。 図２０のＡ−Ａ線に沿った拡大断面図である。 図１２に示すワイヤボンディング装置と、図２０に示す配線基板の平面的な位置関係を模式的に示す平面図である。 図１６のワイヤボンディング工程において、キャピラリの下端側から突出するワイヤの先端にボール部を形成した状態を示す要部拡大断面図である。 図２３に示すボール部とパッドを接触させた状態を示す要部拡大断面図である。 図２４に示すボール部に荷重を印加して押圧した状態を示す要部拡大断面図である。 図２５に示すボール部に超音波を印加した状態を示す要部拡大断面図である。 図２１に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。 図２７に示す複数のランドのそれぞれの露出面に半田を形成した状態を示す拡大断面図である。 図２８に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。 図８に対する変形例を示す拡大平面図である。 図１３に対する変形例を示す拡大平面図である。 図８に対する他の変形例を示す拡大平面図である。 図８に対する他の変形例を示す拡大平面図である。 図１０に対する比較例を示す拡大平面図である。 図３４のＡ−Ａ線に沿った拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の実施の形態で説明する技術は、半導体チップの表面に形成された電極パッドに金属線であるワイヤを接続する半導体装置に広く適用可能であるが、本実施の形態では、一例として、半導体チップを搭載する基材として、配線基板を用いた、エリアアレイ型の半導体装置を取り上げて説明する。エリアアレイ型の半導体装置とは、実装面に配置された外部端子が、アレイ状（マトリクス状ともいう）に配列された半導体装置をいう。本実施の形態では、エリアアレイ型半導体装置の一例として、配線基板の実装側に配列された複数の外部端子のそれぞれに半田ボールが接続された、所謂、ＢＧＡ（Ball Grid Array）型と呼ばれる半導体装置を取り上げて説明する。
図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を取り除いた状態で配線基板上の構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。
＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図４を用いて説明する。本実施の形態の半導体装置１は、半導体チップＣＨＰ（図３、図４参照）、および半導体チップＣＨＰが搭載された配線基板ＷＳを有する。図４に示すように半導体チップＣＨＰは、配線基板ＷＳの上面（第１面、チップ搭載面）ＷＳｔ側に搭載され、封止体（樹脂体）ＭＲにより覆われている。
封止体ＭＲは、上面ＭＲｔ、上面ＭＲｔとは反対側に位置する下面ＭＲｂ（図４参照）、および上面ＭＲｔと下面ＭＲｂの間に位置する側面ＭＲｓを有し、平面視において四角形を成す。図１に示す例では、封止体ＭＲの平面積（上面ＭＲｔ側から平面視した時の面積）は配線基板ＷＳの平面積と同じであって、封止体ＭＲの側面ＭＲｓは配線基板ＷＳの側面ＷＳｓと連なっている。配線基板ＷＳおよび封止体ＭＲは、平面視において四角形を成す。
また、図３および図４に示すように、配線基板ＷＳに搭載される半導体チップＣＨＰは、表面（主面、上面）ＣＰｔと、表面ＣＰｔとは反対側の裏面（主面、下面）ＣＰｂ（図４参照）と、この表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓ（図４参照）とを有している。
また、図３に示すように、半導体チップＣＨＰは平面視において四角形を成す。半導体チップＣＨＰの表面ＣＰｔは、Ｘ方向に沿って延びる辺ＣＰｓ１（互いに対向する一対の辺ＣＰｓ１）と、Ｘ方向に直交するＹ方向に沿って延びる辺ＣＰｓ２（互いに対向する一対の辺ＣＰｓ２）と、を有する。また、図４に示すように、半導体チップＣＨＰは、半導体チップＣＨＰの表面ＣＰｔの各辺が、配線基板ＷＳの上面ＷＳｔの外縁を構成する各辺に沿うように配線基板ＷＳ上に搭載されている。
また、半導体チップＣＨＰの表面ＣＰｔには、表面ＣＰｔの各辺に沿って配列される複数のパッド（電極パッド）ＰＤが形成されている。複数のパッドＰＤは半導体チップＣＨＰの入出力端子であって、半導体チップＣＨＰの表面ＣＰｔを持つ保護膜（パッシベーション膜）ＰＶに形成された開口部において、保護膜ＰＶから露出している。複数のパッドＰＤは、辺ＣＰｓ１に沿って配列される（言い換えれば、Ｘ方向に沿って配列される）複数のパッドＰＤ１と、辺ＣＰｓ２に沿って配列される（言い換えれば、Ｙ方向に沿って配列される）複数のパッドＰＤ２と、を含む。また、複数のパッドＰＤのそれぞれは、例えば、主としてアルミニウム（Ａｌ）から成る。半導体チップＣＨＰの詳細な構造については、後述する。
図３および図４に示すように、半導体チップＣＨＰは、配線基板ＷＳの上面ＷＳｔ上に搭載される。図３に示す例では、半導体チップＣＨＰは配線基板ＷＳの上面ＷＳｔの中央部に搭載されている。また、図４に示すように、半導体チップＣＨＰは、裏面ＣＰｂが配線基板ＷＳの上面ＷＳｔと対向した状態で、ダイボンド材（接着材）ＤＢを介して配線基板ＷＳに搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）がチップ搭載面（上面ＷＳｔ）と対向する、所謂、フェイスアップ実装方式により搭載されている。
ダイボンド材ＤＢは、半導体チップＣＨＰと配線基板ＷＳとを接着固定する接着材であって、例えばペースト状の接着材を硬化させることにより、半導体チップＣＨＰと配線基板ＷＳとを接着固定している。ただし、ダイボンド材ＤＢは、上記に限定されるものではなく、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。ダイボンド材ＤＢとして用いられる接着材は、ＤＡＦの場合も、ペースト状の接着材の場合も、エポキシ樹脂を主成分とするものを用いることが多い。
また、図４に示すように、配線基板ＷＳは、半導体チップＣＨＰが搭載された上面（面、チップ搭載面）ＷＳｔ、上面ＷＳｔとは反対側の下面（面、実装面）ＷＳｂ、および上面ＷＳｔと下面ＷＳｂの間に配置された複数の側面ＷＳｓを有し、図２および図３に示すように平面視において四角形を成す。
また、配線基板ＷＳは、複数の配線層（図４に示す例では上面配線層および下面配線層の２層）を有する。各配線層間に配置される絶縁層ＷＳｉは、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、絶縁層ＷＳｉの上面側には複数のボンディングリードＢＬが、絶縁層ＷＳｉの下面側には複数のランドＬＤが、それぞれ形成され、複数の配線ＷＳｗを介してボンディングリードＢＬとランドＬＤが電気的に接続されている。
図３に示すように、配線基板ＷＳの上面ＷＳｔには、複数のボンディングリード（端子、チップ搭載面側端子、電極）ＢＬが形成される。複数のボンディングリードＢＬは、半導体チップＣＨＰが搭載されるチップ搭載領域の周囲に、半導体チップＣＨＰの各辺に沿って配置されている。詳しくは、配線基板ＷＳの上面ＷＳｔには、絶縁層ＷＳｉの上面側に形成された配線を覆うソルダレジスト膜（絶縁膜）ＳＲ１が形成され、ソルダレジスト膜ＳＲ１に形成された開口部において、複数のボンディングリードＢＬが、ソルダレジスト膜ＳＲ１から露出している。
また、半導体チップＣＨＰの複数のパッドＰＤと、配線基板ＷＳの複数のボンディングリードＢＬは、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続される。複数のワイヤＢＷの構成材料は、金（Ａｕ）や銅（Ｃｕ）を主成分とする金属であることが多く、本実施の形態では、例えば銅を主成分とする金属から成る。ワイヤＢＷの詳細については、後述する。
また、図２に示すように、配線基板ＷＳの下面ＷＳｂには、複数のランド（外部端子、電極パッド、外部電極パッド）ＬＤが形成される。複数のランドＬＤは、行列状（マトリクス状）に配置されている。図４に示すように複数のランドＬＤは、配線基板ＷＳに形成された複数の配線ＷＳｗを介して複数のボンディングリードＢＬと電気的に接続される。つまり、複数のランドＬＤのそれぞれは半導体チップＣＨＰと電気的に接続され、半導体チップＣＨＰと外部機器とを電気的に接続する外部端子である。
このように外部端子を配線基板の実装面側に行列状に配置する半導体装置をエリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板ＷＳの実装面（下面ＷＳｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
なお、複数の外部端子の端子数やレイアウトについては図２に示す態様の他、種々の変形例がある。また、図４では、絶縁層ＷＳｉの上面と下面にそれぞれ配線層を形成した配線基板ＷＳを例示的に示しているが、配線層の数はこれに限定されず、２層よりも多い配線層構造にすることもできる。
配線基板ＷＳの導電路を構成するボンディングリードＢＬ、ランドＬＤおよび配線ＷＳｗは、金属膜をパターニングすることにより形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。また、配線ＷＳｗのうち、絶縁層ＷＳｉの上面側と下面側を導通させる配線ＷＳｗは、例えば貫通孔に金属膜を埋め込むことで形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。ここで、銅を主体とする導電膜には、銅単体、銅合金、あるいは、銅膜上に他の金属膜（例えばニッケル膜等）を積層した金属膜が含まれ、配線基板ＷＳに要求される仕様に応じてこれらを選択することができる。
複数のランドＬＤは、配線基板ＷＳの下面ＷＳｂを覆うソルダレジスト膜（絶縁膜）ＳＲ２からそれぞれ露出している。詳しくは、配線基板ＷＳの下面ＷＳｂには、絶縁層（コア絶縁層）ＷＳｉの下面側に形成された配線を覆うソルダレジスト膜（絶縁膜）ＳＲ２が形成され、ソルダレジスト膜ＳＲ２に形成された複数の開口部において、ランドＬＤのそれぞれが、ソルダレジスト膜ＳＲ２から露出している。
また、本実施の形態では、ランドＬＤのそれぞれの露出面にボール状に形成された半田材である半田ボールＳＢが接続されている。半導体装置１を図示しない実装基板に実装する時には、実装基板側の端子と半導体装置１を電気的に接続する導電性接合材としては、半田を使用することが多い。したがって、外部端子であるランドＬＤのソルダレジスト膜ＳＲ２からの露出面に、半田ボールＳＢを形成することにより、半導体装置１を図示しない実装基板に実装する際に、半田の濡れ性を向上させることができる。
半田ボールＳＢは、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本願において、半田について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。
なお、実装時に使用する半田の濡れ性を向上する点では、半田ボールＳＢに限らず、例えばニッケル膜など、銅よりも半田に対する濡れ性が高い金属材料からなる金属膜をめっき法により形成し、ランドＬＤの露出面を覆ってもよい。また、半田の濡れ性を特に考慮しないのであれば、ランドＬＤの露出面は、必ずしも半田材で覆う必要はない。図４に示す半田ボールＳＢを形成せず、ランドＬＤを露出させる変形例、あるいは、ランドＬＤの露出面を覆うように半田膜や他の金属膜を形成する変形例は、ＬＧＡ（Land Grid Array）型と呼ばれる。
＜半導体チップ＞
次に、図３および図４に示す半導体チップについて説明する。図５は、図３に示す半導体チップの平面図である。また、図６は、図５のＡ−Ａ線に沿った拡大断面図である。また、図７は図６のＡ部をさらに拡大した拡大断面図である。
なお、図５〜図７は、見易さのため、図３に示すパッドＰＤにワイヤＢＷが接続される前の状態を示している。また、図７は、配線部ＳＤＬの例として、パッドＰＤが形成された配線層ＤＬを含めて、８層の配線層ＤＬが積層された例を示している。ただし、配線層の積層数は、８層には限定されず、例えば７層以下、あるいは９層以上など、種々の変形例がある。また、図７に示す例では、半導体基板ＳＳの上面ＳＳｔに形成された複数の半導体素子Ｑ１の例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構造例を記載している。ただし、半導体素子Ｑ１の構造には、ＭＯＳＦＥＴの他、種々の変形例がある。
本実施の形態の半導体チップＣＨＰは、複数の半導体素子Ｑ１（図７参照）が形成された上面（半導体素子形成面）ＳＳｔおよび上面ＳＳｔの反対側の下面（裏面）ＳＳｂを有する半導体基板ＳＳを備えている。半導体基板ＳＳは、半導体チップＣＨＰの基材であって、例えば、珪素（シリコン；Ｓｉ）を主要な成分として構成されている。また、半導体チップＣＨＰは、半導体基板ＳＳの上面ＳＳｔ上に形成された配線部ＳＤＬ（図６、図７参照）を有している。
図６に示す例では、半導体チップＣＨＰの下面（裏面）ＣＰｂは、半導体基板ＳＳの下面ＳＳｂと同一の面である。また、半導体チップＣＨＰの表面（主面、上面）ＣＰｔは、配線部ＳＤＬの最上層を覆うように形成された保護膜ＰＶ（図５および図７参照）の上面ＰＶｔ、および複数のパッドＰＤ（図５および図７参照）の保護膜ＰＶからの露出面により構成されている。
また、配線部ＳＤＬは、図７に拡大して示すように、積層される複数の配線層ＤＬを有している。配線部ＳＤＬでは、複数の半導体素子Ｑ１と複数のパッドＰＤが、積層された複数の配線層ＤＬを介して電気的に接続されている。複数のパッドＰＤは、配線部ＳＤＬが備える複数の配線層ＤＬのうち、最上層（半導体基板ＳＳの上面ＳＳｔからの距離が最も遠い層）に形成されている。
複数の配線層ＤＬのそれぞれは、半導体基板ＳＳ上に積層される絶縁層ＩＭＬと、絶縁層ＩＭＬに形成された開口部内に埋め込まれている複数の導体パターン（配線）ＣＢＰを有している。配線部ＳＤＬでは、複数の配線層ＤＬに形成された導体パターンＣＢＰを電気的に接続することで、半導体素子Ｑ１とパッドＰＤとを電気的に接続する導通経路が形成される。
配線層ＤＬを構成する材料は、以下に限定されないが、以下の通り例示することができる。絶縁層ＩＭＬは、例えば、酸化珪素（ＳｉＯ２）を主要な成分として構成されている。また、複数の導体パターンＣＢＰは、例えば銅（Ｃｕ）を主要な成分として構成されている。また、最上層の配線層ＤＬは、パッドＰＤと同じ金属材料、例えばアルミニウムを主成分とする金属材料で形成されている。
また、複数のパッドＰＤを含む最上層の配線層ＤＬは、半導体チップＣＨＰの表面ＣＰｔを持つ保護膜（パッシベーション膜、絶縁膜）ＰＶにより覆われている。配線部ＳＤＬを覆うように保護膜ＰＶを設けることで、配線部ＳＤＬを保護することができる。保護膜ＰＶは、配線部ＳＤＬを覆う膜なので、半導体基板ＳＳの上面ＳＳｔと対向する下面（面）ＰＶｂおよび下面ＰＶｂの反対側の上面（面）ＰＶｔを有している。
なお、図７に示すように、保護膜ＰＶは配線部ＳＤＬを覆う膜なので、保護膜ＰＶの下面ＰＶｂと半導体基板ＳＳの上面ＳＳｔの間には、複数の配線層ＤＬが積層された配線部ＳＤＬが介在している。そして、保護膜ＰＶの下面ＰＶｂは複数の配線層ＤＬのうち、最上層の配線層ＤＬに密着している。
保護膜ＰＶは、例えば酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、酸窒化珪素（ＳｉＯＮ）あるいはこれらの積層膜から成る。また、酸化珪素、窒化珪素、あるいは酸窒化珪素の膜をさらに覆うように、ポリイミドなどの樹脂膜を形成する場合もある。図５に示す例では、最も単純な例として、単層の絶縁膜から成る保護膜ＰＶを示しているが、変形例としては、積層膜からなる保護膜ＰＶもある。積層膜から成る保護膜ＰＶの場合、最下層（もっとも配線層ＤＬに近い層）の絶縁膜の下面が保護膜ＰＶの下面ＰＶｂに相当する。また、積層膜から成る保護膜ＰＶの場合、最上層（もっとも配線層ＤＬから遠い層）の絶縁膜の上面が保護膜ＰＶの上面ＰＶｔに相当する。
また、半導体チップＣＨＰの複数のパッドＰＤは、図７に示すように保護膜ＰＶと半導体基板ＳＳの間に形成され、図３に示すように半導体チップＣＨＰの表面ＣＰｔにおいて保護膜ＰＶから露出している。詳しくは、図７に示すように、保護膜ＰＶには、パッドＰＤと厚さ方向（図７のＺ方向）に重なる位置に、開口部ＰＶｋが形成されている。開口部ＰＶｋは、保護膜ＰＶの上面ＰＶｔおよび下面ＰＶｂのうち、一方から他方に向かって貫通するように形成されている。このため、複数のパッドＰＤは、保護膜ＰＶに形成された複数の開口部ＰＶｋと重なる位置において、保護膜ＰＶから露出している。これにより、複数のパッドＰＤのそれぞれに図３に示すワイヤＢＷのような導電性部材を接続することが可能になる。言い換えれば、複数のパッドＰＤを、半導体チップＣＨＰの外部端子として利用することができる。
また、図５に示すように、平面視において、半導体チップＣＨＰの外縁を構成する各辺と、複数のパッドＰＤとの間には、各辺に沿って延びるシールリング（金属パターン）ＳＬＲが配置されている。シールリングＳＬＲは、平面視において、半導体チップＣＨＰの周縁部に沿って形成され、複数のパッドＰＤは、シールリングＳＬＲによって囲まれた領域の内部に形成されている。また、図７に示すように、シールリングＳＬＲは配線部ＳＤＬの各配線層ＤＬに形成された導体パターンＣＢＰと同じ材料で形成された金属パターンである。そして、複数のパッドＰＤと同層の配線層ＤＬから半導体基板ＳＳの上面ＳＳｔまでの複数の配線層ＤＬを貫くように形成されている。
＜電極パッド＞
次に、図５および図７に示すパッドＰＤの詳細について説明する。図８は、図５のＢ部の拡大平面図である。また、図９は図８のＡ−Ａ線に沿った拡大断面図である。また、図１０は図８に示す電極パッドに図３に示すワイヤを接合した状態を示す拡大平面図である。また、図１１は図１０のＡ−Ａ線に沿った拡大断面図である。また、図３４は、図１０に対する比較例を示す拡大平面図、図３５は図３４のＡ−Ａ線に沿った拡大断面図である。また、図１２は、図１０および図１１に示すワイヤをパッドに接合する際に使用するワイヤボンディング装置の構成を模式的に示す説明図である。
なお、図８および図９では、ワイヤボンディング前のパッドの形状を示すため、図３に示すパッドＰＤにワイヤＢＷが接続される前の状態を示している。また、図８では、パッドＰＤを構成する導体パターンの輪郭を明示するため、保護膜ＰＶに覆われた部分の輪郭を、点線で示している。また、図９では、図７に示す複数層の配線層ＤＬのうち、パッドＰＤを形成する最上層の配線層ＤＬを示している。
また、図３４および図３５に示す半導体チップＣＨＰｈは、パッドＰＤの露出面に溝ＴＲ１（図８および図９参照）が形成されていない点を除き、図８および図９に示す半導体チップＣＨＰと同様である。
図８および図９に示すように、本実施の形態のパッドＰＤは、保護膜ＰＶから露出した部分に溝（開口部、溝部）ＴＲ１が形成されている。溝ＴＲ１は、パッドＰＤの露出面側に形成された開口部であって、露出面からその反対面に向かって形成されている。また、図１０に示すように、溝ＴＲ１は、平面視において、ワイヤＢＷのボール部（幅広部）ＢＷｂと重なる位置に形成されている。図１０に示す例では、複数の溝ＴＲ１のそれぞれの一部がワイヤＢＷのボール部（幅広部）ＢＷｂと重なる。
図８に示す例では、溝ＴＲ１は、平面視において、Ｘ方向に対して直交するＹ方向に沿って延びるように形成されている。また、図８に示す例では、Ｘ方向に沿って、複数の溝ＴＲ１が配列されている。また、図９に示す例では、溝ＴＲ１は、パッドＰＤを厚さ方向（図９に示すＺ方向）に貫通せず、パッドＰＤの下地層である絶縁層ＩＭＬは、溝ＴＲ１の底面において露出していない。
以下、本実施の形態で、パッドＰＤに図８および図９に示す溝ＴＲ１を形成する理由について、本願発明者が見出した課題を含めて詳細に説明する。
図１０および図１１に示すように、半導体チップＣＨＰのパッドＰＤにワイヤＢＷを接合し、ワイヤＢＷとパッドＰＤを電気的に接続する場合、ワイヤＢＷの先端にボール形状のボール部ＢＷｂを形成し、このボール部ＢＷｂをパッドＰＤの露出面に押し付けて圧着する、所謂ネイルヘッドボンディング方式と呼ばれる接合方法がある。
ネイルヘッドボンディング方式では、パッドＰＤを加熱した状態でボール部ＢＷｂをパッドＰＤに押し付けて熱圧着する方式が一般に用いられる。また、ボール部ＢＷｂに超音波を印加しながら圧着する方式を利用すれば、ワイヤボンディング時のプロセス温度を低減できる。また、パッドＰＤを加熱し、かつ、ボール部ＢＷｂに超音波を印加しながら圧着する方式の場合、ワイヤボンディング時のプロセス温度を低減しつつ、かつ、ワイヤＢＷとパッドＰＤとの接合強度を向上させることができる。特に、配線基板ＷＳ（図４参照）のように樹脂材料を含む部材に半導体チップＣＨＰが搭載される場合、構成部材の耐熱温度に応じてプロセス温度を下げる必要があるので、ボール部ＢＷｂに超音波を印加する方法が好ましい。
また、図１０および図１１に示すワイヤＢＷは、上記したように、例えば銅から成る。一般に、半導体チップの電極パッドに接続されるワイヤは、金で形成することが多いが、材料コストを低減する観点、あるいは、ワイヤが形成する伝送経路のインピーダンス成分を低減する観点から、金以外の材料で形成する場合がある。例えば、本実施の形態のように、ワイヤＢＷを銅で形成すれば、材料コストを低減できる。
また、金よりも電気伝導率が高い、銅によりワイヤＢＷを形成することで、ワイヤＢＷが形成する伝送経路のインピーダンス成分を低減できる。また、本実施の形態に対する変形例としては、銅からなる基材の表面をパラジウム（Ｐｄ）から成る金属膜で覆っても良い。この場合、ワイヤＢＷとパッドＰＤの接合強度をさらに向上させることができる。また、本実施の形態に対する別の変形例としては、銅よりもさらに電気伝導率が高い銀（Ａｇ）から成るワイヤＢＷを用いることもできる。
ワイヤＢＷの材料として上記したような金以外の材料を用いた場合でも、金製のワイヤと同様に、ネイルヘッドボンディング方式を適用してワイヤＢＷのボール部ＢＷｂをパッドＰＤに接合することができる。
ところが、本願発明者が金以外のワイヤを用いたワイヤボンディング技術について検討した所、以下の事が判った。すなわち、図３４および図３５に示す比較例の半導体チップＣＨＰｈのように、ワイヤボンディング時にボール部ＢＷｂに印加される超音波に起因してパッドＰＤの形状が変形する。そして、パッドＰＤの構成部材の一部が周囲に排斥されて、スプラッシュ部（扁平片）ＳＰＰが形成される。
図３４および図３５に示すスプラッシュ部ＳＰＰは、パッドＰＤが変形して形成されるので、パッドＰＤがアルミニウムを主成分とする材料から成る場合には、特にアルミスプラッシュ（Ａｌスプラッシュ）とも呼ばれる。
また、スプラッシュ部ＳＰＰは、図３５に示すように、扁平形状であって、ワイヤボンディング時のパッドＰＤの排斥量が多くなれば、これに応じてスプラッシュ部ＳＰＰの平面積も大きくなる。
そしてスプラッシュ部ＳＰＰの平面積が大きくなって、隣り合うパッドＰＤのそれぞれに形成されたスプラッシュ部ＳＰＰ同士が接触すると、電気的な短絡の原因となる。また、そしてスプラッシュ部ＳＰＰの平面積が大きくなると、破断し易くなるが、パッドＰＤとスプラッシュ部ＳＰＰが破断して分離されると、導電性の異物になる。したがって、半導体装置の信頼性を向上させる観点から、スプラッシュ部ＳＰＰが発生しても、その平面積を小さく抑える技術が必要になる。
また、ワイヤボンディング時のパッドＰＤの排斥量が多くなると、パッドＰＤの上面側の周縁部に応力が集中する。このため、図３４に示すように、パッドＰＤの周縁部が保護膜ＰＶに覆われている場合、パッドＰＤの周縁部に生じた応力によって、保護膜ＰＶに亀裂（クラック）が発生する場合がある。したがって、保護膜ＰＶの亀裂を抑制し、半導体装置の信頼性を向上させる観点からは、ワイヤボンディング時のパッドＰＤの排斥量を低減する技術が必要になる。
スプラッシュ部ＳＰＰは、ワイヤＢＷを接合する際にボール部ＢＷｂの硬さがパッドＰＤよりも硬い場合に発生する。また、スプラッシュ部ＳＰＰは、ワイヤＢＷを接合する際にボール部ＢＷｂの硬さとパッドＰＤの硬さの差が大きくなると、発生し易くなる。硬さの指標としては、ヤング率またはビッカース硬度を用いることができる。
例えば、金の硬さ（ヤング率７９ＧＰａ（ギガパスカル）、ビッカース硬度２１６ＭＰａ（メガパスカル））はアルミニウムの硬さ（ヤング率７０ＧＰａ、ビッカース硬度１６７ＭＰａ）よりも硬いので、スプラッシュ部ＳＰＰが発生する場合がある。しかし、金の硬さとアルミニウムの硬さの差は大きくはないので、上記したように、電気的な短絡や導電性異物の原因になるようなスプラッシュ部ＳＰＰは形成され難い。
しかし、ワイヤＢＷのボール部ＢＷｂの硬さが、金よりも硬い場合には、スプラッシュ部ＳＰＰが発生し易くなる。例えば、銀の硬さ（ヤング率８３ＧＰａ、ビッカース硬度２５１ＭＰａ）は、アルミニウムの硬さ、および金の硬さよりも大きい（硬い）ので、スプラッシュ部ＳＰＰが発生し易くなる。したがって、金よりも硬い材料を用いてワイヤＢＷを形成する場合には、スプラッシュ部ＳＰＰの平面積の増大を抑制する対策が必要になる。
また、ワイヤＢＷを銅で形成した場合、銅の硬さ（ヤング率１１０ＧＰａ〜１２８ＧＰａ、ビッカース硬度３６９ＭＰａ）は、アルミニウムの硬さよりも大きく、かつ、その差は大きい。また、銅から成る基材をパラジウム膜で覆ったワイヤを用いる場合、ボール部ＢＷｂは銅とパラジウムが混合された金属になる。銅にパラジウムを混合すると、銅単体よりもさらに硬くなる。本願発明者の検討によれば、ヤング率が１００ＧＰａを超えるような材料でボール部ＢＷｂを形成する場合には、特にスプラッシュ部ＳＰＰが広がり易くなり、広がりを抑制する対策が必要になる。
また、上記したように、ワイヤボンディング時のパッドＰＤの排斥量が多くなれば、これに応じてスプラッシュ部ＳＰＰの平面積も大きくなる。本願発明者の検討によれば、パッドＰＤの排斥量を決定する要因としては、ワイヤＢＷのボール部ＢＷｂの硬さの他に、パッドＰＤの厚さが関係することが判った。
例えば、アルミニウムから成るパッドＰＤの厚さが、８５０ｎｍ以下であれば、銅から成るワイヤＢＷのボール部ＢＷｂを接合してもスプラッシュ部ＳＰＰの平面積は大きくなり難く、スプラッシュ部ＳＰＰが広がる範囲を開口部ＰＶｋの内側に限定できる。一方、パッドＰＤの厚さが８５０ｎｍよりも大きくなると、スプラッシュ部ＳＰＰの一部が開口部ＰＶｋの外側にまで広がる場合がある。スプラッシュ部ＳＰＰの一部が開口部ＰＶｋの外側にまで広がると、短絡を防ぐ観点から、隣り合うパッドＰＤの離間距離を広げる必要がある。言い換えれば、スプラッシュ部ＳＰＰの一部が、保護膜ＰＶの一部を覆うように広がった場合、隣り合うパッドＰＤの配置ピッチが制約される。
近年、半導体装置の性能を向上させるため、パッドＰＤの厚さは厚くなる傾向がある。例えば信号伝送経路を構成するパッドＰＤの厚さを厚くすることで、例えば信号伝送経路のインピーダンスを低減できる。あるいは、電源電圧の供給経路を構成するパッドＰＤの厚さを厚くすることで、瞬間的な電圧降下を抑制し、回路を安定的に駆動させることができる。したがって、半導体装置の性能向上を考慮すると、単純にパッドＰＤの厚さを薄くはせず、他の対策により、スプラッシュ部ＳＰＰの広がりを抑制することが好ましい。
上記を踏まえ、本願発明者がさらに検討を行った所、スプラッシュ部ＳＰＰは、ワイヤボンディングを行う際にボール部ＢＷｂに印加される超音波に起因して発生することが判った。
ワイヤボンディングを行う際に、ボール部ＢＷｂに超音波を印加する場合、図１２に模式的に示すようなワイヤボンディング装置ＷＢＤを用いてワイヤＢＷを接合する。図１２に示すワイヤボンディング装置ＷＢＤは、ワイヤＢＷのボール部ＢＷｂを圧着する圧着ツールであるキャピラリＣＰと、超音波を発振する発振器ＵＳＧと、発振器ＵＳＧとキャピラリＣＰを接続するホーン（超音波伝送部）ＵＳＨとを有する。ホーンＵＳＨは、超音波ＵＳ１を増幅しながらキャピラリＣＰに伝送する、一方向に延びる棒状の部材である。図１２に示す例では、ホーンＵＳＨがＸ方向に延びるように配置されている。
ワイヤボンディング装置ＷＢＤを用いてワイヤＢＷを半導体チップＣＨＰのパッドＰＤに接合する場合、圧着する際にボール部ＢＷｂに超音波を印加することができる。詳しくは、発振器ＵＳＧで発振された超音波ＵＳ１は、ホーンＵＳＨで増幅され、キャピラリＣＰを介してワイヤＢＷに伝達される。この時、ボール部ＢＷｂに印加される超音波の振動方向は、以下の理由により、一方向に限定される。超音波ＵＳ１は疎密波（縦波）なので、ホーンＵＳＨの延在方向（図１２ではＸ方向）に沿って振動する。また、キャピラリＣＰはホーンＵＳＨに固定されているので、キャピラリＣＰを介してボール部ＢＷｂに伝達される超音波ＵＳ１の平面視における振動方向は、ホーンＵＳＨの延在方向（図１２ではＸ方向）と同じ方向になる。
この場合、図３４および図３５に示すように、スプラッシュ部ＳＰＰは超音波ＵＳ１（図１２参照）の振動方向に沿って延びるように形成される。図３４に示す例では、スプラッシュ部ＳＰＰの平面形状は楕円形になっており、楕円の長径はＸ方向に沿って延びる。言い換えれば、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂが接合された部分の周囲には、Ｘ方向に長手方向を有する扁平形状のスプラッシュ部ＳＰＰが形成される。このように、スプラッシュ部ＳＰＰは、ボール部ＢＷｂとパッドＰＤを接合する際に、ボール部ＢＷｂに印加される超音波ＵＳ１に起因して、超音波ＵＳ１の振動方向にパッドＰＤの構成材料が排斥されることにより形成される。
上記知見に基づき、本願発明者は、パッドＰＤの量を低減すれば、スプラッシュ部ＳＰＰの広がりを抑制できると考えた。つまり、本願発明者は、ワイヤボンディング工程を行う前に、パッドＰＤのうち、ボール部ＢＷｂを接続する領域に予め開口部（図８および図９に示す溝ＴＲ１に相当する部分）を形成しておくことで、ワイヤボンディング時のパッドＰＤの排斥量を低減する、本実施の形態の実施態様を見出した。
図８および図９に示すように、溝ＴＲ１を形成すれば、ワイヤボンディング時に印加される超音波ＵＳ１（図１２参照）の振動方向（Ｘ方向）に排斥されるパッドＰＤの量を低減できる。この結果、図１０および図１１に示すように、スプラッシュ部ＳＰＰが形成された場合でも、その広がりは抑制できる。例えば、図１０および図１１に示す例では、スプラッシュ部ＳＰＰは、パッドＰＤが露出する開口部と厚さ方向に重なる範囲内に形成されている。言い換えれば、図１０および図１１に示す本実施の形態の場合でも、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂが接合された部分の周囲には、Ｘ方向に長手方向を有する扁平形状のスプラッシュ部ＳＰＰが形成される。また、本実施の形態の場合、ワイヤＢＷを接合した後のパッドＰＤの構造は以下のようになる。すなわち、パッドＰＤの溝ＴＲ１は、ボール部ＢＷｂとパッドＰＤの接合部分を挟んで、Ｘ方向と交差するＹ方向に沿って延びる部分を有している。
このように、本実施の形態によれば、スプラッシュ部ＳＰＰの広がりを抑制できるので、隣り合うパッドＰＤにそれぞれスプラッシュ部ＳＰＰが形成された場合でも、スプラッシュ部ＳＰＰ同士が接触することを抑制できる。
また、本実施の形態によれば、スプラッシュ部ＳＰＰの広がりを抑制することにより、隣り合うパッドＰＤ間の距離を小さくすることができる。つまり、複数のパッドＰＤを狭ピッチで配置できるので、半導体チップＣＨＰの平面積を低減できる。
また、本実施の形態によれば、スプラッシュ部ＳＰＰの広がりを抑制することにより、スプラッシュ部ＳＰＰが破断し難くなる。この結果、スプラッシュ部ＳＰＰの破断に起因する導電性異物の発生を抑制できる。
また、本実施の形態によれば、溝ＴＲ１を形成することによりスプラッシュ部ＳＰＰの広がりを抑制する。したがって、図９に示すようにパッドＰＤは、溝ＴＲ１が形成された部分の厚さは薄く、溝ＴＲ１が形成されていない部分の厚さは厚くなっている。図１１に示すように、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分は、ボール部ＢＷｂが接合する時に、ボール部ＢＷｂの形状に倣って変形する。このため、ワイヤＢＷのボール部ＢＷｂとパッドＰＤの接合界面の周囲におけるパッドＰＤの厚さを厚くすることができる。したがって、図１０および図１１に示すパッドＰＤが信号伝送経路を構成する場合には、信号伝送経路のインピーダンスを低減できる。また例えば、図１０および図１１に示すパッドＰＤが電源電圧の供給経路を構成する場合、瞬間的な電圧降下を抑制し、回路を安定的に駆動させることができる。つまり、本実施の形態によれば、パッドＰＤの厚さを単に薄くする実施態様と比較して、パッドＰＤとボール部ＢＷｂとの接合部の電気的特性を向上させることができる。
また、上記したように、スプラッシュ部ＳＰＰは、超音波ＵＳ１（図１２参照）の振動方向に広がる。このため、図８に示すように、溝ＴＲ１は、超音波ＵＳ１の振動方向であるＸ方向と交差するＹ方向に沿って延びるように形成されることが好ましい。これにより、振動方向に沿って排斥されるパッドＰＤの量を確実に低減できる。
また、本実施の形態によれば、溝ＴＲ１を設けることにより、ワイヤボンディング時のパッドＰＤの排斥量を低減することができる。したがって、図８および図９に示すようにパッドＰＤの周縁部が保護膜ＰＶに覆われている場合でも、パッドＰＤの周縁部に発生する応力に起因して保護膜ＰＶに亀裂が発生することを抑制できる。
また、図８に対する変形例として、一本の溝ＴＲ１を形成することもできる。この場合、溝ＴＲ１の溝幅（延在方向と直交する方向の開口幅）を大きくすれば、振動方向に沿って排斥されるパッドＰＤの量を低減できる。ただし、ワイヤＢＷのボンディング位置の制度によらず、確実にパッドＰＤの排斥量を低減する観点からは、図８に示すように、Ｘ方向に沿って、複数の溝ＴＲ１が配列されていることが好ましい。言い換えれば、図８に示す複数の溝ＴＲ１で構成される溝群を一つの溝と見做せば、パッドＰＤに形成される溝は、Ｙ方向に沿って延在し、かつＸ方向に沿って配列される複数の部分を有していることが好ましい。
また、図９に対する変形例として、パッドＰＤを厚さ方向に貫通するように溝ＴＲ１を形成し、スリットを設けることもできる。この場合でも、振動方向に沿って排斥されるパッドＰＤの量を低減できる。ただし、パッドＰＤとボール部ＢＷｂの密着面積を増大させて、接合部の電気的特性を向上させる観点からは、図９に示すように、溝ＴＲ１は、パッドＰＤを厚さ方向（図９に示すＺ方向）に貫通させないことが好ましい。
また、溝ＴＲ１の幅および深さには種々の変形例があるが、スプラッシュ部ＳＰＰの広がりを抑制する観点からは、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さを指標として用いることができる。パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さＴａｖは、ボール部ＢＷｂと重なるパッドＰＤの一部分の体積をＶＬ１、ボール部ＢＷｂと重なるパッドＰＤの一部分の平面積をＳＭ１とすると、“Ｔａｖ = ＶＬ１÷ＳＭ１”の式で定義される。なお、上記した体積ＶＬ１は、ボール部ＢＷｂを接合する前の時点での体積である。
本願発明者の検討によれば、図１０に示すスプラッシュ部ＳＰＰが開口部ＰＶｋの外側まで広がることを抑制する観点から、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さＴａｖは、１μｍ以下が好ましい。また、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さＴａｖは、８５０ｎｍ以下が特に好ましい。
例えば、図８および図９に示す例では、溝ＴＲ１の溝幅は、５μｍ、隣り合う溝ＴＲ１の離間距離は１０μｍ、溝深さは３７５ｎｍ、溝ＴＲ１の直下の部分の厚さは６００ｎｍになっている。この場合、図１０および図１１に示すボール部ＢＷｂの直径によらず、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さＴａｖは、８５０ｎｍ以下になる。
次に、図５に示すように表面ＣＰｔにおいて露出する複数のパッドＰＤのうち、どのパッドＰＤにどのような溝ＴＲ１（図８参照）を形成することが好ましいかについて説明する。図１３は、図５のＣ部の拡大平面図である。また、図１４は図１３に示す電極パッドに図３に示すワイヤを接合した状態を示す拡大平面図である。また、図１５は、図１４に対する変形例を示す拡大平面図である。なお、図１３では、ワイヤボンディング前のパッドの形状を示すため、図３に示すパッドＰＤにワイヤＢＷが接続される前の状態を示している。
上記したようにスプラッシュ部ＳＰＰ（図８参照）は、超音波ＵＳ１（図１２参照）の振動方向に延びるように形成される。本実施の形態の場合、超音波ＵＳ１はＸ方向に沿って振動するので、隣り合うパッドＰＤのスプラッシュ部ＳＰＰ同士の接触を防止する観点からは、Ｘ方向に沿って隣り合うパッドＰＤが存在する場合にのみ、パッドＰＤに溝ＴＲ１を形成すれば良い。つまり、図５に示す例では、複数のパッドＰＤのうち、超音波の振動方向であるＸ方向とは交差するＹ方向に延びる辺ＣＰｓ２に沿って配列される複数のパッドＰＤ２には、溝ＴＲ１を形成しなくても隣り合うパッドＰＤ同士は短絡しない。
図１５に示す変形例である半導体チップＣＨＰ１は、パッドＰＤ２に溝ＴＲ１（図１４参照）を形成しない場合の変形例である。言い換えれば、半導体チップＣＨＰ１は、パッドＰＤ２のそれぞれに溝ＴＲ１が形成されていない点で図１４に示す半導体チップＣＨＰと相違する。半導体チップＣＨＰ１の場合、溝ＴＲ１を形成しないので、スプラッシュ部ＳＰＰの広がりは大きくなる。しかし、スプラッシュ部ＳＰＰの広がる方向にほかのパッドＰＤが形成されていないので、スプラッシュ部ＳＰＰに起因して隣り合うパッドＰＤ同士が短絡することを防止できる。
ただし、上記したように、スプラッシュ部ＳＰＰの広がりが大きくなることにより、スプラッシュ部ＳＰＰが破断して導電性異物になることを抑制する観点からは、図１３に示すように、パッドＰＤ２にも溝ＴＲ１を形成することが好ましい。
また、図１３に示すように、平面視においてパッドＰＤ２の周縁部は、保護膜ＰＶにより覆われている。したがって、ワイヤボンディング時にパッドＰＤ２の周縁部に発生する応力に起因して保護膜ＰＶに亀裂が生じることを抑制する観点からは、パッドＰＤ２に溝ＴＲ１を形成することが好ましい。
また、パッドＰＤにも溝ＴＲ１を形成する場合、図１３に示すように、超音波ＵＳ１（図１２参照）の振動方向であるＸ方向と交差（図１３では直交）するＹ方向に延びる部分を有するように形成することが好ましい。上記したように、スプラッシュ部ＳＰＰは超音波ＵＳ１の振動方向に沿って延びるので、溝ＴＲ１の延在方向も、超音波ＵＳ１の振動方向に基いて設定することが好ましい。
このため、図８に示す複数のパッドＰＤ１の場合、溝ＴＲ１は複数のパッドＰＤ１の配列方向（Ｘ方向）に対して交差するＹ方向に延びるように溝ＴＲ１が形成される。一方、図１３に示す複数のパッドＰＤ２の場合、溝ＴＲ１は複数のパッドＰＤ２の配列方向（Ｙ方向）に沿って延びるように溝ＴＲ１が形成される。
このように複数のパッドＰＤ２にも溝ＴＲ１を形成することで、図１４に示すようにスプラッシュ部ＳＰＰの広がりを抑制できるので、スプラッシュ部ＳＰＰの破断を抑制できる。また、複数のパッドＰＤ２にも溝ＴＲ１を形成することで、ワイヤボンディング時のパッドＰＤ２の排斥量を低減できるので、パッドＰＤ２の周縁部に発生する応力に起因して保護膜ＰＶに亀裂が生じることを抑制できる。
＜半導体装置の製造工程＞
次に、図１に示す半導体装置１の製造方法について、説明する。本実施の形態の半導体装置１は、図１６に示す組立てフローに沿って製造される。図１６は、本実施の形態の半導体装置の組み立てフローを示す説明図である。
１．基板準備工程
まず、図１６に示す基板準備工程では、図１７に示すような配線基板ＭＤＳを準備する。図１７は、図１６に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
図１７に示すように、本工程で準備する配線基板ＭＤＳは、枠部ＭＤＳｆの内側に複数のデバイス形成部ＭＤＳｄを備えている。詳しくは、複数のデバイス形成部ＭＤＳｄが行列状に配置されている。デバイス形成部ＭＤＳｄの数は、図１７に示す態様に限定されないが、本実施の形態の配線基板ＭＤＳは、例えば、行列状（図１７では２行×８列）に配置された１６個のデバイス形成部ＭＤＳｄを備えている。つまり、配線基板ＭＤＳは、複数のデバイス形成部ＭＤＳｄを有する、所謂、多数個取り基板である。
各デバイス形成部ＭＤＳｄは、図４に示す配線基板ＷＳに相当する。各デバイス形成部ＭＤＳｄは、図４に示す上面（表面、チップ搭載面）ＷＳｔ、上面ＷＳｔに形成された複数のボンディングリード（端子、チップ搭載面側端子、電極）ＢＬ、上面ＷＳｔとは反対側の下面（裏面、実装面）ＷＳｂ、および下面ＷＳｂに形成された複数のランド（端子、外部端子）ＬＤを有している。複数のボンディングリードＢＬと複数のランドＬＤは、各デバイス形成部ＭＤＳｄに形成された複数の配線ＷＳｗ（図４参照）を介して、それぞれ電気的に接続されている。
また、各デバイス形成部ＭＤＳｄの周囲には、図１６に示す個片化工程で配線基板ＭＤＳを切断する予定領域であるダイシング領域（ダイシングライン）ＭＤＳｃが配置されている。図１７に示すように、ダイシング領域ＭＤＳｃは、隣り合うデバイス形成部ＭＤＳｄの間、および枠部ＭＤＳｆとデバイス形成部ＭＤＳｄの間、に各デバイス形成部ＭＤＳｄを取り囲むように配置されている。
２．半導体チップ準備工程
また、図１６に示す半導体チップ準備工程では、図５に示す半導体チップＣＨＰを準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側に、複数の半導体素子Ｑ１（図７参照）やこれに電気的に接続される配線層ＤＬ（図７参照）からなる半導体ウエハを準備する。また、配線層ＤＬの最上層には、複数のパッドＰＤ（図５参照）が形成される。
また、複数のパッドＰＤが形成された最上層の配線層ＤＬを覆うように、保護膜ＰＶ（図７参照）を形成する。そして、複数のパッドＰＤのそれぞれの少なくとも一部が露出するように、保護膜ＰＶに開口部ＰＶｋ（図８参照）が形成される。複数のパッドＰＤの露出縁側に形成される溝ＴＲ１（図８および図１３参照）は、例えば、エッチング処理により形成することができる。
上記した半導体ウエハを形成した後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを切断し、図５に示す半導体チップＣＨＰを複数個取得する。
３．ダイボンディング工程
次に、図１６に示すダイボンディング工程では、図１８および図１９に示すように、配線基板ＭＤＳのデバイス形成部のチップ搭載領域上に、半導体チップＣＨＰを搭載し、接着固定する。図１８は、図１７に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図、図１９は図１８のＡ−Ａ線に沿った拡大断面図である。
本工程では、半導体チップＣＨＰを配線基板ＭＤＳの各デバイス形成部ＭＤＳｄの上面ＷＳｔに配置されたチップ搭載領域上に搭載（接着固定）する。図１９に示すように、本実施の形態では、半導体チップＣＨＰの裏面ＣＰｂが、配線基板ＭＤＳのデバイス形成部ＭＤＳｄの上面ＷＳｔと対向するように、ダイボンド材（接着材）ＤＢを介して配線基板ＭＤＳ上に搭載する、所謂、フェイスアップ実装方式で半導体チップＣＨＰを搭載する。
ダイボンド材ＤＢは、半導体チップＣＨＰと配線基板ＭＤＳとを接着固定する接着材であって、例えば、硬化前にはペースト状の性状を備えている。ペースト状の接着材を用いて半導体チップＣＨＰを搭載する場合、半導体チップＣＨＰを搭載する前に、デバイス形成部ＭＤＳｄのチップ搭載領域にペースト状の接着材を予め配置しておく。そして、半導体チップＣＨＰをチップ搭載領域に押し付けることで、ペースト状の接着材を押し広げた後、例えば加熱することにより接着材を硬化させて、半導体チップＣＨＰを固定する。ただし、ダイボンド材ＤＢは、上記に限定されるものではなく、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。この場合、例えば、両面に接着層を備えるテープ材（フィルム材）であるダイボンド材ＤＢを、予め半導体チップＣＨＰの裏面ＣＰｂに貼り付けておき、テープ材を介して半導体チップＣＨＰを接着する。その後、例えば、ダイボンド材ＤＢに含まれる熱硬化性樹脂成分を熱硬化させて半導体チップＣＨＰを固定する。
４．ワイヤボンディング工程
次に、図１６に示すワイヤボンディング工程では、図２０および図２１に示すように、半導体チップＣＨＰの複数のパッドＰＤと、配線基板ＭＤＳの複数のボンディングリードＢＬとを、複数のワイヤＢＷを介して電気的に接続する。図２０は、図１８に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図、図２１は、図２０のＡ−Ａ線に沿った拡大断面図である。また、図２２は、図１２に示すワイヤボンディング装置と、図２０に示す配線基板の平面的な位置関係を模式的に示す平面図である。また、図２３は、図１６のワイヤボンディング工程において、キャピラリの下端側から突出するワイヤの先端にボール部を形成した状態を示す要部拡大断面図である。また、図２４は、図２３に示すボール部とパッドを接触させた状態を示す要部拡大断面図である。また、図２５は、図２４に示すボール部に荷重を印加して押圧した状態を示す要部拡大断面図である。また、図２６は図２５に示すボール部に超音波を印加した状態を示す要部拡大断面図である。
本工程では、図２０および図２１に示すように、配線基板ＭＤＳのデバイス形成部ＭＤＳｄに形成された複数のボンディングリードＢＬと、半導体チップＣＨＰの表面ＣＰｔに形成された複数のパッドＰＤとを、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続する。本実施の形態では、半導体チップＣＨＰのパッドＰＤを第１ボンド側、配線基板ＭＤＳのボンディングリードＢＬを第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、パッドＰＤとボンディングリードＢＬを電気的に接続する。
以下、正ボンディング方式によるワイヤボンディング工程の詳細を説明する。なお、図５〜図１５を用いて既に説明したように、本実施の形態では、パッドＰＤの露出面において、ワイヤＢＷのボール部ＢＷｂを接合する位置に溝ＴＲ１を形成することで、ボンディング時のパッドＰＤの排斥量を低減する。溝ＴＲ１の好ましい形状等については、既に説明した通りなので、重複する説明は省略する。
本工程では、例えば図２２に示すように配線基板ＭＤＳが固定されたステージＳＴＧの隣に、ワイヤボンディング装置ＷＢＤを配置する。配線基板ＭＤＳとワイヤボンディング装置ＷＢＤは例えば図２２に示すような位置関係で配置される。すなわち、ワイヤボンディング装置は、平面視においてＸ方向に沿ってホーンＵＳＨが延びるように配置され、ホーンＵＳＨを挟んで発振器ＵＳＧの反対側に配線基板ＭＤＳが配置される。これにより、ワイヤＢＷのボール部ＢＷｂ（図１２参照）にはＸ方向に沿って振動する超音波ＵＳ１を印加することができる。
また、ワイヤボンディング装置ＷＢＤは、図１２に示すキャピラリＣＰ，ホーンＵＳＨ、および発振器ＵＳＧを含むボンディングヘッド部を支持する支持部ＳＵＰを有する。支持部ＳＵＰは図２２に示すＸ−Ｙ平面に沿って自在に移動させることが可能であり、支持部ＳＵＰとともにボンディングヘッドの位置を移動させることで、配線基板ＭＤＳの複数のパッドＰＤのそれぞれにワイヤＢＷを接続することができる。
また、本実施の形態のワイヤボンディング工程では、図２３に示すように、キャピラリＣＰの下端側から突出するワイヤＢＷの端部に、ボール部ＢＷｂを形成する（ボール形成工程）。ボール部ＢＷｂは、ワイヤＢＷの先端に、図示しない電気トーチから放電させることにより形成される。
次に、図２４に示すように、キャピラリＣＰを半導体チップＣＨＰのパッドＰＤに向かって移動させて、ボール部ＢＷｂとパッドＰＤとを接触させる（ボール部接触工程）。この時、本実施の形態では、ボール部ＢＷｂと厚さ方向に重なる位置に、図８や図１３に示すような溝ＴＲ１が形成されている。つまり、本工程では、ボール部ＢＷｂをパッドＰＤに形成された溝ＴＲ１の少なくとも一部分に向かって近づける。
次に、図２５に示すように、キャピラリＣＰを介してボール部ＢＷｂに荷重を印加してボール部ＢＷｂをパッドＰＤの厚さ方向に押圧する（荷重印加工程）。この時、ボール部ＢＷｂおよびパッドＰＤは加熱されており、パッドＰＤとボール部ＢＷｂの密着界面では、パッドＰＤを構成するアルミニウムと、ボール部ＢＷｂを構成する金属（例えば銅）の合金層が形成される。
次に、図２６に示すように、キャピラリＣＰを介してボール部ＢＷｂに超音波ＵＳ１を印加してボール部ＢＷｂとパッドＰＤを接合する（超音波印加工程）。ボール部ＢＷｂに超音波ＵＳ１を印加すると、超音波ＵＳ１に起因してボール部ＢＷｂが振動する。この結果、ボール部ＢＷｂとパッドＰＤとの接合界面に、合金層が形成され易くなる。
したがって、本実施の形態のように、超音波印加工程を行うことで、ワイヤボンディング工程におけるプロセス温度を低減できる。また、また、ボール部ＢＷｂとパッドＰＤの接合強度を向上させることができる。
次に、ワイヤＢＷを繰り出しながら図２６に示すキャピラリの位置を移動させて、例えば図２１に示すようなループ形状を形成する。そして、図２１に示すようにワイヤＢＷの他部（図２６に示すボール部ＢＷｂとは反対側の端部）をボンディングリードＢＬに接合することで、ワイヤＢＷが形成される。
ここで、上記したように、本工程で印加される超音波ＵＳ１は、上記したように、図２２に示すホーンＵＳＨの延在方向に沿って振動し、他の方向には振動しない。また、図８〜図１５を用いて説明したように、本実施の形態では、パッドＰＤに溝ＴＲ１を形成し、溝ＴＲ１と重なる位置にボール部ＢＷｂを接合する。これにより、上記したように、超音波ＵＳ１を印加しながらパッドＰＤとボール部ＢＷｂを接合することで生じるスプラッシュ部ＳＰＰ（図１０参照）の平面積を小さくできる。
また、本実施の形態では、ワイヤボンディング工程の前に、パッドＰＤには予め溝ＴＲ１（図８参照）が形成されている。したがって、図２６に示す超音波ＵＳ１は、ワイヤボンディング工程の任意のタイミングで印加することができる。
例えば、本実施の形態によれば、ボール部ＢＷｂに対してキャピラリＣＰを介して超音波ＵＳ１（図２２参照）を印加しながらパッドＰＤとボール部ＢＷｂを接触させることができる。この場合、ボール部ＢＷｂは、振動した状態でパッドＰＤと接触する。
また例えば、図２５を用いて説明した加重印加工程において、ボール部ＢＷｂに対して超音波ＵＳ１（図２６参照）を印加しながらボール部ＢＷｂに荷重を印加して、ボール部ＢＷｂをパッドＰＤの厚さ方向に押圧することができる。この場合、単にボール部ＢＷｂを押圧する場合よりもボール部ＢＷｂとパッドＰＤの間に合金層が形成され易いので、ワイヤボンディング工程でのプロセス温度を低減することができる。また、ボール部ＢＷｂとパッドＰＤの接合強度を向上させることができる。
また例えば、上記荷重印加工程で、超音波ＵＳ１を印加する場合には、図２６を用いて説明した超音波印加工程において、ボール部ＢＷｂに引き続いて荷重および超音波ＵＳ１を印加することもできる。この場合、図２５を用いて説明した荷重印加工程と図２６を用いて説明した超音波印加工程の区別はなくなり、接合が完了した時点で、荷重の印加、および超音波ＵＳ１の印加を停止する。
ところで、図２２に示すワイヤボンディング装置ＷＢＤの支持部ＳＵＰは、図２２に示すＸ−Ｙ平面において自在に移動させることが可能である。また、支持部ＳＵＰの移動量を調整することで、図２５に示すボール部ＢＷｂを押圧しながら、ボール部ＢＷｂとパッドＰＤの平面視における相対的な位置関係を移動させる動作（スクラブ動作と呼ぶ）を行うことが可能である。
このスクラブ動作でボール部ＢＷｂに振動を与える場合、比較的低い周波数（例えば１００Ｈｚ〜３００Ｈｚ程度）でボール部ＢＷｂを機械的に振動させることができる。このため、スクラブ動作でボール部ＢＷｂに振動を与えれば、パッドＰＤの排斥量が大きくなった場合でも、図３４に示すようなスプラッシュ部ＳＰＰは発生し難い。また、スクラブ動作の場合、振動方向が一方向に限定されない。したがって、スクラブ動作で多方向に振動を加えることで、スプラッシュ部ＳＰＰが形成された場合でも。ボール部ＢＷｂを接続する部分の周囲に均等に広げることができる。このため、スプラッシュ部ＳＰＰの広がりを抑制することができる。
そこで、本工程において、予めスクラブ動作を行い、パッドＰＤのうちのボール部ＢＷｂを接合する部分の厚さを薄くした後であれば、超音波ＵＳ１（図２２参照）を印加してもスプラッシュ部ＳＰＰの広がりを抑制できる。
しかし、スクラブ動作によってパッドＰＤの厚さを薄くする場合、一つのパッドＰＤにボール部ＢＷｂを接合するために要する時間が長くなる。また、スクラブ動作の場合、図２２に示す支持部ＳＵＰを機械的に動作させることで振動を印加するので、振動方向や、振動数を正確に制御することが難しい。
したがって、本実施の形態のように、パッドＰＤに溝ＴＲ１（図８参照）を形成することにより、スプラッシュ部ＳＰＰの広がりを抑制することが好ましい。溝ＴＲ１によりスプラッシュ部ＳＰＰの広がりを抑制することができれば、製造効率を向上させることができる点で好ましい。
例えば、本実施の形態では、図２４を用いて説明したボール部接触工程の後、ボール部ＢＷｂに超音波ＵＳ１が印加されるまでの間、スクラブ動作が行われない。別の見方をすれば、下記のように表現することもできる。すなわち、本実施の形態では、図２４を用いて説明したボール部接触工程、図２５を用いて説明した荷重印加工程、および図２６を用いて説明した超音波工程は、連続的に実施される。さらに別の見方をすれば、下記のように表現することもできる。すなわち、本実施の形態では、図２６に示す超音波ＵＳ１は、図２４を用いて説明したボール部接触工程で、ボール部ＢＷｂとパッドＰＤを接触させた時の平面視における相対的な位置関係を維持した状態で印加される。
したがって、本実施の形態によれば、スクラブ動作を行う時間を短縮できるので、複数のパッドＰＤのそれぞれに対する接合時間を短縮できる。これにより製造効率を向上させることができる。
ただし、スプラッシュ部ＳＰＰの広がりを抑制する観点からは、スクラブ動作を省略することができるが、他の理由により、スクラブ動作が必要な場合には、例えば上記荷重印加工程や上記超音波印加工程でスクラブ動作を行っても良い。
５．封止工程
次に、図１６に示す封止工程では、図２７に示すように、半導体チップＣＨＰおよび複数のワイヤＢＷを樹脂で封止する。図２７は図２１に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。
本工程では、図示しないキャビティを備えている成形金型内に、配線基板ＭＤＳを配置して、配線基板ＭＤＳの上面ＷＳｔ側を樹脂で封止した後、樹脂を硬化させて封止体ＭＲを形成する、所謂、トランスファモールド方式により封止体ＭＲを形成する。
また、図２７に示す例では、複数のデバイス形成部ＭＤＳｄを成形金型の一つのキャビティで一括して覆って樹脂封止する、所謂ＭＡＰ（Mold Allay Process）と呼ばれる方式を適用して封止体ＭＲを形成する例を示している。ＭＡＰ方式の場合、複数のデバイス形成部ＭＤＳｄを覆うように一体化された封止体ＭＲを形成するので、ダイシング領域ＭＤＳｃ上も、封止体ＭＲで覆われる。
６．半田材形成工程
次に、図１６に示す半田材形成工程では、図２８に示すように、ランドＬＤのそれぞれの露出面を覆うように、半田ボールＳＢを形成する。図２８は、図２７に示す複数のランドのそれぞれの露出面に半田を形成した状態を示す拡大断面図である。
本工程では、例えば、複数のランドＬＤの露出面に複数の半田ボールＳＢをそれぞれ配置して、リフロー処理を施すことにより、半田ボールＳＢを形成することができる。また、本実施の形態では、ランドＬＤの露出面に半田ボールＳＢを形成する実施態様を例示的に説明したが、半田ボールＳＢを形成しない変形例の場合には、本工程を省略することができる。また、本工程で、ランドＬＤの露出面に薄い半田膜を形成する場合もある。
７．個片化工程
次に、図１６に示す個片化工程では、図２９に示すように、配線基板ＭＤＳのデバイス形成部ＭＤＳｄ毎に分割し、複数の半導体装置１を取得する。図２９は、図２８に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
本工程では、図２９に示すように、ダイシングブレード（回転刃）ＤＢＬをダイシング領域（ダイシングライン）ＭＤＳｃに沿って走らせて、配線基板ＭＤＳ、および封止体ＭＲを切断（分割）し、デバイス形成部ＭＤＳｄ毎に個片化する。これにより、複数のデバイス形成部ＭＤＳｄは、それぞれ隣のデバイス形成部ＭＤＳｄ、および枠部ＭＤＳｆから切り離されて、複数の半導体装置１を取得する。なお、詳しくは、本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１に示す完成品の半導体装置１となる。そして、半導体装置１は出荷され、あるいは図示しない実装基板に実装される。
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
例えば、上記実施の形態では、スプラッシュ部ＳＰＰの広がりを抑制するために、パッドＰＤの露出部に形成する溝ＴＲ１の例として、超音波ＵＳ１の振動方向に対して直交する方向に延びる複数の短冊状の溝ＴＲ１を形成した例を取り上げて説明したが、パッドＰＤに形成する溝には種々の変形例がある。図３０は、図８に対する変形例を示す拡大平面図である。また、図３１は、図１３に対する変形例を示す拡大平面図である。
図３０に示す変形例の半導体チップＣＨＰ２は、パッドＰＤの露出面に形成された開口部（溝）の形状が図８に示す半導体チップＣＨＰと相違する。詳しくは、半導体チップＣＨＰ２が有するパッドＰＤには、超音波ＵＳ１（図１２参照）の振動方向に対して交差する、Ｙ方向に沿って延びる複数の溝ＴＲ１と、複数の溝ＴＲ１のそれぞれと交差する、複数の溝ＴＲ２を有している。言い換えれば、パッドＰＤには、複数の溝ＴＲ１、ＴＲ２が格子状に形成されている。
また、半導体チップＣＨＰ２のパッドＰＤに形成された複数の溝ＴＲ１と複数の溝ＴＲ２は互いに交差するので、一つの溝と見做すこともできる。この場合、以下のように表現することができる。すなわち、半導体チップＣＨＰ２のパッドＰＤに形成された溝は、超音波ＵＳ１（図１２参照）の振動方向であるＸ方向と交差（図１３では直交）するＹ方向に延びる複数の第１部分（溝ＴＲ１に相当する部分）と、上記複数の第１部分のそれぞれと交差する複数の第２部分（溝ＴＲ２に相当する部分）と、を有する。
上記実施の形態で説明したように、超音波ＵＳ１（図１２参照）の振動方向は、ワイヤボンディング工程において使用するワイヤボンディング装置ＷＢＤ（図１２参照）のホーンＵＳＨ（図１２）の延在方向によって決まる。したがって、半導体チップＣＨＰ２が搭載される向きによっては、超音波ＵＳ１の振動方向がＹ方向になる場合もある。しかし、本変形例のように、複数の溝ＴＲ１、ＴＲ２を格子状に形成すれば、半導体チップＣＨＰ２の搭載時の向きによらず、スプラッシュ部ＳＰＰ（図１０参照）の広がりを抑制できる。
図１６に示すダイボンディング工程において、図１８に示す半導体チップＣＨＰを配線基板ＭＤＳ上に搭載する時は、互いに接続されるパッドＰＤとボンディングリードＢＬが対向するように搭載される。したがって、半導体チップＣＨＰの向きは、予め設計された通りに制御される。このため、例えば半導体チップＣＨＰが一種類の製品の専用の半導体チップであれば、上記実施の形態で説明した態様の方が、溝ＴＲ１を単純な構造にできる。
しかし、半導体チップＣＨＰの汎用性を向上させる観点からは、本変形例のように、半導体チップＣＨＰ２の搭載時の向きによらず、スプラッシュ部ＳＰＰ（図１０参照）の広がりを抑制できることが好ましい。
また、半導体チップＣＨＰ２は、図３１に示すように、辺ＣＰｓ２（図５参照）に沿って配列される複数のパッドＰＤ２にも格子状の溝ＴＲ１、ＴＲ２が形成されている。このため、半導体チップＣＨＰ２の汎用性をさらに向上させることができる。
ところで、上記実施の形態で説明したように、本願発明者の検討によれば、図１０に示すスプラッシュ部ＳＰＰが開口部ＰＶｋの外側まで広がることを抑制する観点から、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さは以下の値が好ましいことは、本変形例でも同様である。すなわち、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さは、１μｍ以下が好ましい。また、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さは、８５０ｎｍ以下が特に好ましい。
例えば、図３０および図３１に示す例では、溝ＴＲ１および溝ＴＲ２の溝幅は、それぞれ５μｍ、隣り合う溝ＴＲ１の離間距離はＸ方向が１０μｍでＹ方向が５μｍ、溝深さは７５０ｎｍ、溝ＴＲ１の直下の部分の厚さは６００ｎｍになっている。この場合、パッドＰＤに接続するボール部ＢＷｂの直径によらず、パッドＰＤのうち、ワイヤＢＷのボール部ＢＷｂと重なる部分の平均厚さは、８５０ｎｍ以下になる。
また例えば、図３２に示す半導体チップＣＨＰ３が有するパッドＰＤのように、幅が太い一本の溝ＴＲ１が形成された実施態様でも良い。あるいは、図３３に示す半導体チップＣＨＰ４が有するパッドＰＤのように、一本の溝ＴＲ１と、溝ＴＲ１に対して交差する一本の溝ＴＲ２が形成された実施態様でも良い。図３２および図３３は、それぞれ図８に対する他の変形例を示す拡大平面図である。
（変形例２）
また、例えば、上記実施の形態では、図３に示す複数のワイヤＢＷのそれぞれが、銅、銀、または銅から成る基材にパラジウムから成る金属膜で覆った金属材料で形成された実施態様について説明した。しかし、変形例としては、金から成るワイヤと、銅、銀、または銅から成る基材にパラジウムから成る金属膜で覆った金属材料で形成されたワイヤＢＷとが混在する場合もある。この場合、金からなるワイヤを接続するパッドＰＤには溝ＴＲ１（図８参照）を形成しなくても良い。一方、ボール部ＢＷｂが、金よりも硬い材料から成るワイヤＢＷを接続するパッドＰＤには、上記実施の形態や上記変形例で説明した溝ＴＲ１や溝ＴＲ２を形成することで、スプラッシュ部ＳＰＰ（図１０参照）の広がりを抑制できる。
（変形例３）
また、例えば、上記実施の形態では、半導体チップＣＨＰのパッドＰＤと半導体装置１の外部端子となるボンディングリードＢＬとをワイヤボンディングにより電気的に接続する例として、配線基板ＷＳ上に半導体チップＣＨＰを搭載しているエリアアレイ型の半導体装置を取り上げて説明した。しかし、上記実施の形態および各変形例として説明した技術は、例えば、半導体チップＣＨＰを図示しないリードフレームのチップ搭載部上に搭載する、所謂、リードフレーム型の半導体装置にも適用できる。
（変形例４）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、上記した各実施の形態同士、あるいは、各実施の形態で説明した各変形例同士を組み合わせて適用することができる。
また、上記各実施の形態で説明した半導体装置の製造方法について技術的思想を抽出すれば、下記のように表現することができる。
〔付記１〕
表面、前記表面側に形成された保護膜、および前記保護膜に形成された開口部において前記保護膜から露出する第１電極パッドを有する半導体チップと、
先端に形成されたボール部を有し、前記第１電極パッドに前記ボール部が接合されるワイヤと、を有し、
前記ボール部は、金よりも硬い材料から成り、
前記第１電極パッドは、アルミニウムを主成分とする材料から成り、
前記第１電極パッドのうちの前記保護膜から露出した部分には、溝が形成されており、
前記第１電極パッドのうち、前記ワイヤが接合された部分の周囲には、第１方向に長手方向を有する扁平形状のスプラッシュ部が形成され、
前記第１電極パッドの前記溝は、前記ボール部と前記第１電極パッドとの接合部分を挟んで、前記第１方向と交差する第２方向に沿って延びる第１部分を有する、半導体装置。
ＢＬ ボンディングリード（端子、チップ搭載面側端子、電極）
ＢＷ ワイヤ（導電性部材）
ＢＷｂ ボール部（幅広部）
ＣＢＰ 導体パターン（配線）
ＣＨＰ、ＣＨＰ１、ＣＨＰ２、ＣＨＰ３、ＣＨＰ４、ＣＨＰｈ 半導体チップ
ＣＰ キャピラリ
ＣＰｂ 裏面（主面、下面）
ＣＰｓ 側面
ＣＰｓ１、ＣＰｓ２ 辺
ＣＰｔ 表面（主面、上面）
ＤＢ ダイボンド材（接着材）
ＤＢＬ ダイシングブレード（回転刃）
ＤＬ 配線層
ＩＭＬ 絶縁層
ＬＤ ランド（端子、外部端子）
ＭＤＳ 配線基板
ＭＤＳｃ ダイシング領域（ダイシングライン）
ＭＤＳｄ デバイス形成部
ＭＤＳｆ 枠部
ＭＲ 封止体（樹脂体）
ＭＲｂ 下面
ＭＲｓ 側面
ＭＲｔ 上面
ＰＤ、ＰＤ１、ＰＤ２ パッド（電極パッド）
ＰＶ 保護膜（パッシベーション膜、絶縁膜）
ＰＶｂ 下面（面）
ＰＶｋ 開口部
ＰＶｔ 上面（面）
Ｑ１ 半導体素子
ＳＢ 半田ボール（半田材）
ＳＤＬ 配線部
ＳＬＲ シールリング（金属パターン）
ＳＰＰ スプラッシュ部（扁平片）
ＳＲ１、ＳＲ２ ソルダレジスト膜（絶縁膜）
ＳＳ 半導体基板
ＳＳｂ 下面（裏面）
ＳＳｔ 上面（半導体素子形成面）
ＳＴＧ ステージ
ＳＵＰ 支持部
ＴＲ１、ＴＲ２ 溝（開口部、溝部）
ＵＳ１ 超音波
ＵＳＧ 発振器
ＵＳＨ ホーン（超音波伝送部）
ＷＢＤ ワイヤボンディング装置
ＷＳ 配線基板
ＷＳｂ 下面（面、裏面、実装面）
ＷＳｉ 絶縁層（コア絶縁層）
ＷＳｓ 側面
ＷＳｔ 上面（面、表面、チップ搭載面）
ＷＳｗ 配線

Claims (4)

  1. 以下の工程を含む、半導体装置の製造方法：
    （ａ）その平面形状が、平面視において第１方向に延在する第１辺と、平面視において前記第１方向と交差する第２方向に延在する第２辺と、を有する四角形から成る主面、平面視において、前記主面の前記第１辺に沿って配置された複数の第１電極パッド、平面視において前記主面の前記第２辺に沿って配置された複数の第２電極パッド、および前記複数の第１電極パッドおよび前記複数の第２電極パッドのそれぞれの表面を露出するように前記主面上に形成された保護膜、を有する半導体チップを準備する工程；
    （ｂ）前記（ａ）工程の後、複数の第１ワイヤおよび複数の第２ワイヤを前記複数の第１電極パッドおよび前記複数の第２電極パッドに、それぞれ接続する工程；
    ここで、
    前記複数の第１電極パッドおよび前記複数の第２電極パッドのそれぞれは、アルミニウムを主成分とする材料から成り、
    前記複数の第１ワイヤおよび前記複数の第２ワイヤのそれぞれは、銅を主成分とする材料から成り、
    前記複数の第１電極パッドのそれぞれの前記表面には溝が形成されているが、前記複数の第２電極パッドのそれぞれの前記表面には溝が形成されていなく、
    前記複数の第１電極パッドのそれぞれの前記表面に形成された前記溝は、平面視において、前記第２方向に延在しており、
    前記（ｂ）工程では、前記複数の第１ワイヤのそれぞれの第１ボール部が前記複数の第１電極パッドのそれぞれの前記表面に形成された前記溝と重なるように前記複数の第１ワイヤのそれぞれの前記第１ボール部を前記複数の第１電極パッドのそれぞれの前記表面に接触させ、かつ、前記複数の第２ワイヤのそれぞれの第２ボール部を前記複数の第２電極パッドのそれぞれの前記表面に接触させ、さらに、前記第１ボール部および前記第２ボール部のそれぞれに対して、前記第１方向に振動する超音波を印加する。
  2. 請求項１において、
    前記複数の第１ワイヤおよび前記複数の第２ワイヤのそれぞれのヤング率は、前記複数の第１電極パッドおよび前記複数の第２電極パッドのそれぞれのヤング率よりも大きい、半導体装置の製造方法。
  3. 請求項１において、
    前記溝は、前記第１方向と交差する前記第２方向に沿って延びる部分を有する、半導体装置の製造方法。
  4. 請求項１において、
    前記複数の第１ワイヤおよび前記複数の第２ワイヤのそれぞれのビッカース硬度は、前記複数の第１電極パッドおよび前記複数の第２電極パッドのそれぞれのビッカース硬度よりも大きい、半導体装置の製造方法。
JP2014022742A 2014-02-07 2014-02-07 半導体装置の製造方法 Expired - Fee Related JP6279339B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014022742A JP6279339B2 (ja) 2014-02-07 2014-02-07 半導体装置の製造方法
US14/602,186 US9508678B2 (en) 2014-02-07 2015-01-21 Method of manufacturing a semiconductor device including applying ultrasonic waves to a ball portion of the semiconductor device
CN201510063611.5A CN104835752A (zh) 2014-02-07 2015-02-06 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014022742A JP6279339B2 (ja) 2014-02-07 2014-02-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015149446A JP2015149446A (ja) 2015-08-20
JP2015149446A5 JP2015149446A5 (ja) 2016-12-22
JP6279339B2 true JP6279339B2 (ja) 2018-02-14

Family

ID=53775603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014022742A Expired - Fee Related JP6279339B2 (ja) 2014-02-07 2014-02-07 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9508678B2 (ja)
JP (1) JP6279339B2 (ja)
CN (1) CN104835752A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907485B2 (en) * 2012-08-24 2014-12-09 Freescale Semiconductor, Inc. Copper ball bond features and structure
JP6316508B2 (ja) 2016-02-24 2018-04-25 三菱電機株式会社 半導体モジュールおよびその製造方法
JP6688725B2 (ja) * 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108321137A (zh) * 2017-01-17 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
JP6891612B2 (ja) * 2017-04-19 2021-06-18 株式会社デンソー 半導体装置
JP2022082887A (ja) * 2020-11-24 2022-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113486492B (zh) * 2021-05-26 2024-03-19 深圳市信维通信股份有限公司 一种阻抗预测方法及终端
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6388336B1 (en) * 1999-09-15 2002-05-14 Texas Instruments Incorporated Multichip semiconductor assembly
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP2003243443A (ja) 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
KR101227228B1 (ko) * 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US20080286959A1 (en) * 2007-05-14 2008-11-20 Texas Instruments Incorporated Downhill Wire Bonding for QFN L - Lead
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
JP2012138476A (ja) * 2010-12-27 2012-07-19 Renesas Electronics Corp 半導体装置の製造方法
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
US8643159B2 (en) * 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
US20140374467A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Capillary bonding tool and method of forming wire bonds
US20150187729A1 (en) * 2014-01-02 2015-07-02 Texas Instruments Incorporated Wire Stitch Bond Having Strengthened Heel

Also Published As

Publication number Publication date
US20150228618A1 (en) 2015-08-13
CN104835752A (zh) 2015-08-12
JP2015149446A (ja) 2015-08-20
US9508678B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
JP6279339B2 (ja) 半導体装置の製造方法
JP5497392B2 (ja) 半導体装置
JP5271949B2 (ja) 半導体装置
US7863107B2 (en) Semiconductor device and manufacturing method of the same
JP5529371B2 (ja) 半導体装置及びその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6129315B2 (ja) 半導体装置
KR102457570B1 (ko) 반도체 장치의 제조 방법
JP6196092B2 (ja) 半導体装置
JP5946511B2 (ja) 半導体装置の製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JP2007073763A (ja) 半導体装置およびその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2019075474A (ja) 半導体装置の製造方法
JP2014225565A (ja) 半導体装置の製造方法および半導体装置
JP2008244213A (ja) 電子回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180117

R150 Certificate of patent or registration of utility model

Ref document number: 6279339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees