JP6688725B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6688725B2
JP6688725B2 JP2016251734A JP2016251734A JP6688725B2 JP 6688725 B2 JP6688725 B2 JP 6688725B2 JP 2016251734 A JP2016251734 A JP 2016251734A JP 2016251734 A JP2016251734 A JP 2016251734A JP 6688725 B2 JP6688725 B2 JP 6688725B2
Authority
JP
Japan
Prior art keywords
ball portion
pad
load
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251734A
Other languages
English (en)
Other versions
JP2018107269A (ja
Inventor
優子 松原
優子 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016251734A priority Critical patent/JP6688725B2/ja
Priority to CN201711089638.7A priority patent/CN108242435B/zh
Priority to US15/817,105 priority patent/US10134705B2/en
Priority to EP17203245.0A priority patent/EP3340286B1/en
Priority to TW106142841A priority patent/TWI762533B/zh
Priority to KR1020170176078A priority patent/KR102457570B1/ko
Publication of JP2018107269A publication Critical patent/JP2018107269A/ja
Application granted granted Critical
Publication of JP6688725B2 publication Critical patent/JP6688725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H01L2224/78353—Ultrasonic horns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造技術に関し、例えば半導体チップの電極パッドに金属ワイヤを接続する工程を含む半導体装置の製造方法に適用して有効な技術に関するものである。
特開平２−２９７９４９号公報（特許文献１）には、半導体チップの電極パッドに金属ワイヤを接続する工程において、ボンディングツールに荷重および超音波を印加するワイヤボンディング方法が記載されている。
また、特開平７−５８１４２号公報（特許文献２）には、熱圧着方式のワイヤボンディングの際に、超音波振動を印加するワイヤボンディング装置が記載されている。
特開平２−２９７９４９号公報 特開平７−５８１４２号公報
半導体装置の外部端子と、半導体チップの電極パッドとを電気的に接続する方法として、電極パッドにワイヤを接続する方法がある。電極パッドとワイヤを接続する方法として、ワイヤの先端にボール部を形成した後、ボール部を電極パッドに圧着する、ボールボンディング方式がある。ボールボンディング方式によりワイヤと電極パッドとを接続する際には、半導体チップの構成部材のうち、電極パッドの周辺に設けられている部材に応力がかかる。このため、電極パッド自身、あるいは、電極パッドの周辺に設けられている部材の損傷を抑制し、信頼性を向上させる観点から、ボール部を圧着する際に電極パッドにかかる応力を低減する技術が必要である。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態である半導体装置の製造方法は、以下の工程を含んでいる。すなわち、半導体装置の製造方法は、半導体チップの第１電極に接触した第１ワイヤのボール部を第１の荷重で押圧しながら、上記ボール部に超音波を印加する第１の工程を含んでいる。また、半導体装置の製造方法は、上記第１の工程の後、上記ボール部を上記第１の荷重より大きい第２の荷重で押圧しながら、上記ボール部に上記超音波を印加して上記ボール部と上記第１電極とを接合する工程を含んでいる。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態の半導体装置の上面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。 図３に示す半導体チップの平面図である。 図４のＡ−Ａ線に沿った拡大断面図である。 図５のＡ部をさらに拡大した拡大断面図である。 一実施の形態の半導体装置の組み立てフローを示す説明図である。 図７に示す基材準備工程で準備するリードフレームの一部を示す拡大平面図である。 図８のＡ−Ａ線に沿った断面において、リードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大断面図である。 図９に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大断面図である。 図１０に示す半導体チップを樹脂封止した状態を示す拡大断面図である。 図１１に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。 図４のＢ部において、パッドにワイヤが接続された状態を示す拡大平面図である。 図１３のＡ−Ａ線に沿った拡大断面図である。 図７に示すワイヤボンド工程で使用するワイヤボンディング装置とリードフレームとの位置関係を示す平面図である。 図１５のＡ−Ａ線に沿った断面を模式的に示す断面図である。 図７に示すワイヤボンド工程のうち、ワイヤのボール部とパッドとを接続する工程において、ボンディングツールの高さ、ボール部に印加される荷重、スクラブ動作の有無、および超音波振動の有無の関係を示すタイミングチャートである。 図１３に対応するパッドにおいて、ボール部をパッドに接触させた状態を示す拡大平面図である。 図１８のＡ−Ａ線に沿った拡大断面図である。 図１８に示すボール部を押圧して変形させた状態を示す拡大平面図である。 図２０のＡ−Ａ線に沿った拡大断面図である。 図２０に示すボール部をスクラブ動作させる方向を模式的に示す拡大平面図である。 図２２のＡ−Ａ線に沿った拡大断面図である。 図２２に示すボールに超音波を印加してパッドと接合させた状態を模式的に示す拡大平面図である。 図２４のＡ−Ａ線に沿った拡大断面図である。 図１７に対する変形例であるタイミングチャートである。 図１７に対する他の変形例であるタイミングチャートである。 図１７に対する他の変形例であるタイミングチャートである。 図２に対する変形例である半導体装置の断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置の上面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。
以下の実施の形態で説明する技術は、半導体チップの表面において露出する電極パッドに金属線であるワイヤが接続される半導体装置に広く適用可能である。本実施の形態では、半導体チップの電極パッドにワイヤが接続された半導体装置の一例として、リードフレーム型の半導体装置を取り上げて説明する。リードフレーム型の半導体装置の場合、リードフレームのダイパッド上に搭載された半導体チップと、ダイパッドの周囲に配置されている複数のリードのそれぞれが、ワイヤを介して電気的に接続されている。
図１〜図３に示すように、半導体装置ＰＫＧ１は、半導体チップＣＰ（図２、図３参照）と、半導体チップＣＰの周囲に配置される外部端子である複数のリード（端子、外部端子）ＬＤと、半導体チップＣＰと複数のリードＬＤを電気的に接続する導電性部材である複数のワイヤＢＷ（図２、図３参照）と、を有している。また、半導体チップＣＰ、および複数のワイヤＢＷは、封止体（樹脂体）ＭＲに封止されている。また、複数のリードＬＤのそれぞれのインナリード部ＩＬＤ（図２、図３参照）は封止体ＭＲに封止され、かつ複数のリードＬＤのそれぞれのアウタリード部ＯＬＤは、封止体ＭＲから露出している。
図１に示すように、半導体装置ＰＫＧ１が備える封止体ＭＲの平面形状は四角形から成る。封止体ＭＲは上面ＭＲｔと、上面ＭＲｔとは反対側の下面（裏面、被実装面）ＭＲｂ（図２参照）と、上面ＭＲｔと下面ＭＲｂとの間に位置する複数の（図１では４つの）側面ＭＲｓとを有している。
封止体ＭＲは、平面視において、Ｘ方向に延びる辺（主辺）Ｓ１、Ｘ方向とは交差（直交）するＹ方向に沿って延びる辺（主辺）Ｓ２、辺Ｓ１の反対側に位置する辺（主辺）Ｓ３、および辺Ｓ２の反対側に位置する辺（主辺）Ｓ４を備えている。そして、封止体ＭＲが備える４つの側面ＭＲｓは封止体ＭＲの各辺に沿って配置されている。
また、半導体装置ＰＫＧ１では、平面形状が四角形からなる封止体ＭＲの四つの辺（主辺）Ｓ１、Ｓ２、Ｓ３、およびＳ４のそれぞれに沿って、複数のリードＬＤが配置されている。複数のリードＬＤは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属部材である。本実施の形態のように、封止体ＭＲの四つの辺のそれぞれに沿って複数のリードＬＤが配列されている半導体パッケージは、ＱＦＰ（Quad Flat Package）と呼ばれる。また、図示は省略するが、封止体ＭＲが備える四つの辺のうち、互いに反対側に位置する二辺に沿って複数のリードＬＤが配列され、他の二辺にリードＬＤが配列されていない半導体パッケージはＳＯＰ（Small Outline Package）と呼ばれる。本実施の形態では、ＱＦＰである半導体装置ＰＫＧ１に適用した実施態様について説明するが、変形例としてＳＯＰである半導体装置に適用しても良い。
図２に示すように、複数のリードＬＤのアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにおいて、封止体ＭＲの外側に向かって突出している。ＱＦＰやＳＯＰの場合、アウタリード部ＯＬＤが封止体ＭＲの側面ＭＲｓから突出し、実装面側に向かって曲がった形状になっている。なお、図示は省略するが、半導体装置ＰＫＧ１に対する変形例として、複数のリードＬＤのそれぞれが、封止体ＭＲの下面ＭＲｂにおいて露出するタイプの半導体パッケージもある。リードＬＤが封止体ＭＲの下面ＭＲｂにおいて露出する半導体パッケージには、ＱＦＮ（Quad Flat Non-leaded package）やＳＯＮ（Small Outline Non-leaded package）などがある。
また、複数のリードＬＤのアウタリード部ＯＬＤの露出面には、例えば、銅を主成分とする基材の表面に、金属膜（外装めっき膜）ＭＣが形成されている。金属膜ＭＣは、例えば、半田など、基材である銅よりも半田に対する濡れ性が良好な金属材料から成り、基材である銅部材の表面を被覆する金属皮膜である。半導体装置ＰＫＧ１の外部端子であるリードＬＤのアウタリード部ＯＬＤに金属膜ＭＣを形成することにより、半導体装置ＰＫＧ１を図示しない実装基板に実装する際に実装し易くなる。詳しくは、アウタリード部ＯＬＤのそれぞれを実装基板の端子（図示は省略）に接続する場合、アウタリード部ＯＬＤは、半田材などの導電性の接続材料を介して端子に接続される。この時、アウタリード部ＯＬＤが金属膜ＭＣに覆われている場合、上記接続材料としての半田材との濡れ性が向上する。これにより、複数のリードＬＤと半田材との接合面積が増大するので、複数のリードＬＤと実装基板側の端子との接合強度を向上させることができる。
図２に示す例では、リードＬＤのアウタリード部ＯＬＤの露出面に、半田膜である金属膜ＭＣがめっき法により形成されている例を示している。金属膜ＭＣには種々の変形例がある。例えば、金属膜ＭＣは、ニッケル（Ｎｉ）を主成分とする金属膜と、パラジウム（Ｐｄ）を主成分とする金属膜の積層膜であっても良い。あるいは、例えば、パラジウムを主成分とする金属膜の表面にさらに金（Ａｕ）を主成分とする金属膜を積層しても良い。また、金属膜ＭＣが半田以外の材料で構成される場合には、複数のリードＬＤのインナリード部ＩＬＤおよびアウタリード部ＯＬＤの表面を覆うように金属膜ＭＣを形成しても良い。
また、図２および図３に示すように、封止体ＭＲの内部には半導体チップＣＰが封止されている。図３に示すように、半導体チップＣＰは、平面視において四角形を成し、表面（上面、主面）ＣＰｔ、表面ＣＰｔの反対側の裏面ＣＰｂ（図２参照）、および半導体チップＣＰの厚さ方向の断面視において、表面ＣＰｔと裏面ＣＰｂの間に位置する側面ＣＰｓを有している。半導体チップＣＰの表面ＣＰｔには、表面ＣＰｔの外縁を構成する４つの辺のそれぞれに沿って複数のパッド（ボンディングパッド）ＰＤが設けられている。また、半導体チップＣＰ（詳しくは、半導体基板）は、例えばシリコン（Ｓｉ）から成る。図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの半導体基板の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。そして、複数のパッドＰＤは、半導体チップＣＰの内部（詳しくは、表面ＣＰｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。つまり、複数のパッドＰＤは、半導体チップＣＰに形成された回路と、電気的に接続されている。
また、半導体チップＣＰの表面ＣＰｔには、半導体チップＣＰの基板および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
半導体チップＣＰはチップ搭載部であるダイパッドＤＰに搭載されている。半導体装置ＰＫＧ１の場合、図３に示すように、平面視において、封止体ＭＲの四つの辺Ｓ１、Ｓ２、Ｓ３、およびＳ４の間に半導体チップＣＰが搭載されるチップ搭載部であるダイパッド（チップ搭載部）ＤＰが配置され、半導体チップＣＰは、ダイパッドＤＰの上面（表面、主面、チップ搭載面）ＤＰｔ上に搭載されている。ダイパッドＤＰの上面ＤＰｔは、平面積が半導体チップＣＰの表面積よりも大きい四角形から成る。ただし、ダイパッドＤＰは、半導体チップＣＰを支持する支持部材であって、形状および大きさは、図３に示す例の他、種々の変形例を適用することができる。例えば、ダイパッドＤＰの平面形状を円形としても良い。また、例えば、ダイパッドＤＰの平面積を半導体チップＣＰの表面ＣＰｔよりも小さくしても良い。また、半導体装置ＰＫＧ１の場合、ダイパッドＤＰは封止体ＭＲに封止されている。なお、図示は省略するが、半導体装置ＰＫＧ１に対する変形例として、ダイパッドＤＰの下面が、封止体ＭＲの下面ＭＲｂにおいて、封止体ＭＲから露出していても良い。
また、図２に示すように半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰの上面ＤＰｔと対向した状態で、ダイボンド材（接着材）ＤＢを介してダイパッドＤＰ上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）をチップ搭載面（上面ＤＰｔ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材ＤＢは、半導体チップＣＰをダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂に、複数の（多数の）導電性粒子（例えば銀粒子）が含有した導電性の樹脂接着材、あるいは半田材である。
半導体チップＣＰの周囲（言い換えれば、ダイパッドＤＰの周囲）には、複数のリードＬＤが配置されている。半導体チップＣＰの表面ＣＰｔにおいて露出する複数のパッド（電極、電極パッド）ＰＤは、封止体ＭＲの内部に位置する複数のリードＬＤのインナリード部ＩＬＤと、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続されている。ワイヤＢＷの一方の端部（後述する図１４に示すボール部ＢＷｂ）は、パッドＰＤに接合され、他方の端部は、インナリード部ＩＬＤの一部分（ワイヤボンディング領域）に接合されている。
本実施の形態のワイヤＢＷは、例えば、銅（Ｃｕ）から成る。一般に、半導体チップの電極パッドに接続されるワイヤは、金で形成することが多いが、材料コストを低減する観点、あるいは、ワイヤが形成する伝送経路のインピーダンス成分を低減する観点から、金以外の材料で形成する場合がある。例えば、本実施の形態のように、ワイヤＢＷを銅で形成すれば、材料コストを低減できる。
また、金よりも電気伝導率が高い、銅によりワイヤＢＷを形成することで、ワイヤＢＷが形成する伝送経路のインピーダンス成分を低減できる。また、本実施の形態に対する変形例としては、銅からなる基材の表面をパラジウム（Ｐｄ）から成る金属膜で覆っても良い。この場合、ワイヤＢＷとパッドＰＤの接合強度をさらに向上させることができる。
また、図３に示すようにダイパッドＤＰの周囲には複数の吊りリードＨＬが配置される。吊りリードＨＬは、半導体装置ＰＫＧ１の製造工程において、リードフレームの支持部（枠部）にダイパッドＤＰを支持するための部材である。
また、本実施の形態では、ダイパッドＤＰの上面ＤＰｔと、リードＬＤのインナリード部ＩＬＤの上面が異なる高さに配置されている。図２に示す例では、インナリード部ＩＬＤの上面ＬＤｔの位置よりもダイパッドＤＰの上面ＤＰｔの方が低い位置に配置されている。このため、図３に示す複数の吊りリードＨＬには、ダイパッドＤＰの上面ＤＰｔの高さがリードＬＤのインナリード部ＩＬＤの上面ＬＤｔ（図２参照）とは異なる高さに位置するように折り曲げられた、オフセット部（本実施の形態の例ではダウンセット部）ＯＳＰがそれぞれ設けられている。
＜半導体チップ＞
次に、図２および図３に示す半導体チップについて説明する。図４は、図３に示す半導体チップの平面図である。また、図５は、図４のＡ−Ａ線に沿った拡大断面図である。また、図６は、図５のＡ部をさらに拡大した拡大断面図である。
なお、図４〜図６では、図３に示すパッドＰＤにワイヤＢＷが接続される前の状態を示している。また、図６は、配線部ＳＤＬの例として、パッドＰＤが形成されたレイヤーと半導体基板ＳＳとの間に、７層の配線層ＤＬが積層された例を示している。ただし、配線層の積層数は、７層には限定されず、例えば６層以下、あるいは８層以上など、種々の変形例がある。また、図６に示す例では、半導体基板ＳＳの上面ＳＳｔに形成された複数の半導体素子Ｑ１の例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構造例を記載している。ただし、半導体素子Ｑ１の構造には、ＭＯＳＦＥＴの他、種々の変形例がある。
図４および図６に示すように半導体チップＣＰは、表面（上面、主面）ＣＰｔには、絶縁膜（保護膜、保護絶縁膜）ＰＶ、および絶縁膜ＰＶに形成された開口部ＰＶｋにおいて絶縁膜ＰＶから露出するパッドＰＤが形成されている。絶縁膜ＰＶには複数の開口部ＰＶｋが形成され、複数の開口部ＰＶｋのそれぞれにおいて、パッドＰＤが露出している。言い換えれば、半導体チップＣＰは、表面ＣＰｔにおいて絶縁膜ＰＶから露出する複数のパッドＰＤを有している。
また、半導体チップＣＰの表面ＣＰｔは、平面視において四角形を成し、Ｘ方向に延びる辺ＣＰｓ１、Ｘ方向とは交差（直交）するＹ方向に沿って延びる辺ＣＰｓ２、辺ＣＰｓ１の反対側に位置する辺ＣＰｓ３、および辺ＣＰｓ２の反対側に位置する辺ＣＰｓ４を備えている。図３に示すように本実施の形態では、半導体チップＣＰの辺ＣＰｓ１は封止体ＭＲの辺Ｓ１に沿って配置され、半導体チップＣＰの辺ＣＰｓ２は封止体ＭＲの辺Ｓ２に沿って配置されている。また、半導体チップＣＰの辺ＣＰｓ３は封止体ＭＲの辺Ｓ３に沿って配置され、半導体チップＣＰの辺ＣＰｓ４は封止体ＭＲの辺Ｓ４に沿って配置されている。
また、絶縁膜ＰＶに形成された複数の開口部ＰＶｋのそれぞれは、複数の辺を有している。図４に示す例では、開口部ＰＶｋの開口形状は、Ｘ方向に延びる辺Ｐｋｓ１、Ｘ方向とは交差（直交）するＹ方向に沿って延びる辺Ｐｋｓ２、辺Ｐｋｓ１の反対側に位置する辺Ｐｋｓ３、および辺Ｐｋｓ２の反対側に位置する辺Ｐｋｓ４を備えている。本実施の形態では、開口部ＰＶｋの辺Ｐｋｓ１は半導体チップＣＰの辺ＣＰｓ１に沿って配置され、開口部ＰＶｋの辺Ｐｋｓ２は半導体チップＣＰの辺ＣＰｓ２に沿って配置されている。また、開口部ＰＶｋの辺Ｐｋｓ３は半導体チップＣＰの辺ＣＰｓ３に沿って配置され、開口部ＰＶｋの辺Ｐｋｓ４は半導体チップＣＰの辺ＣＰｓ４に沿って配置されている。
また、半導体チップＣＰは、複数の半導体素子Ｑ１（図６参照）が形成された上面（半導体素子形成面）ＳＳｔおよび上面ＳＳｔの反対側の下面（裏面）ＳＳｂ（図５参照）を有する半導体基板ＳＳを備えている。半導体基板ＳＳは、半導体チップＣＰの基材であって、例えば、珪素（シリコン；Ｓｉ）を主要な成分として構成されている。また、半導体チップＣＰは、半導体基板ＳＳの上面ＳＳｔ上に形成された配線部ＳＤＬ（図５、図６参照）を有している。
図５に示す例では、半導体チップＣＰの裏面（下面）ＣＰｂは、半導体基板ＳＳの下面ＳＳｂと同一の面である。言い換えれば、図５に示す例では、半導体基板ＳＳの下面ＳＳｂは、半導体チップＣＰの裏面ＣＰｂである。また、半導体チップＣＰの表面（主面、上面）ＣＰｔは、配線部ＳＤＬの最上層を覆うように形成された絶縁膜ＰＶ（図４および図６参照）の上面ＰＶｔ、および複数のパッドＰＤ（図４および図６参照）の絶縁膜ＰＶからの露出面により構成されている。
また、配線部ＳＤＬは、図６に拡大して示すように、積層される複数の配線層ＤＬを有している。配線部ＳＤＬでは、複数の半導体素子Ｑ１と複数のパッドＰＤが、積層された複数の配線層ＤＬを介して電気的に接続されている。複数のパッドＰＤは、配線部ＳＤＬの最上層を覆うように形成された絶縁層ＩＭＬ１上に形成されている。さらに、このパッドＰＤは、絶縁層ＩＭＬ１に設けられた開口部内に位置するビア配線（パッドＰＤを構成する配線の一部）を介して、最上層の配線層ＤＬと電気的に接続されている。
複数の配線層ＤＬのそれぞれは、複数の導体パターン（配線）ＣＢＰと、複数の導体パターンＣＢＰを電気的に絶縁する絶縁層ＩＭＬと、を有している。導体パターンＣＢＰは、絶縁層ＩＭＬに形成された開口部内に埋め込まれている。また、各配線層ＤＬの導体パターンＣＢＰは、その導体パターンＣＢＰが形成される配線層ＤＬに隣接する配線層ＤＬの導体パターンＣＢＰと電気的に接続されている。例えば、半導体基板ＳＳの上面ＳＳｔ側から数えて、第３層目の配線層ＤＬに形成されている導体パターンＣＢＰは、第２層目の配線層ＤＬに形成されている導体パターンＣＢＰ、および第４層目の配線層ＤＬに形成されている導体パターンＣＢＰのそれぞれと電気的に接続されている。また、第１層目の配線層ＤＬに形成されている導体パターンＣＢＰは、半導体素子Ｑ１のゲート電極、ソース領域、またはドレイン領域と電気的に接続されている。また、最上層（図６では第７層目）の配線層ＤＬに形成されている導体パターンＣＢＰとパッドＰＤとが電気的に接続されている。配線部ＳＤＬでは、複数の配線層ＤＬに形成された導体パターンＣＢＰを互いに電気的に接続させることで、半導体素子Ｑ１とパッドＰＤとを電気的に接続する導通経路が形成される。
配線部ＳＤＬを構成する材料は、以下に限定されないが、以下の通り例示することができる。絶縁層ＩＭＬは、例えば、酸化珪素（ＳｉＯ２）を主要な成分として構成されている。また、最上層以外の配線層ＤＬに形成された複数の導体パターンＣＢＰは、例えば銅（Ｃｕ）を主要な成分として構成されている。また、最上層の配線層ＤＬは、パッドＰＤと同じ金属材料、例えばアルミニウムを主成分とする金属材料で形成されている。パッドＰＤは、絶縁層ＩＭＬ１を介して最上層の導体パターンＣＢＰ上に形成されている。言い換えれば、最上層の配線層ＤＬとパッドＰＤの間には、絶縁層ＩＭＬ１が介在している。絶縁層ＩＭＬ１は、最上層の配線層ＤＬを覆う層である。図６に示すように、絶縁層ＩＭＬ１は、パッドＰＤと導体パターンＣＢＰとの間に介在しているが、一部分に開口部が形成されている。パッドＰＤと導体パターンＣＢＰとは、その開口部において密着している。この場合、パッドＰＤと導体パターンＣＢＰとの間に流れる電流は、パッドＰＤと導体パターンＣＢＰとが密着している部分を経由して流れる。
また、複数のパッドＰＤおよび最上層の配線層ＤＬは、半導体チップＣＰの表面ＣＰｔを持つ絶縁膜ＰＶにより覆われている。配線部ＳＤＬを覆うように絶縁膜ＰＶを設けることで、配線部ＳＤＬを保護することができる。絶縁膜ＰＶは、配線部ＳＤＬを覆う膜なので、半導体基板ＳＳの上面ＳＳｔと対向する下面（面）ＰＶｂおよび下面ＰＶｂの反対側の上面（面）ＰＶｔを有している。
なお、図６に示すように、絶縁膜ＰＶは配線部ＳＤＬを覆う膜なので、絶縁膜ＰＶの下面ＰＶｂと半導体基板ＳＳの上面ＳＳｔの間には、複数の配線層ＤＬが積層された配線部ＳＤＬが介在している。
絶縁膜ＰＶは、例えば酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、酸窒化珪素（ＳｉＯＮ）あるいはこれらの積層膜から成る。また、酸化珪素、窒化珪素、あるいは酸窒化珪素の膜をさらに覆うように、ポリイミドなどの樹脂膜を形成する場合もある。図４に示す例では、最も単純な例として、単層の絶縁膜から成る絶縁膜ＰＶを示しているが、変形例としては、積層膜からなる絶縁膜ＰＶもある。積層膜から成る絶縁膜ＰＶの場合、最下層（もっとも配線層ＤＬに近い層）の絶縁膜の下面が絶縁膜ＰＶの下面ＰＶｂに相当する。また、積層膜から成る絶縁膜ＰＶの場合、最上層（もっとも配線層ＤＬから遠い層）の絶縁膜の上面が絶縁膜ＰＶの上面ＰＶｔに相当する。
また、半導体チップＣＰの複数のパッドＰＤは、図６に示すように絶縁膜ＰＶと半導体基板ＳＳの間に形成され、半導体チップＣＰの表面ＣＰｔにおいて、絶縁膜ＰＶから露出している。詳しくは、図６に示すように、絶縁膜ＰＶには、パッドＰＤと厚さ方向（図６のＺ方向）に重なる位置に、開口部ＰＶｋが形成されている。開口部ＰＶｋは、絶縁膜ＰＶの上面ＰＶｔおよび下面ＰＶｂのうち、一方から他方に向かって貫通するように形成されている。このため、複数のパッドＰＤは、絶縁膜ＰＶに形成された複数の開口部ＰＶｋと重なる位置において、絶縁膜ＰＶから露出している。図６に示す例では、パッドＰＤのうちの一部分が絶縁膜ＰＶから露出している。これにより、複数のパッドＰＤのそれぞれに図２および図３に示すワイヤＢＷのような導電性部材を接続することが可能になる。言い換えれば、複数のパッドＰＤを、半導体チップＣＰの外部端子として利用することができる。パッドＰＤのうち、開口部ＰＶｋにおいて絶縁膜ＰＶから露出する面は、ワイヤＢＷが接合される接合面ＰＤｔである。
ところで、図６に示す半導体チップＣＰには、半導体装置ＰＫＧ１（図２参照）の製造工程中、あるいは、半導体装置ＰＫＧ１の完成後において、温度サイクル負荷などの様々な熱ストレスが印加される。この時、金属材料から成るパッドＰＤの線膨張係数は、パッドＰＤの一部分（周縁部）を覆う絶縁膜ＰＶや、ワイヤＢＷ（図２参照）と共にパッドＰＤを封止する封止体ＭＲ（図２参照）の線膨張係数と比較して大きい。このため、パッドＰＤの周囲には、この線膨張係数の差に起因して、パッドＰＤの接合面ＰＤｔの延在方向に沿って、せん断応力（物体内部のある面と平行な方向に、すべらせるように作用する応力）が生じる。上記せん断応力は、パッドＰＤの表面ＰＤｔに対して水平な方向に沿って作用するので、応力の強さによっては、半導体チップＣＰの構成部分が故障する原因になる。例えば、上記せん断応力によって絶縁膜ＰＶの一部分に亀裂が生じる場合がある。
また、パッドＰＤの下層に配置されている最上層の導体パターンＣＢＰの延在方向に沿って上記せん断応力が発生した場合、導体パターンＣＢＰの位置が応力に起因して移動する（スライドする）現象が発生する場合がある。
上記せん断応力の大きさは金属材料の線膨張係数の値の他、金属部材の体積に比例して大きくなる。したがって、パッドＰＤの厚さ（接合面ＰＤｔおよびその反対側の裏面ＰＤｂのうち、一方から他方までの長さ）を小さくすることにより、上記せん断応力の値を低減できる。本実施の形態の場合、パッドＰＤの厚さＴＨｐｄは、パッドＰＤ上における絶縁膜ＰＶの厚さＴＨｐｖ以下である。例えば、図６に示す絶縁膜ＰＶの厚さＴＨｐｖは１μｍ程度である。一方、パッドＰＤの厚さＴＨｐｄは、４５０ｎｍ〜１μｍ程度である。また、図６に示す例では、パッドＰＤの厚さＴＨｐｄは、絶縁層ＩＭＬ１の厚さＴＨ１より小さい。なお、絶縁層ＩＭＬ１の厚さＴＨ１は、種々の変形例があり、例えば、パッドＰＤの厚さＴＨｐｄと同じである場合、あるいは厚さＴＨｐｄより薄い場合もある。このように、パッドＰＤの厚さＴＨｐｄを薄くすることにより、パッドＰＤの延在方向に生じる上記せん断応力の値を低減できる。なお、図６に示すパッドＰＤの厚さＴＨｐｄは、後述するワイヤボンド工程において、ワイヤＢＷ（図２参照）を接合する前のパッドＰＤの厚さである。
また、複数の配線層ＤＬに形成される導体パターンＣＢＰのうち、最上層に形成される導体パターンＣＢＰは、他の配線層ＤＬに形成される導体パターンＣＢＰよりも厚く形成される。したがって、最上層の導体パターンＣＢＰの延在方向に生じるせん断応力の値を低減するためには、最上層の導体パターンＣＢＰの厚さ（上面ＣＢｔおよび下面ＣＢｂのうち、一方から他方までの長さ）を小さくする事が好ましい。例えば、図６に示す最上層の導体パターンＣＢＰの厚さＴＨｃｂは、４５０ｎｍ〜１μｍ程度である。このように、最上層の導体パターンＣＢＰの厚さＴＨｃｂを薄くすることにより、最上層の導体パターンＣＢＰの延在方向に生じる上記せん断応力の値を低減できる。
＜半導体装置の製造方法＞
次に、図１に示す半導体装置ＰＫＧ１の製造方法について、説明する。本実施の形態の半導体装置ＰＫＧ１は、図７に示す組立てフローに沿って製造される。図７は、本実施の形態の半導体装置の組み立てフローを示す説明図である。
＜基材準備工程＞
図７に示す基材準備工程では、図８に示すリードフレーム（基材）ＬＦを準備する。図８は、図７に示す基材準備工程で準備するリードフレームの一部を示す拡大平面図である。
本工程で準備するリードフレームＬＦは、枠部ＬＦｂの内側に複数のデバイス形成部ＬＦａを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属から成る。
なお、本実施の形態では、図７に示すように、封止工程の後でめっき工程を行い、図２に示す金属膜ＭＣをアウタリード部ＯＬＤに形成する例を取り上げて説明する。ただし、変形例として、基材準備工程の段階で、予め銅を主成分とする基材の表面が金属膜ＭＣで覆われていても良い。この場合、リードフレームＬＦの露出面の全体が金属膜ＭＣで覆われる。
また、図８に示すように、各デバイス形成部ＬＦａの中央部には、チップ搭載部であるダイパッドＤＰが形成されている。ダイパッドＤＰには、それぞれ複数の吊りリードＨＬが接続され、デバイス形成部ＬＦａの角部に向かって延びるように配置されている。ダイパッドＤＰは吊りリードＨＬを介してリードフレームＬＦの枠部ＬＦｂに支持されている。
また、ダイパッドＤＰの周囲には、複数の吊りリードＨＬの間に、それぞれ複数のリードＬＤが形成されている。複数のリードＬＤは、枠部ＬＦｂにそれぞれ接続されている。本実施の形態の例では、複数のリードＬＤはダイパッドＤＰの周囲に設けられ、四方に向かって延びるように形成されている。
また、複数のリードＬＤは、タイバーＴＢを介して互いに連結されている。タイバーＴＢは、複数のリードＬＤを連結する連結部材としての機能の他、図７に示す封止工程において、樹脂の漏れ出しを抑制するダム部材としての機能を有する。
＜半導体チップ準備工程＞
また、図７に示す半導体チップ準備工程では、図４〜図６を用いて説明した半導体チップＣＰを準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側（図６に示す半導体基板ＳＳの上面ＳＳｔ側）に、複数の半導体素子Ｑ１（図６参照）やこれに電気的に接続される配線層ＤＬ（図６参照）からなる半導体ウエハを準備する。また、配線層ＤＬの最上層には、複数のパッドＰＤ（図４参照）が形成される。
また、複数のパッドＰＤが形成された最上層の配線層ＤＬを覆うように、絶縁膜ＰＶ（図６参照）を形成する。その後、複数のパッドＰＤのそれぞれの少なくとも一部が露出するように、絶縁膜ＰＶに複数の開口部ＰＶｋ（図４参照）が形成される。上記した半導体ウエハを形成した後、半導体ウエハのダイシングラインに沿って半導体ウエハを切断し、図４に示す半導体チップＣＰを複数個取得する。
なお、本実施の形態では、基材準備工程を先に説明し、半導体チップ準備工程を後で説明したが、基材準備工程と半導体チップ準備工程は、どちらを先に実施しても良いし、同時に実施しても良い。ダイボンド工程は、基材準備工程および半導体チップ準備工程の両方が完了した後で、実施する。
＜ダイボンド工程＞
次に、図７に示すダイボンド工程（半導体チップ搭載工程）では、図９に示すように、ダイパッドＤＰに半導体チップＣＰを搭載する。図９は、図８のＡ−Ａ線に沿った断面において、リードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大断面図である。
図９に示すように、半導体チップＣＰは、複数のパッドＰＤが形成された表面ＣＰｔおよび表面ＣＰｔの反対側に位置する裏面ＣＰｂを有している。本工程では、ダイボンド材ＤＢを介して、半導体チップＣＰとダイパッドＤＰとを接着固定する。図９に示す例では、平面視において、ダイパッドＤＰの上面ＤＰｔの一部分が半導体チップＣＰにより覆われるように半導体チップＣＰを搭載する。ダイボンド材ＤＢは、半導体チップＣＰとダイパッドＤＰとを接着固定する接着材であって、例えば、硬化前にはペースト状の性状を備えている。ペースト状の接着材を用いて半導体チップＣＰを搭載する場合、半導体チップＣＰを搭載する前に、ダイパッドＤＰのチップ搭載面である上面ＤＰｔにペースト状の接着材を予め配置しておく。その後、半導体チップＣＰをダイパッドＤＰに押し付けることで、ペースト状の接着材を押し広げる。その後、例えば加熱することにより接着材を硬化させて、半導体チップＣＰを固定する。ただし、ダイボンド材ＤＢは、上記に限定されるものではなく、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。この場合、例えば、両面に接着層を備えるテープ材（フィルム材）であるダイボンド材ＤＢを、予め半導体チップＣＰの裏面ＣＰｂに貼り付けておき、テープ材を介して半導体チップＣＰを接着する。その後、例えば、ダイボンド材ＤＢに含まれる熱硬化性樹脂成分を熱硬化させて半導体チップＣＰを固定する。
また、本実施の形態の例では、半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰのチップ搭載面である上面ＤＰｔと対向するように、所謂、フェイスアップ実装方式によりダイパッドＤＰ上に搭載される。
＜ワイヤボンド工程＞
次に、図７に示すワイヤボンド工程では、図１０に示すように、半導体チップＣＰの表面ＣＰｔに形成された複数のパッドＰＤと、半導体チップＣＰの周囲に配置された複数のリードＬＤとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図１０は、図９に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大断面図である。
本工程の詳細は後述するが、本工程では、例えば銅（Ｃｕ）などの金属材料から成るワイヤＢＷの一端部（ボール部）を半導体チップＣＰのパッドＰＤに接合し、他端部（ステッチ部）をリードＬＤのインナリード部ＩＬＤに接合する。これにより、半導体チップＣＰのパッドＰＤとリードＬＤとは、ワイヤＢＷを介して電気的に接続される。本実施の形態では、半導体チップＣＰのパッドＰＤを第１ボンド、リードフレームＬＦのリードＬＤの上面ＬＤｔを第２ボンド側とする、所謂、正ボンディング方式によりワイヤＢＷを接続する。ワイヤボンド工程に関しては、後で詳細に説明する。
＜封止工程＞
次に、図７に示す封止工程では、図１０に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数のリードＬＤのそれぞれのインナリード部ＩＬＤを樹脂により封止し、図１１に示す封止体ＭＲを形成する。図１１は、図１０に示す半導体チップを樹脂封止した状態を示す拡大断面図である。
本工程では、図１１に示すように、キャビティＭＤｃを備える成形金型ＭＤ内にリードフレームＬＦを配置した状態で、キャビティＭＤｃにより形成される空間内に樹脂を供給した後、上記樹脂を硬化させることにより封止体（樹脂体）ＭＲを形成する。このような封止体ＭＲの形成方法は、トランスファモールド方式と呼ばれる。
成形金型ＭＤのキャビティＭＤｃは、平面視において、複数のデバイス形成部ＬＦａ（図８参照）のそれぞれにおいて、タイバーＴＢ（図８参照）で囲まれた領域に配置される。このため、封止体ＭＲの本体部分は、各デバイス形成部ＬＦａのタイバーＴＢで囲まれた領域に、それぞれ形成される。また、キャビティＭＤｃから漏れた樹脂の一部は、タイバーＴＢにより堰き止められる。このため複数のリードＬＤのそれぞれのうち、タイバーＴＢよりも外側に位置するアウタリード部ＯＬＤは、樹脂封止されず、封止体ＭＲから露出する。本工程では、半導体チップＣＰの全体、ダイパッドＤＰの全体、複数のワイヤＢＷの全体、および複数のリードＬＤのそれぞれの一部分（インナリード部ＩＬＤ）が封止される。
＜めっき工程＞
次に、図７に示すめっき工程では、図１１に示す封止体ＭＲから露出する複数のリードＬＤのそれぞれの一部（アウタリード部ＯＬＤ、露出面）に金属膜ＭＣ（図２参照）をめっき法により形成する。本工程では、リードＬＤの露出面に、例えば半田から成る金属膜ＭＣが形成される。また、金属膜ＭＣの形成方法としては、電離した金属イオンをリードＬＤの露出面に析出させる、電気めっき法を適用することができる。電気めっき法の場合、金属膜ＭＣ形成時の電流を制御することで金属膜ＭＣの膜質を容易に制御できる点で好ましい。また、電気めっき法は、金属膜ＭＣの形成時間が短くできる点で好ましい。
＜リードカット工程＞
次に、図７に示すリードカット工程では、図１２に示すように、複数のリードＬＤのそれぞれのアウタリード部ＯＬＤを切断し、リードフレームＬＦから複数のリードＬＤのそれぞれを切り離す。また、本実施の形態では、リードＬＤを切断した後、複数のリードＬＤを成形し、図２に示すような曲げ加工を施す。図１２は、図１１に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。
本工程では、複数のリードＬＤを連結しているタイバーＴＢを切断する。また、複数のリードＬＤのそれぞれを枠部ＬＦｂから切り離す。これにより、複数のリードＬＤは、それぞれが分離した独立部材になる。また、複数のリードＬＤが切り離された後は、封止体ＭＲおよび複数のリードＬＤは、吊りリードＨＬを介して枠部ＬＦｂに支持された状態になる。
なお、本実施の形態では、上記めっき工程の後にタイバーＴＢを切断することについて説明したが、タイバーＴＢのみを先に切断してから、めっき工程を行い、さらに、複数のリードＬＤのそれぞれを枠部ＬＦｂから切り離す手順でもよい。これにより、タイバーＴＢの切断面にも金属膜ＭＣを形成することができ、タイバーＴＢの切断面が酸化により変色するのを抑制できる。また、リードＬＤが枠部ＬＦｂから切り離される前にめっき工程を行うため、めっき液によるリードＬＤの変形も抑制できる。
複数のリードＬＤやタイバーＴＢは、例えば、図示しない切断用の金型を用いて、プレス加工により切断される。また、切断後の複数のリードＬＤは、例えば、図示しない成形用の金型を用いたプレス加工を用いて複数のリードＬＤのアウタリード部ＯＬＤに曲げ加工を施すことにより、例えば図２に示すように成形することができる。
＜個片化工程＞
次に、図７に示す個片化工程では、図１２に示す複数の吊りリードＨＬをそれぞれ切断して、複数のデバイス形成部ＬＦａのそれぞれにおいて半導体パッケージを分離する。本工程では複数の吊りリードＨＬ、および封止体ＭＲの角部に残った樹脂を切断して、半導体パッケージである図１に示す半導体装置ＰＫＧ１（詳しくは、検査工程前の検査体）を取得する。切断方法は、例えば、上記リード成形工程と同様に、図示しない切断金型を用いて、プレス加工により切断することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図３に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図示しない実装基板に実装される。
＜ワイヤボンド工程の詳細＞
次に、図７に示すワイヤボンド工程の詳細について説明する。図１３は、図４のＢ部において、パッドにワイヤが接続された状態を示す拡大平面図である。図１４は、図１３のＡ−Ａ線に沿った拡大断面図である。
図１０に示すように、本実施の形態のワイヤボンド工程では、ワイヤＢＷの一方の端部が半導体チップＣＰのパッドＰＤに接合され、ワイヤＢＷの他方の端部はリードＬＤのインナリード部ＩＬＤに接合される。また、ワイヤＢＷとパッドＰＤとを接合する工程では、ワイヤＢＷに形成されたボール部をパッドＰＤに圧着する、所謂、ボールボンディング方式により、ワイヤＢＷがパッドＰＤに接合される。
詳細は後述するが、図１３および図１４に例示するように、ボールボンディング方式でワイヤＢＷのボール部ＢＷｂをパッドＰＤに接合する場合、ボール部ＢＷｂに超音波振動のような高周波振動を印加することにより、接合強度を向上させることができる。「超音波」および「超音波振動」とは、人間の可聴域よりも高い周波数を持つ弾性波である。本願では、２０ｋＨｚ以上の高周波のことを、「超音波」または「超音波振動」と呼ぶ。一方、単なる「振動」には、超音波の他、２０ｋＨｚ未満の波長の弾性波も含む。超音波振動を印加した場合、例えば図１４に示すように、ボール部ＢＷｂとパッドＰＤとの接合界面にワイヤＢＷを構成する金属と、パッドＰＤを構成する金属との合金層ＰＤａ（図１４参照）が形成される。また、接合面ＰＤｔとボール部ＢＷｂとの間に、パッドＰＤの酸化膜が介在すると、接合強度低下、あるいは電気的特性低下の原因になるため、接合面ＰＤｔの露出面に形成された酸化膜を取り除く動作（後述するスクラブ動作）を行うことが好ましい。
ところが、本願発明者の検討によれば、スクラブ動作を行いながらボール部ＢＷｂに超音波振動のような高周波振動を印加すると、接合面ＰＤｔとボール部ＢＷｂとの界面の一部分で合金層が形成され、他の一部分では除去前の酸化膜に阻害され、合金層が形成されない状態になる。このように接合界面が不均一な状態になると、局所的に応力が集中し易いことが判った。特に、本実施の形態のように、パッドＰＤの厚さＴＨｐｄ（図６参照）が薄い場合、上記した応力により、パッドＰＤ自身が損傷する場合があることが判った。
また、パッドＰＤ自身の損傷、あるいはパッドＰＤの下層の部材が損傷する原因として、ワイヤボンディング工程においてパッドＰＤに印加される荷重が大きいことがある。しかし、本願発明者の検討によれば、パッドＰＤ自身の損傷、あるいはパッドＰＤの下層の部材が損傷する主たる原因は、上記したように接合界面が不均一な状態になることにより生じる応力であることが判った。言い換えれば、パッドＰＤの接合面ＰＤｔとボール部ＢＷｂとの接触界面が均一に活性化された状態で接合を開始することができれば、接触界面に良好な合金層ＰＤａ（図１４参照）が形成されるので、パッドＰＤ自身、あるいはパッドＰＤの下層の部材の損傷を抑制できることが判った。
特に、図６に示すようにパッドＰＤの厚さＴＨｐｄが薄い場合、上記応力によりパッドＰＤに例えばクラックなどの損傷が発生し易い。あるいは、パッドＰＤに損傷が発生しなくても、パッドＰＤの裏面ＰＤｂに密着する絶縁層ＩＭＬ１にクラックなどの損傷が生じる場合がある。また、パッドＰＤにクラックが発生すると、そのクラックが、半導体基板ＳＳの上面ＳＳｔに向かって進展する場合がある。
例えば、パッドＰＤ自身、あるいはパッドＰＤと導体パターンＣＢＰとの間に介在する絶縁層ＩＭＬ１にクラックが発生し、そのクラックが進展して他の信号配線などに繋がった場合、そのクラックが電流のリークパスの原因になるので、半導体チップＣＰの電気的特性が低下する原因になる場合がある。また、パッドＰＤと重なる位置に、パッドＰＤとは別の電極に接続される配線が形成されていた場合、パッドＰＤ等が損傷すると、電流リークが発生し易い。
特に、本実施の形態のように、銅（Ｃｕ）から成るワイヤＢＷのボール部ＢＷｂをアルミニウム（Ａｌ）から成るパッドＰＤに接合する場合、ワイヤＢＷの硬さの方が、パッドＰＤの硬さより硬い。例えば、ビッカース硬度で比較すると、銅の硬さは４６Ｈｖであるのに対し、アルミニウムの硬さは２５Ｈｖである。このように、相対的に柔らかい部材に硬い部材を接合する場合、柔らかい部材の被接合部の厚さが薄いと、被接合部周辺に損傷が生じやすい。
一方、被接合部周辺の損傷を防ぐため、例えば上記スクラブ動作を行わない場合、接合界面における酸化膜の除去が不十分になるので、接合強度低下、あるいは電気的特性低下の原因になる。また例えば、被接合部周辺の損傷を防ぐため、超音波振動と共に印加される荷重を低荷重にした場合、荷重不足により接合強度が低下する原因になる。特に、本実施の形態のように、銅（Ｃｕ）から成るワイヤＢＷのボール部ＢＷｂをアルミニウム（Ａｌ）から成るパッドＰＤに接合する場合、接合面ＰＤｔとボール部ＢＷｂの界面全体が、均一な状態（合金層形成に適した活性化状態）になった後で、十分に高い荷重（例えば、０．１５Ｎ（ニュートン）程度）をかけながら超音波を印加することにより、良好な接合状態が得られやすい。なお、詳細は後述するが、本実施の形態では、接合面ＰＤｔとボール部ＢＷｂの界面全体を均一な状態にするための工程には、スクラブ動作を行う工程（後述する図１７に示すスクラブ工程ＳＴ４）、および合金層が形成されない程度の荷重を印加した状態で超音波を印加する工程（図１７に示す活性化工程ＳＴ５）が含まれる。
本実施の形態のように、パッドＰＤの厚さＴＨｐｄ（図６参照）が薄い場合には、特に、ボールボンディングを行う際に、被接合部に印加される負荷（応力）を低減し、かつ、接合強度を向上させる技術が必要になる。以下、本実施の形態のワイヤボンド工程について、図面を用いて順に説明する。
図１５は、図７に示すワイヤボンド工程で使用するワイヤボンディング装置とリードフレームとの位置関係を示す平面図である。図１６は、図１５のＡ−Ａ線に沿った断面を模式的に示す断面図である。また、図１７は、図７に示すワイヤボンド工程のうち、ワイヤのボール部とパッドとを接続する工程において、ボンディングツールの高さ、ボール部に印加される荷重、スクラブ動作の有無、および超音波振動の有無の関係を示すタイミングチャートである。図１７では、後述するスクラブ動作を行っている期間、および超音波を印加している期間のそれぞれにハッチングを付して示している。また、図１８〜図２５のそれぞれは、図１７のタイミングチャートに示す各時間に実施する各工程の動作を示す拡大平面図または拡大断面図である。なお、上記した図１４や図２５では、ボール部ＢＷｂとパッドＰＤとの間に、合金層ＰＤａを明示しているが、合金層ＰＤａの厚さや形状には種々の変形例がある。
本実施の形態のワイヤボンド工程では、例えば図１５に示すようにリードフレームＬＦが固定されたステージＳＴＧの隣に、ワイヤボンディング装置ＷＢＤを配置する。リードフレームＬＦとワイヤボンディング装置ＷＢＤは、例えば図１５に示す位置関係で配置される。すなわち、ワイヤボンディング装置は、平面視においてＸ方向に沿ってホーンＵＳＨが延びるように配置され、ホーンＵＳＨを挟んで発振器ＵＳＧの反対側にリードフレームＬＦが配置される。これにより、ワイヤＢＷのボール部ＢＷｂ（図１６参照）にはＸ方向に沿って振動する超音波ＵＳ１が印加することができる。
また、ワイヤボンディング装置ＷＢＤは、図１６に示すキャピラリＣＡＰ、ホーンＵＳＨ、および発振器ＵＳＧを含むボンディングヘッド部を支持する支持部ＳＵＰを有する。支持部ＳＵＰは図１５に示すＸ−Ｙ平面に沿って自在に移動させることが可能であり、支持部ＳＵＰとともにボンディングヘッドの位置を移動させることで、リードフレームＬＦの複数のパッドＰＤのそれぞれにワイヤＢＷを接続することができる。
また、ボールボンディング工程において、ワイヤＢＷのボール部ＢＷｂに印加される荷重は、キャピラリＣＡＰが固定されたホーンＵＳＨの先端部分が下方に押し下げられることにより、キャピラリＣＡＰを介してボール部ＢＷｂに伝達される。
本実施の形態のワイヤボンド工程は、図１６に示すように、キャピラリＣＡＰの下端側から突出するワイヤＢＷの端部に、ボール部ＢＷｂを形成する工程（図１７に示すボール部形成工程ＳＴ１）を含んでいる。ボール部ＢＷｂは、ワイヤＢＷの先端に、図示しない電気トーチから放電させることにより形成される。ボール部形成工程ＳＴ１は、図１７に示す時間（タイミング）Ｔ０において実施される。
また、ワイヤボンド工程は、図１８および図１９に示すように、パッドＰＤの接合面ＰＤｔに、ワイヤＢＷのボール部ＢＷｂを接触させる工程（図１７に示すボール部接触工程ＳＴ２）を含んでいる。ボール部接触工程ＳＴ２は、図１７に示す時間（タイミング）Ｔ１において実施される。この工程では、ボンディングツールであるキャピラリＣＡＰの先端に保持された球形のボール部ＢＷｂの先端部分が、接合面ＰＤｔに接触する。
また、ワイヤボンディング工程は、図２０および図２１に示すように、ボール部接触工程ＳＴ２の後、ワイヤＢＷのボール部ＢＷｂを接合面ＰＤｔに向かって荷重Ｍ１（図１７参照）で押圧し、ボール部ＢＷｂを変形させる工程（図１７に示すボール部変形工程ＳＴ３）を含んでいる。ボール部変形工程ＳＴ３は、図１７に示す時間Ｔ１と時間（タイミング）Ｔ２の間において実施される。ボール部変形工程ＳＴ３では、キャピラリＣＡＰを介してボール部ＢＷｂに荷重を印加してボール部ＢＷｂをパッドＰＤの厚さ方向に押圧する。この時に印加される荷重Ｍ１の大きさは、図１７に示す時間Ｔ１と時間（タイミング）Ｔ７の間において、最も大きく、例えば０．８Ｎ（ニュートン）程度である。この時、ボール部ＢＷｂおよびパッドＰＤは加熱されている。また、ボール部ＢＷｂは、パッドＰＤとキャピラリＣＡＰに挟まれて、キャピラリＣＡＰの形状に倣って変形する。また、図２１に示すように、ボール部ＢＷｂの一部分が、パッドＰＤに押し付けられ、パッドＰＤの一部分が変形する。この時、ボール部ＢＷｂの一部分がパッドＰＤに埋め込まれるので、埋め込まれた領域におけるパッドＰＤを構成する金属材料の一部分がボール部ＢＷｂの周囲に排出される。このため、図２１に示すようにパッドＰＤの接合面ＰＤｔは、ボール部ＢＷｂと密着している領域の周囲の高さが、ボール部ＢＷｂと密着している領域よりも盛り上がった状態になる。
また、本実施の形態では、高い荷重を印加するボール部変形工程ＳＴ３を行う時間は、図１７に示すスクラブ工程ＳＴ４や超音波を印加している期間より短い。ボール部変形工程ＳＴ３を行う期間の長さ（時間Ｔ２−時間Ｔ１）は１ｍｓｅｃ（ミリ秒）程度である。このように、短期間に高荷重を印加することにより、図２１に示すボール部ＢＷｂのうち、接合面ＰＤｔに密着する面の平坦性を向上させることができる。
図１７に示すように、時間Ｔ１と時間Ｔ２の間、言い換えれば、ボール部変形工程ＳＴ３の間には、超音波は印加されず、かつ、後述するスクラブ動作も実施されない。このため、ボール部変形工程ＳＴ３では、比較的大きい荷重を印加した場合でも、パッドＰＤ自身、あるいは絶縁層ＩＭＬ１の損傷は発生し難い。
また、ワイヤボンディング工程は、図２２および図２３に示すように、ボール部変形工程ＳＴ３（図１７参照）の後、荷重Ｍ１（図１７参照）より小さい荷重Ｍ２（図１７参照）で、ワイヤＢＷのボール部ＢＷｂをパッドＰＤに押圧しながら、平面視において、ボール部ＢＷｂをＸ方向およびＹ方向を含む複数の方向に動かす工程（図１７に示すスクラブ工程ＳＴ４）を含んでいる。
図１５および図１６に示すワイヤボンディング装置ＷＢＤの支持部ＳＵＰは、図１５に示すＸ−Ｙ平面において自在に移動させることが可能である。また、支持部ＳＵＰの移動量を調整することで、図２５に示すボール部ＢＷｂを押圧しながら、ボール部ＢＷｂとパッドＰＤの平面視における相対的な位置関係を移動させる動作（スクラブ動作と呼ぶ）を行うことが可能である。このスクラブ動作でボール部ＢＷｂに振動を与える場合、比較的低い周波数（例えば１Ｈｚ程度）でボール部ＢＷｂを機械的に振動させることができる。
このように、ボール部ＢＷｂを押圧しながら低い周波数でボール部ＢＷｂを振動させると、ボール部ＢＷｂとパッドＰＤの接合面ＰＤｔとの界面では、金属酸化膜が取り除かれる。ボール部ＢＷｂとパッドＰＤとの接合界面に安定的に合金層ＰＤａ（図１４参照）を形成するためには、上記金属酸化膜は除去されていることが好ましい。したがって、スクラブ工程ＳＴ４では、ボール部ＢＷｂとパッドＰＤとが接触している部分の周辺領域も含め、金属酸化膜を除去することが好ましい。
本実施の形態の場合、上記したように、図１５および図１６に示すワイヤボンディング装置ＷＢＤの支持部ＳＵＰは、図１５に示すＸ−Ｙ平面において自在に移動させることが可能である。このため、スクラブ工程ＳＴ４（図１７参照）では、ボール部ＢＷｂとパッドＰＤとが接触している部分（接触界面）の周辺領域も含め、金属酸化膜を除去することができる。詳しくは、図１５に示すＸ−Ｙ平面において、ワイヤボンディング装置ＷＢＤの支持部ＳＵＰが、Ｘ方向およびＹ方向に同時に振動した場合、Ｘ方向の振動の周期および振幅とＹ方向の振動の周期および振幅を調整することにより、Ｘ−Ｙ平面において、ボール部ＢＷｂを任意の方向に動作させることができる。例えば、図２２に方向ＤＲ１として模式的に示すように、ボール部ＢＷｂが、パッドＰＤの中央を中心とする円を描くように動作させることができる。言い換えれば、支持部ＳＵＰが平面視において複数の方向に同時に動作することにより、ボール部ＢＷｂに円運動（あるいは螺旋運動）をさせることができる。また例えば、図２２に方向ＤＲ２として示すように、Ｘ−Ｙ平面において、互いに交差する任意の方向（例えば、Ｘ方向とＹ方向）に振動させることができる。このように、パッドＰＤの接合面ＰＤｔに沿った平面において、複数の方向にボール部ＢＷｂを移動させることにより、ボール部ＢＷｂとパッドＰＤとが接触している部分、およびその周辺領域において、金属酸化膜を確実に除去することができる。この結果、後述する本接合工程ＳＴ６において、ワイヤＢＷの金属（例えば銅）とパッドＰＤの金属（例えばアルミニウム）の合金層ＰＤａ（図１４参照）が形成される時に、金属酸化物の成分が混入し難くなる。
なお、図２２では、方向ＤＲ２として、両端に矢印が付いた複数本の両矢印を模式的に示している。「ボール部ＢＷｂを振動させる」とは、両矢印で示す直線に沿って、互いに反対側の方向に向かって、ボール部ＢＷｂを往復運動（同じ線上を往来）させることを言う。そして、この往復運動は、ある周波数を持った超音波をボール部に印加することで生じる。後述する図２４や図２５にも両矢印である方向ＤＲ３を示しているが、この場合も、ボール部ＢＷｂが、方向ＤＲ３で示す直線に沿って往復運動していることを示している。
スクラブ工程ＳＴ４（図１７参照）において、ボール部ＢＷｂに印加される荷重Ｍ２（図１７参照）の値には種々の変形例が適用可能であるが、本実施の形態の場合、後述する本接合工程ＳＴ６（図１７参照）において印加する荷重Ｍ４（図１７参照）よりも低く、例えば０．１Ｎ（ニュートン）程度である。スクラブ工程ＳＴ４において印加される荷重Ｍ２の値が小さければ、スクラブ工程ＳＴ４中にパッドＰＤの周辺に印加される応力を低減することができる。一方、金属酸化膜を除去し易くする観点からは、荷重Ｍ２の値が大きい方が好ましい。本願発明者の検討によれば、荷重Ｍ２が図１７に示す荷重Ｍ４と同じ（例えば、０．１５Ｎ（ニュートン）程度）である場合には、スクラブ工程ＳＴ４中におけるパッドＰＤ（図２３参照）や絶縁層ＩＭＬ１（図２３参照）の損傷は確認されなかった。また、図１７に示す荷重Ｍ２が後述する活性化工程ＳＴ５において印加される荷重Ｍ３と同じ（例えば０．０５Ｎ（ニュートン）程度）である場合には、金属酸化膜を除去できることが確認された。
また、図２３に示すように、スクラブ工程ＳＴ４（図１７参照）では、パッドＰＤを構成する金属材料の一部分がボール部ＢＷｂと密着している領域の周囲に排出される。このため、パッドＰＤの接合面ＰＤｔは、ボール部ＢＷｂと密着している領域の周囲の高さは、ボール部ＢＷｂと密着している領域よりも盛り上がった状態になる。ボール部ＢＷｂと密着している領域の周囲の高さが盛り上がる程度は、上記したボール部変形工程ＳＴ３（図１７参照）の時よりもさらに高く盛り上がる。
また、ワイヤボンディング工程は、スクラブ工程ＳＴ４の後、荷重Ｍ２（図１７参照）よりも小さい荷重Ｍ３（図１７参照）で、ワイヤＢＷのボール部ＢＷｂをパッドＰＤに押圧しながら、キャピラリＣＡＰを介してボール部ＢＷｂに超音波を印加する工程（図１７に示す活性化工程ＳＴ５）を含んでいる。また、ワイヤボンディング工程は、活性化工程ＳＴ５の後、荷重Ｍ３より大きく、かつ、荷重Ｍ１（図１７参照）より小さい荷重Ｍ４（図１７参照）で、ワイヤＢＷのボール部ＢＷｂをパッドＰＤに押圧しながら、超音波を印加し、ボール部ＢＷｂとパッドＰＤとを接合する工程（図１７に示す本接合工程ＳＴ６）を含んでいる。
言い換えれば、本実施の形態のワイヤボンド工程では、先に低荷重（荷重Ｍ３）の状態で超音波を印加した後、相対的に高い荷重Ｍ４に引き上げた状態で、引き続き超音波を印加することにより、ボール部ＢＷｂとパッドＰＤとを接合する。活性化工程ＳＴ５は、図１７に示す時間Ｔ５と時間（タイミング）Ｔ６の間において実施される。また、本接合工程ＳＴ６は、図１７に示す時間Ｔ６と時間（タイミング）Ｔ７の間において実施される。
本実施の形態では、活性化工程ＳＴ５および本接合工程ＳＴ６で印加される超音波の周波数は、例えば１２０ｋＨｚ（キロヘルツ）程度である。また、活性化工程ＳＴ５および本接合工程ＳＴ６を行う期間の長さ（時間Ｔ７−時間Ｔ５）は１０ｍｓｅｃ（ミリ秒）程度である。
本願発明者の検討によれば、ワイヤＢＷとパッドＰＤは、ある程度の高い荷重をかけた状態で、超音波振動などの高周波振動を印加することにより接合される。特に、銅から成るワイヤＢＷとアルミニウムから成るパッドＰＤとは接合し難く、上記したボール部接触工程ＳＴ２、ボール部変形工程ＳＴ３、およびスクラブ工程ＳＴ４の各工程中には、ボール部ＢＷｂとパッドＰＤとが密着する界面には、合金層ＰＤａ（図１４参照）は殆ど形成されない。また、接合強度、あるいは電気的特性の観点から良好な状態の合金層ＰＤａを形成するためには、本実施の形態のように、あらかじめ低荷重の状態で超音波の印加を開始して、その後、高荷重にした状態で超音波を印加する方法が特に好ましいことが判った。
本実施の形態の活性化工程ＳＴ５（図１７参照）において、印加される荷重Ｍ３（図１７参照）は、例えば０．０５Ｎ（ニュートン）程度である。このように超音波を印加する時の荷重が低い場合には、超音波を印加してもボール部ＢＷｂとパッドＰＤとの接合は開始されず、ボール部ＢＷｂとパッドＰＤとの密着界面が擦れて活性化される。また、活性化工程ＳＴ５における荷重Ｍ３の値が低いので、この段階ではボール部ＢＷｂとパッドＰＤとの接合は開始されない。言い換えれば、本実施の形態によれば、ボール部ＢＷｂとパッドＰＤの密着界面の一部分で局所的に接合（合金層ＰＤａ（図２５参照）の形成）が開始されることを抑制できる。そして密着界面の全体が活性された状態で荷重Ｍ４（図１７参照）および超音波を印加すると、密着界面の全体において、合金層ＰＤａが形成される。このため、荷重Ｍ４の値がそれほど大きくない場合でも、良好な合金層ＰＤａが得られる。荷重Ｍ４の値は、例えば０．１５Ｎ（ニュートン）程度である。
つまり、本実施の形態によれば、荷重Ｍ４よりも低い荷重Ｍ３をかけた状態で超音波を印加する活性化工程ＳＴ５の後に、ボール部ＢＷｂに印加する荷重を引き上げて荷重Ｍ４および超音波を印加することで、接合面ＰＤｔとボール部ＢＷｂの接触界面が均一に活性化された状態で接合を開始させることができる。この結果、本接合工程ＳＴ６において、パッドＰＤに印加される応力の影響によりパッドＰＤや絶縁層ＩＭＬ１が損傷することを抑制できる。また、本接合工程ＳＴ６の前に活性化工程ＳＴ５を行うことで、図２５に示すボール部ＢＷｂとパッドＰＤの間に形成される合金層ＰＤａの膜質が良い。このため、本接合工程ＳＴ６での荷重Ｍ４が低い場合でも十分な接合強度を確保できる。また、本実施の形態によれば、合金層ＰＤａの密度や組成にムラが生じ難いので、ワイヤＢＷとパッドＰＤとの接合界面における電気的な特性を安定化させることができる。
また、本実施の形態の場合、図１７に示すスクラブ工程ＳＴ４や活性化工程ＳＴ５において印加される荷重Ｍ２、Ｍ３が、荷重Ｍ４より小さくなっている。このため、ボールボンディングを行う期間中（図１７に示す時間Ｔ７−時間Ｔ１）に印加される荷重が、パッドＰＤ（図２５参照）に与える力積を低減することができる。
また、活性化工程ＳＴ５でパッドＰＤの接合面ＰＤｔが活性化した後、すぐに本接合工程ＳＴ６を開始する観点からは、図１７に示すように、活性化工程ＳＴ５で印加された超音波が継続的に印加され続けた状態で本接合工程ＳＴ６を行うことが好ましい。ただし、超音波のオン−オフの切り替えを容易に行える場合には、活性化工程ＳＴ５から本接合工程ＳＴ６に移る前に、超音波の印加を一旦停止しても良い。
ところで、活性化工程ＳＴ５および本接合工程ＳＴ６で印加される超音波は、図１５および図１６に示すワイヤボンディング装置ＷＢＤの発振器ＵＳＧにより生成される。詳しくは、発振器ＵＳＧで発振された超音波ＵＳ１は、ホーンＵＳＨで増幅され、キャピラリＣＡＰを介してワイヤＢＷに伝達される。本実施の形態の場合、活性化工程ＳＴ５および本接合工程ＳＴ６では、上記したように、例えば１２０ｋＨｚ（キロヘルツ）程度の周波数の超音波が印加される。また上記したように接合界面が不均一な状態であることにより生じる応力を低減する観点からは、スクラブ工程ＳＴ４において、接合が開始されないようにすることが好ましい。このため、活性化工程ＳＴ５および本接合工程ＳＴ６以外の各工程では、発振器ＵＳＧをオフにして、超音波が印加されていない事が特に好ましい。ただし、ボール部ＢＷｂとパッドＰＤとの接合に影響を及ぼさない程度の振動が印加されていても良い。例えば、スクラブ工程ＳＴ４において、ボール部ＢＷｂに１Ｈｚ（ヘルツ）程度の周波数の振動が印加されていても良い。また例えば、ボール部ＢＷｂと接合面ＰＤｔとの接合の開始に寄与しない程度の超音波であれば、例えば図１７に示すスクラブ工程ＳＴ４において超音波が印加されていても良い。スクラブ工程ＳＴ４において、超音波が印加される場合、その周波数は、後述する活性化工程ＳＴ５および本接合工程ＳＴ６で印加される超音波の周波数に対して半分未満（特に好ましくは１／４以下）であることが好ましい。
また、ボール部ＢＷｂに印加される超音波の振動方向は、以下の理由により、一方向に限定される。超音波ＵＳ１は疎密波（縦波）なので、ホーンＵＳＨの延在方向（図１５および図１６に示す例ではＸ方向）に沿って振動する。また、図１６に示すように、キャピラリＣＡＰはホーンＵＳＨに固定されているので、キャピラリＣＡＰを介してボール部ＢＷｂに伝達される超音波ＵＳ１の平面視における振動方向は、ホーンＵＳＨの延在方向と同じ方向になる。
図２４および図２５に示す例では、超音波の振動方向（直線に沿って往復運動する方向）である方向ＤＲ３は、Ｘ方向と同じである。ただし、上記したように超音波の振動方向は、図１５に示すホーンＵＳＨの延在方向により規定される。このため本実施の形態に対する変形例としては、超音波の振動方向である方向ＤＲ３が、Ｘ方向およびＹ方向とは異なる方向（Ｘ方向およびＹ方向と交差する方向）であっても良い。
また、ボール部ＢＷｂに超音波を印加すると、超音波に伴う振動により、パッドＰＤを構成する金属材料の一部分が周囲に排出されて、スプラッシュ部ＳＰＰが形成される。スプラッシュ部ＳＰＰは、超音波の振動方向である方向ＤＲ３に延びる。このため、図２４に示す例ではスプラッシュ部ＳＰＰは、Ｙ方向よりもＸ方向に長く延びる。また、スプラッシュ部ＳＰＰは、高周波振動が印加されることにより、長く成長する。このため、上記したボール部変形工程ＳＴ３（図１７参照）やスクラブ工程ＳＴ４（図１７参照）でもボール部ＢＷｂの周囲に盛り上がった部分は形成されるが、スプラッシュ部ＳＰＰは、これらの盛り上がった部分と比較して、薄く、長く延びている。
また、活性化工程ＳＴ５（図１７参照）と本接合工程ＳＴ６（図１７参照）とを比較すると、超音波印加時にボール部ＢＷｂに加わる荷重が小さい程、スプラッシュ部ＳＰＰが成長し易い。したがって、本実施の形態の場合、活性化工程ＳＴ５では、スプラッシュ部ＳＰＰが成長し易い。ただし、以下の観点からは、スプラッシュ部ＳＰＰの進展を抑制することが好ましい。すなわち、スプラッシュ部ＳＰＰが成長し、隣り合うパッドＰＤのそれぞれに形成されたスプラッシュ部ＳＰＰ同士が接触すると、電気的な短絡の原因となる。また、スプラッシュ部ＳＰＰの面積が大きくなると、破断し易くなるが、パッドＰＤとスプラッシュ部ＳＰＰが破断して分離されると、導電性の異物になる。したがって、半導体装置の信頼性を向上させる観点から、スプラッシュ部ＳＰＰが発生しても、その面積を小さく抑えることが好ましい。
スプラッシュ部ＳＰＰの成長を抑制する方法としては、スプラッシュ部の原料となるパッドＰＤの体積を小さくする方法が有効である。本実施の形態の場合、上記したようにパッドＰＤの厚さＴＨｐｄ（図６参照）は薄く、例えばパッドＰＤを覆う絶縁膜ＰＶの厚さＴＨｐｖ（図６参照）以下である。このように、本実施の形態によれば、パッドＰＤの厚さＴＨｐｄが薄いので、活性化工程ＳＴ５において、低荷重である荷重Ｍ３（図１７参照）がかかった状態で超音波を印加しても、スプラッシュ部ＳＰＰの成長を抑制できる。
また、本実施の形態の場合、図１４に示す合金層ＰＤａの大部分は、図１７に示す本接合工程ＳＴ６において形成される。言い換えれば、本接合工程ＳＴ６が開始されるまでは、ボール部ＢＷｂとパッドＰＤとは殆ど接合されていない。このため、接合強度を向上させる観点からは、合金層ＰＤａを形成する本接合工程ＳＴ６を実施する期間は、ある程度長い方が良い。本実施の形態の場合、図１７に示すように、本接合工程ＳＴ６の期間の長さ（時間Ｔ６−時間Ｔ５）は、活性化工程ＳＴ５の期間の長さ（時間Ｔ５−時間Ｔ４）より長い。言い換えれば、本接合工程ＳＴ６において超音波を印加する時間は、活性化工程ＳＴ５において超音波を印加する時間よりも長い。また、本接合工程ＳＴ６の期間の長さ（時間Ｔ６−時間Ｔ５）は、ボール部変形工程ＳＴ３の期間の長さ（時間Ｔ４−時間Ｔ３）より長い。このように、本接合工程ＳＴ６の長さを長くすることで、ボール部ＢＷｂとパッドＰＤの接合強度を向上させることができる。
以上の各工程により、ワイヤＢＷのボール部ＢＷｂは、パッドＰＤに接合される。ワイヤボンド工程では、ボール部ＢＷｂとパッドＰＤとが接合された後、すなわち、本接合工程ＳＴ６の後、図１０に示すようなワイヤループを形成する。ワイヤループは、ワイヤＢＷをキャピラリＣＡＰ（図２５参照）から繰り出しながら、キャピラリＣＡＰをリードＬＤのワイヤボンディング領域に向かって移動させる。その後、ワイヤＢＷの他方の端部をリードＬＤの上面ＬＤｔに接合することで、図１０に示すワイヤＢＷが形成される。
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
上記実施の形態では、ボールボンディング工程におけるボンディングツールの高さ、ボール部に印加される荷重、スクラブ動作の有無、および超音波振動の有無の関係について図１７に示すタイミングチャートを用いて説明したが、図１７には種々の変形例が適用できる。図２６〜図２８のそれぞれは、図１７に対する変形例であるタイミングチャートである。
まず、図１７では、スクラブ工程ＳＴ４においてボール部ＢＷｂに印加される荷重Ｍ２の値が、荷重Ｍ３より大きく、かつ荷重Ｍ４より小さい実施態様について説明した。が、荷重Ｍ２の値には種々の変形例がある。
例えば、図２６に示す変形例のように、スクラブ工程ＳＴ４においてボール部ＢＷｂ（図２３参照）に印加される荷重Ｍ２の値が、本接合工程ＳＴ６においてボール部ＢＷｂ（図２５参照）に印加される荷重Ｍ４の値と同じであっても良い。図２６に示す変形例の場合、スクラブ動作を終了する時間Ｔ４の後で、かつ、超音波を印加する時間Ｔ５の前に、ボール部ＢＷｂに印加される荷重を小さくして、荷重Ｍ３にする。そして、超音波を印加する時間Ｔ５の後に、ボール部ＢＷｂに印加される荷重を再び大きくして、荷重Ｍ２と同じ荷重Ｍ４にする。この場合、スクラブ工程ＳＴ４において、図１７に示す例と比較して大きい荷重を利用して金属酸化膜を除去するので、金属酸化膜を効率的に除去することができる。図１７および図２６に示す例では、スクラブ動作を行う期間の長さ（時間Ｔ４−時間Ｔ３）は５ｍｓｅｃ（ミリ秒）程度であるが、金属酸化膜の除去効率の程度によっては、この期間の長さを短縮できる場合もある。
ただし、荷重Ｍ２の値が大きくなると、ボールボンディング工程全体において、パッドＰＤに印加される荷重の力積が大きくなり、パッドＰＤ（図２５参照）あるいは絶縁層ＩＭＬ１（図２５参照）が損傷する原因になる。したがって、荷重Ｍ２は、荷重Ｍ４以下であることが好ましい。
また例えば、図２７に示す変形例のように、スクラブ工程ＳＴ４においてボール部ＢＷｂ（図２３参照）に印加される荷重Ｍ２の値が、活性化工程ＳＴ５においてボール部ＢＷｂに印加される荷重Ｍ３の値と同じであっても良い。図２７に示す変形例の場合、ボール部変形工程ＳＴ３が終了した時間Ｔ２において、ボール部ＢＷｂに伝達される荷重の値を荷重Ｍ２に引き下げ、その後、本接合工程ＳＴ６が開始される時間Ｔ６までの間は、一定の荷重を継続的に印加する。この場合、スクラブ工程ＳＴ４において、パッドＰＤに伝達される応力を低減することが図１７に示す例と比較してさらに低減できる。このため、図６に示すパッドＰＤの厚さＴＨｐｄが特に薄い場合（例えば６００ｎｍ以下）でも、図２３に示すパッドＰＤや絶縁層ＩＭＬ１の損傷を抑制できる。
また、図１７、図２６、および図２７のそれぞれに記載される、時間Ｔ２〜時間Ｔ３までの期間、および時間Ｔ４〜時間Ｔ５までの期間は、一つの工程が終了した後、次の工程に移行するまでの移行期間であり、これらの期間は短くて良い。例えば、図示は省略するが、時間Ｔ２と時間Ｔ３とが同時であっても良い。
また、図１７に示す例では、時間Ｔ５〜時間Ｔ７までの期間に超音波が印加され、その他の期間では超音波が印加されていない。しかし、図１７に対する変形例として、時間Ｔ５〜時間Ｔ７までの期間以外にも超音波が印加されていても良い。
例えば、図２８に示す変形例では、時間Ｔ５〜時間Ｔ７までの期間の他、時間Ｔ０〜時間Ｔ１までの期間にも超音波が印加されている点で図１７に示す実施態様とは相違する。時間Ｔ０〜時間Ｔ１までの期間は、上記したワイヤボンド工程のうち、ボール部形成工程ＳＴ１からボール部接触工程ＳＴ２までの期間である。このように、ボール部形成工程ＳＴ１からボール部接触工程ＳＴ２までの間に超音波を印加することにより、図１９に示す平面視におけるボール部ＢＷｂとパッドＰＤの位置合わせ精度を向上させることができる。
また、図示は省略するが、図１７に対する他の変形例として、時間Ｔ５〜時間Ｔ７までの期間以外の期間中には、ワイヤＢＷとパッドＰＤとの接合が開始されない程度の周波数で、超音波が印加されていても良い。
（変形例２）
また、上記実施の形態では、図３に示す複数のワイヤＢＷのそれぞれが、銅から成り、パッドＰＤがアルミニウムから成る実施態様について説明した。しかし、上記実施の形態で説明したように、ワイヤＢＷを構成する金属材料の方がパッドＰＤを構成する金属材料よりも硬く、ボールボンディング時にパッドＰＤが変形し易い場合には、他の金属材料であっても適用できる。ただし、ワイヤＢＷが金から成り、パッドＰＤがアルミニウムから成る場合、ワイヤＢＷが銅である場合と比較して、ワイヤＢＷとパッドＰＤとが接合し易い。したがって、上記実施の形態で説明したように、本接合工程ＳＴ６までは、ワイヤＢＷとパッドＰＤとの接合が殆ど開始されないという点では、ワイヤＢＷが銅から成る場合に適用して特に有効である。
（変形例３）
また、上記実施の形態では、図６を用いて説明したように、パッドＰＤの厚さＴＨｐｄが薄い（例えば１μｍ以下）である場合について説明した。しかし、例えば、パッドＰＤの厚さＴＨｐｄがパッドＰＤを覆う絶縁膜ＰＶの厚さＴＨｐｖより厚いような場合であっても、上記実施の形態で説明したワイヤボンド工程を適用することはできる。ただし、上記実施の形態で説明した実施態様と比較して、スプラッシュ部ＳＰＰ（図２５参照）が成長し易いので、活性化工程ＳＴ５の期間を短くするなど、スプラッシュ部ＳＰＰの成長を抑制する対策が必要である。
（変形例４）
また、例えば、上記実施の形態では、半導体チップＣＰのパッドＰＤとワイヤＢＷのボール部ＢＷｂとが接合される半導体装置の例として、リードフレーム型の半導体装置について説明したが、半導体装置の実施態様には種々の変形例がある。例えば、図２９に示す半導体装置ＰＫＧ２のように、半導体チップＣＰが配線基板（基材）ＷＳに搭載される、エリアアレイ型の半導体装置に適用することもできる。図２９は、図２に対する変形例である半導体装置の断面図である。エリアアレイ型の半導体装置とは、実装面に配置された外部端子が、アレイ状（マトリクス状ともいう）に配列された半導体装置をいう。エリアアレイ型半導体装置には、図２９に示す半導体装置ＰＫＧ２のように、配線基板ＷＳの実装面である下面ＷＳｂにおいて、外部端子としての半田ボールＳＢが形成されている、ＢＧＡ（Ball Grid Array）などがある。
半導体装置ＰＫＧ２の場合、ワイヤＢＷの一方の端部であるボール部ＢＷｂは半導体チップＣＰのパッドＰＤに接続され、他方の端部は、配線基板ＷＳの上面ＷＳｔ側において露出するボンディングリード(端子)ＢＬに接続されている。ボンディングリードＢＬは、配線基板ＷＳが備える配線ＷＳｗを介して外部端子である半田ボールＳＢに接続されている。
また、半導体装置ＰＫＧ２の製造方法の場合、図７に示す基材準備工程において、上記実施の形態で説明したリードフレームＬＦ（図８参照）の代わりに、配線基板ＷＳを準備する。また、図７に示すダイボンド工程において、半導体チップＣＰは、配線基板ＷＳのチップ搭載面である上面（主面）ＷＳｔにダイボンド材ＤＢを介して搭載される。また、図７に示すワイヤボンド工程において、ワイヤＢＷの一方の端部であるボール部ＢＷｂは、半導体チップＣＰのパッドＰＤに接続され、他方の端部は、配線基板ＷＳの上面ＷＳｔ側において露出するボンディングリードＢＬに接続される。また、図７に示す封止工程において、配線基板ＷＳの上面ＷＳｔに搭載された、半導体チップＣＰ、複数のワイヤＢＷおよび複数のボンディングリードＢＬのそれぞれが封止体ＭＲにより封止される。一方、配線基板ＷＳの下面ＷＳｂ側は、封止されず、封止体ＭＲから露出する。また、図７に示すめっき工程およびリードカット工程は省略され、代わりに複数の半田ボールＳＢを配線基板ＷＳの下面ＷＳｂ側に搭載するボールマウント工程を行う。
（変形例５）
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、上記した各実施の形態同士、あるいは、各実施の形態で説明した各変形例同士を組み合わせて適用することができる。
ＢＬ ボンディングリード（端子）
ＢＷ ワイヤ（導電性部材）
ＢＷｂ ボール部
ＣＡＰ キャピラリ
ＣＢｂ 下面
ＣＢＰ 導体パターン（配線）
ＣＢｔ 上面
ＣＰ 半導体チップ
ＣＰｂ 裏面（下面）
ＣＰｓ 側面
ＣＰｓ１，ＣＰｓ２，ＣＰｓ３，ＣＰｓ４，Ｐｋｓ１，Ｐｋｓ２，Ｐｋｓ３，Ｐｋｓ４，Ｓ１，Ｓ２，Ｓ３，Ｓ４， 辺（主辺）
ＣＰｔ 表面（主面、上面）
ＤＢ ダイボンド材（接着材）
ＤＬ 配線層
ＤＰ ダイパッド（チップ搭載部）
ＤＰｔ 上面（表面、主面、チップ搭載面）
ＤＲ１，ＤＲ２，ＤＲ３ 方向
ＨＬ 吊りリード
ＩＬＤ インナリード部
ＩＭＬ，ＩＭＬ１ 絶縁層
ＬＤ リード（端子、外部端子）
ＬＤｔ 上面
ＬＦ リードフレーム（基材）
ＬＦａ デバイス形成部
ＬＦｂ 枠部
Ｍ１，Ｍ２，Ｍ３，Ｍ４ 荷重
ＭＣ 金属膜（外装めっき膜）
ＭＤ 成形金型
ＭＤｃ キャビティ
ＭＲ 封止体（樹脂体、封止部）
ＭＲｂ 下面（裏面、被実装面）
ＭＲｓ 側面
ＭＲｔ 上面
ＯＬＤ アウタリード部
ＯＳＰ オフセット部
ＰＤ パッド（電極、電極パッド、ボンディングパッド）
ＰＤａ 合金層
ＰＤｂ 裏面
ＰＤｔ 接合面
ＰＫＧ１，ＰＫＧ２ 半導体装置
ＰＶ 保護膜（パッシベーション膜、絶縁膜）
ＰＶｂ 下面（面）
ＰＶｋ 開口部
ＰＶｔ 上面（面）
Ｑ１ 半導体素子
ＳＢ 半田ボール
ＳＤＬ 配線部
ＳＰＰ スプラッシュ部
ＳＳ 半導体基板
ＳＳｂ 下面（裏面）
ＳＳｔ 上面（半導体素子形成面）
ＳＴ１ ボール部形成工程
ＳＴ２ ボール部接触工程
ＳＴ３ ボール部変形工程
ＳＴ４ スクラブ工程
ＳＴ５ 活性化工程
ＳＴ６ 本接合工程
ＳＴＧ ステージ
ＳＵＰ 支持部
ＴＢ タイバー
ＴＨ１，ＴＨｃｂ，ＴＨｐｄ，ＴＨｐｖ 厚さ
ＵＳ１ 超音波
ＵＳＧ 発振器
ＵＳＨ ホーン
ＷＢＤ ワイヤボンディング装置
ＷＳ 配線基板（基材）
ＷＳｂ 下面
ＷＳｔ 上面（主面）
ＷＳｗ 配線

Claims (15)

  1. 以下の工程を有する半導体装置の製造方法：
    （ａ）絶縁膜、および前記絶縁膜に形成された複数の開口部からそれぞれ露出する複数の電極が形成された第１主面を有する半導体チップを準備する工程、
    （ｂ）前記半導体チップが搭載される第２主面と、複数の端子とを有する基材を準備する工程、
    （ｃ）前記（ａ）工程および前記（ｂ）工程の後、前記基材の前記第２主面に前記半導体チップを搭載する工程、
    （ｄ）前記（ｃ）工程の後、前記複数の電極と前記複数の端子とを、複数のワイヤを介して、それぞれ、電気的に接続する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体チップと、前記複数のワイヤと、を樹脂封止する工程、
    ここで、
    前記（ａ）工程において、
    前記複数の電極には、前記複数の開口部のうちの第１開口部において露出する第１接合面を有する第１電極が含まれ、
    平面視において、前記複数の開口部のそれぞれは、第１方向に延びる第１辺と、前記第１方向と交差する第２方向に延びる第２辺と、を含む複数の辺を有し、
    前記（ｄ）工程は、以下の工程を含む、
    （ｄ１）前記第１電極の前記第１接合面に、前記複数のワイヤに含まれる第１ワイヤのボール部を接触させる工程、
    （ｄ２）前記（ｄ１）工程の後、前記第１ワイヤの前記ボール部を前記第１接合面に向かって第１荷重で押圧する工程、
    （ｄ３）前記（ｄ２）工程の後、前記第１荷重より小さい第２荷重で、前記第１ワイヤの前記ボール部を前記第１電極に押圧しながら、かつ、平面視において前記ボール部を互いに交差する２つの方向を含む複数の方向に動かす工程、
    （ｄ４）前記（ｄ３）工程の後、前記第２荷重と同じ、または前記第２荷重よりも小さい第３荷重で前記第１ワイヤの前記ボール部を前記第１電極に押圧しながら、第１の周波数を有する第１超音波を前記ボール部に印加することで、平面視において第３方向に沿って前記ボール部を往復運動させる工程、
    （ｄ５）前記（ｄ４）工程の後、前記第３荷重より大きく、かつ、前記第１荷重より小さい第４荷重で前記第１ワイヤの前記ボール部を前記第１電極に押圧しながら、前記第１の周波数を有する前記第１超音波を印加することで、平面視において前記第３方向に沿って前記ボール部を往復運動させ、これにより前記ボール部と前記第１電極とを接合する工程、
    前記（ｄ５）工程において前記第１超音波を印加する時間は、前記（ｄ４）工程において前記第１超音波を印加する時間よりも長い。
  2. 請求項１において、
    前記第３方向は、前記第１方向および前記第２方向とは異なる、半導体装置の製造方法。
  3. 請求項２において、
    前記（ｄ４）工程および前記（ｄ５）工程のそれぞれでは、前記第３方向のみに沿って往復運動をさせながら、前記第１超音波を前記ボール部に印加する、半導体装置の製造方法。
  4. 請求項１において、
    前記（ｄ３）工程では、平面視において、前記２つの方向のそれぞれに沿って往復動作をさせる、半導体装置の製造方法。
  5. 請求項１において、
    前記（ｄ４）工程から前記（ｄ５）工程の間は、前記第１の周波数を有する前記第１超音波が継続的に印加されている、半導体装置の製造方法。
  6. 請求項１において、
    前記（ｄ３）工程では、超音波を印加しない、半導体装置の製造方法。
  7. 請求項１において、
    前記（ｄ３）工程では、前記第１荷重より小さい前記第２荷重で、前記第１ワイヤの前記ボール部を前記第１電極に押圧しながら、かつ、平面視において前記ボール部を互いに異なる前記２つの方向を含む前記複数の方向に動かしながら、前記第１の周波数の１／４以下から成る第２の周波数を有する第２超音波を印加する、半導体装置の製造方法。
  8. 請求項１において、
    前記（ｄ３）工程で印加される前記第２荷重は、前記第４荷重と同じである、半導体装置の製造方法。
  9. 請求項１において、
    前記（ｄ３）工程で印加される前記第２荷重は、前記第３荷重と同じである、半導体装置の製造方法。
  10. 請求項１において、
    前記第１電極は、前記第１接合面の反対側に位置する第１裏面を有し、
    前記第１接合面および前記第１裏面のうち、一方から他方に向かう第４方向において、前記ボール部を接合する前の前記第１電極の厚さは、前記絶縁膜のうち、前記第１電極の一部分を覆う部分の厚さより薄い、半導体装置の製造方法。
  11. 請求項１において、
    前記第１電極は、アルミニウムを主成分とする金属材料から成り、
    前記第１ワイヤは、銅を主成分とする金属材料から成る、半導体装置の製造方法。
  12. 請求項１において、
    前記第１電極は、前記第１接合面の反対側に位置する第１裏面を有し、
    前記第１電極の前記第１裏面側には、前記第１電極の厚さより厚い第１絶縁層が形成されている、半導体装置の製造方法。
  13. 請求項１において、
    前記（ｄ３）工程では、前記第１電極の前記第１接合面に形成された金属酸化膜が除去される、半導体装置の製造方法。
  14. 請求項１において、
    前記（ｄ５）工程では、前記ボール部と前記第１電極との接合界面に、合金層が形成される、半導体装置の製造方法。
  15. 請求項１において、
    前記（ｄ２）工程では、前記ボール部が変形する、半導体装置の製造方法。
JP2016251734A 2016-12-26 2016-12-26 半導体装置の製造方法 Active JP6688725B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016251734A JP6688725B2 (ja) 2016-12-26 2016-12-26 半導体装置の製造方法
CN201711089638.7A CN108242435B (zh) 2016-12-26 2017-11-08 半导体器件的制造方法
US15/817,105 US10134705B2 (en) 2016-12-26 2017-11-17 Method of manufacturing semiconductor device
EP17203245.0A EP3340286B1 (en) 2016-12-26 2017-11-23 Method of manufacturing semiconductor device
TW106142841A TWI762533B (zh) 2016-12-26 2017-12-07 半導體裝置之製造方法
KR1020170176078A KR102457570B1 (ko) 2016-12-26 2017-12-20 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251734A JP6688725B2 (ja) 2016-12-26 2016-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018107269A JP2018107269A (ja) 2018-07-05
JP6688725B2 true JP6688725B2 (ja) 2020-04-28

Family

ID=60452456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251734A Active JP6688725B2 (ja) 2016-12-26 2016-12-26 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10134705B2 (ja)
EP (1) EP3340286B1 (ja)
JP (1) JP6688725B2 (ja)
KR (1) KR102457570B1 (ja)
CN (1) CN108242435B (ja)
TW (1) TWI762533B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3603826B1 (en) * 2018-07-31 2023-05-10 Infineon Technologies AG Method for calibrating an ultrasonic bonding machine
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造
JP2022082887A (ja) 2020-11-24 2022-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112021004922T5 (de) * 2020-11-27 2023-07-13 Rohm Co., Ltd. Halbleiterbauelement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JPH01215033A (ja) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd 半導体チップ用ボンディングパッド
JP2761922B2 (ja) 1989-05-11 1998-06-04 株式会社日立製作所 ワイヤボンディング方法および装置
JP2530224B2 (ja) * 1989-05-15 1996-09-04 株式会社新川 ワイヤボンデイング方法
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH0574874A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 金属細線の超音波接合方法および装置
JP2527531B2 (ja) 1994-04-22 1996-08-28 株式会社日立製作所 ワイヤボンディング装置
JP3086158B2 (ja) * 1995-07-26 2000-09-11 株式会社日立製作所 超音波ボンディング方法
JPH08316264A (ja) * 1996-04-05 1996-11-29 Hitachi Ltd 半導体装置及びその形成方法
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
JP4595018B2 (ja) * 2009-02-23 2010-12-08 株式会社新川 半導体装置の製造方法およびボンディング装置
JP2012138476A (ja) * 2010-12-27 2012-07-19 Renesas Electronics Corp 半導体装置の製造方法
JP5893266B2 (ja) * 2011-05-13 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016028417A (ja) * 2014-07-11 2016-02-25 ローム株式会社 電子装置

Also Published As

Publication number Publication date
JP2018107269A (ja) 2018-07-05
EP3340286A1 (en) 2018-06-27
TW201836106A (zh) 2018-10-01
CN108242435A (zh) 2018-07-03
TWI762533B (zh) 2022-05-01
US20180182731A1 (en) 2018-06-28
KR102457570B1 (ko) 2022-10-24
EP3340286B1 (en) 2022-02-23
KR20180075408A (ko) 2018-07-04
US10134705B2 (en) 2018-11-20
CN108242435B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
JP6688725B2 (ja) 半導体装置の製造方法
JP5041654B2 (ja) リボンボンディング
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8569163B2 (en) Ultrasonic wire bonding method for a semiconductor device
JP6279339B2 (ja) 半導体装置の製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP5553766B2 (ja) 半導体装置とその製造方法
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
US11935818B2 (en) Method of producing electronic components, corresponding electronic component
JP2008071873A (ja) 半導体装置の製造方法
JP2022180224A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP4601656B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JP2006140329A (ja) 半導体装置の製造方法
JP4079866B2 (ja) リードフレームとそれを用いる樹脂封止型半導体装置
JP2012023204A (ja) 半導体装置およびその製造方法
JPH05218126A (ja) ワイヤボンディング装置のボンディング用治具
JP2006013391A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R150 Certificate of patent or registration of utility model

Ref document number: 6688725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150