JP2022082887A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2022082887A
JP2022082887A JP2020194040A JP2020194040A JP2022082887A JP 2022082887 A JP2022082887 A JP 2022082887A JP 2020194040 A JP2020194040 A JP 2020194040A JP 2020194040 A JP2020194040 A JP 2020194040A JP 2022082887 A JP2022082887 A JP 2022082887A
Authority
JP
Japan
Prior art keywords
wire
pad
semiconductor chip
electrode pads
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020194040A
Other languages
English (en)
Inventor
憲司 伊倉
Kenji Ikura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2020194040A priority Critical patent/JP2022082887A/ja
Priority to US17/520,461 priority patent/US11901298B2/en
Publication of JP2022082887A publication Critical patent/JP2022082887A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤ接続試験の頻度増加に伴う半導体装置の製造効率の低下を抑制する。【解決手段】半導体装置ＰＫＧ１は、複数のパッドＰＤを有する半導体チップＣＰと、複数のパッドＰＤのそれぞれに電気的に接続されるワイヤＢＷと、を有する。複数のパッドＰＤは、半導体チップＣＰが備える回路１０と電気的に接続され、かつ、ワイヤＢＷ１が接合されている複数のパッドＰＤ１と、ワイヤ接続試験用の電極パッドであって、ワイヤＢＷ２が接合されているパッドＰＤ２と、を含む。【選択図】図５

Description

本発明は、半導体装置およびその製造方法に関する。
半導体チップの電極パッドと、半導体チップの周囲に配置される端子とをワイヤを介して電気的に接続する技術がある（例えば、特許文献１参照）。
特開２０１８－１０７２６９号公報
半導体チップにワイヤを接続するワイヤボンディングは、ワイヤボンダと呼ばれる製造装置を利用して実施される。ワイヤボンダを用いて安定的にワイヤボンディングを行うためには、ワイヤボンダの動作状態を確認するためのワイヤ接続試験を定期的に実施することが好ましい。ワイヤボンダの動作状態を正確に計測する観点からは、ワイヤ接続試験の頻度が多い方が好ましい。一方、ワイヤ接続試験用の半導体チップを準備する必要がある場合、ワイヤ接続試験の頻度に反比例して、半導体装置の製造効率が低下する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、第１主面、上記第１主面の反対側の第２主面、および上記第１主面において露出する複数の電極パッドを有する半導体チップと、上記複数の電極パッドのそれぞれに電気的に接続されるワイヤと、を有する。上記複数の電極パッドは、上記半導体チップが備える回路と電気的に接続され、かつ、第１ワイヤが接合されている複数の第１電極パッドと、ワイヤ接続試験用の電極パッドであって、第２ワイヤが接合されている第２電極パッドと、を含む。
上記一実施の形態によれば、ワイヤ接続試験の頻度増加に伴う半導体装置の製造効率の低下を抑制できる。
一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の実装面側を示す下面図である。 図１のＡ－Ａ線に沿った断面図である。 図１に示す封止体を取り除いた状態で配線基板の上面側を示す透視平面図である。 図４に示す複数の電極パッドのうちの一部の電気的な接続関係を模式的に示す説明図である。 図５に対する変形例を示す説明図である。 図１～図６を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図７に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図７に示すワイヤボンド工程で使用するワイヤボンディング装置とワイヤ接続対象物（電極パッドや端子）との位置関係を示す平面図である。 図９のＡ－Ａ線に沿った断面を模式的に示す断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
また、以下の実施の形態では、半導体チップおよび半導体チップに接続される複数のワイヤを備える半導体装置の一例として、半導体チップが配線基板上に搭載され、半導体チップと配線基板とが複数のワイヤを介して電気的に接続された半導体パッケージを取り上げて説明する。ただし、以下で説明する技術を適用して有効な半導体装置には、種々の変形例がある。例えば、半導体チップが搭載されるダイパッドと、ダイパッドの周囲に配置される複数のリードとを有し、半導体チップの複数の電極パッドと、複数のリードとがワイヤを介して電気的に接続される、リード製品に利用可能である。このように以下で説明する技術は、複数の電極パッドを備える半導体チップを有すること、および複数の電極パッドのそれぞれにワイヤが接続されていること、の条件を満たす範囲で、様々な半導体装置に適用可能である。
＜半導体装置＞
図１は本実施の形態の半導体装置の上面側を示す上面図である。また、図２は、図１に示す半導体装置の実装面側を示す下面図である。また、図３は、図１のＡ－Ａ線に沿った断面図である。また、図４は、図１に示す封止体を取り除いた状態で配線基板の上面側を示す透視平面図である。
図１および図２に示すように、半導体装置ＰＫＧ１は、平面視において四角形を成す。なお、図１および図２では、半導体装置ＰＫＧ１の平面形状が正方形である例を例示しているが、例えば長方形でも良い。図３に示すように、本実施の形態の半導体装置ＰＫＧ１は、配線基板ＷＳ、配線基板ＷＳ上に搭載される半導体チップＣＰ、および半導体チップＣＰを封止する封止体ＭＲを有する。半導体チップＣＰと配線基板ＷＳとは、ワイヤＢＷを介して接続されている。封止体ＭＲは、配線基板ＷＳの上面（チップ搭載面、主面）ＷＳｔ上に形成され、上面ＷＳｔ全体を覆う。また、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷの全体を覆う。
図３に示すように、配線基板ＷＳは、上面ＷＳｔ、および上面ＷＳｔの反対側の下面（実装面、主面）ＷＳｂを備える。また、配線基板ＷＳは、基材である絶縁層ＩＬ１、絶縁層ＩＬ１の上面（主面、面）ＩＬ１ｔを覆う絶縁膜（保護膜、ソルダレジスト膜）ＳＲ１、および絶縁層ＩＬ１の下面（主面、面）ＩＬ１ｂを覆う絶縁膜（保護膜、ソルダレジスト膜）ＳＲ２を備える。絶縁層ＩＬ１の上面ＩＬ１ｔは、半導体チップＣＰと対向する面であり、下面ＩＬ１ｂは、上面ＩＬ１ｔの反対側の面である。絶縁層ＩＬ１は、例えば、ガラス繊維に樹脂を含浸させたプリプレグから成る。絶縁膜ＳＲ１、ＳＲ２は、複数の配線間の短絡や、断線などを防止する保護膜である。絶縁膜ＳＲ１は、配線基板ＷＳの最上面である上面ＷＳｔに、絶縁膜ＳＲ２は、配線基板ＷＳの最下面である下面ＷＳｂに、それぞれ形成されている。
また、配線基板ＷＳは、絶縁層ＩＬ１の上面ＩＬ１ｔ側に配置され、複数の導体パターンが形成される配線層ＷＬ１と、絶縁層ＩＬ１の下面ＩＬ１ｂ側に配置され、複数の導体パターンが形成される配線層ＷＬ２と、を備える。配線層ＷＬ１に形成される導体パターンは、複数の端子ＢＦを含む。複数の端子ＢＦのそれぞれは、配線基板ＷＳの上面ＷＳｔにおいて絶縁膜ＳＲ１から露出する。絶縁膜ＳＲ１には、開口部ＳＲｋ１が形成され、開口部ＳＲｋ１において端子ＢＦが絶縁膜ＳＲ１から露出している。また、配線層ＷＬ１に形成される導体パターンは、端子ＢＦに接続される配線ＷＲ１を含む。配線ＷＲ１は、絶縁膜ＳＲ１に覆われる。配線層ＷＬ２に形成される導体パターンは、複数のランド（端子）ＬＤを含む。複数のランドＬＤのそれぞれは、配線基板ＷＳの下面ＷＳｂにおいて絶縁膜ＳＲ２から露出する。絶縁膜ＳＲ２には、開口部ＳＲｋ２が形成され、開口部ＳＲｋ２においてランドＬＤが絶縁膜ＳＲ２から露出している。また、配線層ＷＬ２に形成される導体パターンは、ランドＬＤに接続される配線ＷＲ２を含む。配線ＷＲ２は、絶縁膜ＳＲ２に覆われる。
配線基板ＷＳは、絶縁層ＩＬ１を厚さ方向（図３のＺ方向）に貫通する複数のビア配線ＷＲｖを備える。ビア配線ＷＲｖは、配線層ＷＬ１と配線層ＷＬ２とを電気的に接続する層間導電路である。複数の端子ＢＦと複数のランドＬＤとは、複数のビア配線ＷＲｖを介して電気的に接続される。ビア配線は、上面ＷＳｔおよび下面ＷＳｂのうちの一方の面（例えば上面ＷＳｔ）側から他方の面（例えば下面ＷＳｂ）側に向かって延びる。
複数のランドＬＤには、複数の半田ボール（半田材）ＳＢがそれぞれ接続される。ランドＬＤおよび半田ボールＳＢは、半導体装置ＰＫＧ１と実装基板（マザーボード）とを電気的に接続するための外部電極（外部接続端子）である。図２に示すように、複数のランドＬＤおよび半田ボールＳＢは、下面ＷＳｂに行列状（マトリクス状）に配列されている。
なお、本実施の形態では、一例として図３に示すように、２層の配線層ＷＬ１、ＷＬ２を備えている配線基板ＷＳを取り上げて説明する。ただし、配線基板ＷＳが備える配線層数は、２層には限定されず、例えば３層以上の場合がある。例えば、図３に示す絶縁層ＩＬ１と絶縁膜ＳＲ１との間、および絶縁層ＩＬ１と絶縁膜ＳＲ２との間にそれぞれ樹脂から成るビルドアップ絶縁層が配置されている場合がある。この場合、絶縁層ＩＬ１の上面ＩＬ１ｔ側および下面ＩＬ１ｂ側に、それぞれ２層の配線層を配置できるので、合計で４層の配線層を備える配線基板が得られる。また、図２に示す例では、複数の半田ボールＳＢ（複数のランドＬＤ）のそれぞれが、等間隔で配列される例を示している。ただし、複数の半田ボールＳＢ（複数のランドＬＤ）の配列は、図２に示す態様には限定されない。例えば、複数の半田ボールＳＢ（複数のランドＬＤ）のうち、一部の半田ボールＳＢ（ランドＬＤ）の配列間隔が、他部の半田ボールＳＢ（ランドＬＤ）の配列間隔と異なっている場合もある。
また、図２および図４に示すように、配線基板ＷＳの上面ＷＳｔ（図４参照）および下面ＷＳｂ（図４参照）は、四角形を成す。配線基板ＷＳの上面ＷＳｔには、半導体チップＣＰが搭載される。図４に示すように、半導体チップＣＰは、平面視において配線基板ＷＳの外形に沿った四角形を成し、例えば、上面ＷＳｔの略中央（中央部）に配置されている。半導体チップＣＰの周囲には、上面ＷＳｔに、複数の端子（ボンディングリード、ボンディングパッド）ＢＦが形成されている。複数の端子ＢＦは、ワイヤＢＷと配線基板ＷＳとを電気的に接続するためのボンディングパッドであって、例えば、銅（Ｃｕ）などの金属からなる。
また、複数の端子ＢＦは、半導体チップＣＰの各辺に沿って配置されている。なお、図４に示す例では、半導体チップＣＰの各辺に沿って、それぞれ１列で複数の端子ＢＦが配置されている。変形例として、半導体チップＣＰの各辺に沿って、複数の端子ＢＦが複数列で配置される場合もある。図４に示す例では、複数の端子ＢＦのそれぞれに対応して開口部ＳＲｋ１が形成され、端子ＢＦの周囲は絶縁膜ＳＲ１に覆われている。ただし、変形例として、複数個の端子ＢＦに亘って開口部ＳＲｋ１が形成される場合もある。この場合、一つの開口部ＳＲｋ１内に複数個の端子ＢＦが配置され、隣り合う端子ＢＦの間では、絶縁層ＩＬ１（図３参照）が露出している。
次に、配線基板ＷＳ上に搭載される半導体チップＣＰについて説明する。図３に示すように、半導体チップＣＰは、表面（主面）ＣＰｔ、表面ＣＰｔの反対側の裏面（主面）ＣＰｂ、およびこの表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓを備える。また、図４に示すように半導体チップＣＰの平面形状（表面ＣＰｔ、裏面ＣＰｂの形状）は四角形である。なお、図４では、半導体チップＣＰの平面形状が正方形である例を例示しているが、例えば長方形でも良い。半導体チップＣＰの表面ＣＰｔ上には、複数のパッド（電極、チップ電極）ＰＤが形成されている。複数のパッドＰＤは、半導体チップＣＰの各辺に沿って表面ＣＰｔ上の周縁部側にそれぞれ配置されている。
半導体チップＣＰの表面ＣＰｔと裏面ＣＰｂとの間には、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のパッドＰＤとそれぞれ電気的に接続されている。このように半導体チップＣＰは、半導体基板上に形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。
なお、半導体チップＣＰの半導体素子形成面を持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）からなる。また、半導体チップＣＰの最表面である表面ＣＰｔには絶縁膜であるパッシベーション膜（図示は省略）が形成されており、複数のパッドＰＤのそれぞれの表面は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。
また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッドＰＤの表面に、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜、あるいはこれらの積層膜などの金属膜が形成される場合もある。
また、本実施の形態では、半導体チップＣＰは、裏面ＣＰｂと配線基板ＷＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＷＳに搭載される。半導体チップＣＰは、接着材ＤＢを介して上面ＷＳｔ上のチップ搭載領域ＣＰｒ（後述する図６参照）に固定される。接着材ＤＢは、配線基板ＷＳの上面ＷＳｔに半導体チップＣＰをしっかりと固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を含むダイボンド材を用いている。
また、図３および図４に示すように、半導体チップＣＰは複数のワイヤＢＷを介してそれぞれ配線基板ＷＳと電気的に接続されている。詳しくは、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔ上のパッドＰＤに接続され、他方の端部は、配線基板ＷＳの端子ＢＦに接続されている。ワイヤＢＷは、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料からなる。
図３に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦのそれぞれを封止する封止体ＭＲについて説明する。図１に示すように、封止体ＭＲの上面ＭＲｔは、四角形を成す。詳細は後述するが、半導体装置ＰＫＧ１は、複数のデバイス領域を一括して覆うように封止体を形成した後、封止体および配線基板を一括して切断する方式で製造される。この方式の場合、封止体ＭＲの側面と配線基板ＷＳの側面とが連続的に連なるように形成される。言い換えれば、半導体装置ＰＫＧ１の厚さ方向において、封止体ＭＲの側面と配線基板ＷＳの側面とが重なる。
封止体ＭＲは、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体ＭＲには、着色剤として、カーボン粒子が混入されている。封止体ＭＲは、図３に示すようにパッケージ内部に配置される半導体チップＣＰ、および複数のワイヤＢＷと密着した状態で硬化している。つまり、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷを保護する機能を有している。
＜電極パッドの詳細＞
次に、図４に示す複数のパッドＰＤの詳細について説明する。図５は、図４に示す複数の電極パッドのうちの一部の電気的な接続関係を模式的に示す説明図である。
図５に示すように、複数のパッドＰＤは、半導体チップＣＰが備える回路１０と電気的に接続され、かつ、ワイヤＢＷ１が接合されている複数のパッド（電極パッド）ＰＤ１と、ワイヤＢＷの接続試験用の電極パッドであって、半導体チップＣＰが備える回路１０と電気的に分離され、かつ、ワイヤＢＷ２が接合されているパッドＰＤ２（電極パッド）と、を含む。すなわち、本実施の形態の場合、製品として使用される半導体装置ＰＫＧ１に内蔵される半導体チップＣＰが、接続試験用のパッドＰＤ２を備えている。
パッドＰＤ１およびワイヤＢＷ１は、半導体装置ＰＫＧ１が使用される際に、その機能を発揮するための電気的な接続経路を構成するパッドＰＤおよびワイヤＢＷである。一方、パッドＰＤ２およびワイヤＢＷ２は、半導体装置ＰＫＧ１の製造工程において、複数のワイヤＢＷを接続する際に、ワイヤボンダの動作状態を確認するために使用される試験用のパッドＰＤおよびワイヤＢＷである。
したがって、パッドＰＤ１は、半導体チップＣＰが備える回路１０と電気的に接続されている必要がある。回路１０は、半導体チップＣＰに形成された集積回路であって、例えば、演算処理回路、メモリ回路、制御回路などのコア回路、あるいは、信号の入出力を制御する入出力回路、あるいは、コア回路や入出力回路を駆動する電力を制御する電源回路などを例示できる。
一方、パッドＰＤ２は上記したようにワイヤＢＷの接続試験用のパッドＰＤなので、半導体チップＣＰの回路１０とは電気的に分離されていることが望ましい。半導体チップＣＰが回路１０を含む複数の回路を備えている場合、パッドＰＤ２は複数の回路のそれぞれと分離されていることが好ましい。パッドＰＤ２は、ワイヤＢＷ２を介して端子ＢＦ２と電気的に接続されている。このため、パッドＰＤ２から端子ＢＦ２までの導電経路が半導体チップＣＰ内の回路に影響を及ぼすことを回避するため、パッドＰＤ２は半導体チップＣＰ内の全ての回路と電気的に分離されていることが好ましい。
詳細は後述するが、半導体装置ＰＫＧ１の製造工程において、製品化される半導体チップＣＰ内にワイヤＢＷの接続試験用のパッドＰＤ２が形成されていることにより、ワイヤボンダの動作状態を製品ごとに正確に計測することができる。また、半導体装置ＰＫＧ１の製造工程において、製品化される半導体チップＣＰ内にワイヤＢＷの接続試験用のパッドＰＤ２が形成されていることにより、半導体装置ＰＫＧ１の製造工程では、ワイヤＢＷの接続試験用のダミー製品を用意する必要がない。このため、半導体装置ＰＫＧ１の製造工程では、ワイヤＢＷの接続試験と、製品として機能するワイヤＢＷ１の接続工程との間の時間的なロスを低減できる。この結果、ワイヤＢＷの接続試験の頻度が増大しても、半導体装置ＰＫＧ１の製造効率が低下することを抑制できる。
図５に示す例では、配線基板ＷＳが備える複数の端子ＢＦは、ワイヤＢＷ１を介してパッドＰＤ１に接続される複数の端子ＢＦ１と、ワイヤＢＷ２を介してパッドＰＤ２に接続される端子ＢＦ２とを含む。端子ＢＦ１と端子ＢＦ２とは電気的に分離されている。この場合、パッドＰＤ２およびワイヤＢＷ２から成る導電経路と、半導体チップＣＰ内の回路とを完全に分離することができる点で好ましい。
本実施の形態に対する変形例として図６に示す態様がある。図６は、図５に対する変形例を示す説明図である。図６に示す変形例の半導体装置ＰＫＧ２の場合、ワイヤＢＷ２は、ワイヤＢＷ１が接続される複数の端子ＢＦの内の一つに接続されている。言い換えれば、図６に示す変形例の半導体装置ＰＫＧ２の場合、複数の端子ＢＦは、ワイヤＢＷ１を介して複数のパッドＰＤ１に接続される複数の端子ＢＦ１と、ワイヤＢＷ２を介してパッドＰＤ２に接続され、かつ、ワイヤＢＷ１を介してパッドＰＤ１に接続される端子ＢＦ３と、を含む。半導体装置ＰＫＧ２の場合、半導体チップＣＰ内の回路１０は、パッドＰＤ１、ワイヤＢＷ１、端子ＢＦ１、およびワイヤＢＷ２を介してパッドＰＤ２と電気的に接続される。ただし、パッドＰＤ２は、半導体チップＣＰ内において、半導体チップＣＰ内の回路１０と分離されているので、パッドＰＤ２と回路１０とが半導体チップＣＰ内において接続されている場合と比較すると、パッドＰＤ２およびワイヤＢＷ２により構成される導電経路が半導体チップＣＰ内に及ぼす影響を低減させることができる。また、半導体装置ＰＫＧ２の場合、ワイヤ接続試験用の端子ＢＦを形成しなくてよいので、配線基板ＷＳの設計の自由度を向上させることができる。
図５および図６に示すように、複数のパッドＰＤは、回路１０に接続され、かつ、ワイヤＢＷが接続されていないパッド（電極パッド）ＰＤ３を含む。このパッドＰＤ３は、製品の用途に応じてワイヤ接続の有無を選択する、所謂、ＮＣ（Non-Connected）パッドである。パッドＰＤ３を図示しない端子と接続した場合、半導体チップＣＰの回路１０の機能を変更することができる。ＮＣパッドであるパッドＰＤ３とワイヤＢＷの接続確認用のパッドＰＤ２とは、互いに区別される。パッドＰＤ３は、機能選択用の端子なので、原則として配線基板ＷＳには接続されない。図５に対する別の変形例として、図５に示す端子ＢＦ２と同様に、ランドＬＤに接続されない端子ＢＦと、パッドＰＤ３とがワイヤＢＷを介して電気的に接続される場合がある。ただし、この場合、接続確認用のパッドＰＤとして機能するパッドＰＤ３と回路１０とが電気的に接続されることになるので、回路１０への影響を小さくする必要がある。例えば、図５に示すパッドＰＤ２に接続されるワイヤＢＷ２の場合、回路１０と電気的に分離されるので、ワイヤボンダの動作状態を確認することを優先的に考慮して、他のワイヤＢＷとは異なる条件でワイヤボンディングを行ってもよい。一方、パッドＰＤ３にワイヤＢＷを接続する場合には、他のワイヤＢＷと同様の条件でワイヤボンディングを行うことが好ましい。
＜半導体装置の製造方法＞
次に、図１～図６を用いて説明した半導体装置ＰＫＧ１の製造方法について、図７に示すフロー図を用いて説明する。図７は、図１～図６を用いて説明した半導体装置の組立工程のフローを示す説明図である。なお、図６に示す半導体装置ＰＫＧ２は、ワイヤＢＷ２が接続される端子ＢＦが端子ＢＦ１になっている点を除き、図５に示す半導体装置ＰＫＧ１と同じなので、以下で説明する半導体装置に製造方法と同様の製造工程により製造される。以下では代表例として半導体装置ＰＫＧ１の製造方法を取り上げて説明する。
＜基板準備工程＞
図７に示す基板準備工程として、図８に示すような配線基板ＭＳを準備する。図８は、図７に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
本工程で準備する配線基板ＭＳは、図８に示すように、外枠（枠部）ＭＳｆの内側に複数のデバイス領域ＭＳｄを備えている。デバイス領域ＭＳｄの数は、図８に示す態様に限定されないが、本実施の形態の配線基板ＭＳは、例えば８個のデバイス領域ＭＳｄを備えている。配線基板ＭＳは、複数のデバイス領域ＭＳｄを有する、所謂、多数個取り基板である。
各デバイス領域ＭＳｄは、図４に示す配線基板ＷＳに相当する。デバイス領域ＭＳｄは、図２～図４を用いて説明した配線基板ＷＳの各部材が形成されている。図８に示すように、配線基板ＭＳのデバイス領域ＭＳｄは、上面ＷＳｔにおいて絶縁膜ＳＲ１から露出する複数の端子ＢＦを備える。複数の端子ＢＦは、チップ搭載領域ＣＰｒの周囲を囲むように配列される。チップ搭載領域ＣＰｒは、図４に示す半導体チップＣＰを搭載する予定領域である。
＜チップ準備工程＞
また、図７に示すチップ準備工程として、図３、図４、および図５に示す半導体チップＣＰを準備する。半導体チップＣＰの構造は、既に説明した通りなので、重複する説明は省略する。
＜ダイボンド工程＞
次に、図７に示すダイボンド工程として、図８に示す配線基板ＭＳのデバイス領域ＭＳｄの上面ＷＳｔ上に半導体チップＣＰ（図４参照）を搭載する。ダイボンド工程において、半導体チップＣＰは、複数のデバイス領域ＭＳｄのそれぞれに搭載される。半導体チップＣＰは、チップ搭載領域ＣＰｒ上に、接着材ＤＢ（図４参照）を介して接着固定される。本実施の形態では、半導体チップＣＰは、裏面ＣＰｂ（図３参照）と配線基板ＭＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＭＳ上に搭載される。
＜ワイヤボンド工程＞
次に、図７に示すワイヤボンド工程として、図４に示すように、半導体チップＣＰの複数のパッドＰＤのそれぞれにワイヤＢＷを接続する。ワイヤボンド工程において、半導体チップＣＰと図８に示す配線基板ＭＳのデバイス領域ＭＳｄとは、ワイヤＢＷ（図４参照）を介して電気的に接続される。詳しくは、図３に示すように、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔにおいて露出するパッドＰＤに接続され、他方の端部は、配線基板ＭＳの上面ＷＳｔにある端子ＢＦに接合される。
ワイヤボンド工程では、後述するワイヤボンディング装置を用いてワイヤＢＷを接合するが、多数のワイヤＢＷを正しく接合するため、ワイヤボンディング装置の動作状態を監視することが好ましい。ワイヤボンディング装置の動作状態を監視する方法として、ワイヤＢＷの接続状態を試験するための専用の半導体チップを準備する方法が考えられる。この場合、図８に示す複数のデバイス領域ＭＳｄのうちの一つをワイヤ接続試験用のデバイス領域ＭＳｄとし、そのデバイス領域ＭＳｄに試験用の半導体チップＣＰを搭載する。この場合、多数個取り基板である配線基板ＭＳ毎にワイヤ接続試験を行うことができるが、試験を行ったデバイス領域ＭＳｄの製品化はできないので、配線基板ＭＳから取得可能な製品数が低下する。例えば、図８に示す例の場合、８個のデバイス領域ＭＳｄのうち、１個がワイヤ接続試験用に用いられるため、最大で７個の製品しか取得できない。
一方、本実施の形態の場合、図５を用いて説明したように、製品化される半導体チップＣＰがワイヤ接続試験用のパッドＰＤ２を備えているので、ワイヤ接続試験を高頻度で実施した場合でも、配線基板ＭＳ（図８参照）から取得可能な製品数の低下を抑制できる。例えば、図８に示す例の場合、８個のデバイス領域ＭＳｄのうち、最大で８個の製品を取得可能である。このように、本実施の形態によれば、ワイヤ接続試験の頻度を多くしても、半導体装置の製造効率の低下を抑制できる。上記以外のワイヤボンド工程の詳細については後述する。
＜封止工程＞
次に、図７に示す封止工程として、半導体チップＣＰを樹脂で封止して封止体ＭＲ（図１および図３参照）を形成する。本工程では、複数のデバイス領域ＭＳｄが一つの封止体ＭＲに一括して覆われる。
＜ボールマウント工程＞
次に、図７に示すボールマウント工程として、配線基板ＭＳの下面に形成された複数のランドＬＤ（図２および図３参照）に複数の半田ボールＳＢ（図２および図３参照）を接合する。本工程では、配線基板ＭＳの下面において露出する複数のランドＬＤのそれぞれの上に半田ボールＳＢを配置した後、加熱することで複数の半田ボールＳＢとランドＬＤとを接合する。本工程により、複数の半田ボールＳＢは、配線基板ＭＳを介して半導体チップＣＰと電気的に接続される。
＜個片化工程＞
次に、図７に示す個片化工程として、図８に示す複数のデバイス領域ＭＳｄの間のそれぞれの周囲を囲む切断領域に沿って配線基板ＭＳおよび封止体ＭＲを切断し、複数のデバイス領域ＭＳｄのそれぞれを個片化する。
以上の各工程により、図１～図４を用いて説明した半導体装置ＰＫＧ１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、半導体装置ＰＫＧ１は出荷され、あるいは、図示しない実装基板に実装される。
＜ワイヤボンド工程の詳細＞
次に、図７に示すワイヤボンド工程の詳細について説明する。図７に示すようにワイヤボンド工程は、試験用パッド接続工程と、合否判定工程と、機能パッド接続工程と、を含む。以下、ワイヤボンド工程で使用するワイヤボンディング装置の構成例について説明した後、各工程について順に説明する。図９は、図７に示すワイヤボンド工程で使用するワイヤボンディング装置とワイヤ接続対象物（電極パッドや端子）との位置関係を示す平面図である。図１０は、図９のＡ－Ａ線に沿った断面を模式的に示す断面図である。
本実施の形態のワイヤボンド工程では、例えば図９に示すように配線基板ＭＳが固定されたステージＳＴＧの隣に、ワイヤボンディング装置ＷＢＤを配置する。配線基板ＭＳとワイヤボンディング装置ＷＢＤは、例えば図９に示す位置関係で配置される。すなわち、ワイヤボンディング装置ＷＢＤは、平面視においてＸ方向に沿ってホーンＵＳＨが延びるように配置され、ホーンＵＳＨを挟んで発振器ＵＳＧの反対側に配線基板ＭＳが配置される。これにより、ワイヤＢＷのボール部ＢＷｂ（図１０参照）にはＸ方向に沿って振動する超音波ＵＳ１が印加することができる。
また、ワイヤボンディング装置ＷＢＤは、図１０に示すキャピラリＣＡＰ、ホーンＵＳＨ、および発振器ＵＳＧを含むボンディングヘッド部を支持する支持部ＳＵＰを有する。支持部ＳＵＰは図９に示すＸ－Ｙ平面に沿って自在に移動させることが可能であり、支持部ＳＵＰとともにボンディングヘッドの位置を移動させることで、配線基板ＭＳの複数のパッドＰＤのそれぞれにワイヤＢＷを接続することができる。
ワイヤボンディング工程に含まれる試験用パッド接続工程および機能パッド接続工程では、それぞれ以下のようにワイヤボンディングが行われる。
まず、本実施の形態のワイヤボンド工程は、図１０に示すように、キャピラリＣＡＰの下端側から突出するワイヤＢＷの端部に、ボール部ＢＷｂを形成した後、ボール部ＢＷｂを第１ボンド側の接合対象物（例えば、パッドＰＤ）に接合する、ボールボンディング工程を含む。ボール部ＢＷｂは、ワイヤＢＷの先端に、図示しない電気トーチから放電させることにより形成される。ボールボンディング工程において、ワイヤＢＷのボール部ＢＷｂに印加される荷重は、キャピラリＣＡＰが固定されたホーンＵＳＨの先端部分が下方に押し下げられることにより、キャピラリＣＡＰを介してボール部ＢＷｂに伝達される。また、ボールボンディング工程では、ボール部ＢＷｂを介して接合対象物に荷重を印加しながら、キャピラリＣＡＰを介してボール部ＢＷｂに超音波を印加する。
また、本実施の形態のワイヤボンド工程は、ボールボンディング工程の後、キャピラリＣＡＰからワイヤＢＷを送り出しながらキャピラリＣＡＰの位置を移動させて、ワイヤＢＷの形状を成形するワイヤ成形工程を有する。
また、本実施の形態のワイヤボンド工程は、ワイヤ成形工程の後、ワイヤＢＷの一部分を第２ボンド側の接合対象物（例えば端子ＢＦ）に接合する第２ボンディング工程を有する。第２ボンディング工程の後、ワイヤＢＷは切断され、図３に示すようにパッドＰＤと端子ＢＦとを接続するワイヤＢＷが形成される。
図７に示す試験用パッド接続工程では、試験用パッドであるパッドＰＤ２（図５参照）にワイヤＢＷ２（図５参照）を接続する。また試験用パッド接続工程では、図９および図１０に示すワイヤボンド装置の動作状態を確認するため、ワイヤＢＷ２（図５参照）を接合する際のワイヤボンディング装置ＷＢＤ（図９参照）の動作を制御している電流または電圧の変化を計測する。計測されたデータは、ワイヤボンディング装置ＷＢＤに接続されるコンピュータ（制御装置）ＣＯＭ（図９参照）に伝送され、次の合否判定工程において、その計測結果が評価される。図９に示す例では、コンピュータＣＯＭは、発振器ＵＳＧおよびモータＳＵＰＭに接続されている。
計測対象となる電流または電圧については、種々の変形例があるが、例えば以下のような例を例示できる。上記したボールボンディング工程において、図１０に示すボール部ＢＷｂに印加される超音波は、発振器ＵＳＧから供給される。そこで、第１の例として、試験用パッド接続工程では、発振器ＵＳＧに供給される電圧波形または電流波形を計測する。例えば、パッドＰＤの表面に異物などが存在する場合、ボール部ＢＷｂとパッドＰＤとの間での摩擦が異なる。ここで、発振器ＵＳＧは、ピエゾ素子を構成部品の一つとして用いられているとする。このピエゾ素子に供給される電圧波形または電流波形は、発振器ＵＳＧが出力する超音波を制御するための指令である。また、ワイヤボンディング装置ＷＢＤでは、発振器ＵＳＧが出力する超音波を一定に制御するため、ボール部ＢＷｂをパッドＰＤへ接合させている間にピエゾ素子に生じる電流波形、電圧波形をモニタし、指令のための電圧波形または電流波形を調整し、出力する超音波を一定に制御している。そのため、ボール部ＢｗｂとパッドＰＤとの間での摩擦が異なる場合、このピエゾ素子に掛かる電流波形、電圧波形に違いが生じることとなり、動作を制御する指令や動作の結果生じる電圧波形または電流波形の値に閾値を設定しておけば、閾値を下回った時、あるいは閾値を超えた時に異常を検出することができる。パッドＰＤの表面に異物が存在する場合だけでなく、ボール部Ｂｗｂのサイズやボール部ＢｗｂとパッドＰＤとの接合の強度が異なることでも、ボール部ＢｗｂとパッドＰＤとの摩擦が異なるため、この異常検出はワイヤボンディング工程の異常検出として有効である。
また例えば、ボールボンディング工程では、超音波を印加する前に、ボール部ＢＷｂがパッドＰＤに接触した状態で、ボール部ＢＷｂを平面方向に動作（スクラブ動作）させる場合がある。このスクラブ動作は、例えば支持部ＳＵＰを平面方向に動作させることにより行われる。そこで、第２の例として、試験用パッド接続工程では、支持部ＳＵＰを駆動するモータＳＵＰＭに供給される電圧波形または電流波形を計測する。
次に、合否判定工程では、試験用パッド接続工程により得られた測定データに基づいてワイヤボンディング装置ＷＢＤによる加工動作の合否を判定する。本工程では、上記したように、試験用パッド接続工程で計測される電圧波形または電流波形に対して、予め閾値が設けられ、その閾値を下回った時、あるいはその閾値を超えた時に、コンピュータＣＯＭが異常と判定する。コンピュータＣＯＭが異常と判定した場合、コンピュータＣＯＭは、例えば図示しない表示装置に異常検出信号を送信する。あるいは、コンピュータＣＯＭが異常と判定した場合に、コンピュータＣＯＭがワイヤボンディング工程の作業を停止させる場合もある。
図７に示す機能パッド接続工程では、ワイヤボンディング装置（図９参照）を用いて図５に示す複数のパッドＰＤ１のそれぞれに、順次ワイヤＢＷ１を接合する。機能パッド接続工程で接続されるパッドＰＤ１は、製品が使用される際に機能を発揮するために必要なパッドＰＤであり、ワイヤボンディングの異常があれば、製品の信頼性低下の原因になる。本実施の形態の場合、機能パッド接続工程を実施する直前に試験用パッド接続工程および合否判定工程を行い、ワイヤボンディング装置ＷＢＤの動作状態に問題がないことを確認した上で機能パッド接続工程を実施する。このため、複数のパッドＰＤ１のそれぞれに対して接続されるワイヤＢＷ１の接続状態は、良好な状態に維持される。
図７に示す例では、機能パッド接続工程は、試験用パッド接続工程および合否判定工程の後で実施される。試験用パッド接続工程および合否判定工程を含むワイヤボンダ試験工程（ワイヤボンディング装置試験工程）を機能パッド接続工程の前に実施することにより、ワイヤボンダ試験工程で異常が検出された場合の作業の無駄を省くことができる。ただし、変形例として、機能パッド接続工程を、試験用パッド接続工程および合否判定工程を含むワイヤボンダ試験工程の前に実施する場合もある。この場合でも、複数のデバイス領域ＭＳｄ（図８参照）に対する処理の途中で異常が検出された場合、処理前のデバイス領域ＭＳｄに対してはワイヤボンディング工程の作業を中止することができるので、作業の無駄を省くことができる。
ところで、本実施の形態の場合、試験用パッド接続工程において、図５に示すパッドＰＤ２にワイヤＢＷ２を接合する際のワイヤボンディング装置ＢＷＤ（図１０参照）の設定条件と、機能パッド接続工程において、図５に示す複数のパッドＰＤ１にワイヤＢＷ１を接合する際のワイヤボンディング装置ＢＷＤ（図１０参照）の設定条件とが互いに異なっている。もちろん、変形例として、試験用パッド接続工程と機能パッド接続工程とで、ワイヤボンディング装置ＢＷＤの設定条件が同じであってもよい。
ワイヤ接続試験におけるワイヤボンディング装置の動作状態の異常の検出精度に着目すると、必ずしも機能パッド接続工程と同じ条件でワイヤ接続試験を行うことが最適とは限らない。例えば、上記したボールボンディング工程では、図１０に示すボール部ＢＷｂを介してパッドＰＤに荷重を印加するが、機能パッド接続工程で印加される荷重よりも試験用パッド接続工程で印加される荷重の方が大きくなっていることで、ワイヤボンディング装置ＢＷＤの動作状態の異常を検出し易くなる場合がある。また例えば、上記したボールボンディング工程では、ボール部ＢＷｂに超音波を印加するが、超音波の振幅を大きくする、あるいは超音波の振幅を徐々に大きくすることにより、ワイヤボンディング装置ＢＷＤの動作状態の異常を検出し易くなる場合がある。また、上記したボールボンディング工程において、スクラブ動作の動作範囲を変化させる方法もある。
前述したように、ワイヤボンディング装置ＷＢＤは、ワイヤボンディング装置ＷＢＤの動作によって生じる電流波形や電圧波形に応じて、指令として与える電流波形や電圧波形を制御している。このため、ワイヤボンディング装置ＷＢＤの動作を制御している電流または電圧の状態に変化が生じやすいような条件で動作させることにより、異常を検知し易くすることができる。
例えば、発振器ＵＳＧの故障によって、出力される超音波の強さが弱くなった場合、荷重が大きいほど、出力される超音波が及ぼすボール部ＢｗｂとパッドＰＤとの接合への寄与が通常の状態よりも弱くなる。したがって、通常よりも大きい荷重が印可された状態で、発振器ＵＳＧの動作を制御している電流または電圧を計測することにより、ボール部ＢｗｂとパッドＰＤとの摩擦が減少し、発振器ＵＳＧへの指令やピエゾ素子に生じる電流波形や電圧波形の変化や異常が検知し易くなる。
超音波の振幅を徐々に変化させることも同様である。出力を段階的に変化させることで、正常時にはある関数で表すことが可能な出力制御や接合の状態も、異常となった場合は変化が生じ、本来の制御や接合を行えていないことを、出力を段階的に変化させることで関数の情報として検知できるため、一つの動作で判断するより異常検知の精度が向上する。
本実施の形態の場合、図５を用いて説明したように、半導体チップＣＰがワイヤ接続試験専用のパッドＰＤ２を備えている。このため、試験用パッド接続工程において、機能パッド接続工程の実施時よりも高い付加をパッドＰＤ２（図５参照）に印加した結果、仮に、パッドＰＤ２が損傷した場合でも、半導体チップＣＰの回路１０（図５参照）には影響が及ばない。
また、上記したように、図７に示す合否判定工程において、異常が検出された場合の対応として、ワイヤボンディング工程を中止する実施態様について説明したが、異常の程度、あるいは、異常の内容によっては、ワイヤボンディング工程を停止させず、計測データに基づいてワイヤボンディング装置ＷＢＤの動作を最適化するように変更することができる。この場合、合否判定工程において、図９に示すコンピュータＣＯＭは、合否判定結果に基づいて、ワイヤボンディング装置ＷＢＤの設定条件を変更した後、機能パッド接続工程を実施する。
このように、合否判定工程における判定結果に基づいて、ワイヤボンディング装置ＷＢＤの設定条件を最適化する半導体装置の製造方法では、計測される電圧や電流の僅かな変化を検出する必要がある。そこで、単純に、電圧値や電流値を計測し、予め設定された閾値との大小関係を評価することに加え、以下のような評価を行うことが好ましい。
すなわち、図７に示す試験用パッド接続工程を複数のパッドＰＤ２（図５参照）に対して繰り返し実施する。合否判定工程では、図１０に示すコンピュータＣＯＭは、複数回の試験用パッド接続工程により得られた計測データの変化に基づいて、ワイヤボンディング装置ＷＢＤの設定条件の変更の要否を判定する。例えば１個の半導体チップＣＰに複数のパッドＰＤ２が形成されている場合には、１個の半導体チップＣＰに対するワイヤボンディング工程の途中でワイヤボンディング装置ＷＢＤの設定条件の変更の要否を判定できる。また、１個の半導体チップＣＰが１個のパッドＰＤ２を備えている場合には、図８に示す複数のデバイス領域ＭＳｄに搭載される複数の半導体チップＣＰのそれぞれが備えるパッドＰＤ２に対して試験用パッド接続工程を行い、複数回の試験用パッド接続工程により得られた計測データの変化に基づいて、ワイヤボンディング装置ＷＢＤの設定条件の変更の要否を判定することができる。
このように、複数回の試験用パッド接続工程により得られた計測データの変化に基づいて、ワイヤボンディング装置ＷＢＤの設定条件の変更の要否を判定する方法の場合、繰り返し計測を行うことが前提となるので、判定までの時間は要するが、僅かな変化を検出することができる。一方、上記したように、ワイヤボンディング装置ＷＢＤの電圧または電流の値と閾値とを比較して合否判定する方法は、判定までの時間が短い点で優れている。また、ワイヤボンディング装置ＷＢＤの電圧または電流の値と閾値とを比較して合否判定する方法と、複数回の試験用パッド接続工程により得られた計測データの変化に基づいて、ワイヤボンディング装置ＷＢＤの設定条件の変更の要否を判定する方法とを両方行うことが特に好ましい。
また、図５に示すパッドＰＤ２と複数のパッドＰＤ１のそれぞれとは、材質、厚さ、および下地に配置される構造体（例えば、酸化ケイ素などの無期絶縁膜）の材質のそれぞれは、互いに同じであることが好ましい。また、パッドＰＤ２に接続されるワイヤＢＷ２と複数のパッドＰＤ１のそれぞれに接続されるワイヤＢＷ１とは、材質およびボール部ＢＷｂ（図１０参照）の径が同じであることが好ましい。上記したボールボンディング工程において、接合される部材間の抵抗成分（例えば摩擦力）が、試験用パッド接続工程における計測データに与える影響が大きいと考えられるので、接合される部材の材質、厚さや接触面積などの条件は揃えた方が合否判定を実施し易いからである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１０ 回路
ＢＦ，ＢＦ１，ＢＦ２，ＢＦ３ 端子（ボンディングリード、ボンディングパッド）
ＢＷ，ＢＷ１，ＢＷ２ ワイヤ
ＢＷｂ ボール部
ＢＷＤ ワイヤボンディング装置
ＣＡＰ キャピラリ
ＣＯＭ コンピュータ（制御装置）
ＣＰ 半導体チップ
ＣＰｂ 裏面（主面）
ＣＰｒ チップ搭載領域
ＣＰｓ 側面
ＣＰｔ 表面（主面）
ＤＢ 接着材
ＩＬ１ 絶縁層
ＩＬ１ｂ 下面（主面、面）
ＩＬ１ｔ 上面（主面、面）
ＬＤ ランド（端子）
ＭＲ 封止体
ＭＲｔ 上面
ＭＳ 配線基板
ＭＳｄ デバイス領域
ＭＳｆ 外枠（枠部）
ＰＤ，ＰＤ１，ＰＤ２，ＰＤ３ パッド（電極、チップ電極）
ＰＫＧ１，ＰＫＧ２ 半導体装置
ＳＢ 半田ボール（半田材）
ＳＲ１，ＳＲ２ 絶縁膜（保護膜、ソルダレジスト膜）
ＳＲｋ１，ＳＲｋ２ 開口部
ＳＴＧ ステージ
ＳＵＰ 支持部
ＳＵＰＭ モータ
ＵＳ１ 超音波
ＵＳＧ 発振器
ＵＳＨ ホーン
ＷＢＤ ワイヤボンディング装置
ＷＬ１，ＷＬ２ 配線層
ＷＲ１，ＷＲ２ 配線
ＷＲｖ ビア配線
ＷＳ 配線基板
ＷＳｂ 下面（実装面、主面）
ＷＳｔ 上面（チップ搭載面、主面）

Claims (10)

  1. 第１主面、前記第１主面の反対側の第２主面、および前記第１主面において露出する複数の電極パッドを有する半導体チップと、
    前記複数の電極パッドのそれぞれに電気的に接続されるワイヤと、
    を有し、
    前記複数の電極パッドは、
    前記半導体チップが備える回路と電気的に接続され、かつ、第１ワイヤが接合されている複数の第１電極パッドと、
    ワイヤ接続試験用の電極パッドであって、第２ワイヤが接合されている第２電極パッドと、
    を含む、半導体装置。
  2. 請求項１において、
    前記第２電極パッドは、前記半導体チップ内において前記半導体チップが備える回路と電気的に分離されている、半導体装置。
  3. 請求項２において、
    前記ワイヤを介して前記複数の電極パッドと電気的に接続される複数の端子を更に有し、
    前記複数の端子は、
    前記第１ワイヤを介して前記複数の第１電極パッドに接続される複数の第１端子と、
    前記第２ワイヤを介して前記第２電極パッドに接続される第２端子と、
    を含み、
    前記複数の第１端子と前記第２端子とは電気的に分離されている、半導体装置。
  4. 請求項２において、
    前記ワイヤを介して前記複数の電極パッドと電気的に接続される複数の端子を更に有し、
    前記複数の端子は、
    前記第１ワイヤを介して前記複数の第１電極パッドに接続される複数の第１端子と、
    前記第２ワイヤを介して前記第２電極パッドに接続され、かつ、前記第１ワイヤを介して前記複数の第１電極パッドに接続される第２端子と、
    を含む、半導体装置。
  5. （ａ）第１主面、前記第１主面の反対側の第２主面、および前記第１主面において露出する複数の電極パッドを有する半導体チップを準備する工程と、
    （ｂ）前記（ａ）工程の後、前記複数の電極パッドのそれぞれにワイヤを接続する工程と、
    を含み、
    前記複数の電極パッドは、
    前記半導体チップが備える回路と電気的に接続され、かつ、前記（ｂ）工程において第１ワイヤが接合される複数の第１電極パッドと、
    前記（ｂ）工程において第２ワイヤが接合される第２電極パッドと、
    を含み、
    前記（ｂ）工程は、
    （ｂ１）ワイヤボンディング装置を用いて前記第２電極パッドに前記第２ワイヤを接合し、前記第２ワイヤを接合する際の前記ワイヤボンディング装置の動作を制御している電流または電圧を計測する工程と、
    （ｂ２）前記（ｂ１）工程により得られた測定データに基づいて前記ワイヤボンディング装置による加工動作の合否を判定する工程と、
    （ｂ３）前記ワイヤボンディング装置を用いて前記複数の第１電極パッドのそれぞれに、順次前記第１ワイヤを接合する工程と、
    を含む、半導体装置の製造方法。
  6. 請求項５において、
    前記（ｂ３）工程は、前記（ｂ２）工程の後に実施される、半導体装置の製造方法。
  7. 請求項５において、
    前記（ｂ１）工程において、前記第２電極パッドに前記第２ワイヤを接合する際の前記ワイヤボンディング装置の設定条件と、前記（ｂ３）工程において、前記複数の第１電極パッドに前記第１ワイヤを接合する際の前記ワイヤボンディング装置の設定条件と、は互いに異なる、半導体装置の製造方法。
  8. 請求項５において、
    前記ワイヤボンディング装置は、前記（ｂ１）工程において、前記第２ワイヤと前記第２電極パッドとの接合部分に超音波を供給する発振器を備え、
    前記（ｂ１）工程では、前記発振器の動作を制御している電流または電圧を計測する、半導体装置の製造方法。
  9. 請求項６において、
    前記（ｂ）工程は、
    前記（ｂ２）工程の後、かつ、前記（ｂ３）工程の前に、前記ワイヤボンディング装置による加工動作の合否を判定した結果に基づいて、前記ワイヤボンディング装置の設定条件を変更する工程を含む、半導体装置の製造方法。
  10. 請求項９において、
    前記（ｂ１）工程は、複数の前記第２電極パッドに対して繰り返し実施され、
    前記（ｂ２）工程では、複数回の前記（ｂ１）工程により得られた計測データの変化に基づいて、前記ワイヤボンディング装置の設定条件の変更の要否を判定する、半導体装置の製造方法。
JP2020194040A 2020-11-24 2020-11-24 半導体装置およびその製造方法 Pending JP2022082887A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020194040A JP2022082887A (ja) 2020-11-24 2020-11-24 半導体装置およびその製造方法
US17/520,461 US11901298B2 (en) 2020-11-24 2021-11-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020194040A JP2022082887A (ja) 2020-11-24 2020-11-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022082887A true JP2022082887A (ja) 2022-06-03

Family

ID=81657334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020194040A Pending JP2022082887A (ja) 2020-11-24 2020-11-24 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US11901298B2 (ja)
JP (1) JP2022082887A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023112517A1 (de) 2022-05-20 2023-11-23 Rohm Co., Ltd. Verfahren zum evaluieren der eigenfrequenz eines piezoelektrischen vibrators, verfahren zum ansteuern eines wandlers, signalsende-/empfangsgerät und ansteuersystem

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US8804394B2 (en) * 2012-01-11 2014-08-12 Rambus Inc. Stacked memory with redundancy
CN103730390A (zh) * 2012-10-15 2014-04-16 飞思卡尔半导体公司 引线接合机以及测试引线接合连接的方法
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9111846B1 (en) * 2014-04-16 2015-08-18 Gloval Unichip Corp. Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof
JP6196195B2 (ja) * 2014-08-19 2017-09-13 株式会社東芝 半導体モジュール
US9412691B2 (en) * 2014-12-03 2016-08-09 Globalfoundries Inc. Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
TWI721147B (zh) * 2016-04-04 2021-03-11 美商矽立科技有限公司 供集成微機電裝置用的設備及方法
US20180019194A1 (en) * 2016-07-14 2018-01-18 Semtech Corporation Low Parasitic Surface Mount Circuit Over Wirebond IC
JP6688725B2 (ja) 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10943855B2 (en) * 2017-08-23 2021-03-09 Semiconductor Components Industries, Llc Electronic device packaging with galvanic isolation
US10677855B2 (en) * 2017-09-08 2020-06-09 Globalfoundries Inc. Structure, method and system for measuring RIE lag depth
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
JP7382170B2 (ja) * 2019-08-02 2023-11-16 ローム株式会社 半導体装置
US11088041B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with shortened talking path
KR20210045876A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지
US11257763B2 (en) * 2019-12-03 2022-02-22 Advanced Semiconductor Engineering, Inc. Electronic device package and method for manufacturing the same
US11476198B2 (en) * 2019-12-11 2022-10-18 Intel Corporation Multi-level components for integrated-circuit packages
KR20210143568A (ko) * 2020-05-20 2021-11-29 에스케이하이닉스 주식회사 코어 다이가 제어 다이에 스택된 스택 패키지
US11519943B2 (en) * 2020-11-05 2022-12-06 Semiconductor Components Industries, Llc Multi wire bonding with current sensing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023112517A1 (de) 2022-05-20 2023-11-23 Rohm Co., Ltd. Verfahren zum evaluieren der eigenfrequenz eines piezoelektrischen vibrators, verfahren zum ansteuern eines wandlers, signalsende-/empfangsgerät und ansteuersystem

Also Published As

Publication number Publication date
US20220165671A1 (en) 2022-05-26
US11901298B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US5950070A (en) Method of forming a chip scale package, and a tool used in forming the chip scale package
US6091140A (en) Thin chip-size integrated circuit package
US5548884A (en) Method of manufacturing a known good die array
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
JP5160498B2 (ja) 半導体装置
TWI553806B (zh) Semiconductor device
JP2008218442A (ja) 半導体集積回路装置及びその製造方法
JP2011122924A (ja) 半導体装置およびその製造方法
US11901298B2 (en) Semiconductor device and method of manufacturing the same
KR20040086576A (ko) 반도체장치 및 그 제조방법
JPH05129366A (ja) 集積回路用ｔａｂ実装構造
US8871532B2 (en) Method of manufacturing semiconductor device
JP2004138391A (ja) 半導体装置の製造方法
US10978364B2 (en) Semiconductor module
US20210282272A1 (en) Surface mount technology reliability monitoring system
JP4728628B2 (ja) 半導体装置
JP2005158768A (ja) 半導体装置およびその製造方法
JP2021034507A (ja) 半導体装置
JP3841718B2 (ja) ボンディング装置および半導体装置の製造方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JPH05160215A (ja) 半導体装置用評価装置
JP3163903B2 (ja) マルチチップモジュール用基板の検査用部品
JP2937553B2 (ja) マルチチップモジュール
JP2016039266A (ja) 半導体装置および半導体装置の製造方法
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029