JP3163903B2 - マルチチップモジュール用基板の検査用部品 - Google Patents
マルチチップモジュール用基板の検査用部品Info
- Publication number
- JP3163903B2 JP3163903B2 JP13560094A JP13560094A JP3163903B2 JP 3163903 B2 JP3163903 B2 JP 3163903B2 JP 13560094 A JP13560094 A JP 13560094A JP 13560094 A JP13560094 A JP 13560094A JP 3163903 B2 JP3163903 B2 JP 3163903B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- probe
- bump
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ル用基板に形成されたバンプ電極の導通テストを行うた
めのマルチチップモジュール用基板の検査用部品に関す
る。
ル用基板に形成されたバンプ電極の導通テストを行うた
めのマルチチップモジュール用基板の検査用部品に関す
る。
【０００２】
【従来の技術】近年の電子機器のダウンサイジング化に
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、ＬＳＩ自体を高機能化
すると共に、ＬＳＩを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール（ＭＣＭ）が開発されてい
る。ＭＣＭは複数のＬＳＩが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、ＬＳＩ自体を高機能化
すると共に、ＬＳＩを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール（ＭＣＭ）が開発されてい
る。ＭＣＭは複数のＬＳＩが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
【０００３】ＭＣＭの一例を図９に示す。図９は多層配
線基板９０上にＬＳＩベアチップＡ〜Ｄがフリップチッ
プ（ＦＣ）方式で実装されたＭＣＭを示した概略図であ
り、（ａ）図は上面図、（ｂ）図は側面図である。ＬＳ
ＩベアチップＡ〜Ｄを多層配線基板９０上に実装する場
合は、以下のように行う。すなわち、多層配線基板９０
上のＬＳＩベアチップＡ〜Ｄが実装される位置に予め金
あるいはハンダのバンプ電極１００を形成しておき、バ
ンプ電極１００に対してＬＳＩベアチップＡ〜Ｄをフェ
ースダウンさせ、ＬＳＩベアチップＡ〜Ｄの電極パッド
（図示せず）と該電極パッドに対応したバンプ電極１０
０とを加熱圧着させて実装する。なお、９１は多層配線
基板９０に形成されたコンタクトピンを示している。
線基板９０上にＬＳＩベアチップＡ〜Ｄがフリップチッ
プ（ＦＣ）方式で実装されたＭＣＭを示した概略図であ
り、（ａ）図は上面図、（ｂ）図は側面図である。ＬＳ
ＩベアチップＡ〜Ｄを多層配線基板９０上に実装する場
合は、以下のように行う。すなわち、多層配線基板９０
上のＬＳＩベアチップＡ〜Ｄが実装される位置に予め金
あるいはハンダのバンプ電極１００を形成しておき、バ
ンプ電極１００に対してＬＳＩベアチップＡ〜Ｄをフェ
ースダウンさせ、ＬＳＩベアチップＡ〜Ｄの電極パッド
（図示せず）と該電極パッドに対応したバンプ電極１０
０とを加熱圧着させて実装する。なお、９１は多層配線
基板９０に形成されたコンタクトピンを示している。
【０００４】従来、ＬＳＩベアチップＡ〜Ｄが実装され
る前の多層配線基板９０上のバンプ電極１００が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図１０及び図１１にその模式図
を示す。図１０はＬＳＩベアチップＡ〜Ｄが実装される
前の多層配線基板９０を示した上面図であり、図１１は
バンプ電極１００の導通をテストする方法を示した断面
図である。
る前の多層配線基板９０上のバンプ電極１００が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図１０及び図１１にその模式図
を示す。図１０はＬＳＩベアチップＡ〜Ｄが実装される
前の多層配線基板９０を示した上面図であり、図１１は
バンプ電極１００の導通をテストする方法を示した断面
図である。
【０００５】図１０に示したように、多層配線基板９０
上面のＬＳＩベアチップＡ〜Ｄが実装される所定の位置
にはバンプ電極１００が形成されている。これらのバン
プ電極１００がバンプ電極１００間、及びバンプ電極１
００とコンタクトピン９１間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図１１に基づいて簡単に説明する。なお、図１１に
おいて９２、９３は検査針を示しており、９４は検査針
専用治具を示し、９５はテスターを示している。
上面のＬＳＩベアチップＡ〜Ｄが実装される所定の位置
にはバンプ電極１００が形成されている。これらのバン
プ電極１００がバンプ電極１００間、及びバンプ電極１
００とコンタクトピン９１間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図１１に基づいて簡単に説明する。なお、図１１に
おいて９２、９３は検査針を示しており、９４は検査針
専用治具を示し、９５はテスターを示している。
【０００６】例えば図１１に示したようにピン９１に接
続されているバンプ電極１００ｃの場合は、ピン９１を
介して導通テストが行われる。これに対して、バンプ電
極１００ａ、１００ｂ間の結線の様にＬＳＩベアチップ
間の結線のみでピン９１への接続がない場合、直接バン
プ電極１００ａ及びバンプ電極１００ｂに検査針９２、
９３を接触させて導通テストが行われる。また、実際に
多層配線基板９０上にＬＳＩベアチップＡ〜Ｄを実装し
た後、前記ＭＣＭのモジュール機能をテストする際にバ
ンプ電極１００の導通テストを行うことができる場合が
ある。
続されているバンプ電極１００ｃの場合は、ピン９１を
介して導通テストが行われる。これに対して、バンプ電
極１００ａ、１００ｂ間の結線の様にＬＳＩベアチップ
間の結線のみでピン９１への接続がない場合、直接バン
プ電極１００ａ及びバンプ電極１００ｂに検査針９２、
９３を接触させて導通テストが行われる。また、実際に
多層配線基板９０上にＬＳＩベアチップＡ〜Ｄを実装し
た後、前記ＭＣＭのモジュール機能をテストする際にバ
ンプ電極１００の導通テストを行うことができる場合が
ある。
【０００７】
【発明が解決しようとする課題】上記した従来の導通テ
スト方法には次のような課題がある。ＬＳＩベアチッ
プ実装後の機能テストで導通（結線）テストする場合導
通不良を見つけるためのテストコストがかかる上にすべ
ての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、ＬＳＩベアチップが無駄にな
る。
スト方法には次のような課題がある。ＬＳＩベアチッ
プ実装後の機能テストで導通（結線）テストする場合導
通不良を見つけるためのテストコストがかかる上にすべ
ての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、ＬＳＩベアチップが無駄にな
る。
【０００８】ＬＳＩベアチップ実装前のテストでバン
プ電極に検査針を接触させて導通テストする場合９２、
９３等の検査針の一本一本がそれぞれ対応するバンプ電
極１００に接触する時、仮にある一本の検査針が変形し
たらその検査用具全体が使用できなくなり、変形した検
査針の修理が必要となりコストがかかる。
プ電極に検査針を接触させて導通テストする場合９２、
９３等の検査針の一本一本がそれぞれ対応するバンプ電
極１００に接触する時、仮にある一本の検査針が変形し
たらその検査用具全体が使用できなくなり、変形した検
査針の修理が必要となりコストがかかる。
【０００９】導通テストするバンプ電極の配置が複雑
な場合例えば、バンプ電極の配置が図１２に示す様にな
っている場合、２次元平面に広がるバンプ電極１０１に
対応する検査針を設置するのが困難で、検査用治具その
ものの製作が困難となったり、複数の検査用治具を用い
て別々に導通テストしなければならなくなったりする。
この場合導通テスト時間も長くなり、検査用治具にかか
る費用も多額となりコストが増大する。
な場合例えば、バンプ電極の配置が図１２に示す様にな
っている場合、２次元平面に広がるバンプ電極１０１に
対応する検査針を設置するのが困難で、検査用治具その
ものの製作が困難となったり、複数の検査用治具を用い
て別々に導通テストしなければならなくなったりする。
この場合導通テスト時間も長くなり、検査用治具にかか
る費用も多額となりコストが増大する。
【００１０】本発明は上記課題に鑑みなされたものであ
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるマルチチップモジュール用基板の検査用部品を提供
することを目的としている。
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるマルチチップモジュール用基板の検査用部品を提供
することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明請求項１のマルチチップモジュール用基板の検
査用部品は、複数のＬＳＩベアチップを実装してマルチ
チップモジュールを構成するよう前記各ＬＳＩベアチッ
プの電極に対応して複数のバンプ電極を設けたマルチチ
ップモジュール用基板に対し、前記バンプ電極間の導通
テストを行うマルチチップモジュール用基板の検査用部
品において、前記各バンプ電極と接触できるよう各バン
プ電極のそれぞれと相対する位置に複数の電極パッドを
配置するとともに各電極パッドとそれぞれ配線で接続さ
れた外部インターフェース用パッドを備えた基板と、前
記各電極パッドのそれぞれを前記外部インターフェース
用パッドを介してテスターに接続しておくことのできる
デバイスインターフェースボードとを備え、かつ前記基
板は、グループ分けされた前記バンプ電極の各グループ
毎にそれぞれ対応して小プローブを当該基板上に複数実
装して成り、前記電極パッドは、この小プローブに配置
したことを特徴としている。また請求項２のマルチチッ
プモジュール用基板の検査用部品は、前記小プローブと
この小プローブを設けた前記基板との間がワイヤーボン
ディングによって接続され、前記電極パッドに、前記小
プローブと前記基板との間に存する前記ワイヤーボンデ
ィングよりも高くなるとともに前記バンプ電極と接触で
きる電極バンプを設けたことを特徴としている。
に本発明請求項１のマルチチップモジュール用基板の検
査用部品は、複数のＬＳＩベアチップを実装してマルチ
チップモジュールを構成するよう前記各ＬＳＩベアチッ
プの電極に対応して複数のバンプ電極を設けたマルチチ
ップモジュール用基板に対し、前記バンプ電極間の導通
テストを行うマルチチップモジュール用基板の検査用部
品において、前記各バンプ電極と接触できるよう各バン
プ電極のそれぞれと相対する位置に複数の電極パッドを
配置するとともに各電極パッドとそれぞれ配線で接続さ
れた外部インターフェース用パッドを備えた基板と、前
記各電極パッドのそれぞれを前記外部インターフェース
用パッドを介してテスターに接続しておくことのできる
デバイスインターフェースボードとを備え、かつ前記基
板は、グループ分けされた前記バンプ電極の各グループ
毎にそれぞれ対応して小プローブを当該基板上に複数実
装して成り、前記電極パッドは、この小プローブに配置
したことを特徴としている。また請求項２のマルチチッ
プモジュール用基板の検査用部品は、前記小プローブと
この小プローブを設けた前記基板との間がワイヤーボン
ディングによって接続され、前記電極パッドに、前記小
プローブと前記基板との間に存する前記ワイヤーボンデ
ィングよりも高くなるとともに前記バンプ電極と接触で
きる電極バンプを設けたことを特徴としている。
【００１２】
【作用】上記構成に係るマルチチップモジュール用基板
の検査用部品では、バンプ電極と相対する位置に電極パ
ッドが形成された基板と、前記各バンプ電極をテスター
に接続しておくことのできるデバイスインターフェース
ボードとを設けている。このマルチチップモジュール用
基板の検査用部品を用いてバンプ電極の導通テストを行
う場合、前記検査用部品の基板上に形成された前記電極
パッドに前記バンプ電極が接触され、前記デバイスイン
ターフェースボードを介してテスターに接続される。し
たがって、上記構成に係るマルチチップモジュール用基
板の検査用部品及び検査方法によれば、前記バンプ電極
がどのように複雑に配置されていても、前記電極パッド
に前記バンプ電極を接触させることで、形成されている
すべてのバンプ電極の導通テストを一度に行うことが可
能である。
の検査用部品では、バンプ電極と相対する位置に電極パ
ッドが形成された基板と、前記各バンプ電極をテスター
に接続しておくことのできるデバイスインターフェース
ボードとを設けている。このマルチチップモジュール用
基板の検査用部品を用いてバンプ電極の導通テストを行
う場合、前記検査用部品の基板上に形成された前記電極
パッドに前記バンプ電極が接触され、前記デバイスイン
ターフェースボードを介してテスターに接続される。し
たがって、上記構成に係るマルチチップモジュール用基
板の検査用部品及び検査方法によれば、前記バンプ電極
がどのように複雑に配置されていても、前記電極パッド
に前記バンプ電極を接触させることで、形成されている
すべてのバンプ電極の導通テストを一度に行うことが可
能である。
【００１３】
【実施例】以下、本発明に係るマルチチップモジュール
用基板の検査用部品の実施例を図面に基づいて説明す
る。まず、図１に基づいて実施例１に係るマルチチップ
モジュール用基板の検査用部品を説明する。図１は実施
例１に係るマルチチップモジュール用基板の検査用部品
を構成するプローブ１０を概略的に示した上面図であ
り、プローブ１０は、１層以上の配線層を有するシリコ
ン基板上のプローブ領域１２に電極パッド１３が形成さ
れ、プローブ領域１２の周囲には外部インターフェース
用パッド１１が形成され、電極パッド１３と外部インタ
ーフェース用パッド１１とが配線１４ａ、１４ｂ、１４
ｃ等で接続された構成となっている。電極パッド１３の
配置は多層配線基板９０上に形成されたバンプ電極１０
１（図１２参照）と同じ配置をしており、プローブ１０
上に図１２で示したバンプ電極１０１を有するＭＣＭ基
板をフェースダウンさせると、バンプ電極１０１と電極
パッド１３のそれぞれ相対する位置にある電極どうしが
接触するようになっている。
用基板の検査用部品の実施例を図面に基づいて説明す
る。まず、図１に基づいて実施例１に係るマルチチップ
モジュール用基板の検査用部品を説明する。図１は実施
例１に係るマルチチップモジュール用基板の検査用部品
を構成するプローブ１０を概略的に示した上面図であ
り、プローブ１０は、１層以上の配線層を有するシリコ
ン基板上のプローブ領域１２に電極パッド１３が形成さ
れ、プローブ領域１２の周囲には外部インターフェース
用パッド１１が形成され、電極パッド１３と外部インタ
ーフェース用パッド１１とが配線１４ａ、１４ｂ、１４
ｃ等で接続された構成となっている。電極パッド１３の
配置は多層配線基板９０上に形成されたバンプ電極１０
１（図１２参照）と同じ配置をしており、プローブ１０
上に図１２で示したバンプ電極１０１を有するＭＣＭ基
板をフェースダウンさせると、バンプ電極１０１と電極
パッド１３のそれぞれ相対する位置にある電極どうしが
接触するようになっている。
【００１４】次に、図２及び図３に基づいて実施例２に
係るマルチチップモジュール用基板の検査用部品を説明
する。図２は実施例２に係るマルチチップモジュール用
基板の検査用部品を構成するプローブ２０を概略的に示
した上面図であり、図３はプローブ２０を概略的に示し
た側面図である。プローブ２０の場合、各ＬＳＩベアチ
ップ用のバンプ電極毎に電極パッドと該電極パッドの周
囲に外部インターフェース用パッドとを有する小プロー
ブ２２〜２９が形成され（一般的には、検査対象となる
バンプ電極をあるグループに分けて該グループ毎に小プ
ローブが形成され）、これらの小プローブ２２〜２９が
一層以上の配線層を有するプローブ用基板３０上に実装
され、小プローブ２２〜２９がプローブ用基板３０の外
周部に形成された外部インターフェース用パッド２１に
接続された構成となっている。小プローブ２２〜２９と
外部インターフェース用パッド２１との接続方法をより
詳細に説明すると、以下のようになる。
係るマルチチップモジュール用基板の検査用部品を説明
する。図２は実施例２に係るマルチチップモジュール用
基板の検査用部品を構成するプローブ２０を概略的に示
した上面図であり、図３はプローブ２０を概略的に示し
た側面図である。プローブ２０の場合、各ＬＳＩベアチ
ップ用のバンプ電極毎に電極パッドと該電極パッドの周
囲に外部インターフェース用パッドとを有する小プロー
ブ２２〜２９が形成され（一般的には、検査対象となる
バンプ電極をあるグループに分けて該グループ毎に小プ
ローブが形成され）、これらの小プローブ２２〜２９が
一層以上の配線層を有するプローブ用基板３０上に実装
され、小プローブ２２〜２９がプローブ用基板３０の外
周部に形成された外部インターフェース用パッド２１に
接続された構成となっている。小プローブ２２〜２９と
外部インターフェース用パッド２１との接続方法をより
詳細に説明すると、以下のようになる。
【００１５】一例として、小プローブ２２の場合につい
て説明する。例えば、小プローブ２２の外部インターフ
ェイス用パッド２２ａ、２２ｂがプローブ用基板３０の
外部インターフェース用パッド２１ａ、２１ｂに各々接
続されるとすると、外部インターフェイス用パッド２２
ａ、２２ｂがそれぞれワイヤーボンディング３１ａ、３
１ｂによりプローブ用基板３０上に形成された配線用パ
ッド３２ａ、３２ｂに接続され、配線用パッド３２ａ、
３２ｂがそれぞれ配線３３ａ、３３ｂにより外部インタ
ーフェース用パッド２１ａ、２１ｂに接続される。
て説明する。例えば、小プローブ２２の外部インターフ
ェイス用パッド２２ａ、２２ｂがプローブ用基板３０の
外部インターフェース用パッド２１ａ、２１ｂに各々接
続されるとすると、外部インターフェイス用パッド２２
ａ、２２ｂがそれぞれワイヤーボンディング３１ａ、３
１ｂによりプローブ用基板３０上に形成された配線用パ
ッド３２ａ、３２ｂに接続され、配線用パッド３２ａ、
３２ｂがそれぞれ配線３３ａ、３３ｂにより外部インタ
ーフェース用パッド２１ａ、２１ｂに接続される。
【００１６】これに対して、外部インターフェイス用パ
ッド２１の近傍に配置された小プローブの場合には、該
小プローブの外部インターフェイス用パッドとプローブ
用基板３０の外部インターフェイス用パッド２１とが直
接ワイヤーボンディングにより接続される。該接続の一
例を図３に示す。図３に示した小プローブ２９及び小プ
ローブ２８の内、小プローブ２８の外部インターフェイ
ス用パッド２８ａがワイヤーボンディング３４によりプ
ローブ用基板３０の外部インターフェイス用パッド２１
に直接接続されている。なお、小プローブ２９における
外部インターフェース用パッド間の接続関係は上記した
小プローブ２２の場合における接続関係と同様である。
ッド２１の近傍に配置された小プローブの場合には、該
小プローブの外部インターフェイス用パッドとプローブ
用基板３０の外部インターフェイス用パッド２１とが直
接ワイヤーボンディングにより接続される。該接続の一
例を図３に示す。図３に示した小プローブ２９及び小プ
ローブ２８の内、小プローブ２８の外部インターフェイ
ス用パッド２８ａがワイヤーボンディング３４によりプ
ローブ用基板３０の外部インターフェイス用パッド２１
に直接接続されている。なお、小プローブ２９における
外部インターフェース用パッド間の接続関係は上記した
小プローブ２２の場合における接続関係と同様である。
【００１７】次に、図４に基づいてプローブ１０または
プローブ２０を用いてＭＣＭ上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図４において４０はハンドラー装置を示している。
ハンドラー装置４０には基板搬送部４１が配設されてお
り、基板搬送部４１により未検査基板収納部４２から未
検査基板（ＭＣＭ５６）が搬送され、プローブ５５上で
フェースダウンされてＭＣＭ５６上のバンプ電極５７と
プローブ５５上の電極パッド（図示せず）とが接触する
ようにＭＣＭ５６がプローブ５５上に載置される。そし
て、デバイスインターフェースボード５４及び信号線５
２、５３を介してプローブ５５と接続されたテスター５
１によりバンプ電極５７の導通テストが行われる。該テ
ストが終了すると、結果に応じてＭＣＭ５６が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスター５１から信号線５０を
介してハンドラー装置にＭＣＭ５６が良品あるいは不良
品のいずれであるかが伝達され、ＭＣＭ５６が良品であ
る場合にはハンドラー装置４１によって良品基板収納部
４４に収納され、不良品である場合には不良基板収納部
４３に収納される。
プローブ２０を用いてＭＣＭ上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図４において４０はハンドラー装置を示している。
ハンドラー装置４０には基板搬送部４１が配設されてお
り、基板搬送部４１により未検査基板収納部４２から未
検査基板（ＭＣＭ５６）が搬送され、プローブ５５上で
フェースダウンされてＭＣＭ５６上のバンプ電極５７と
プローブ５５上の電極パッド（図示せず）とが接触する
ようにＭＣＭ５６がプローブ５５上に載置される。そし
て、デバイスインターフェースボード５４及び信号線５
２、５３を介してプローブ５５と接続されたテスター５
１によりバンプ電極５７の導通テストが行われる。該テ
ストが終了すると、結果に応じてＭＣＭ５６が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスター５１から信号線５０を
介してハンドラー装置にＭＣＭ５６が良品あるいは不良
品のいずれであるかが伝達され、ＭＣＭ５６が良品であ
る場合にはハンドラー装置４１によって良品基板収納部
４４に収納され、不良品である場合には不良基板収納部
４３に収納される。
【００１８】図５はプローブとして実施例１に係るマル
チチップモジュール用基板の検査用部品を構成するプロ
ーブ１０を用いた場合における検査部６０を概略的に示
した側面図である。プローブ１０は検査基板本体７０に
ワイヤーボンディング６１、６２で接続され、検査基板
本体７０はデバイスインターフェースボード５４に接続
されている。また、プローブ１０を被検査基板であるＭ
ＣＭ５６よりも大きくして検査基板本体７０とプローブ
１０とを接続するワイヤーボンディング６１、６２が導
通テスト時にＭＣＭ５６の邪魔にならないようになって
いる。
チチップモジュール用基板の検査用部品を構成するプロ
ーブ１０を用いた場合における検査部６０を概略的に示
した側面図である。プローブ１０は検査基板本体７０に
ワイヤーボンディング６１、６２で接続され、検査基板
本体７０はデバイスインターフェースボード５４に接続
されている。また、プローブ１０を被検査基板であるＭ
ＣＭ５６よりも大きくして検査基板本体７０とプローブ
１０とを接続するワイヤーボンディング６１、６２が導
通テスト時にＭＣＭ５６の邪魔にならないようになって
いる。
【００１９】図６はプローブとして実施例２に係るマル
チチップモジュール用基板の検査用部品を構成するプロ
ーブ２０を用いた場合における検査部６０を概略的に示
した側面図である。図６は複数の小プローブを用いて導
通テストを行う場合を示したものであり、小プローブ２
５〜２７におけるワイヤーボンディング２５ａ、２５ｂ
〜２７ａ、２７ｂがＭＣＭ５６に接触しないように小プ
ローブ２５〜２７の電極パッドの上に電極バンプ６５〜
６７が形成されている。
チチップモジュール用基板の検査用部品を構成するプロ
ーブ２０を用いた場合における検査部６０を概略的に示
した側面図である。図６は複数の小プローブを用いて導
通テストを行う場合を示したものであり、小プローブ２
５〜２７におけるワイヤーボンディング２５ａ、２５ｂ
〜２７ａ、２７ｂがＭＣＭ５６に接触しないように小プ
ローブ２５〜２７の電極パッドの上に電極バンプ６５〜
６７が形成されている。
【００２０】図７はプローブ１０の電極パッド１３とＭ
ＣＭ５６のバンプ電極５７との接触状態を概略的に示し
た部分拡大断面図である。図７において、７７は絶縁保
護膜を示している。一方、図８は小プローブを用いて導
通テストを行う場合（図６参照）における小プローブ２
６の電極パッド８１とＭＣＭ５６のバンプ電極５７との
接触状態を概略的に示した部分拡大断面図である。図８
に示したように電極パッド８１の上に電極バンプ６６が
形成され、電極バンプ６６がバンプ電極５７と接触する
ようになっている。
ＣＭ５６のバンプ電極５７との接触状態を概略的に示し
た部分拡大断面図である。図７において、７７は絶縁保
護膜を示している。一方、図８は小プローブを用いて導
通テストを行う場合（図６参照）における小プローブ２
６の電極パッド８１とＭＣＭ５６のバンプ電極５７との
接触状態を概略的に示した部分拡大断面図である。図８
に示したように電極パッド８１の上に電極バンプ６６が
形成され、電極バンプ６６がバンプ電極５７と接触する
ようになっている。
【００２１】上記した実施例においてプローブ１０及び
小プローブ２５〜２９の基板としては、Ｓｉ基板を用い
ることができるが、Ｓｉ基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図６及び図８にあっては電極パッド８１からの引
き出しを高くするために電極バンプ６６を形成した例を
示しているが、電極バンプ６５〜６７に限定されるもの
ではなく、ＭＣＭ５６のバンプ電極５７と電気的に導通
がとれ、ワイヤーボンディング２５ａ、２５ｂ〜２７
ａ、２７ｂよりも高くなりバンプ電極５７との接触が可
能となるものであれば別の形態のものでもよい。
小プローブ２５〜２９の基板としては、Ｓｉ基板を用い
ることができるが、Ｓｉ基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図６及び図８にあっては電極パッド８１からの引
き出しを高くするために電極バンプ６６を形成した例を
示しているが、電極バンプ６５〜６７に限定されるもの
ではなく、ＭＣＭ５６のバンプ電極５７と電気的に導通
がとれ、ワイヤーボンディング２５ａ、２５ｂ〜２７
ａ、２７ｂよりも高くなりバンプ電極５７との接触が可
能となるものであれば別の形態のものでもよい。
【００２２】以上説明したように実施例１に係るマルチ
チップモジュール用基板の検査用部品及び実施例２に係
るマルチチップモジュール用基板の検査用部品にあって
は、Ｓｉ等の基板上にＭＣＭ５６のバンプ電極５７に相
対した電極パッドを形成するだけで良いので簡単に製作
することができ、また前記検査用部品を用いた検査方法
によれば、ＭＣＭ５６にバンプ電極５７がどのように配
置されていてもバンプ電極５７の導通テストを簡単にか
つ短時間で（一度に）行うことができる。これにより、
従来の導通テスト方法に比べて、導通テストにかかるコ
ストを削減することができる。
チップモジュール用基板の検査用部品及び実施例２に係
るマルチチップモジュール用基板の検査用部品にあって
は、Ｓｉ等の基板上にＭＣＭ５６のバンプ電極５７に相
対した電極パッドを形成するだけで良いので簡単に製作
することができ、また前記検査用部品を用いた検査方法
によれば、ＭＣＭ５６にバンプ電極５７がどのように配
置されていてもバンプ電極５７の導通テストを簡単にか
つ短時間で（一度に）行うことができる。これにより、
従来の導通テスト方法に比べて、導通テストにかかるコ
ストを削減することができる。
【００２３】
【発明の効果】以上詳述したように本発明に係るマルチ
チップモジュール用基板の検査用部品を用いた検査方法
によってバンプ電極の導通テストを行えば、ＬＳＩベア
チップ実装前の導通テストで簡単に不良を検出すること
ができるので、実装後に導通不良を見つけることができ
ても修復することができない従来の導通テストのように
ＬＳＩベアチップを無駄にすることがない。
チップモジュール用基板の検査用部品を用いた検査方法
によってバンプ電極の導通テストを行えば、ＬＳＩベア
チップ実装前の導通テストで簡単に不良を検出すること
ができるので、実装後に導通不良を見つけることができ
ても修復することができない従来の導通テストのように
ＬＳＩベアチップを無駄にすることがない。
【００２４】また本発明に係るマルチチップモジュール
用基板の検査用部品にあっては、従来の検査針を用いた
導通テスト方法のように該検査針が変形するといったこ
とがなく、安定的に導通テストを行うことができる。
用基板の検査用部品にあっては、従来の検査針を用いた
導通テスト方法のように該検査針が変形するといったこ
とがなく、安定的に導通テストを行うことができる。
【００２５】また本発明に係るマルチチップモジュール
用基板の検査用部品にあっては、バンプ電極がどのよう
に配置されていようとも検査用プローブを簡単に制作す
ることができ、一度の接触のみですべてのバンプ電極の
導通テストを行うことができる。したがって前記検査用
部品によれば、導通テスト時間を短縮し、該テストに要
するコストを削減することができる。
用基板の検査用部品にあっては、バンプ電極がどのよう
に配置されていようとも検査用プローブを簡単に制作す
ることができ、一度の接触のみですべてのバンプ電極の
導通テストを行うことができる。したがって前記検査用
部品によれば、導通テスト時間を短縮し、該テストに要
するコストを削減することができる。
【図１】本発明の実施例１に係るマルチチップモジュー
ル用基板の検査用部品を構成するプローブを概略的に示
した上面図である。
ル用基板の検査用部品を構成するプローブを概略的に示
した上面図である。
【図２】本発明の実施例２に係るマルチチップモジュー
ル用基板の検査用部品を構成するプローブを概略的に示
した上面図である。
ル用基板の検査用部品を構成するプローブを概略的に示
した上面図である。
【図３】実施例２に係るマルチチップモジュール用基板
の検査用部品を構成するプローブを概略的に示した側面
図である。
の検査用部品を構成するプローブを概略的に示した側面
図である。
【図４】実施例１又は実施例２に係るマルチチップモジ
ュール用基板の検査用部品を用いてバンプ電極の導通テ
ストを行う場合のテストシステムの一例を示したシステ
ム図である。
ュール用基板の検査用部品を用いてバンプ電極の導通テ
ストを行う場合のテストシステムの一例を示したシステ
ム図である。
【図５】実施例１に係るマルチチップモジュール用基板
の検査用部品を用いて導通テストを行う場合における検
査部を概略的に示した側面図である。
の検査用部品を用いて導通テストを行う場合における検
査部を概略的に示した側面図である。
【図６】実施例２に係るマルチチップモジュール用基板
の検査用部品を用いて導通テストを行う場合における検
査部を概略的に示した側面図である。
の検査用部品を用いて導通テストを行う場合における検
査部を概略的に示した側面図である。
【図７】実施例１に係るマルチチップモジュール用基板
の検査用部品を用いて導通テストを行う場合における電
極パッドとバンプ電極との接触状態を概略的に示した部
分拡大断面図である。
の検査用部品を用いて導通テストを行う場合における電
極パッドとバンプ電極との接触状態を概略的に示した部
分拡大断面図である。
【図８】実施例２に係るマルチチップモジュール用基板
の検査用部品を用いて導通テストを行う場合における電
極パッドとバンプ電極との接触状態を概略的に示した部
分拡大断面図である。
の検査用部品を用いて導通テストを行う場合における電
極パッドとバンプ電極との接触状態を概略的に示した部
分拡大断面図である。
【図９】（ａ）図はＬＳＩベアチップが実装された多層
配線基板を概略的に示した上面図であり、（ｂ）図は前
記多層配線基板を概略的に示した側面図である。
配線基板を概略的に示した上面図であり、（ｂ）図は前
記多層配線基板を概略的に示した側面図である。
【図１０】多層配線基板上に形成されたバンプ電極の配
置の一例を概略的に示した上面図である。
置の一例を概略的に示した上面図である。
【図１１】従来のバンプ電極の導通テスト方法を示した
概略断面図である。
概略断面図である。
【図１２】多層配線基板上にバンプ電極が複雑に配置さ
れた場合の一例を概略的に示した上面図である。
れた場合の一例を概略的に示した上面図である。
【符号の説明】 １０、２０、５５ プローブ １１、２１、２１ａ、２１ｂ，２２ａ、２２ｂ、２８ａ
外部インターフェース用パッド １３ 電極パッド １４ａ、１４ｂ、１４ｃ、３３ａ、３３ｂ 配線 ２２、２３、２４、２５、２６、２７、２８、２９ 小
プローブ ３０ プローブ用基板 ３１ａ、３１ｂ、３４ ワイヤーボンディング ３２ａ、３２ｂ 配線用パッド ５６ ＭＣＭ ５７ バンプ電極
外部インターフェース用パッド １３ 電極パッド １４ａ、１４ｂ、１４ｃ、３３ａ、３３ｂ 配線 ２２、２３、２４、２５、２６、２７、２８、２９ 小
プローブ ３０ プローブ用基板 ３１ａ、３１ｂ、３４ ワイヤーボンディング ３２ａ、３２ｂ 配線用パッド ５６ ＭＣＭ ５７ バンプ電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/66
Claims (2)
- 【請求項１】 複数のＬＳＩベアチップを実装してマル
チチップモジュールを構成するよう前記各ＬＳＩベアチ
ップの電極に対応して複数のバンプ電極を設けたマルチ
チップモジュール用基板に対し、前記バンプ電極間の導
通テストを行うマルチチップモジュール用基板の検査用
部品において、前記各バンプ電極と接触できるよう各バ
ンプ電極のそれぞれと相対する位置に複数の電極パッド
を配置するとともに各電極パッドとそれぞれ配線で接続
された外部インターフェース用パッドを備えた基板と、
前記各電極パッドのそれぞれを前記外部インターフェー
ス用パッドを介してテスターに接続しておくことのでき
るデバイスインターフェースボードとを備え、かつ前記
基板は、グループ分けされた前記バンプ電極の各グルー
プ毎にそれぞれ対応して小プローブを当該基板上に複数
実装して成り、前記電極パッドは、この小プローブに配
置したことを特徴とするマルチチップモジュール用基板
の検査用部品。 - 【請求項２】 前記小プローブとこの小プローブを設け
た前記基板との間がワイヤーボンディングによって接続
され、前記電極パッドに、前記小プローブと前記基板と
の間に存する前記ワイヤーボンディングよりも高くなる
とともに前記バンプ電極と接触できる電極バンプを設け
たことを特徴とする請求項１のマルチチップモジュール
用基板の検査用部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088257A JPH088257A (ja) | 1996-01-12 |
| JP3163903B2 true JP3163903B2 (ja) | 2001-05-08 |
Family
ID=15155612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13560094A Expired - Fee Related JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163903B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
-
1994
- 1994-06-17 JP JP13560094A patent/JP3163903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088257A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534784A (en) | Method for probing a semiconductor wafer | |
| KR20080058343A (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
| TW200907380A (en) | Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same | |
| JPH09139471A (ja) | オンサーキット・アレイ・プロービング用の補助パッド | |
| TW200822250A (en) | Method of chip manufacturing | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| JP2001135786A (ja) | 半導体装置 | |
| KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
| TW200300286A (en) | Package enclosing multiple packaged chips | |
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| TW455978B (en) | Method for testing wafers | |
| US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| JPH07302821A (ja) | 集積回路試験装置 | |
| JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JPH05343489A (ja) | 半導体装置 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JP2669337B2 (ja) | マルチチップ型半導体装置 | |
| JPH0354842A (ja) | 集積回路素子のテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |