JP2005158768A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005158768A
JP2005158768A JP2003390502A JP2003390502A JP2005158768A JP 2005158768 A JP2005158768 A JP 2005158768A JP 2003390502 A JP2003390502 A JP 2003390502A JP 2003390502 A JP2003390502 A JP 2003390502A JP 2005158768 A JP2005158768 A JP 2005158768A
Authority
JP
Japan
Prior art keywords
columnar electrode
semiconductor
semiconductor device
surface treatment
treatment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003390502A
Other languages
English (en)
Other versions
JP4232613B2 (ja
Inventor
Takeshi Wakabayashi
猛 若林
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003390502A priority Critical patent/JP4232613B2/ja
Publication of JP2005158768A publication Critical patent/JP2005158768A/ja
Application granted granted Critical
Publication of JP4232613B2 publication Critical patent/JP4232613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ベース板上に複数のベアチップを積層してワイヤボンディングにより搭載した半導体装置において、ベアチップの種類が多少異なっても積層可能とする。
【解決手段】 ベース板１上には第１、第２の半導体構成体１１、２５が積層されて搭載されている。第１の半導体構成体１１は、上面周辺部に接続パッド１３を有する半導体基板（ベアチップ）１３上に再配線２０、柱状電極２１、封止膜２３が設けられた構造となっている。このように、第１の半導体構成体１１は再配線２０を有するものであるので、再配線２０の引き回しにより、柱状電極２１の配置位置を第２の半導体構成体２５によって覆われない位置に自由に変えることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、実装面積を小さくするため、ＳＩＰ(system integral package)と呼ばれるもので、ベース板の上面中央部に２つのベアチップを積層して搭載し、各ベアチップの上面周辺部に設けられた接続パッドとベース板の上面周辺部に設けられた接続パッドとをボンディングワイヤで接続したものがある（例えば、特許文献１参照）。この場合、下側のベアチップのワイヤボンディングを可能とするため、上側のベアチップのサイズは下側のベアチップのサイズよりも小さくなっている。
特開２００１−９４０４６号公報
しかして、半導体技術の分野では、品質保証のために、ウエハ状態において個片化される前の各ベアチップのバーンインを行ない、良品と判定されたベアチップを一般的にＫＧＤ(Known Good Die)と呼んでいる。しかるに、ベアチップは文字通りパッケージ封止していない裸のチップであるため、環境に対する保証構造とはなっていない。このため、半導体メーカーで品質保証されても、ユーザーである半導体組立メーカーにおいて個片化されたベアチップに対する不注意な取り扱い等により不良品となるおそれがある。
また、複数種類のベアチップを用いてＳＩＰを製造する場合には、品質保証の基準がそれぞれ異なる複数の半導体メーカのベアチップを搭載することが多いため、いずれのベアチップもＫＧＤとすることは一層困難となる。この場合、ＳＩＰを組み立てる直前にバーンインすることも考えられるが、半導体メーカにおけるバーンインは、製造工程の異常を即座に発見するために必要であり、二度でまとなるため生産効率が低下するし、また、ベアチップでの保管や運搬時に受けたダメージを回復することにはならない。このように、従来では、複数のベアチップが搭載されたＳＩＰ等の半導体装置を製造する場合、完全に品質保証されたベアチップを搭載することができず、品質の信頼性を確保することが困難であった。
そこで、この発明は、それぞれがボンディングワイヤにより接続される複数の半導体構成体からなるもので、品質の信頼性を十分に向上することが可能な半導体装置およびその製造方法を提供することを目的とする。
また、この発明は、ボンディングワイヤにより接続され、品質の信頼性を十分に向上することが可能な半導体構成体を能率良く製造することができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明は、それぞれが少なくとも相対向する１対の辺に沿って外部接続用電極が形成された複数の半導体構成体が、下層の半導体構成体の外部接続用電極が露出されるように上層の半導体構成体が順次搭載され、前記各半導体構成体の外部接続用電極がベース板の接続パッドにボンディングワイヤにより接続された半導体装置において、前記半導体構成体の中、少なくとも１つは、前記外部接続用電極の周囲を覆う封止膜を有するものであることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、最下層の前記半導体構成体または最上層の前記半導体構成体は、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有するものであることを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記柱状電極の周囲を覆う封止膜を有する半導体構成体は、再配線を有し、前記柱状電極は前記再配線上に形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項２に記載の発明において、前記柱状電極上に最上層がアルミニウム系金属または金からなる表面処理層が設けられ、前記表面処理層の上面は前記封止膜の上面と面一かそれよりも低くなっていることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記全ての半導体構成体が、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有するものであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有する半導体構成体以外の半導体構成体はベアチップからなることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記ベース板は前記接続パッドに接続された半田ボールを有することを特徴とするものである。
請求項８に記載の発明は、複数の接続パッドを有する半導体基板と、前記半導体基板上に前記接続パッドに接続されて設けられた柱状電極と、前記柱状電極を除く部分を覆う絶縁膜とを備えた半導体構成体を、ベース板の接続パッドにワイヤボンディングする半導体装置の製造方法であって、前記柱状電極上に表面処理層を該表面処理層の上面が前記絶縁膜の上面と面一かそれよりも低くなるように形成する工程を有することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記柱状電極の周囲における前記半導体基板上に前記絶縁膜を形成した後に、前記柱状電極の上面が前記絶縁膜の上面より低くなるようにエッチングし、次いで、前記柱状電極の上面を含む前記絶縁膜の上面にスパッタ法により表面処理層形成用層を形成し、次いで、少なくとも前記絶縁膜の上面に形成された前記表面処理層形成用層を研磨して除去することにより、前記柱状電極の上面に前記表面処理層を形成することを特徴とするものである。
請求項１０に記載の発明は、請求項８に記載の発明において、ウエハ状態の半導体基板上に前記柱状電極および前記絶縁膜を形成し、前記柱状電極の上面に前記表面処理層を形成した後に、前記表面処理層上にプロープピンを接触させてバーンインを行ない、次いで、前記ウエハ状態の半導体基板をダイシングすることを特徴とするものである。
この発明によれば、下層の半導体構成体の外部接続用電極が露出されるように上層の半導体構成体が順次搭載され、前記各半導体構成体の外部接続用電極がベース板の接続パッドにボンディングワイヤにより接続された半導体装置において、前記半導体構成体の中、少なくともベアチップ状態では完全な品質保証がなされないものが、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有するものであるため、該半導体構成体が保管や運搬時に受けるダメージを回避し、信頼性を向上することができる。この場合、半導体構成体は、ベアチップに比し、柱状電極および封止膜を余計に有するとしても、この厚さは８０〜１５０μｍ程度に過ぎないので、ベアチップとほぼ同じサイズを確保することができる。また、この発明によれば、複数の接続パッドを有する半導体基板と、前記半導体基板上に前記接続パッドに接続されて設けられた柱状電極と、前記柱状電極を除く部分を覆う絶縁膜とを備えた半導体構成体を、ベース板の接続パッドにワイヤボンディングする半導体装置の製造方法であって、前記柱状電極上に表面処理層を該表面処理層の上面が前記絶縁膜の上面と面一かそれよりも低くなるように形成するので、十分な品質保証がなされた半導体構成体を能率よく生産することが可能となる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ系樹脂等からなる平面矩形形状のベース板１を備えている。ベース板１の４辺部には複数の貫通孔２が設けられている。貫通孔２の近傍におけるベース板１の上下面には、貫通孔２に連続する貫通孔を有する銅箔からなる第１の上層接続パッド３および第１の下層接続パッド４が設けられている。
第１の上層接続パッド３および第１の下層接続パッド４の貫通孔を含む貫通孔２内には銅ペーストからなる上下導通部５が設けられている。第１の上層接続パッド３および上下導通部５の上面には銅からなる第２の上層接続パッド６が設けられている。第１の下層接続パッド４および上下導通部５の下面には銅からなる第２の下層接続パッド７が設けられている。そして、第１の上層接続パッド３を含む第２の上層接続パッド６と第１の下層接続パッド４を含む第２の下層接続パッド７とは上下導通部５を介して接続されている。この場合、第２の上層接続パッド６の所定の一部は、後述する第１の外部半導体構成体１１搭載領域の周囲に配置され、残部はその周囲に配置されている。
第２の下層接続パッド７を含むベース板１の下面にはソルダーレジストからなる下層絶縁膜８が設けられている。この場合、第２の下層接続パッド７の中央部に対応する部分における下層絶縁膜８には開口部９が設けられている。開口部９内およびその下側には半田ボール１０が第２の下層接続パッド７に接続されて設けられている。
ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の第１の半導体構成体１１の下面がダイボンド材からなる接着層１２を介して接着されている。この場合、第１の半導体構成体１１は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体４を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、第１の半導体構成体１１の構成について説明する。
第１の半導体構成体１１はシリコン基板（半導体基板）１３を備えている。シリコン基板１３は接着層１２を介してベース板１に接着されている。シリコン基板１３の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド１４が集積回路に接続されて設けられている。接続パッド１４の中央部を除くシリコン基板１３の上面には酸化シリコン等からなる絶縁膜１５が設けられ、接続パッド１４の中央部は絶縁膜１５に設けられた開口部１６を介して露出されている。
絶縁膜１５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）１７が設けられている。この場合、絶縁膜１５の開口部１６に対応する部分における保護膜１７には開口部１８が設けられている。保護膜１７の上面には銅等からなる下地金属層１９が設けられている。下地金属層１９の上面全体には銅からなる再配線２０が設けられている。下地金属層１９を含む再配線２０の一端部は、両開口部１６、１８を介して接続パッド１４に接続されている。
再配線２０の接続パッド部上面には銅からなる柱状電極２１が設けられている。柱状電極２１の上面にはアルミニウムやニッケル／金等からなる表面処理層２２が設けられている。再配線２０を含む保護膜１７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）２３がその上面が表面処理層２２の上面と面一となるように設けられている。そして、第１の半導体構成体１１の表面処理層２２は、金からなる第１のボンディングワイヤ２４を介して第２の上層接続パッド６の所定の一部に接続されている。
ここで、第１の半導体構成体１１の表面処理層２２を含む柱状電極２１は、封止膜２３の４辺部に配置されている。すなわち、第１の半導体構成体１１の封止膜２３の上面中央部には表面処理層２２を含む柱状電極２１は配置されていない。そして、第１の半導体構成体１１の封止膜２３の上面中央部には、当該上面中央部に対応するサイズの平面矩形形状の第２の半導体構成体２５の下面がダイボンド材からなる接着層２６を介して接着されている。
第２の半導体構成体２５は、そのサイズが第１の半導体構成体１１のサイズよりもある程度小さいだけであり、その基本的な構成は第１の半導体構成体１１と同じであるので、その詳細な説明は省略する。そして、第２の半導体構成体２５の表面処理層２７は、金からなる第２のボンディングワイヤ２８を介して第２の上層接続パッド６の残部に接続されている。第１、第２の半導体構成体１１、２５および第１、第２のボンディングワイヤ２４、２８を含むベース板１の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止材２９が設けられている。
次に、この半導体装置の製造方法の一例について説明するに、まず、代表として、第１の半導体構成体１１の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１３上にアルミニウム系金属等からなる接続パッド１４、酸化シリコン等からなる絶縁膜１５およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１７が設けられ、接続パッド１４の中央部が絶縁膜１５および保護膜１７に形成された開口部１６、１８を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板１３には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド１４は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部１６、１８を介して露出された接続パッド１４の上面を含む保護膜１７の上面全体に下地金属層１９を形成する。この場合、下地金属層１９は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１９の上面にメッキレジスト膜３１をパターン形成する。この場合、再配線２０形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１９の上面に再配線２０を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図４に示すように、再配線２０を含む下地金属層１９の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極２１形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の再配線２０の接続パッド部上面に柱状電極２１を形成する。次に、メッキレジスト膜３３を剥離し、次いで、再配線２０をマスクとして下地金属層１９の不要な部分をエッチングして除去すると、図５に示すように、再配線２０下にのみ下地金属層１９が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極２１および再配線２０を含む保護膜１７の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜２３をその厚さが柱状電極２１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極２１の上面は封止膜２３によって覆われている。
次に、封止膜２３および柱状電極２１の上面側を適宜に研磨し、図７に示すように、柱状電極２１の上面を露出させるとともに、この露出された柱状電極２１の上面を含む封止膜２３の上面を平坦化する。ここで、柱状電極２１の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極２１の高さにばらつきがあるため、このばらつきを解消して、柱状電極２１の高さを均一にするためである。
次に、図８に示すように、ハーフエッチングにより、柱状電極２１の上面側をやや一例として３〜１０μｍ除去し、柱状電極２１上における封止膜２３に開口部３５を形成する。次に、図９に示すように、スパッタ法等により、開口部３５を介して露出された柱状電極２１の上面を含む封止膜２３の上面全体にアルミニウムやニッケル／金等からなる表面処理層形成用層３６を形成する。表面処理層形成用層３６の厚さは、一例として、アルミニウムの場合には、１μｍ程度とし、ニッケル／金の場合には、２〜５μｍ／０．１〜０．５μｍとする。
次に、封止膜２３の上面に形成された表面処理層形成用層３６およびその下側の封止膜２３の上面側を適宜に研磨し、図１０に示すように、柱状電極２１の上面のみに表面処理層２２を残存させる。この状態では、表面処理層２２の上面は封止膜２３の上面と面一となっているが、これに限らず、封止膜２３の上面よりも低くなるようにしてもよい。このように、柱状電極２１の上面を封止膜２３の上面より低くして表面処理層２２を形成しているので、封止膜２３上の表面処理層２２を研磨するだけで柱状電極２１の上面のみに表面処理層２２を形成することができ、生産の能率を向上することができる。
次に、図１１に示すように、バーンイン用検査治具４１として、下面に配線（図示せず）を有する配線基板４２の下面側に複数のプローブピン４３を有するプローブピン支持板４４が配置され、プローブピン４３の上端面が異方導電性ゴム４５を介して配線基板４２の配線に接続されたものを用意する。この場合、プローブピン４３の先端部はほぼ半球形状となっている。また、プローブピン４３の直径は表面処理層２２つまり柱状電極２１の直径よりもある程度小さくなっている。
そして、図示しないステージ上に配置されたウエハ状態のシリコン基板１３上に形成された表面処理層２２の上面に、バーンイン用検査治具４１のプローブピン４３の先端部を接触させ、バーンインを行なう。このように、ウエハ状態においてバーンインを行なっているので、バーンインを能率良く行なうことができる。
そして、バーンインが終了したら、次に、図１２に示すように、シリコン基板１３の下面全体に接着層１２を接着する。接着層１２は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板１３に固着する。次に、シリコン基板１３に固着された接着層１２をダイシングテープ（図示せず）に貼り付け、図１３に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板１３の下面に接着層１２を有する第１の半導体構成体１１が複数個得られる。
このようにして得られた第１の半導体構成体１１では、シリコン基板１３の下面に接着層１２を有するため、ダイシング工程後に各第１の半導体構成体１１のシリコン基板１３の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各第１の半導体構成体１１のシリコン基板１３の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
また、第１の半導体構成体１１は、Ｗ−ＣＳＰと言われるものであり、封止膜２３を備えている。このため、良品と判定された第１の半導体構成体１１は、環境に対する保証構造となっており、不注意な取り扱い等が多少あっても不良品となるおそれを少なくすることができる。なお、上記と同様の製造方法により得られる第２の半導体構成体２５も、Ｗ−ＣＳＰと言われるものであり、環境に対する保証構造となっている。
次に、図１に示すベース板１等の製造方法の一例について、簡単に説明する。この場合、ベース板１の上下面に第１、第２の上層接続パッド３、６および第１、第２の下層接続パッド４、７を形成するまでの工程について説明する。まず、ガラス布基材エポキシ系樹脂等からなるベース板１の上下面に銅箔がラミネートされているが、貫通孔２は形成されていないものを用意する。次に、ベース板１およびその上下面にラミネートされた銅箔に貫通孔２を形成する。
次に、貫通孔２内に銅ペーストを十分に充填し、加熱硬化後に上下面を研磨して、上下導通部５を形成する。次に、両銅箔をメッキ電流路とした銅の電解メッキにより、第２の上層接続パッド６および第２の下層接続パッド７を形成する。次に、第２の上層接続パッド６の上面および第２の下層接続パッド７の下面に形成したレジスト膜をマスクとして両銅箔の不要な部分をエッチングして除去すると、第１の上層接続パッド３および第１の下層接続パッド４が形成される。
次に、上記のようにして得られた第１、第２の半導体構成体１１、２５と第２の上層接続パッド６および第２の下層接続パッド７を有するベース板１とを用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、ベース板１の上面中央部に第１の半導体構成体１１の接着層１２を接着し、次いで、第１の半導体構成体１１の上面中央部に第２の半導体構成体２５の接着層２６を接着する。ここでの接着は、加熱加圧により、接着層１２、２６を本硬化させる。
次に、第１の半導体構成体１１の表面処理層２２とベース板１の第２の上層接続パッド６の所定の一部とを金からなる第１のボンディングワイヤ２４を介して接続する。次に、第２の半導体構成体２５の表面処理層２７とベース板１の第２の上層接続パッド６の残部とを金からなる第２のボンディングワイヤ２８を介して接続する。
なお、ベース板１の上面中央部に第１の半導体構成体１１の接着層１２を接着し、次いで、第１の半導体構成体１１の表面処理層２２とベース板１の第２の上層接続パッド６の所定の一部とを第１のボンディングワイヤ２４を介して接続し、次いで、第１の半導体構成体１１の上面中央部に第２の半導体構成体２５の接着層２６を接着し、次いで、第２の半導体構成体２５の表面処理層２７とベース板１の第２の上層接続パッド６の残部とを第２のボンディングワイヤ２８を介して接続するようにしてもよい。
次に、トランスファモールド法やポッティング法等により、第１、第２の半導体構成体１１、２５および第１、第２のボンディングワイヤ２４、２８を含むベース板１の上面にエポキシ系樹脂やポリイミド系樹脂等からなる封止材２９を形成する。
次に、スクリーン印刷法やスピンコーティング法等により、第２の下層接続パッド７を含むベース板１の下面にソルダーレジストからなる下層絶縁膜８を形成する。この場合、第２の下層接続パッド７の中央部に対応する部分における下層絶縁膜８には開口部９が形成されている。次に、開口部９内およびその下側に半田ボール１０を第２の下層接続パッド７に接続させて形成する。かくして、図１に示す半導体装置が得られる。
ここで、例えば、第１の半導体構成体１１の表面処理層２２をスパッタ法等により形成する理由について説明する。スパッタ法等により形成された表面処理層２２の厚さは、上述の如く、一例として、アルミニウムの場合には、１μｍ程度、ニッケル／金の場合には、２〜５μｍ／０．１〜０．５μｍと比較的厚くすることができる。これに対し、例えば、金の無電解メッキにより形成すると、０．１μｍ未満と薄くなる。
表面処理層２２の厚さが０．１μｍ未満と薄いと、ワイヤボンディングによる接合不良が発生しやすい。これに対し、表面処理層２２の厚さが、アルミニウムの場合１μｍ程度、ニッケル／金の場合２〜５μｍ／０．１〜０．５μｍと比較的厚いと、ワイヤボンディングによる接合不良が発生しにくいようにすることができる。
（第２実施形態）
図１４はこの発明の第２実施形態を説明するために示す第１の半導体構成体１４の平面図である。まず、図１を参照して説明すると、第１の半導体構成体１４は、平面正方形状の半導体基板１３の上面４辺部に接続パッド１４が配置されていても、再配線２０の引き回しにより、接続パッド１４に接続された再配線２０の接続パッド部の配置位置を図１において左右方向の２辺部のみとすることができる。したがって、図１４に示すように、柱状電極２１上に設けられた表面処理層２２の配置位置を左右方向の２辺部のみとすることができる。
この結果、封止膜２３の上面の左右方向中央部、つまり、図１４において一点鎖線で囲まれた平面長方形状の領域には、柱状電極２１上に設けられた表面処理層２２は配置されていない。そこで、封止膜２３の上面の左右方向中央部、つまり、図１４において一点鎖線で囲まれた平面長方形状の領域に、当該領域と同サイズの平面長方形状の第２の半導体構成体２５を搭載しても、第１の半導体構成体１１の柱状電極２１上に設けられた表面処理層２２は第２の半導体構成体２５によって覆われず、したがって第１の半導体構成体１１の柱状電極２１上に設けられた表面処理層２２に対するワイヤボンディングは可能である。
（第３実施形態）
図１５はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、第１の半導体構成体１１は、銅からなる再配線２０の接続パッド部上面に表面処理層２２を設け、再配線２０を含む保護膜１７の上面にソルダーレジストからなる絶縁膜２３をその上面が表面処理層２２の上面と面一となるように設けた点と、第１の半導体構成体１１上にベアチップ５１を搭載した点である。
すなわち、第１の半導体構成体１１は、再配線２０を有すれば、その上に搭載される第２の半導体構成体２５の平面形状に対応することができるため、柱状電極２１を有しない構造としてもよい。この場合、表面処理層２２の形成方法は上記第１実施形態の場合とほぼ同じであり、再配線２０を含む保護膜１７の上面に、再配線２０の接続パッド部に対応する部分に開口部を有する絶縁膜２３を形成し、スパッタ法等により表面処理層形成用層を形成し、表面処理層形成用層の不要な部分を研磨により除去すればよい。
また、第１の半導体構成体１１上には、ベアチップ５１が搭載されている。ここで、ベアチップとは、パッケージ封止していない裸のチップのことであり、具体的には、シリコン基板の上面周辺部に複数の接続パッドが設けられ、接続パッドの中央部を除く部分を酸化シリコン等からなる第１の絶縁膜あるいは第１の絶縁膜上にポリイミド等の樹脂からなる第２の絶縁膜（図示せず）が設けられるだけで、接続パッド上に柱状の突起電極および該突起電極の周囲を覆う封止膜が設けられていないチップのことをいう。
（その他の実施形態）
上記実施形態では、ベース板１上に２つの半導体構成体１１、２５を積層した場合について説明したが、これに限らず、３つ以上の半導体構成体を積層するようにしてもよい。ただし、半導体構成体のサイズは上に行くに従って漸次小さくする必要がある。また、半導体構成体とベアチップとは、搭載される位置に関係なく、完全な品質保証がなされないものを半導体構成体とすれば、残りは半導体構成体を用いてもベアチップを用いてもよい。
また、上記実施形態においては、半導体構成体は、再配線がチップの中央部側に延出された、所謂、ファンインとなされているが、再配線は、チップの周縁部側に延出された、所謂、ファンアウトとなしてもよく、また、再配線を設けることなく、接続パッド上に、直接、柱状電極を設けてもよい。
また、上記実施形態では、ベース板１の下面周辺部に下層接続パッド７を形成した場合について説明したが、これに限らず、ベース板１の下面に下層配線を形成し、且つ、この下層配線の接続パッド部をベース板１の下面全体にマトリックス状に配置し、その下に半田ボールをマトリックス状に配置するようにしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造に際し、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 この発明の第２実施形態を説明するために示す第１の半導体構成体の平面図。 この発明の第３実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
５ 上下導通部
６ 上層接続パッド
７ 下層接続パッド
８ 下層絶縁膜
１０ 半田ボール
１１ 第１の半導体構成体
１４ 接続パッド
２０ 再配線
２１ 柱状電極
２２ 表面処理層
２３ 封止膜（絶縁膜）
２４ 第１のボンディングワイヤ
２４ 第２の半導体構成体
２７ 表面処理層
２８ 第２のボンディングワイヤ
２９ 封止材

Claims (10)

  1. それぞれが少なくとも相対向する１対の辺に沿って外部接続用電極が形成された複数の半導体構成体が、下層の半導体構成体の外部接続用電極が露出されるように上層の半導体構成体が順次搭載され、前記各半導体構成体の外部接続用電極がベース板の接続パッドにボンディングワイヤにより接続された半導体装置において、前記半導体構成体の中、少なくとも１つは、前記外部接続用電極の周囲を覆う封止膜を有するものであることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、最下層の前記半導体構成体または最上層の前記半導体構成体は、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有するものであることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記柱状電極の周囲を覆う封止膜を有する半導体構成体は、再配線を有し、前記柱状電極は前記再配線上に形成されていることを特徴とする半導体装置。
  4. 請求項２に記載の発明において、前記柱状電極上に最上層がアルミニウム系金属または金からなる表面処理層が設けられ、前記表面処理層の上面は前記封止膜の上面と面一かそれよりも低くなっていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記全ての半導体構成体が、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有するものであることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記外部接続用電極としての柱状電極および前記柱状電極の周囲を覆う封止膜を有する半導体構成体以外の半導体構成体はベアチップからなることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記ベース板は前記接続パッドに接続された半田ボールを有することを特徴とする半導体装置。
  8. 複数の接続パッドを有する半導体基板と、前記半導体基板上に前記接続パッドに接続されて設けられた柱状電極と、前記柱状電極を除く部分を覆う絶縁膜とを備えた半導体構成体を、ベース板の接続パッドにワイヤボンディングする半導体装置の製造方法であって、前記柱状電極上に表面処理層を該表面処理層の上面が前記絶縁膜の上面と面一かそれよりも低くなるように形成する工程を有することを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の発明において、前記柱状電極の周囲における前記半導体基板上に前記絶縁膜を形成した後に、前記柱状電極の上面が前記絶縁膜の上面より低くなるようにエッチングし、次いで、前記柱状電極の上面を含む前記絶縁膜の上面にスパッタ法により表面処理層形成用層を形成し、次いで、少なくとも前記絶縁膜の上面に形成された前記表面処理層形成用層を研磨して除去することにより、前記柱状電極の上面に前記表面処理層を形成することを特徴とする半導体装置の製造方法。
  10. 請求項８に記載の発明において、ウエハ状態の半導体基板上に前記柱状電極および前記絶縁膜を形成し、前記柱状電極の上面に前記表面処理層を形成した後に、前記表面処理層上にプロープピンを接触させてバーンインを行ない、次いで、前記ウエハ状態の半導体基板をダイシングすることを特徴とする半導体装置の製造方法。
JP2003390502A 2003-11-20 2003-11-20 半導体装置の製造方法 Expired - Fee Related JP4232613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390502A JP4232613B2 (ja) 2003-11-20 2003-11-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390502A JP4232613B2 (ja) 2003-11-20 2003-11-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005158768A true JP2005158768A (ja) 2005-06-16
JP4232613B2 JP4232613B2 (ja) 2009-03-04

Family

ID=34717857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390502A Expired - Fee Related JP4232613B2 (ja) 2003-11-20 2003-11-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4232613B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106569A1 (ja) * 2005-03-31 2006-10-12 Spansion Llc 積層型半導体装置及びその製造方法
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
WO2010106732A1 (ja) * 2009-03-17 2010-09-23 パナソニック株式会社 半導体装置
US8293574B2 (en) 2006-01-10 2012-10-23 Teramikros, Inc. Semiconductor device having a plurality of semiconductor constructs
JP2013232671A (ja) * 2005-06-24 2013-11-14 Megica Corp 線路デバイスの製造方法
US8884433B2 (en) 2005-06-24 2014-11-11 Qualcomm Incorporated Circuitry component and method for forming the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106569A1 (ja) * 2005-03-31 2006-10-12 Spansion Llc 積層型半導体装置及びその製造方法
JPWO2006106569A1 (ja) * 2005-03-31 2008-09-11 スパンション エルエルシー 積層型半導体装置及びその製造方法
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
JP2013232671A (ja) * 2005-06-24 2013-11-14 Megica Corp 線路デバイスの製造方法
US8884433B2 (en) 2005-06-24 2014-11-11 Qualcomm Incorporated Circuitry component and method for forming the same
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
US8293574B2 (en) 2006-01-10 2012-10-23 Teramikros, Inc. Semiconductor device having a plurality of semiconductor constructs
WO2010106732A1 (ja) * 2009-03-17 2010-09-23 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP4232613B2 (ja) 2009-03-04

Similar Documents

Publication Publication Date Title
US6762488B2 (en) Light thin stacked package semiconductor device and process for fabrication thereof
US7368813B2 (en) Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JP4609317B2 (ja) 回路基板
US10651050B2 (en) Semiconductor device packages and structures
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP2009071095A (ja) 半導体装置の製造方法
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4232613B2 (ja) 半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
TWI555101B (zh) 封裝結構及其製法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4324732B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置
JP2007208153A (ja) 半導体装置及びその製造方法
JP2006186375A (ja) 半導体素子パッケージ及びその製造方法
JP4321758B2 (ja) 半導体装置
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP4297154B2 (ja) 半導体装置の製造方法
JP4439339B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees