JP4297154B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4297154B2
JP4297154B2 JP2006276723A JP2006276723A JP4297154B2 JP 4297154 B2 JP4297154 B2 JP 4297154B2 JP 2006276723 A JP2006276723 A JP 2006276723A JP 2006276723 A JP2006276723 A JP 2006276723A JP 4297154 B2 JP4297154 B2 JP 4297154B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating film
semiconductor device
base plate
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006276723A
Other languages
English (en)
Other versions
JP2007019551A (ja
Inventor
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006276723A priority Critical patent/JP4297154B2/ja
Publication of JP2007019551A publication Critical patent/JP2007019551A/ja
Application granted granted Critical
Publication of JP4297154B2 publication Critical patent/JP4297154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
例えばBGA(ball grid array)と呼ばれる半導体装置には、LSIなどからなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板(インターポーザ)の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。
図26は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ1は、シリコン基板2の周辺部に銅などからなる複数のバンプ電極3が設けられた構造となっている。
中継基板4は、サイズが半導体チップ1のシリコン基板2のサイズよりもやや大きいベースフィルム5を備えている。ベースフィルム5の上面には、半導体チップ1のバンプ電極3に接続される再配線6が設けられている。
再配線6は、半導体チップ1のバンプ電極3に対応して設けられた第1の接続パッド7と、マトリクス状に設けられた第2の接続パッド8と、第1と第2の接続パッド7、8を接続する引き回し線9とからなっている。第2の接続パッド8の中央部に対応する部分におけるベースフィルム5には円孔10が設けられている。
そして、半導体チップ1は中継基板4の上面中央部に異方性導電接着剤11を介して搭載されている。異方性導電接着剤11は、熱硬化性樹脂12中に多数の導電性粒子13を含有させたものからなっている。
半導体チップ1を中継基板4上に搭載する場合には、まず、中継基板4の上面中央部にシート状の異方性導電接着剤11を介して半導体チップ1を位置合わせしてただ単に載置する。
次に、熱硬化性樹脂12が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極3が熱硬化性樹脂12を押し退けて第1の接続パッド7の上面に導電性粒子13を介して導電接続され、且つ、半導体チップ1の下面が中継基板4の上面に熱硬化性樹脂12を介して接着される。
次に、半導体チップ1を含む中継基板4の上面全体にエポキシ系樹脂からなる封止膜14を形成する。次に、円孔10内およびその下方に半田ボール15を第2の接続パッド8に接続させて形成する。この場合、第2の接続パッド8はマトリクス状に配置されているため、半田ボール15もマトリクス状に配置される。
ここで、半田ボール15のサイズは半導体チップ1のバンプ電極3のサイズより大きく、また、各半田ボール15相互の接触を避けるため、その配置間隔をバンプ電極3の配置間隔より大きくする必要がある。そこで、半導体チップ1のバンプ電極3の数が増大した場合、各半田ボール15に必要な配置間隔を得るため、その配置領域を半導体チップ1のサイズより大きくすることが必要となり、そのために、中継基板4のサイズを半導体チップ1のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール15のうち、周辺部の半田ボール15は半導体チップ1の周囲に配置されている。
ところで、上記従来の半導体装置では、再配線6が形成された中継基板4を用い、位置合わせした後のボンディングにより、半導体チップ1のバンプ電極3の下面を中継基板4の再配線6の第1の接続パッド7の上面に導電接続する構成としているので、半導体チップ1のバンプ電極3の数が増大し、バンプ電極3のサイズおよび配置間隔が小さくなると、位置合わせが極めて大変であるという問題があった。この場合、半導体チップ1のサイズを大きくすれば、バンプ電極3のサイズおよび配置間隔を大きくすることができることは当然であるが、そのようにすると、ウエハ状態からの半導体チップの取り数が激減し、極めて高価なものとなってしまう。また、半導体チップ1を1つずつ中継基板4上にボンディングして搭載しなければならず、製造工程が煩雑であるという問題があった。このようなことは、半導体チップを複数個備えたマルチチップモジュール型の半導体装置の場合も同様である。
そこで、この発明は、ボンディングによることなく外部接続電極の配置間隔を大きくすることができる半導体装置の製造方法を提供することを目的とする。
また、この発明は、複数の半導体装置を一括して製造することができる半導体装置の製造方法を提供することを目的とする。
請求項1に記載の発明は、半導体基板上に、それぞれ、パッド部を有する複数の再配線が形成された複数の半導体構成体を相互に離間してベース板上に配置する工程と、前記複数の半導体構成体上を含む前記ベース板の上面全体に絶縁膜を形成する工程と、前記絶縁膜の上面に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記パッド部に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体間に形成された前記絶縁膜上に配置されるように形成する工程と、前記ベース板を前記半導体構成体から分離して取り除く工程と、前記ベース板を取り除いて露出された前記半導体構成体の前記半導体基板の裏面を薄くする工程と、前記各半導体構成体間における前記絶縁膜を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体より外側の領域の前記絶縁膜上に形成された前記半導体構成体を少なくとも1つ有する半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記絶縁膜を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の再配線とそれに対応する前記各組の上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線のパッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記上層再配線のパッド部上に突起状の接続端子を形成する工程を有することを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、 前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含み、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記埋込材を切断する工程を含むことを特徴とするものである。
そして、この発明によれば、半導体基板上に再配線を設けてなる複数または複数組の半導体構成体をベース板上に配置し、半導体構成体を含むベース板の上面全体に絶縁膜を形成し、絶縁膜の上面に上層再配線を半導体構成体の再配線に接続させて形成し、絶縁膜を少なくとも切断することにより、半導体構成体を1つまたは1組有し、その周囲に絶縁膜を有するとともに、周囲の絶縁膜上に上層再配線の一部が配置されてなる半導体装置を複数個一括して得ることができ、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができ、また複数または複数組の半導体構成体に対して絶縁膜および上層再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。また、絶縁膜を切断する前に半導体基板の裏面を薄くするので、薄型化された半導体装置を効率的に製造することができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板20を備えている。ベース板20の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層21が設けられている。接着層21の上面中央部には、ベース板20のサイズよりもやや小さいサイズの平面正方形状の半導体構成体22の下面が接着されている。
半導体構成体22は半導体チップ23を含んでいる。半導体チップ23は、接着層21の上面中央部に接着されたシリコン基板24の上面周辺部にアルミニウムなどからなる複数の接続パッド25が設けられ、接続パッド25の中央部を除くシリコン基板24の上面に酸化シリコンなどからなる絶縁膜26および感光性ポリイミドなどからなる保護膜27が設けられ、接続パッド25の中央部が絶縁膜26および保護膜27に形成された開口部28を介して露出されたものからなっている。
ここで、半導体チップ23は、通常、ウエハ状態の半導体基板をダイシングして個々の半導体チップとなした場合に得られるものである。しかしながら、この発明では、ウエハ状態の半導体基板上に接続パッド25、絶縁膜26および保護膜27が形成された状態では、ダイシングを行わず、以下に説明するように、再配線を有する半導体構成体22が得られる状態でウエハ状態の半導体基板をダイシングする。
半導体チップ23の保護膜27上には、保護膜27に形成された開口部28を介して露出された接続パッド25の上面から保護膜27の上面の所定の箇所にかけて下地金属層29aが設けられている。下地金属層29aの上面には上層金属層29bが設けられ、下地金属層29aおよび上層金属層29bにより再配線30が形成されている。
このように、半導体構成体22は、接続パッド25、絶縁膜26および保護膜27を有する導体チップ23を含み、さらに、下地金属層29aおよび上層金属層29bからなる再配線30を含んで構成されている。図1において、保護膜27の開口部28内には下地金属層29aのみが形成されているが、これは図示の都合上であって、実際には、上層金属層29bも形成される。
半導体構成体22の再配線30を含む保護膜27の上面および半導体構成体22の周囲における接着層21の上面にはエポキシ系樹脂からなる封止膜(絶縁膜)31が設けられている。封止膜31の再配線30のパッド部に対応する部分には開口部32が設けられている。開口部32を介して露出された再配線30のパッド部の上面から封止膜31の上面の所定の箇所にかけて上層下地金属層33aが設けられている。上層下地金属層33aの上面全体には上層金属層39bが設けられ、上層下地金属層33aおよび上層金属層39bにより再配線34が形成されている。
上層再配線34を含む封止膜31の上面全体にはソルダーレジストなどからなる絶縁膜35が設けられている。絶縁膜35の上層再配線34の接続パッド部34aに対応する部分には開口部36が設けられている。開口部36内およびその上方には半田ボール(突起状の接続端子)37が上層再配線34の接続パッド部34aに接続されて設けられている。複数の半田ボール37は、絶縁膜35上にマトリクス状に配置されている。
ところで、ベース板20のサイズを半導体構成体22のサイズよりもやや大きくしているのは、半導体チップ23の接続パッド25の数の増加に応じて、半田ボール37の配置領域を半導体構成体22のサイズよりもやや大きくし、これにより、接続パッド34aのサイズおよび配置間隔を接続パッド25のサイズおよび配置間隔よりも大きくするためである。
このため、マトリクス状に配置された上層再配線34の接続パッド部34aは、半導体構成体22に対応する領域のみでなく、半導体構成体22の周側面に設けられた絶縁膜31に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール47のうち、少なくとも最外周の半田ボール47は半導体構成体22よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体22の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)24上にアルミニウムからなる接続パッド25、酸化シリコンからなる絶縁膜26および感光性ポリイミドからなる保護膜27が設けられ、接続パッド25の中央部が絶縁膜26および保護膜27に形成された開口部28を介して露出されたものを用意する。
次に、図3に示すように、開口部28を介して露出された接続パッド25の上面を含む保護膜27の上面全体に下地金属層29aを形成する。この場合、下地金属層29aは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層33aの場合も同様である。
次に、下地金属層29のa上面にメッキレジスト膜41をパターン形成する。この場合、再配線30形成領域に対応する部分におけるメッキレジスト膜41には開口部42が形成されている。次に、下地金属層29aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜41の開口部42内の下地金属層29aの上面に上層金属層29bを形成する。
次に、メッキレジスト膜41を剥離し、次いで、上層金属層29bをマスクとして下地金属層29aの不要な部分をエッチングして除去すると、図4に示すように、上層金属層29b下にのみ下地金属層29aが残存され再配線30が形成される。次に、図5に示すように、ダンシング工程を経ると、半導体チップ23上に再配線30を設けてなる半導体構成体22が複数個得られる。
次に、このようにして得られた半導体構成体22を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図6に示すように、図1に示すベース板20を複数枚採取することができるベース板20の上面全体に接着層21が設けられたものを用意する。そして、接着層21の上面の所定の複数箇所にそれぞれ半導体構成体22のシリコン基板24の下面を接着する。
次に、図7に示すように、複数の半導体構成体22を含む接着層21の上面全体にエポキシ系樹脂からなる封止膜31を印刷法やモールド法などによりその厚さが半導体構成体22の高さよりもやや厚くなるように形成する。したがって、この状態では、半導体構成体22の上面は封止膜31によって覆われている。次に、必要に応じて、封止膜31の上面側を適宜に研磨して、封止膜31の上面を平滑化する。次に、封止膜31の再配線30のパッド部に対応する部分に、フォトリソグラフィあるいはCO2レーザの照射により、開口部32を形成する。
次に、図8に示すように、開口部32を介して露出された再配線30のパッド部を含む封止膜31の上面全体に銅の無電解メッキにより上層下地金属層33aを形成する。次に、上層下地金属層33aの上面にメッキレジスト膜43をパターン形成する。この場合、上層再配線34形成領域に対応する部分におけるメッキレジスト膜43には開口部44が形成されている。次に、上層下地金属層33aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜43の開口部44内の上層下地金属層33aの上面に上層金属層33bを形成する。
次に、メッキレジスト膜43を剥離し、次いで、上層金属層33bをマスクとして上層下地金属層33aの不要な部分をエッチングして除去すると、図9に示すように、上層金属層33b下にのみ上層下地金属層33aが残存された上層再配線34が形成される。
次に、図10に示すように、上層再配線34を含む封止膜31の上面全体にソルダーレジストからなる絶縁膜35をパターン形成する。この場合、絶縁膜35の上層再配線34の接続パッド部34aに対応する部分には開口部36が形成されている。次に、開口部36内およびその上方に半田ボール37を上層再配線34の接続パッド部34aに接続させて形成する。
次に、図11に示すように、互いに隣接する半導体構成体22間において、絶縁膜35、封止膜31、接着層21およびベース板20を切断すると、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体22の再配線30に接続される上層下地金属層33aおよび上層金属層33bを無電解メッキ(またはスパッタ)および電解メッキにより形成しているので、ボンディングによらないで、半導体構成体22の再配線30と上層再配線34との間を導電接続することができる。
このように、上層再配線34が半導体構成体22の再配線30のパッド部にメッキにより直接接合されるものであるため、上層絶縁膜31の開口部32は、10μm×10μmの方形または同面積の円形の面積を有していれば強度的に十分である。
これに対し、図26に示す従来の半導体チップでは、バンプ電極3の直径は100〜150μm程度(ピッチは、通常、この2倍)であるので、従来の、バンプ電極と再配線とをボンディングにより接合する方法と比較すると、接続パッド部34aのサイズおよび配置間隔が遙かにすることができ、且つ、プロセスも効率的である。
このように、接続パッド部34aのサイズおよび配置間隔を小さいものとすることができるので、上層の再配線を有する本発明の半導体装置のサイズを小さいものとすることができる。
また、上記製造方法では、ベース板20上の接着層21上の所定の複数箇所にそれぞれ半導体構成体22を接着して配置し、複数の半導体構成体22に対して封止膜31、上層下地金属層33、上層再配線34、絶縁膜35および半田ボール37の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
また、ベース板20と共に複数の半導体構成体22を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板20の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
さらに、図1に示す半導体装置では、シリコン基板24上に感光性ポリイミドなどからなる保護膜27、エポキシ系樹脂などからなる封止膜31および感光性ポリイミドなどからなる絶縁膜35を積層しているので、この3層の樹脂層により、この半導体装置を半田ボール37を介して回路基板(図示せず)上に搭載した後において、シリコン基板24と回路基板との熱膨張係数差に起因する応力をある程度緩和することができる。
次に、図1に示す半導体装置の製造方法の他の例について説明する。まず、図12に示すように、紫外線透過性の透明樹脂板やガラス板などからなる別のベース板51の上面全体に紫外線硬化型の粘着シートなどからなる接着層52を接着し、接着層52の上面に上述のベース板20および接着層21を接着したものを用意する。
そして、図6〜図10にそれぞれ示す製造工程を経た後に、図13に示すように、絶縁膜35、封止膜31、接着層21、ベース板20および接着層52を切断し、別のベース板51を切断しない。次に、別のベース板51の下面側から紫外線を照射し、接着層52を硬化させる。すると、分断されたベース板20の下面に対する接着層52による接着性が低下する。そこで、接着層52上に存在する個片化されたものを1つずつ剥がしてピックアップすると、図1に示す半導体装置が複数個得られる。
この製造方法では、図13に示す状態において、接着層52上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に1つずつ剥がしてピックアップすることができる。また、別のベース板51の上面に残存する接着性が低下した接着層52を剥離すると、別のベース板51を再利用することができる。さらに、別のベース板51の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
なお、別のベース板55として、膨張させることにより半導体装置を取り外す、通常のダイシングテープなどを用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板55を研磨やエッチングにより除去するようにしてもよい。
次に、図1に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図7に示す製造工程後に、図14に示すように、開口部32を介して露出された再配線30の上面を含む封止膜31の上面全体に銅の無電解メッキにより上層下地金属層33aを形成する。次に、上層下地金属層33aをメッキ電流路として銅の電解メッキを行うことにより、上層下地金属層33の上面全体に上層金属層33cを形成する。次に、上層金属層層33cの上面の上層再配線形成領域に対応する部分にレジスト膜53をパターン形成する。
次に、レジスト膜53をマスクとして上層金属層33cおよび上層下地金属層33aの不要な部分をエッチングして除去すると、図15に示すように、レジスト膜53下にのみ上層金属層33cおよび上層下地金属層33aが残存され、上層再配線34が形成される。この後、レジスト膜53を剥離する。なお、これと同様の形成方法により、半導体構成体22の上層金属層29bおよび下地金属層29aを形成するようにしてもよい。
(第2実施形態)
図6に示す製造工程において、接着層21を半導体構成体22のシリコン基板24の下面に設け、この接着層21をベース板20の上面の各所定の箇所に接着した場合には、図16に示すこの発明の第2実施形態としての半導体装置が得られる。
このようにして得られた半導体装置では、シリコン基板24の下面が接着層21を介してベース板20の上面に接着されているほかに、シリコン基板24の側面などが封止膜36を介してベース板20の上面に接続されているので、半導体構成体22のベース板20に対する接合強度をある程度強くすることができる。
(第3、第4実施形態)
図17はこの発明の第3実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、ベース板20および接着層21を備えていないことである。
この第3実施形態の半導体装置を製造する場合には、例えば図10に示すように、半田ボール37を形成した後に、ベース板20を接着層21から剥がしたりまたはベース板20および接着層21を研磨やエッチングなどにより除去するなどして取り除いた後に、互いに隣接する半導体構成体22間において、絶縁膜35および封止膜31を切断すると、図17に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板20および接着層21を備えていないので、その分だけ、薄型化することができる。
また、ベース板20および接着層21を取り除いた後に、シリコン基板24および封止膜31の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体22間において、絶縁膜35および封止膜31を切断すると、図18に示すこの発明の第4実施形態としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
なお、半田ボール37を形成する前に、ベース板20および接着層21を研磨やエッチングなどにより除去し(必要に応じてさらにシリコン基板24および封止膜31の下面側を適宜に研磨し)、次いで半田ボール37を形成し、次いで互いに隣接する半導体構成体22間において、絶縁膜35および封止膜31を切断するようにしてもよい。
(第5実施形態)
図19はこの発明の第5実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、接着層21の下面に放熱用の金属層61が接着されていることである。金属層61は、厚さ数十μmの銅箔などからなっている。
この第5実施形態の半導体装置を製造する場合には、例えば図10に示すように、半田ボール37を形成した後に、ベース板20を研磨やエッチングなどにより除去し、次いで接着層21の下面全体に金属層61を接着し、次いで互いに隣接する半導体構成体22間において、絶縁膜35、封止膜31、接着層21および金属層61を切断すると、図18に示す半導体装置が複数個得られる。
なお、接着層21も研磨やエッチングなどにより除去し(必要に応じてさらにシリコン基板24および封止膜31の下面側を適宜に研磨し)、シリコン基板24および封止膜31の下面に新たな接着層を介して金属層61を接着するようにしてもよい。
(第6実施形態)
図11に示す場合には、互いに隣接する半導体構成体22間において切断したが、これに限らず、2個またはそれ以上の半導体構成体22を1組として切断し、例えば、図20に示すこの発明の第6実施形態のように、3個の半導体構成体22を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、3個で1組の半導体構成体22は同種、異種のいずれであってもよい。
(第7実施形態)
図21はこの発明の第7実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体22は、再配線30を含む保護膜27の上面に感光性ポリイミドなどからなる上層保護膜62が設けられ、上層保護膜62の再配線30のパッド部に対応する部分に開口部63が設けられたものからなっていることである。
この第7実施形態の半導体装置を製造する場合には、図4に示す製造工程後に、図22に示すように、再配線30を含む保護膜27の上面に感光性ポリイミドなどからなる上層保護膜62を形成し、上層保護膜62の再配線30のパッド部に対応する部分に開口部63を形成し、以下、図5〜図11に示す場合と同様の製造工程を経ると、図21に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、シリコン基板24上に感光性ポリイミドなどからなる保護膜27、感光性ポリイミドなどからなる上層保護膜62、エポキシ系樹脂などからなる封止膜31および感光性ポリイミドなどからなる絶縁膜35を積層しているので、この4層の樹脂層により、この半導体装置を半田ボール37を介して回路基板(図示せず)上に搭載した後において、シリコン基板24と回路基板との熱膨張係数差に起因する応力をより一層緩和することができる。なお、封止膜31の上面が上層保護膜62の上面と面一となるようにしてもよい。
(第8実施形態)
図23はこの発明の第8実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体22の周囲における接着層21の上面に方形枠状の埋込材71が設けられていることである。
この場合、埋込材71の厚さは、シリコン基板24の厚さと同じであってもよく、さらに絶縁膜25の厚さを加えた厚さと同じであってもよく、さらに保護膜26の厚さを加えた厚さと同じであってもよく、さらに再配線30の厚さを加えた厚さと同じであってもよい。したがって、埋込材71の上面は封止膜31によって覆われている。また、半導体構成体22と埋込材71との間には封止膜31が充填されている。
この第8実施形態の半導体装置を製造する場合には、図6に示す製造工程おいて、図24に示すように、接着層21の上面の所定の複数箇所にそれぞれ半導体構成体22のシリコン基板24の下面を接着するとともに、互いに隣接する半導体構成体22間における接着層21の上面に格子状の埋込材71の下面を接着する。
埋込材71の材料は、ベース板20と同じであってもよく、また別であってもよい。また、ベース板20および埋込材71の材料が熱可塑性樹脂である場合、接着層21を用いずに、両者を熱圧着し、次いで半導体構成体22のシリコン基板24の下面に設けられた接着層21(図参照)をベース板20の上面に接着するようにしてもよい。また、シート状の埋込材71を接着層21の上面全体に接着し(またはベース板20上に熱圧着し)、座ぐり加工により、格子状の埋込材71を形成するようにしてもよい。
次に、図25に示すように、複数の半導体構成体22および格子状の埋込材71を含む接着層21の上面全体にエポキシ系樹脂などからなる封止膜31を印刷法やモールド法などにより、その厚さが半導体構成体22の高さよりもやや厚くなるように形成する。次に、必要に応じて、封止膜31の上面側を適宜に研磨して、封止膜31の上面を平滑化する。次に、封止膜31の再配線30のパッド部に対応する部分に、フォトリソグラフィあるいはCO2レーザの照射により、開口部32を形成する。以下、図8〜図11に示す場合と同様の製造工程を経ると、図23に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図25に示すように、互いに隣接する半導体構成体22間における封止膜31の量を埋込材71の体積の分だけ少なくすることができる。この結果、エポキシ系樹脂などからなる封止膜31の硬化時の収縮による応力を小さくすることができる。
(その他の実施形態)
ところで、上記各実施形態では、封止膜31上に設けた絶縁膜35上に上層再配線34を設けた場合について説明したが、これに限らず、封止膜31上に設ける絶縁膜を複数層とし、その層間に、半導体構成体22の再配線30と上層再配線34とを接続する層間再配線を設けるようにしてもよい。
この発明の第1実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図2に続く製造工程の断面図。 図3に続く製造工程の断面図。 図4に続く製造工程の断面図。 図5に続く製造工程の断面図。 図6に続く製造工程の断面図。 図7に続く製造工程の断面図。 図8に続く製造工程の断面図。 図9に続く製造工程の断面図。 図10に続く製造工程の断面図。 図1に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。 同他の例において、所定の製造工程の断面図。 図1に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。 図14に続く製造工程の断面図。 この発明の第2実施形態としての半導体装置の断面図。 この発明の第3実施形態としての半導体装置の断面図。 この発明の第4実施形態としての半導体装置の断面図。 この発明の第5実施形態としての半導体装置の断面図。 この発明の第6実施形態としての半導体装置の断面図。 この発明の第7実施形態としての半導体装置の断面図。 図21に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。 この発明の第8実施形態としての半導体装置の断面図。 図23に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。 図24に続く製造工程の断面図。 従来の半導体装置の一例の断面図。
符号の説明
20 ベース板
21 接着層
22 半導体構成体
23 半導体チップ
24 シリコン基板
25 接続パッド
29 下地金属層
30 再配線
31 封止膜
33 上層下地金属層
34 上層再配線
35 絶縁膜
37 半田ボール

Claims (9)

  1. 半導体基板上に、それぞれ、パッド部を有する複数の再配線が形成された複数の半導体構成体を相互に離間してベース板上に配置する工程と、
    前記複数の半導体構成体上を含む前記ベース板の上面全体に絶縁膜を形成する工程と、
    前記絶縁膜の上面に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記パッド部に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体間に形成された前記絶縁膜上に配置されるように形成する工程と、
    前記ベース板を前記半導体構成体から分離して取り除く工程と、
    前記ベース板を取り除いて露出された前記半導体構成体の前記半導体基板の裏面を薄くする工程と、
    前記各半導体構成体間における前記絶縁膜を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体より外側の領域の前記絶縁膜上に形成された前記半導体構成体を少なくとも1つ有する半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記絶縁膜を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  3. 請求項1に記載の発明において、前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項1に記載の発明において前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項1に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の再配線とそれに対応する前記各組の上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  6. 請求項1に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線のパッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の発明において、前記上層再配線のパッド部上に突起状の接続端子を形成する工程を有することを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とする半導体装置の製造方法。
  9. 請求項1に記載の発明において、 前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含み、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記埋込材を切断する工程を含むことを特徴とする半導体装置の製造方法。
JP2006276723A 2006-10-10 2006-10-10 半導体装置の製造方法 Expired - Lifetime JP4297154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006276723A JP4297154B2 (ja) 2006-10-10 2006-10-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276723A JP4297154B2 (ja) 2006-10-10 2006-10-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002232737A Division JP3951854B2 (ja) 2002-08-09 2002-08-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007019551A JP2007019551A (ja) 2007-01-25
JP4297154B2 true JP4297154B2 (ja) 2009-07-15

Family

ID=37756361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276723A Expired - Lifetime JP4297154B2 (ja) 2006-10-10 2006-10-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4297154B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085405A1 (de) 2010-10-29 2012-05-03 Advics Co., Ltd. Fahrzeugbewegung-Steuervorrichtung,

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296030B2 (en) * 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085405A1 (de) 2010-10-29 2012-05-03 Advics Co., Ltd. Fahrzeugbewegung-Steuervorrichtung,

Also Published As

Publication number Publication date
JP2007019551A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP3918681B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
KR100548668B1 (ko) 반도체 장치 및 그 제조방법
US7618886B2 (en) Semiconductor device and method of manufacturing the same
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2004349361A (ja) 半導体装置およびその製造方法
JP2007184438A (ja) 半導体装置
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
JP2003298005A (ja) 半導体装置およびその製造方法
JP4349376B2 (ja) 半導体装置およびその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP4135390B2 (ja) 半導体装置およびその製造方法
CN105304580B (zh) 半导体装置及其制造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP4297154B2 (ja) 半導体装置の製造方法
JP4337859B2 (ja) 半導体装置
JP4337858B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP2005159199A (ja) 半導体装置およびその製造方法
JP4297153B2 (ja) 半導体装置の製造方法
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent or registration of utility model

Ref document number: 4297154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term