JP4337859B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4337859B2
JP4337859B2 JP2006275657A JP2006275657A JP4337859B2 JP 4337859 B2 JP4337859 B2 JP 4337859B2 JP 2006275657 A JP2006275657 A JP 2006275657A JP 2006275657 A JP2006275657 A JP 2006275657A JP 4337859 B2 JP4337859 B2 JP 4337859B2
Authority
JP
Japan
Prior art keywords
upper layer
insulating film
rewiring
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006275657A
Other languages
English (en)
Other versions
JP2007049183A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006275657A priority Critical patent/JP4337859B2/ja
Publication of JP2007049183A publication Critical patent/JP2007049183A/ja
Application granted granted Critical
Publication of JP4337859B2 publication Critical patent/JP4337859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置に関する。
例えばBGA(ball grid array)と呼ばれる半導体装置には、LSIなどからなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板(インターポーザ)の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。ここで、中継基板は、半導体チップ上に形成された外部接続電極を他の回路基板にボンディングする際、接続強度および信頼性を得るために、再配線によりそのサイズおよびピッチを充分大きなものとするために用いられる。
図30は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ1は、シリコン基板2の周辺部に銅などからなる複数のバンプ電極3が設けられた構造となっている。
中継基板4は、サイズが半導体チップ1のシリコン基板2のサイズよりもやや大きいベースフィルム5を備えている。ベースフィルム5の上面には、半導体チップ1のバンプ電極3に接続される再配線6が設けられている。
再配線6は、半導体チップ1のバンプ電極3に対応して設けられた第1の接続パッド7と、マトリクス状に設けられた第2の接続パッド8と、第1と第2の接続パッド7、8を接続する引き回し線9とからなっている。第2の接続パッド8の中央部に対応する部分におけるベースフィルム5には円孔10が設けられている。
そして、半導体チップ1は中継基板4の上面中央部に異方性導電接着剤11を介して搭載されている。異方性導電接着剤11は、熱硬化性樹脂12中に多数の導電性粒子13を含有させたものからなっている。
半導体チップ1を中継基板4上に搭載する場合には、まず、中継基板4の上面中央部にシート状の異方性導電接着剤11を介して半導体チップ1を位置合わせしてただ単に載置する。
次に、熱硬化性樹脂12が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極3が熱硬化性樹脂12を押し退けて第1の接続パッド7の上面に導電性粒子13を介して導電接続され、且つ、半導体チップ1の下面が中継基板4の上面に熱硬化性樹脂12を介して接着される。
次に、半導体チップ1を含む中継基板4の上面全体にエポキシ系樹脂からなる樹脂封止膜14を形成する。次に、円孔10内およびその下方に半田ボール15を第2の接続パッド8に接続させて形成する。この場合、第2の接続パッド8はマトリクス状に配置されているため、半田ボール15もマトリクス状に配置される。
ここで、半田ボール15のサイズは半導体チップ1のバンプ電極3のサイズより大きく、また、各半田ボール15相互の接触を避けるため、その配置間隔をバンプ電極3の配置間隔より大きくする必要がある。そこで、半導体チップ1のバンプ電極3の数が増大した場合、各半田ボール15に必要な配置間隔を得るため、その配置領域を半導体チップ1のサイズより大きくすることが必要となり、そのために、中継基板4のサイズを半導体チップ1のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール15のうち、周辺部の半田ボール15は半導体チップ1の周囲に配置されている。
ところで、上記従来の半導体装置では、再配線6が形成された中継基板4を用い、位置合わせした後のボンディングにより、半導体チップ1のバンプ電極3の下面を中継基板4の再配線6の第1の接続パッド7の上面に異方性導電接着剤11の導電性粒子13を介して導電接続する構成としているので、半導体チップ1のバンプ電極3の数が増大し、バンプ電極3のサイズおよび配置間隔が小さくなると、位置合わせが極めて大変であるという問題があった。この場合、半導体チップ1のサイズを大きくすれば、バンプ電極3のサイズおよび配置間隔を大きくすることができることは当然であるが、そのようにすると、ウエハ状態からの半導体チップの取り数が激減し、極めて高価なものとなってしまう。また、半導体チップ1を1つずつ中継基板4上にボンディングして搭載しなければならず、製造工程が煩雑であるという問題があった。このようなことは、半導体チップを複数個備えたマルチチップモジュール型の半導体装置の場合も同様である。
そこで、この発明は、ボンディングによることなく外部接続電極の配置間隔を大きくすることができる半導体装置を提供することを目的とする。
請求項1に記載の発明は、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項2に記載の発明は、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記半導体構成体上に配置されたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項4に記載の発明は、請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の1/2以下の幅を有することを特徴とするものである。
請求項5に記載の発明は、請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とするものである。
請求項6に記載の発明は、請求項1または2に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とするものである。
請求項7に記載の発明は、請求項1または2に記載の発明において、前記柱状電極は50μm以上の高さを有することを特徴とするものである。
請求項8に記載の発明は、請求項1または2に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とするものである。
請求項10に記載の発明は、請求項8に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項11に記載の発明は、請求項1または2に記載の発明において、前記ベース板は放熱層であることを特徴とするものである。
この発明によれば、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備えているので、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができる。また、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されているか、または、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されているので、回路基板との実装を高密度にすることができる。
参考例1)
図1はこの発明の参考例1としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板21を備えている。ベース板21の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層22が設けられている。
接着層22の上面中央部には、ベース板21のサイズよりもやや小さいサイズの平面正方形状の半導体構成体23の下面が接着されている。この場合、半導体構成体23は、CSP(chip size package)と呼ばれるものであり、接着層22の上面中央部に接着されたシリコン基板(半導体基板)24を備えている。シリコン基板24の上面周辺部にはアルミニウムなどからなる複数の接続パッド25が設けられ、接続パッド25の中央部を除くシリコン基板24の上面には酸化シリコンなどからなる絶縁膜26が設けられている。
シリコン基板24上に接続パッド25および絶縁膜26を設けてなるものは、通常、ウエハ状態の半導体基板をダイシングして個々のチップとなした場合に得られるものである。しかしながら、この発明では、ウエハ状態の半導体基板上に接続パッド25および絶縁膜26が形成された状態では、ダイシングを行わず、以下に説明するように、再配線を有する半導体構成体23が得られる状態でウエハ状態の半導体基板をダイシングする。まず、半導体構成体23の構成について説明する。
シリコン基板24上に形成された絶縁膜26上にはポリイミドなどからなる保護膜27が設けられている。接続パッド25の中央部は、絶縁膜26および保護膜27に形成された開口部28を介して露出されている。開口部28を介して露出された接続パッド25の上面から保護膜27の上面の所定の箇所にかけて銅からなる下地金属層31aが設けられている。下地金属層31aの上面には銅からなる上層金属層31bが設けられており、下地金属層31aおよび上層金属層31bにより再配線32が構成される。
再配線32のパッド部上面には銅からなる柱状電極33が設けられている。再配線32を含む保護膜27の上面にはエポキシ系樹脂からなる封止膜(絶縁膜)34がその上面が柱状電極33の上面と面一となるように設けられている。このように、半導体構成体23は、シリコン基板24、接続パッド25、絶縁膜26を含み、さらに、保護膜27、再配線32、柱状電極33、封止膜34を含んで構成されている。
半導体構成体23の周囲における接着層22の上面にはエポキシ系樹脂からなる封止膜(絶縁膜)35がその上面が封止膜34の上面と面一となるように設けられている。両封止膜34、35および柱状電極33の上面には感光性ポリイミドなどからなる第1の上層絶縁膜36が設けられている。第1の上層絶縁膜36の柱状電極33の上面中央部に対応する部分には開口部37が設けられている。開口部37を介して露出された柱状電極33の上面から第1の上層絶縁膜36の上面の所定の箇所にかけて第1の下地金属層38aおよび該第1の下地金属層38a上に設けられた第1の上層金属層38bからなる第1の上層再配線39が設けられている。
第1の上層再配線39を含む第1の上層絶縁膜36の上面全体には感光性ポリイミドなどからなる第2の上層絶縁膜41が設けられている。第2の上層絶縁膜41の第1の上層再配線39の接続パッド部に対応する部分には開口部42が設けられている。開口部42を介して露出された第1の上層再配線39の接続パッド部の上面から第2の上層絶縁膜41の上面の所定の箇所にかけて第2の下地金属層43aおよび該第2の下地金属層43a上に設けられた第2の上層金属層43bからなる第2の上層再配線44が設けられている。
第2の上層再配線44を含む第2の上層絶縁膜41の上面全体には感光性ポリイミドなどからなる第3の上層絶縁膜45が設けられている。第3の上層絶縁膜45の第2の上層再配線44の接続パッド部に対応する部分には開口部46が設けられている。開口部46内およびその上方には半田ボール(突起状の接続端子)47が第2の上層再配線44の接続パッド部に接続されて設けられている。複数の半田ボール47は、第3の上層絶縁膜45上にマトリクス状に配置されている。
ところで、ベース板21のサイズを半導体構成体23のサイズよりもやや大きくしているのは、シリコン基板24上の接続パッド25の数の増加に応じて、半田ボール47の配置領域を半導体構成体23のサイズよりもやや大きくし、これにより、接続パッド25のサイズおよび配置間隔を柱状電極33のサイズおよび配置間隔よりも大きくするためである。
このため、マトリクス状に配置された第2の上層再配線44の接続パッド部(第3の上層絶縁膜45の開口部46内の部分)は、半導体構成体23に対応する領域のみでなく、半導体構成体23の周側面に設けられた絶縁膜35の領域上にも配置されている。つまり、マトリクス状に配置された半田ボール47のうち、少なくとも最外周の半田ボール47は半導体構成体23よりも外側に位置する周囲に配置されている。
この場合、変形例として、第2の上層再配線44の接続パッド部を全て半導体構成体23よりも外側に位置する周囲に配置するようにしてもよい。また、上層の再配線を1層として、つまり第1の再配線39のみとして、少なくとも、最外周の接続パッド部を半導体構成体23よりも外側に位置する周囲に配置することもできる。
このように、この発明は、シリコン基板24上に、接続パッド25、絶縁膜26を有するのみでなく、保護膜27、再配線32、柱状電極33、封止膜34などをも形成した半導体構成体23に、上面を覆う第1の上層絶縁膜36および該第1の上層絶縁膜36上に形成された開口部37を介して柱状電極33に接続される第1の上層再配線39、および周側面を覆う封止膜35を設ける構成を特徴としている。
通常、シリコン基板と回路基板の熱膨張係数の相違に起因して柱状電極に作用する応力を緩和するため、柱状電極の高さは100〜200μm必要であるが、上記の如く、この発明では、柱状電極33上に第1の上層再配線39および該第1の上層絶縁膜36が形成されており、該第1の上層再配線39および第1の上層絶縁膜36が応力を緩和する作用を有するので、柱状電極33の高さを50〜100μm程度と低いものにすることができる。勿論、柱状電極33の高さを大きくするほど、応力緩和作用が大きくなるので、ボンディングする回路基板によっては、従来と同様の高さとしても差し支えない。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、図1に示すベース板21を複数枚採取することができるベース板21の上面全体に接着層22が設けられたものを用意する。そして、接着層22の上面の所定の複数箇所にそれぞれ半導体構成体23のシリコン基板24の下面を接着する。
半導体構成体23は、上述の如く、CSPと呼ばれるものであり、予め製造されている。ここで、半導体構成体23の製造方法の一例について簡単に説明する。まず、ウエハ状態の半導体基板(切断前のシリコン基板24)上に接続パッド25、絶縁膜26および保護膜27が設けられたものを用意する。次に、開口部28を介して露出された接続パッド25の上面を含む保護膜27の上面全体に下地金属層31aを形成する。
次に、下地金属層31aの上面の所定の箇所に電解メッキにより上層金属層31bを形成する。次に、再配線32の接続パッド部上面に電解メッキにより柱状電極33を形成する。次に、柱状電極33および上層金属層31bをマスクとして下地金属層31aの不要な部分をエッチングにより除去し、上層金属層31b下にのみ下地金属層31aを残存させ、該残存した下地金属層31aおよびこの下地金属層31a上全面に形成された上層金属層31bからなる再配線32を形成する。
次に、柱状電極33および再配線32を含む保護膜27の上面全体に封止膜34をその厚さが柱状電極33の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極33の上面は封止膜34によって覆われている。次に、封止膜34および柱状電極33の上面側を適宜に研磨し、柱状電極33の上面を露出させる。次に、ダンシング工程を経ると、図2に示す半導体構成体23が複数個得られる。
さて、図2に示すように、接着層22の上面の所定の複数箇所にそれぞれ半導体構成体23のシリコン基板24の下面を接着したら、次に、図3に示すように、複数の半導体構成体23を含む接着層22の上面にポリイミドやエポキシ系樹脂などからなる封止膜35を印刷によりその厚さが半導体構成体23の高さよりもやや厚くなるように形成する。したがって、この状態では、半導体構成体23の上面は封止膜35によって覆われている。次に、封止膜35および半導体構成体23の上面側を適宜に研磨することにより、図4に示すように、柱状電極33の上面を露出させる。
ここで、図2に示す半導体構成体23を製造する場合も、上述の如く、柱状電極33および再配線32を含む保護膜27の上面に封止膜34をその厚さが柱状電極33の高さよりもやや厚くなるように形成し、次いで封止膜34および柱状電極33の上面側を適宜に研磨することにより、柱状電極33の上面を露出させている。したがって、研磨工程は2回となる。
そこで、次に、研磨工程を1回とすることができる場合について説明する。図2に示す状態において、半導体構成体23として封止膜34を備えていないものを用意する。つまり、接続パッド25および絶縁膜26が形成されたウエハ状態の半導体基板上に保護膜27、再配線32、柱状電極33を形成した後、封止膜34を形成することなく、これをダイシングする。
そして、図3に示す工程において、封止膜34、35を形成すべき領域に同一の封止材料によって同時に封止膜34、35を形成し、該封止膜34、35(但し、封止膜は一体化されており境界はない)と共に柱状電極33の上面側を研磨すればよい。つまり、封止膜形成工程を1回とすることにより、研磨工程は1回とすることができる。
ただし、研磨工程を1回とする場合には、図2に示す状態における半導体構成体23の柱状電極33の高さに電解メッキによる形成に伴うばらつきが生じるのに対し、研磨工程を2回とする場合には、図2に示す状態における半導体構成体23の高さが均一となり、図2に示す状態における半導体構成体23の高さを予め揃えておくことができる。
さて、図4に示す研磨工程が終了したら、次に、図5に示すように、面一となった両封止膜34、35および柱状電極33の上面に第1の上層絶縁膜36を形成する。この第1の上層絶縁膜36は、感光性ポリイミド、感光性ポリベンザオキサゾール、感光性エポキシ樹脂、感光性ノボラック樹脂、感光性アクリル系かカルゾ樹脂などからなり、ドライフィルム化されている。したがって、このドライフィルム化されたものをラミネータによりラミネートすると、第1の上層絶縁膜36が形成される。なお、後述する第2および第3の上層絶縁膜41、45の場合も同様であるが、印刷などの塗布法により形成するようにしてもよい。
次に、第1の上層絶縁膜36の柱状電極33の上面中央部に対応する部分に、フォトリソグラフィにより、開口部37を形成する。次に、図6に示すように、開口部37を介して露出された柱状電極33の上面を含む第1の上層絶縁膜36の上面全体に第1の下地金属層38aを形成する。この場合、第1の下地金属層38aは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する第2の下地金属層43aの場合も同様である。
次に、第1の下地金属層38aの上面にメッキレジスト膜51をパターン形成する。この場合、第1の上層再配線39形成領域に対応する部分におけるメッキレジスト膜51には開口部52が形成されている。次に、第1の下地金属層38aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜51の開口部52内の第1の下地金属層38aの上面に第1の上層金属層38b第1の上層再配線39を形成する。図1および図6において、第1の上層絶縁膜36の開口部37内には第1の下地金属層38aのみが形成されているが、これは図示の都合上であって、実際には、第1の上層金属層38bも形成される。
ここで、第1の上層再配線39は柱状電極33上にメッキにより直接接合されるものであるため、第1の上層絶縁膜36の開口部37は、10μm×10μmの方形または同面積の円形の面積を有していれば強度的に十分である。この種の露光機は数μmの位置合わせ精度を有しており、通常、柱状電極33の直径は100〜150μm程度(ピッチは、通常、この2倍)であるので、従来の、柱状電極と再配線の接合をボンディングによる方法と比較すると、柱状電極のサイズおよび配置間隔が遙かに小さい場合にも適用でき、且つ、プロセスも効率的である。
このように、この発明の方法によれば、柱状電極に上層の再配線を接合するための絶縁膜の開口部の幅を柱状電極の幅の1/2以下とすることが可能であり、これにより半導体構成体の柱状電極のサイズおよび配置間隔も小さいものとすることができるので、上層の再配線を有する本発明の半導体装置のサイズを一層小さいものとすることができる。
次に、メッキレジスト膜51を剥離し、次いで、第1の上層金属層38bをマスクとして第1の下地金属層38aの不要な部分をエッチングして除去すると、図7に示すように、第1の下地金属層38aおよび第1の上層金属層38bからなる第1の上層再配線39が形成される。
次に、図8に示すように、第1の上層再配線39を含む第1の上層絶縁膜36の上面全体に感光性ポリイミドなどからなる第2の上層絶縁膜41をパターン形成する。この場合、第2の上層絶縁膜41の第1の上層再配線39の接続パッド部に対応する部分には開口部42が形成されている。次に、開口部42を介して露出された第1の上層再配線39の接続パッド部を含む第2の上層絶縁膜41の上面全体に第2の下地金属層43aを無電解メッキにより形成する。
次に、第2の下地金属層43aの上面にメッキレジスト膜53をパターン形成する。この場合、第2の上層再配線44形成領域に対応する部分におけるメッキレジスト膜53には開口部54が形成されている。次に、第2の下地金属層43aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜53の開口部54内の第2の下地金属層43aの上面に第2の上層金属層43bを形成する。
次に、メッキレジスト膜53を剥離し、次いで、第2の上層再配線44をマスクとして第2の下地金属層43の不要な部分をエッチングして除去すると、図9に示すように、第2の下地金属層43および第2の上層金属層43bからなる第2の上層再配線44が形成される。
次に、図10に示すように、第2の上層再配線44を含む第2の上層絶縁膜41の上面全体に感光性ポリイミドなどからなる第3の上層絶縁膜45をパターン形成する。この場合、第3の上層絶縁膜45の第2の上層再配線44の接続パッド部に対応する部分には開口部46が形成されている。次に、開口部46内およびその上方に半田ボール47を第2の上層再配線44の接続パッド部に接続させて形成する。
次に、図11に示すように、互いに隣接する半導体構成体23間において、3層の絶縁膜45、41、36、封止膜35、接着層22およびベース板21を切断すると、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体23の柱状電極33に接続される第1の下地金属層38および第1の上層再配線39を無電解メッキ(またはスパッタ)および電解メッキにより形成し、第1の上層再配線39の接続パッド部に接続される第2の下地金属層43および第2の上層再配線44を無電解メッキ(またはスパッタ)および電解メッキにより形成しているので、ボンディングによらないで、半導体構成体23の柱状電極33と第1の上層再配線39との間および第1の上層再配線39と第2の上層再配線44との間を導電接続することができる。
また、上記製造方法では、ベース板21上の接着層22上の所定の複数箇所にそれぞれ半導体構成体23を接着して配置し、複数の半導体構成体23に対して第1〜第3の上層絶縁膜36、41、45、第1、第2の下地金属層38、43、第1、第2の上層再配線39、44および半田ボール47の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
また、ベース板21と共に複数の半導体構成体23を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板21の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
さらに、上記製造方法では、図2に示すように、再配線32および柱状電極33を備えたCSPタイプの半導体構成体23を接着層22上に接着しているので、例えば、シリコン基板24上に接続パッド25、絶縁膜26および保護膜27を設けてなる通常の半導体チップを接着層22上に接着して、半導体チップの周囲に設けられた封止膜上に再配線および柱状電極を形成する場合と比較して、コストを低減することができる。
例えば、切断前のベース板21がシリコンウエハのように一定のサイズのほぼ円形状である場合、接着層22上に接着された半導体チップの周囲に設けられた封止膜上に再配線および柱状電極を形成すると、処理面積が増大する。換言すれば、低密度処理になるため、一回当たりの処理枚数が低減し、スループットが低下するので、コストアップとなる。
これに対し、上記製造方法では、再配線32および柱状電極33を備えたCSPタイプの半導体構成体23を接着層22上に接着した後に、ビルドアップしているので、プロセス数は増大するが、柱状電極33を形成するまでは高密度処理のため、効率が良く、プロセス数の増大を考慮しても、全体の価格を低減することができる。
次に、図1に示す半導体装置の製造方法の他の例について説明する。まず、図12に示すように、紫外線透過性の透明樹脂板やガラス板などからなる別のベース板55の上面全体に紫外線硬化型の粘着シートなどからなる接着層56を接着し、接着層56の上面に上述のベース板21および接着層22を接着したものを用意する。
そして、図2〜図10にそれぞれ示す製造工程を経た後に、図13に示すように、3層の絶縁膜45、41、36、封止膜35、接着層22、ベース板21および接着層56を切断し、別のベース板55を切断しない。次に、別のベース板55の下面側から紫外線を照射し、接着層56を硬化させる。すると、分断されたベース板21の下面に対する接着層56による接着性が低下する。そこで、接着層56上に存在する個片化されたものを1つずつ剥がしてピックアップすると、図1に示す半導体装置が複数個得られる。
この製造方法では、図13に示す状態において、接着層56上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に1つずつ剥がしてピックアップすることができる。また、別のベース板55の上面に残存する接着性が低下した接着層56を剥離すると、別のベース板55を再利用することができる。さらに、別のベース板55の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
なお、別のベース板55として、膨張させることにより半導体装置を取り外す、通常のダイシングテープなどを用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板55を研磨やエッチングにより除去するようにしてもよい。
次に、図1に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図5に示す工程後に、図14に示すように、開口部37を介して露出された柱状電極33の上面を含む第1の上層絶縁膜36の上面全体に銅の無電解メッキにより第1の下地金属層38aを形成する。次に、第1の下地金属層38aをメッキ電流路として銅の電解メッキを行うことにより、第1の下地金属層38aの上面全体に第1の上層金属形成用層38cを形成する。次に、第1の上層金属形成用層38cの上面の第1の上層再配線形成領域に対応する部分にレジスト膜57をパターン形成する。
次に、レジスト膜57をマスクとして第1の上層金属形成用層38cおよび第1の下地金属層38aの不要な部分をエッチングして除去すると、図15に示すように、レジスト膜57下にのみ第1の上層配線層39が残存される。この後、レジスト膜57を剥離する。なお、これと同様の形成方法により、第2の上層再配線44を形成するようにしてもよい。
ところで、図2に示すベース板21あるいは図12に示す別のベース板55をトレイ状とすることもできる。つまり、ベース板を、半導体構成体23を配列する領域が周囲より陥没した受け皿のような形状とする。そして、このトレイ状のベース板の半導体構成体23配列領域を囲む周囲の上面にメッキ電流路用金属層を設け、このメッキ電流路用金属層とメッキ電流路用の下地金属層(38、43)とを導電部材で接続して、電解メッキを行うようにしてもよい。この場合、トレイの外形サイズを同一としておくことにより、製造する半導体装置のサイズが異なる場合でも、同一の製造装置の使用が可能となり効率的となる。
参考例2)
図3に示す製造工程において、接着層22を半導体構成体23のシリコン基板24の下面に設け、この接着層22をベース板21の上面の各所定の箇所に接着した場合には、図16に示すこの発明の参考例2としての半導体装置が得られる。
このようにして得られた半導体装置では、シリコン基板24の下面が接着層22を介してベース板21の上面に接着されているほかに、シリコン基板24の側面などが封止膜36を介してベース板21の上面に接続されているので、半導体構成体23のベース板21に対する接合強度をある程度強くすることができる。
参考例、4)
図17はこの発明の参考例3としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、ベース板21および接着層22を備えていないことである。
この参考例3の半導体装置を製造する場合には、例えば図10に示すように、半田ボール47を形成した後に、ベース板21を接着層22から剥がしたりまたはベース板21および接着層22を研磨やエッチングなどにより除去するなどして取り除いた後に、互いに隣接する半導体構成体23間において、3層の絶縁膜45、41、36および封止膜35を切断すると、図17に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板21および接着層22を備えていないので、その分だけ、薄型化することができる。
また、ベース板21および接着層22を研磨やエッチングなどにより除去した後に、シリコン基板24および封止膜35の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体23間において、3層の絶縁膜45、41、36および封止膜35を切断すると、図18に示すこの発明の参考例4としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
なお、半田ボール47を形成する前に、ベース板21および接着層22を研磨やエッチングなどにより除去し(必要に応じてさらにシリコン基板24および封止膜35の下面側を適宜に研磨し)、次いで半田ボール47を形成し、次いで互いに隣接する半導体構成体23間において、3層の絶縁膜45、41、36および封止膜35を切断するようにしてもよい。
参考例5)
図19はこの発明の参考例5としての半導体装置の断面図を示したものである。この半導体装置において、図1に示す半導体装置と異なる点は、接着層22の下面に放熱用の金属層61が接着されていることである。金属層61は、厚さ数十μmの銅箔などからなっている。
この参考例5の半導体装置を製造する場合には、例えば図10に示すように、半田ボール47を形成した後に、ベース板21を研磨やエッチングなどにより除去し、次いで接着層22の下面全体に金属層61を接着し、次いで互いに隣接する半導体構成体23間において、3層の絶縁膜45、41、36、封止膜35、接着層22および金属層61を切断すると、図19に示す半導体装置が複数個得られる。
なお、接着層22も研磨やエッチングなどにより除去し(必要に応じてさらにシリコン基板24および封止膜35の下面側を適宜に研磨し)、シリコン基板24および封止膜35の下面に新たな接着層を介して金属層61を接着するようにしてもよい。
参考例6)
図11に示す場合には、互いに隣接する半導体構成体23間において切断したが、これに限らず、2個またはそれ以上の半導体構成体23を1組として切断し、例えば、図20に示すこの発明の参考例6のように、3個の半導体構成体23を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、3個で1組の半導体構成体23は同種、異種のいずれであってもよい。
なお、図20では、再配線32、39、44下の下地金属層は、図示の都合上、省略している。また、第2の上層再配線44の接続パッド部(半田ボール47)が半導体構成体23の周囲における封止膜35上に配置されているか否か不明であるが、これは図示の都合上であり、実際には封止膜35上に配置されている。このようなことは、後述する実施形態においても同様である。
ただし、例えば、図20では、半導体構成体23を接着層22の上面に接着しているので、従来のようなボンディングと異なり、接着する際の位置合わせとしては高い精度は要求されず、したがって半導体構成体23の配置間隔を可及的に小さくすることが可能となる。そこで、半導体構成体23の配置間隔を可及的に小さくした場合には、第2の上層再配線44の少なくとも一部が封止膜35上に配置されるようにしてもよい。
参考例7)
図20に示す場合には、第2の上層再配線44の接続パッド部上に半田ボール47のみを設けているが、これに限らず、例えば、図21に示すこの発明の参考例7のように、第2の上層再配線44の接続パッド部上に接続パッド62を形成し、その上に半田ボール47、LSIなどからなる半導体チップ63、コンデンサや抵抗などからなるチップ部品64を設けるようにしてもよい。
この場合、半導体チップ63およびチップ部品64は第3の上層絶縁膜45の上面中央部に配置され、半田ボール47は第3の上層絶縁膜45の上面周辺部に配置されている。半導体チップ63は、チップ本体63aの下面周辺部に複数のバンプ電極63bが設けられた構造となっている。そして、半導体チップ63のバンプ電極63bは接続パッド62に半田(図示せず)を介して導電接続されている。また、チップ本体63aと第3の上層絶縁膜45との間には封止材65が充填されている。チップ部品64の両側の電極は接続パッド62上に半田66で接続されている。
参考例8)
図21では、3個の半導体構成体23を1組としたものの中央部上にチップ部品64などを搭載し、周辺部上に半田ボール47を形成しているが、これに限らず、例えば図22に示すこの発明の参考例8のように、1個の半導体構成体23の周囲における封止膜35のサイズをある程度大きくし、第3の上層絶縁膜45の中央部上に配置された接続パッド62上にチップ部品64などを搭載し、周辺部上に配置された接続パッド62上に接続ピン67の下部を半田(図示せず)を介して接続するようにしてもよい。この接続ピン67は、接続パッド62に半田付けされており、図示はしないが、回路基板に形成されたスルーホール内に挿入され、裏面側でスルーホールの周囲に形成されたパッド部に半田付けされるものである。
参考例9)
図23はこの発明の参考例9としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、図20を参照して説明すると、図20において、半田ボール47を形成せず、ベース板21を除去してなるものを用意する。以下、この用意したものを半導体ブロック71という。
次に、半導体ブロック71の接着層22の下面に、半導体ブロック71よりもある程度大きめの放熱用の金属板72の上面中央部を接着する。次に、半導体ブロック71の周囲における金属板72の上面に封止膜73をモールド法や印刷法によりその上面が半導体ブロック71の第3の上層絶縁膜45の上面と面一となるように形成する。なお、接着層22を除去し、モールド用の金型内に金属板72を配置し、その上面中央部に半導体ブロック71を配置するようにしてもよい。
次に、第3の上層絶縁膜45および封止膜73の上面に第3の上層再配線(第3の下地金属層を含む)74を第2の上層再配線44の接続パッド部に接続させて形成する。次に、第3の上層再配線74を含む第3の上層絶縁膜45の上面に第4の上層絶縁膜75を形成する。次に、第4の上層絶縁膜75の第3の上層再配線74の接続パッド部に対応する部分に開口部76を形成する。次に、開口部76内およびその周囲における第4の上層絶縁膜75上に接続パッド77を第3の上層再配線74の接続パッド部に接続させて形成する。
次に、半導体ブロック71上における接続パッド77の上面にコンデンサや抵抗などからなるチップ部品78の両側の電極を半田79を介して接続する。また、封止膜73上における接続パッド77の上面に接続ピン80の下部を半田(図示せず)を介して接続する。かくして、図23に示す半導体装置が得られる。
(第1実施形態)
図24はこの発明の第1実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図20を参照して説明すると、図20において、半田ボール47を形成せず、ベース板21および接着層22を除去してなるものを用意する。以下、この用意したものを半導体ブロック81という。ただし、第2の上層再配線(第2の下地金属層を含む)44の配置は、図示の都合上、図20と図24とでは異なっている。また、図24では、第3の上層絶縁膜45の上面の各所定の箇所に接続パッド82が第2の上層再配線44の接続パッド部に接続されて形成されている。
次に、フレキシブル配線板83を用意する。このフレキシブル配線板83は、中央部に半導体ブロック81よりもやや大きめの開口部84を有するフィルム基板85を備えている。フィルム基板85の上面には配線86が設けられている。配線86の一端部は開口部84内に突出され、接続端子86aとなっている。配線86を含むフィルム基板85の上面には保護膜87が設けられている。保護膜87の配線86の他端部に対応する部分には開口部88が設けられている。開口部88を介して露出された配線86の他端部上には半田ボール89が設けられているが、フレキシブル配線板83を用意した時点では半田ボール89は形成されていない。
そして、フレキシブル配線板83の接続端子86aを半導体ブロック81上の周辺部に配置された接続パッド82に半田(図示せず)を介して接続する。次に、半導体ブロック81の周囲におけるフレキシブル配線板83の下面に封止膜90をモールド法や印刷法によりその下面が半導体ブロック71のシリコン基板24などの下面と面一となるように形成する。次に、半導体ブロック71のシリコン基板24などの下面および封止膜90の下面に接着層91を介して放熱用の金属板92を接着する。
次に、半導体ブロック81上の中央部に配置された接続パッド82の上面にコンデンサや抵抗などからなるチップ部品93の両側の電極を半田94を介して接続する。また、フレキシブル配線板83の開口部88を介して露出された配線86の他端部上に半田ボール89を形成する。かくして、図24に示す半導体装置が得られる。
(第実施形態)
なお、図24に示す場合において、図25に示すこの発明の第実施形態のように、周辺部の封止膜90の厚さが半導体ブロック81の周面近傍の封止膜90の厚さよりも薄くなるようにしてもよい。この場合、封止膜90はモールド法により形成する。
(第実施形態)
図26はこの発明の第実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図20を参照して説明すると、図20において、ベース板21および接着層22を除去してなるものを用意する。以下、この用意したものを半導体ブロック101という。この場合、半田ボール47は形成されているが、図20に示す場合よりも径がやや小さい半田ボール(47A)が形成されている。
次に、フレキシブル配線板102を用意する。このフレキシブル配線板102は、半導体ブロック81よりもある程度大きめのフィルム基板103を備えている。フィルム基板103の上面には配線104が設けられている。フィルム基板103の配線104の一端部に対応する部分にはスルーホール104が設けられている。配線104を含むフィルム基板103の上面には保護膜106が設けられている。保護膜106の配線104の他端部に対応する部分には開口部107が設けられている。開口部107を介して露出された配線106の他端部上には半田ボール108が設けられているが、フレキシブル配線板102を用意した時点では半田ボール108は形成されていない。
そして、半導体ブロック101の半田ボール(47A)をフレキシブル配線板102のスルーホール105内に挿入し、リフロー処理により、半田47Aをスルーホール105内の配線104の一端部下面に接続させる。次に、半導体ブロック101の周囲におけるフレキシブル配線板102の下面に封止膜109をモールド法や印刷法によりその下面が半導体ブロック101のシリコン基板24などの下面と面一となるように形成する。
次に、半導体ブロック101のシリコン基板24などの下面および封止膜109の下面に接着層110を介して放熱用の金属板111を接着する。次に、フレキシブル配線板8102の開口部107を介して露出された配線104の他端部上に半田ボール108を形成する。かくして、図26に示す半導体装置が得られる。
参考例
図27はこの発明の参考例実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図20に示す半導体装置と大きく異なる点は、半田ボール47を1つも備えておらず、その代わりに、フレキシブル配線板121を備えていることである。
この場合のフレキシブル配線板121は、フィルム基板122の一面に配線123が設けられ、配線123の両端部からなる接続端子123a(他方は図示せず)を除く部分を含むフィルム基板122の一面に保護膜124が設けられた構造となっている。一方、第3の上層絶縁膜45の上面の一端部には複数の接続端子125が所定の第2の上層再配線44の接続パッド部に接続されて形成されている。そして、フレキシブル配線板121の一方の接続端子123aは接続端子125に図示しない異方性導電接着剤または半田を介して接続されている。
また、残りの第2の上層再配線44の接続パッド部上には接続パッド126が形成され、その上にはコンデンサや抵抗などからなるチップ部品127、CSPタイプの半導体構成体128が搭載されている。この場合、半導体構成体128は半導体構成体23とほぼ同じような構造となっている。そして、半導体構成体128の柱状電極129の下面は接続パッド126の上面に半田(図示せず)を介して接続されている。
参考例
図28はこの発明の参考例としての半導体装置の断面図を示したものである。この半導体装置では、例えば図20に示すものにおいてベース板21を除去したものからなる半導体ブロック131と、例えば図21に示すものにおいてベース板21および接着層22を除去し且つ半田ボール47を形成しないものからなる半導体ブロック132とが接着層22を介して接着されている。この場合、上側の半導体ブロック132上には複数の半導体チップ63のみが搭載されている。
また、両半導体ブロック131は、例えば図23に示す場合とほぼ同じフレキシブル配線板121を介して互いに接続されている。すなわち、上側の半導体ブロック132の第3の上層絶縁膜45の上面の一端部には複数の接続端子125が所定の第2の上層再配線44Aの接続パッド部に接続されて形成されている。そして、フレキシブル配線板121の一方の接続端子123aは接続端子125に図示しない異方性導電接着剤または半田を介して接続されている。
また、下側の半導体ブロック131の第3の上層絶縁膜45の下面の一端部には所定の第2の上層再配線44Bからなる接続端子が設けられている。そして、フレキシブル配線板121の他方の接続端子123bは所定の第2の上層再配線44Bからなる接続端子に異方性導電接着剤(または半田)133を介して接続されている。
参考例
図29はこの発明の参考例としての半導体装置の断面図を示したものである。この半導体装置において、図28に示す場合と大きく異なる点は、フレキシブル配線板121を長くして下側の半導体ブロック131の第3の上層絶縁膜45の下面に接着層151を介して接着したことである。
この場合、半田ボール47は、接着層151、保護膜124およびフィルム基板122に形成された開口部152を介してフィルム基板122の外側に突出されている。また、フレキシブル配線板121の他方の接続端子123bは、他方の半導体ブロック131の両端部の所定の第2の上層再配線44Bからなる接続端子に、接着層151および保護膜124に形成された開口部153内に配置された半田154を介して接続されている。
この発明の参考例1としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初の製造工程の断面図。 図2に続く製造工程の断面図。 図3に続く製造工程の断面図。 図4に続く製造工程の断面図。 図5に続く製造工程の断面図。 図6に続く製造工程の断面図。 図7に続く製造工程の断面図。 図8に続く製造工程の断面図。 図9に続く製造工程の断面図。 図10に続く製造工程の断面図。 図1に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。 同他の例において、所定の製造工程の断面図。 図1に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。 図14に続く製造工程の断面図。 この発明の参考例2としての半導体装置の断面図。 この発明の参考例3としての半導体装置の断面図。 この発明の参考例4としての半導体装置の断面図。 この発明の参考例5としての半導体装置の断面図。 この発明の参考例6としての半導体装置の断面図。 この発明の参考例7としての半導体装置の断面図。 この発明の参考例8としての半導体装置の断面図。 この発明の参考例9としての半導体装置の断面図。 この発明の第1実施形態としての半導体装置の断面図。 この発明の第実施形態としての半導体装置の断面図。 この発明の第実施形態としての半導体装置の断面図。 この発明の参考例としての半導体装置の断面図。 この発明の参考例としての半導体装置の断面図。 この発明の参考例としての半導体装置の断面図。 従来の半導体装置の一例の断面図。
符号の説明
21 ベース板
22 接着層
23 半導体構成体
24 シリコン基板
25 接続パッド
31 下地金属層
32 再配線
33 柱状電極
34 封止膜
35 封止膜
36 第1の上層絶縁膜
38 第1の下地金属層
39 第1の上層再配線
41 第2の上層絶縁膜
43 第2の下地金属層
44 第2の上層再配線
45 第3の上層絶縁膜
47 半田ボール
83、102、121 フレキシブル配線板

Claims (11)

  1. 半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
  2. 半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記半導体構成体上に配置されたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
  3. 請求項1または2に記載の発明において、前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
  4. 請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の1/2以下の幅を有することを特徴とする半導体装置。
  5. 請求項1または2に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とする半導体装置。
  6. 請求項1または2に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とする半導体装置。
  7. 請求項1または2に記載の発明において、前記柱状電極は50μm以上の高さを有することを特徴とする半導体装置。
  8. 請求項1または2に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とする半導体装置。
  9. 請求項8に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とする半導体装置。
  10. 請求項8に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  11. 請求項1または2に記載の発明において、前記ベース板は放熱層であることを特徴とする半導体装置。
JP2006275657A 2006-10-06 2006-10-06 半導体装置 Expired - Fee Related JP4337859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006275657A JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006275657A JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002232289A Division JP3918681B2 (ja) 2002-08-09 2002-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2007049183A JP2007049183A (ja) 2007-02-22
JP4337859B2 true JP4337859B2 (ja) 2009-09-30

Family

ID=37851685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006275657A Expired - Fee Related JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Country Status (1)

Country Link
JP (1) JP4337859B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
JP6034664B2 (ja) * 2012-11-05 2016-11-30 株式会社ジェイデバイス 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Also Published As

Publication number Publication date
JP2007049183A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
JP3918681B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
US7618886B2 (en) Semiconductor device and method of manufacturing the same
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TW577160B (en) Semiconductor device and manufacturing method thereof
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US20190157209A1 (en) Chip package and manufacturing method thereof
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2003298005A (ja) 半導体装置およびその製造方法
JP4349376B2 (ja) 半導体装置およびその製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP3951854B2 (ja) 半導体装置およびその製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP4337859B2 (ja) 半導体装置
JP4056360B2 (ja) 半導体装置及びその製造方法
JP4337858B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP4297154B2 (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4297153B2 (ja) 半導体装置の製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法
JP4214969B2 (ja) 半導体装置の製造方法
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP4214968B2 (ja) 半導体装置及びその製造方法
JP2011238755A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees