JP4337859B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4337859B2
JP4337859B2 JP2006275657A JP2006275657A JP4337859B2 JP 4337859 B2 JP4337859 B2 JP 4337859B2 JP 2006275657 A JP2006275657 A JP 2006275657A JP 2006275657 A JP2006275657 A JP 2006275657A JP 4337859 B2 JP4337859 B2 JP 4337859B2
Authority
JP
Japan
Prior art keywords
upper layer
insulating film
rewiring
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006275657A
Other languages
English (en)
Other versions
JP2007049183A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006275657A priority Critical patent/JP4337859B2/ja
Publication of JP2007049183A publication Critical patent/JP2007049183A/ja
Application granted granted Critical
Publication of JP4337859B2 publication Critical patent/JP4337859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置に関する。
例えばＢＧＡ(ball grid array)と呼ばれる半導体装置には、ＬＳＩなどからなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板(インターポーザ)の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。ここで、中継基板は、半導体チップ上に形成された外部接続電極を他の回路基板にボンディングする際、接続強度および信頼性を得るために、再配線によりそのサイズおよびピッチを充分大きなものとするために用いられる。
図３０は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ１は、シリコン基板２の周辺部に銅などからなる複数のバンプ電極３が設けられた構造となっている。
中継基板４は、サイズが半導体チップ１のシリコン基板２のサイズよりもやや大きいベースフィルム５を備えている。ベースフィルム５の上面には、半導体チップ１のバンプ電極３に接続される再配線６が設けられている。
再配線６は、半導体チップ１のバンプ電極３に対応して設けられた第１の接続パッド７と、マトリクス状に設けられた第２の接続パッド８と、第１と第２の接続パッド７、８を接続する引き回し線９とからなっている。第２の接続パッド８の中央部に対応する部分におけるベースフィルム５には円孔１０が設けられている。
そして、半導体チップ１は中継基板４の上面中央部に異方性導電接着剤１１を介して搭載されている。異方性導電接着剤１１は、熱硬化性樹脂１２中に多数の導電性粒子１３を含有させたものからなっている。
半導体チップ１を中継基板４上に搭載する場合には、まず、中継基板４の上面中央部にシート状の異方性導電接着剤１１を介して半導体チップ１を位置合わせしてただ単に載置する。
次に、熱硬化性樹脂１２が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極３が熱硬化性樹脂１２を押し退けて第１の接続パッド７の上面に導電性粒子１３を介して導電接続され、且つ、半導体チップ１の下面が中継基板４の上面に熱硬化性樹脂１２を介して接着される。
次に、半導体チップ１を含む中継基板４の上面全体にエポキシ系樹脂からなる樹脂封止膜１４を形成する。次に、円孔１０内およびその下方に半田ボール１５を第２の接続パッド８に接続させて形成する。この場合、第２の接続パッド８はマトリクス状に配置されているため、半田ボール１５もマトリクス状に配置される。
ここで、半田ボール１５のサイズは半導体チップ１のバンプ電極３のサイズより大きく、また、各半田ボール１５相互の接触を避けるため、その配置間隔をバンプ電極３の配置間隔より大きくする必要がある。そこで、半導体チップ１のバンプ電極３の数が増大した場合、各半田ボール１５に必要な配置間隔を得るため、その配置領域を半導体チップ１のサイズより大きくすることが必要となり、そのために、中継基板４のサイズを半導体チップ１のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール１５のうち、周辺部の半田ボール１５は半導体チップ１の周囲に配置されている。
ところで、上記従来の半導体装置では、再配線６が形成された中継基板４を用い、位置合わせした後のボンディングにより、半導体チップ１のバンプ電極３の下面を中継基板４の再配線６の第１の接続パッド７の上面に異方性導電接着剤１１の導電性粒子１３を介して導電接続する構成としているので、半導体チップ１のバンプ電極３の数が増大し、バンプ電極３のサイズおよび配置間隔が小さくなると、位置合わせが極めて大変であるという問題があった。この場合、半導体チップ１のサイズを大きくすれば、バンプ電極３のサイズおよび配置間隔を大きくすることができることは当然であるが、そのようにすると、ウエハ状態からの半導体チップの取り数が激減し、極めて高価なものとなってしまう。また、半導体チップ１を１つずつ中継基板４上にボンディングして搭載しなければならず、製造工程が煩雑であるという問題があった。このようなことは、半導体チップを複数個備えたマルチチップモジュール型の半導体装置の場合も同様である。
そこで、この発明は、ボンディングによることなく外部接続電極の配置間隔を大きくすることができる半導体装置を提供することを目的とする。
請求項１に記載の発明は、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項２に記載の発明は、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記半導体構成体上に配置されたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の１／２以下の幅を有することを特徴とするものである。
請求項５に記載の発明は、請求項１または２に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とするものである。
請求項６に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とするものである。
請求項７に記載の発明は、請求項１または２に記載の発明において、前記柱状電極は５０μｍ以上の高さを有することを特徴とするものである。
請求項８に記載の発明は、請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項８に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１または２に記載の発明において、前記ベース板は放熱層であることを特徴とするものである。
この発明によれば、半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備えているので、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができる。また、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されているか、または、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されているので、回路基板との実装を高密度にすることができる。
（参考例１）
図１はこの発明の参考例１としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板２１を備えている。ベース板２１の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層２２が設けられている。
接着層２２の上面中央部には、ベース板２１のサイズよりもやや小さいサイズの平面正方形状の半導体構成体２３の下面が接着されている。この場合、半導体構成体２３は、ＣＳＰ(chip size package)と呼ばれるものであり、接着層２２の上面中央部に接着されたシリコン基板（半導体基板）２４を備えている。シリコン基板２４の上面周辺部にはアルミニウムなどからなる複数の接続パッド２５が設けられ、接続パッド２５の中央部を除くシリコン基板２４の上面には酸化シリコンなどからなる絶縁膜２６が設けられている。
シリコン基板２４上に接続パッド２５および絶縁膜２６を設けてなるものは、通常、ウエハ状態の半導体基板をダイシングして個々のチップとなした場合に得られるものである。しかしながら、この発明では、ウエハ状態の半導体基板上に接続パッド２５および絶縁膜２６が形成された状態では、ダイシングを行わず、以下に説明するように、再配線を有する半導体構成体２３が得られる状態でウエハ状態の半導体基板をダイシングする。まず、半導体構成体２３の構成について説明する。
シリコン基板２４上に形成された絶縁膜２６上にはポリイミドなどからなる保護膜２７が設けられている。接続パッド２５の中央部は、絶縁膜２６および保護膜２７に形成された開口部２８を介して露出されている。開口部２８を介して露出された接続パッド２５の上面から保護膜２７の上面の所定の箇所にかけて銅からなる下地金属層３１ａが設けられている。下地金属層３１ａの上面には銅からなる上層金属層３１ｂが設けられており、下地金属層３１ａおよび上層金属層３１ｂにより再配線３２が構成される。
再配線３２のパッド部上面には銅からなる柱状電極３３が設けられている。再配線３２を含む保護膜２７の上面にはエポキシ系樹脂からなる封止膜（絶縁膜）３４がその上面が柱状電極３３の上面と面一となるように設けられている。このように、半導体構成体２３は、シリコン基板２４、接続パッド２５、絶縁膜２６を含み、さらに、保護膜２７、再配線３２、柱状電極３３、封止膜３４を含んで構成されている。
半導体構成体２３の周囲における接着層２２の上面にはエポキシ系樹脂からなる封止膜（絶縁膜）３５がその上面が封止膜３４の上面と面一となるように設けられている。両封止膜３４、３５および柱状電極３３の上面には感光性ポリイミドなどからなる第１の上層絶縁膜３６が設けられている。第１の上層絶縁膜３６の柱状電極３３の上面中央部に対応する部分には開口部３７が設けられている。開口部３７を介して露出された柱状電極３３の上面から第１の上層絶縁膜３６の上面の所定の箇所にかけて第１の下地金属層３８ａおよび該第１の下地金属層３８ａ上に設けられた第１の上層金属層３８ｂからなる第１の上層再配線３９が設けられている。
第１の上層再配線３９を含む第１の上層絶縁膜３６の上面全体には感光性ポリイミドなどからなる第２の上層絶縁膜４１が設けられている。第２の上層絶縁膜４１の第１の上層再配線３９の接続パッド部に対応する部分には開口部４２が設けられている。開口部４２を介して露出された第１の上層再配線３９の接続パッド部の上面から第２の上層絶縁膜４１の上面の所定の箇所にかけて第２の下地金属層４３ａおよび該第２の下地金属層４３ａ上に設けられた第２の上層金属層４３ｂからなる第２の上層再配線４４が設けられている。
第２の上層再配線４４を含む第２の上層絶縁膜４１の上面全体には感光性ポリイミドなどからなる第３の上層絶縁膜４５が設けられている。第３の上層絶縁膜４５の第２の上層再配線４４の接続パッド部に対応する部分には開口部４６が設けられている。開口部４６内およびその上方には半田ボール（突起状の接続端子）４７が第２の上層再配線４４の接続パッド部に接続されて設けられている。複数の半田ボール４７は、第３の上層絶縁膜４５上にマトリクス状に配置されている。
ところで、ベース板２１のサイズを半導体構成体２３のサイズよりもやや大きくしているのは、シリコン基板２４上の接続パッド２５の数の増加に応じて、半田ボール４７の配置領域を半導体構成体２３のサイズよりもやや大きくし、これにより、接続パッド２５のサイズおよび配置間隔を柱状電極３３のサイズおよび配置間隔よりも大きくするためである。
このため、マトリクス状に配置された第２の上層再配線４４の接続パッド部（第３の上層絶縁膜４５の開口部４６内の部分）は、半導体構成体２３に対応する領域のみでなく、半導体構成体２３の周側面に設けられた絶縁膜３５の領域上にも配置されている。つまり、マトリクス状に配置された半田ボール４７のうち、少なくとも最外周の半田ボール４７は半導体構成体２３よりも外側に位置する周囲に配置されている。
この場合、変形例として、第２の上層再配線４４の接続パッド部を全て半導体構成体２３よりも外側に位置する周囲に配置するようにしてもよい。また、上層の再配線を１層として、つまり第１の再配線３９のみとして、少なくとも、最外周の接続パッド部を半導体構成体２３よりも外側に位置する周囲に配置することもできる。
このように、この発明は、シリコン基板２４上に、接続パッド２５、絶縁膜２６を有するのみでなく、保護膜２７、再配線３２、柱状電極３３、封止膜３４などをも形成した半導体構成体２３に、上面を覆う第１の上層絶縁膜３６および該第１の上層絶縁膜３６上に形成された開口部３７を介して柱状電極３３に接続される第１の上層再配線３９、および周側面を覆う封止膜３５を設ける構成を特徴としている。
通常、シリコン基板と回路基板の熱膨張係数の相違に起因して柱状電極に作用する応力を緩和するため、柱状電極の高さは１００〜２００μｍ必要であるが、上記の如く、この発明では、柱状電極３３上に第１の上層再配線３９および該第１の上層絶縁膜３６が形成されており、該第１の上層再配線３９および第１の上層絶縁膜３６が応力を緩和する作用を有するので、柱状電極３３の高さを５０〜１００μｍ程度と低いものにすることができる。勿論、柱状電極３３の高さを大きくするほど、応力緩和作用が大きくなるので、ボンディングする回路基板によっては、従来と同様の高さとしても差し支えない。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、図１に示すベース板２１を複数枚採取することができるベース板２１の上面全体に接着層２２が設けられたものを用意する。そして、接着層２２の上面の所定の複数箇所にそれぞれ半導体構成体２３のシリコン基板２４の下面を接着する。
半導体構成体２３は、上述の如く、ＣＳＰと呼ばれるものであり、予め製造されている。ここで、半導体構成体２３の製造方法の一例について簡単に説明する。まず、ウエハ状態の半導体基板（切断前のシリコン基板２４）上に接続パッド２５、絶縁膜２６および保護膜２７が設けられたものを用意する。次に、開口部２８を介して露出された接続パッド２５の上面を含む保護膜２７の上面全体に下地金属層３１ａを形成する。
次に、下地金属層３１ａの上面の所定の箇所に電解メッキにより上層金属層３１ｂを形成する。次に、再配線３２の接続パッド部上面に電解メッキにより柱状電極３３を形成する。次に、柱状電極３３および上層金属層３１ｂをマスクとして下地金属層３１ａの不要な部分をエッチングにより除去し、上層金属層３１ｂ下にのみ下地金属層３１ａを残存させ、該残存した下地金属層３１ａおよびこの下地金属層３１ａ上全面に形成された上層金属層３１ｂからなる再配線３２を形成する。
次に、柱状電極３３および再配線３２を含む保護膜２７の上面全体に封止膜３４をその厚さが柱状電極３３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極３３の上面は封止膜３４によって覆われている。次に、封止膜３４および柱状電極３３の上面側を適宜に研磨し、柱状電極３３の上面を露出させる。次に、ダンシング工程を経ると、図２に示す半導体構成体２３が複数個得られる。
さて、図２に示すように、接着層２２の上面の所定の複数箇所にそれぞれ半導体構成体２３のシリコン基板２４の下面を接着したら、次に、図３に示すように、複数の半導体構成体２３を含む接着層２２の上面にポリイミドやエポキシ系樹脂などからなる封止膜３５を印刷によりその厚さが半導体構成体２３の高さよりもやや厚くなるように形成する。したがって、この状態では、半導体構成体２３の上面は封止膜３５によって覆われている。次に、封止膜３５および半導体構成体２３の上面側を適宜に研磨することにより、図４に示すように、柱状電極３３の上面を露出させる。
ここで、図２に示す半導体構成体２３を製造する場合も、上述の如く、柱状電極３３および再配線３２を含む保護膜２７の上面に封止膜３４をその厚さが柱状電極３３の高さよりもやや厚くなるように形成し、次いで封止膜３４および柱状電極３３の上面側を適宜に研磨することにより、柱状電極３３の上面を露出させている。したがって、研磨工程は２回となる。
そこで、次に、研磨工程を１回とすることができる場合について説明する。図２に示す状態において、半導体構成体２３として封止膜３４を備えていないものを用意する。つまり、接続パッド２５および絶縁膜２６が形成されたウエハ状態の半導体基板上に保護膜２７、再配線３２、柱状電極３３を形成した後、封止膜３４を形成することなく、これをダイシングする。
そして、図３に示す工程において、封止膜３４、３５を形成すべき領域に同一の封止材料によって同時に封止膜３４、３５を形成し、該封止膜３４、３５（但し、封止膜は一体化されており境界はない）と共に柱状電極３３の上面側を研磨すればよい。つまり、封止膜形成工程を１回とすることにより、研磨工程は１回とすることができる。
ただし、研磨工程を１回とする場合には、図２に示す状態における半導体構成体２３の柱状電極３３の高さに電解メッキによる形成に伴うばらつきが生じるのに対し、研磨工程を２回とする場合には、図２に示す状態における半導体構成体２３の高さが均一となり、図２に示す状態における半導体構成体２３の高さを予め揃えておくことができる。
さて、図４に示す研磨工程が終了したら、次に、図５に示すように、面一となった両封止膜３４、３５および柱状電極３３の上面に第１の上層絶縁膜３６を形成する。この第１の上層絶縁膜３６は、感光性ポリイミド、感光性ポリベンザオキサゾール、感光性エポキシ樹脂、感光性ノボラック樹脂、感光性アクリル系かカルゾ樹脂などからなり、ドライフィルム化されている。したがって、このドライフィルム化されたものをラミネータによりラミネートすると、第１の上層絶縁膜３６が形成される。なお、後述する第２および第３の上層絶縁膜４１、４５の場合も同様であるが、印刷などの塗布法により形成するようにしてもよい。
次に、第１の上層絶縁膜３６の柱状電極３３の上面中央部に対応する部分に、フォトリソグラフィにより、開口部３７を形成する。次に、図６に示すように、開口部３７を介して露出された柱状電極３３の上面を含む第１の上層絶縁膜３６の上面全体に第１の下地金属層３８ａを形成する。この場合、第１の下地金属層３８ａは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する第２の下地金属層４３ａの場合も同様である。
次に、第１の下地金属層３８ａの上面にメッキレジスト膜５１をパターン形成する。この場合、第１の上層再配線３９形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、第１の下地金属層３８ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５１の開口部５２内の第１の下地金属層３８ａの上面に第１の上層金属層３８ｂ第１の上層再配線３９を形成する。図１および図６において、第１の上層絶縁膜３６の開口部３７内には第１の下地金属層３８ａのみが形成されているが、これは図示の都合上であって、実際には、第１の上層金属層３８ｂも形成される。
ここで、第１の上層再配線３９は柱状電極３３上にメッキにより直接接合されるものであるため、第１の上層絶縁膜３６の開口部３７は、１０μｍ×１０μｍの方形または同面積の円形の面積を有していれば強度的に十分である。この種の露光機は数μｍの位置合わせ精度を有しており、通常、柱状電極３３の直径は１００〜１５０μｍ程度（ピッチは、通常、この２倍）であるので、従来の、柱状電極と再配線の接合をボンディングによる方法と比較すると、柱状電極のサイズおよび配置間隔が遙かに小さい場合にも適用でき、且つ、プロセスも効率的である。
このように、この発明の方法によれば、柱状電極に上層の再配線を接合するための絶縁膜の開口部の幅を柱状電極の幅の１／２以下とすることが可能であり、これにより半導体構成体の柱状電極のサイズおよび配置間隔も小さいものとすることができるので、上層の再配線を有する本発明の半導体装置のサイズを一層小さいものとすることができる。
次に、メッキレジスト膜５１を剥離し、次いで、第１の上層金属層３８ｂをマスクとして第１の下地金属層３８ａの不要な部分をエッチングして除去すると、図７に示すように、第１の下地金属層３８ａおよび第１の上層金属層３８ｂからなる第１の上層再配線３９が形成される。
次に、図８に示すように、第１の上層再配線３９を含む第１の上層絶縁膜３６の上面全体に感光性ポリイミドなどからなる第２の上層絶縁膜４１をパターン形成する。この場合、第２の上層絶縁膜４１の第１の上層再配線３９の接続パッド部に対応する部分には開口部４２が形成されている。次に、開口部４２を介して露出された第１の上層再配線３９の接続パッド部を含む第２の上層絶縁膜４１の上面全体に第２の下地金属層４３ａを無電解メッキにより形成する。
次に、第２の下地金属層４３ａの上面にメッキレジスト膜５３をパターン形成する。この場合、第２の上層再配線４４形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、第２の下地金属層４３ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５３の開口部５４内の第２の下地金属層４３ａの上面に第２の上層金属層４３ｂを形成する。
次に、メッキレジスト膜５３を剥離し、次いで、第２の上層再配線４４をマスクとして第２の下地金属層４３の不要な部分をエッチングして除去すると、図９に示すように、第２の下地金属層４３および第２の上層金属層４３ｂからなる第２の上層再配線４４が形成される。
次に、図１０に示すように、第２の上層再配線４４を含む第２の上層絶縁膜４１の上面全体に感光性ポリイミドなどからなる第３の上層絶縁膜４５をパターン形成する。この場合、第３の上層絶縁膜４５の第２の上層再配線４４の接続パッド部に対応する部分には開口部４６が形成されている。次に、開口部４６内およびその上方に半田ボール４７を第２の上層再配線４４の接続パッド部に接続させて形成する。
次に、図１１に示すように、互いに隣接する半導体構成体２３間において、３層の絶縁膜４５、４１、３６、封止膜３５、接着層２２およびベース板２１を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体２３の柱状電極３３に接続される第１の下地金属層３８および第１の上層再配線３９を無電解メッキ（またはスパッタ）および電解メッキにより形成し、第１の上層再配線３９の接続パッド部に接続される第２の下地金属層４３および第２の上層再配線４４を無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、ボンディングによらないで、半導体構成体２３の柱状電極３３と第１の上層再配線３９との間および第１の上層再配線３９と第２の上層再配線４４との間を導電接続することができる。
また、上記製造方法では、ベース板２１上の接着層２２上の所定の複数箇所にそれぞれ半導体構成体２３を接着して配置し、複数の半導体構成体２３に対して第１〜第３の上層絶縁膜３６、４１、４５、第１、第２の下地金属層３８、４３、第１、第２の上層再配線３９、４４および半田ボール４７の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
また、ベース板２１と共に複数の半導体構成体２３を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板２１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
さらに、上記製造方法では、図２に示すように、再配線３２および柱状電極３３を備えたＣＳＰタイプの半導体構成体２３を接着層２２上に接着しているので、例えば、シリコン基板２４上に接続パッド２５、絶縁膜２６および保護膜２７を設けてなる通常の半導体チップを接着層２２上に接着して、半導体チップの周囲に設けられた封止膜上に再配線および柱状電極を形成する場合と比較して、コストを低減することができる。
例えば、切断前のベース板２１がシリコンウエハのように一定のサイズのほぼ円形状である場合、接着層２２上に接着された半導体チップの周囲に設けられた封止膜上に再配線および柱状電極を形成すると、処理面積が増大する。換言すれば、低密度処理になるため、一回当たりの処理枚数が低減し、スループットが低下するので、コストアップとなる。
これに対し、上記製造方法では、再配線３２および柱状電極３３を備えたＣＳＰタイプの半導体構成体２３を接着層２２上に接着した後に、ビルドアップしているので、プロセス数は増大するが、柱状電極３３を形成するまでは高密度処理のため、効率が良く、プロセス数の増大を考慮しても、全体の価格を低減することができる。
次に、図１に示す半導体装置の製造方法の他の例について説明する。まず、図１２に示すように、紫外線透過性の透明樹脂板やガラス板などからなる別のベース板５５の上面全体に紫外線硬化型の粘着シートなどからなる接着層５６を接着し、接着層５６の上面に上述のベース板２１および接着層２２を接着したものを用意する。
そして、図２〜図１０にそれぞれ示す製造工程を経た後に、図１３に示すように、３層の絶縁膜４５、４１、３６、封止膜３５、接着層２２、ベース板２１および接着層５６を切断し、別のベース板５５を切断しない。次に、別のベース板５５の下面側から紫外線を照射し、接着層５６を硬化させる。すると、分断されたベース板２１の下面に対する接着層５６による接着性が低下する。そこで、接着層５６上に存在する個片化されたものを１つずつ剥がしてピックアップすると、図１に示す半導体装置が複数個得られる。
この製造方法では、図１３に示す状態において、接着層５６上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に１つずつ剥がしてピックアップすることができる。また、別のベース板５５の上面に残存する接着性が低下した接着層５６を剥離すると、別のベース板５５を再利用することができる。さらに、別のベース板５５の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
なお、別のベース板５５として、膨張させることにより半導体装置を取り外す、通常のダイシングテープなどを用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板５５を研磨やエッチングにより除去するようにしてもよい。
次に、図１に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図５に示す工程後に、図１４に示すように、開口部３７を介して露出された柱状電極３３の上面を含む第１の上層絶縁膜３６の上面全体に銅の無電解メッキにより第１の下地金属層３８ａを形成する。次に、第１の下地金属層３８ａをメッキ電流路として銅の電解メッキを行うことにより、第１の下地金属層３８ａの上面全体に第１の上層金属形成用層３８ｃを形成する。次に、第１の上層金属形成用層３８ｃの上面の第１の上層再配線形成領域に対応する部分にレジスト膜５７をパターン形成する。
次に、レジスト膜５７をマスクとして第１の上層金属形成用層３８ｃおよび第１の下地金属層３８ａの不要な部分をエッチングして除去すると、図１５に示すように、レジスト膜５７下にのみ第１の上層配線層３９が残存される。この後、レジスト膜５７を剥離する。なお、これと同様の形成方法により、第２の上層再配線４４を形成するようにしてもよい。
ところで、図２に示すベース板２１あるいは図１２に示す別のベース板５５をトレイ状とすることもできる。つまり、ベース板を、半導体構成体２３を配列する領域が周囲より陥没した受け皿のような形状とする。そして、このトレイ状のベース板の半導体構成体２３配列領域を囲む周囲の上面にメッキ電流路用金属層を設け、このメッキ電流路用金属層とメッキ電流路用の下地金属層（３８、４３）とを導電部材で接続して、電解メッキを行うようにしてもよい。この場合、トレイの外形サイズを同一としておくことにより、製造する半導体装置のサイズが異なる場合でも、同一の製造装置の使用が可能となり効率的となる。
（参考例２）
図３に示す製造工程において、接着層２２を半導体構成体２３のシリコン基板２４の下面に設け、この接着層２２をベース板２１の上面の各所定の箇所に接着した場合には、図１６に示すこの発明の参考例２としての半導体装置が得られる。
このようにして得られた半導体装置では、シリコン基板２４の下面が接着層２２を介してベース板２１の上面に接着されているほかに、シリコン基板２４の側面などが封止膜３６を介してベース板２１の上面に接続されているので、半導体構成体２３のベース板２１に対する接合強度をある程度強くすることができる。
（参考例３、４）
図１７はこの発明の参考例３としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板２１および接着層２２を備えていないことである。
この参考例３の半導体装置を製造する場合には、例えば図１０に示すように、半田ボール４７を形成した後に、ベース板２１を接着層２２から剥がしたりまたはベース板２１および接着層２２を研磨やエッチングなどにより除去するなどして取り除いた後に、互いに隣接する半導体構成体２３間において、３層の絶縁膜４５、４１、３６および封止膜３５を切断すると、図１７に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板２１および接着層２２を備えていないので、その分だけ、薄型化することができる。
また、ベース板２１および接着層２２を研磨やエッチングなどにより除去した後に、シリコン基板２４および封止膜３５の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４５、４１、３６および封止膜３５を切断すると、図１８に示すこの発明の参考例４としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
なお、半田ボール４７を形成する前に、ベース板２１および接着層２２を研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４および封止膜３５の下面側を適宜に研磨し）、次いで半田ボール４７を形成し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４５、４１、３６および封止膜３５を切断するようにしてもよい。
（参考例５）
図１９はこの発明の参考例５としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、接着層２２の下面に放熱用の金属層６１が接着されていることである。金属層６１は、厚さ数十μｍの銅箔などからなっている。
この参考例５の半導体装置を製造する場合には、例えば図１０に示すように、半田ボール４７を形成した後に、ベース板２１を研磨やエッチングなどにより除去し、次いで接着層２２の下面全体に金属層６１を接着し、次いで互いに隣接する半導体構成体２３間において、３層の絶縁膜４５、４１、３６、封止膜３５、接着層２２および金属層６１を切断すると、図１９に示す半導体装置が複数個得られる。
なお、接着層２２も研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４および封止膜３５の下面側を適宜に研磨し）、シリコン基板２４および封止膜３５の下面に新たな接着層を介して金属層６１を接着するようにしてもよい。
（参考例６）
図１１に示す場合には、互いに隣接する半導体構成体２３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２３を１組として切断し、例えば、図２０に示すこの発明の参考例６のように、３個の半導体構成体２３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体２３は同種、異種のいずれであってもよい。
なお、図２０では、再配線３２、３９、４４下の下地金属層は、図示の都合上、省略している。また、第２の上層再配線４４の接続パッド部（半田ボール４７）が半導体構成体２３の周囲における封止膜３５上に配置されているか否か不明であるが、これは図示の都合上であり、実際には封止膜３５上に配置されている。このようなことは、後述する実施形態においても同様である。
ただし、例えば、図２０では、半導体構成体２３を接着層２２の上面に接着しているので、従来のようなボンディングと異なり、接着する際の位置合わせとしては高い精度は要求されず、したがって半導体構成体２３の配置間隔を可及的に小さくすることが可能となる。そこで、半導体構成体２３の配置間隔を可及的に小さくした場合には、第２の上層再配線４４の少なくとも一部が封止膜３５上に配置されるようにしてもよい。
（参考例７）
図２０に示す場合には、第２の上層再配線４４の接続パッド部上に半田ボール４７のみを設けているが、これに限らず、例えば、図２１に示すこの発明の参考例７のように、第２の上層再配線４４の接続パッド部上に接続パッド６２を形成し、その上に半田ボール４７、ＬＳＩなどからなる半導体チップ６３、コンデンサや抵抗などからなるチップ部品６４を設けるようにしてもよい。
この場合、半導体チップ６３およびチップ部品６４は第３の上層絶縁膜４５の上面中央部に配置され、半田ボール４７は第３の上層絶縁膜４５の上面周辺部に配置されている。半導体チップ６３は、チップ本体６３ａの下面周辺部に複数のバンプ電極６３ｂが設けられた構造となっている。そして、半導体チップ６３のバンプ電極６３ｂは接続パッド６２に半田（図示せず）を介して導電接続されている。また、チップ本体６３ａと第３の上層絶縁膜４５との間には封止材６５が充填されている。チップ部品６４の両側の電極は接続パッド６２上に半田６６で接続されている。
（参考例８）
図２１では、３個の半導体構成体２３を１組としたものの中央部上にチップ部品６４などを搭載し、周辺部上に半田ボール４７を形成しているが、これに限らず、例えば図２２に示すこの発明の参考例８のように、１個の半導体構成体２３の周囲における封止膜３５のサイズをある程度大きくし、第３の上層絶縁膜４５の中央部上に配置された接続パッド６２上にチップ部品６４などを搭載し、周辺部上に配置された接続パッド６２上に接続ピン６７の下部を半田（図示せず）を介して接続するようにしてもよい。この接続ピン６７は、接続パッド６２に半田付けされており、図示はしないが、回路基板に形成されたスルーホール内に挿入され、裏面側でスルーホールの周囲に形成されたパッド部に半田付けされるものである。
（参考例９）
図２３はこの発明の参考例９としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、図２０を参照して説明すると、図２０において、半田ボール４７を形成せず、ベース板２１を除去してなるものを用意する。以下、この用意したものを半導体ブロック７１という。
次に、半導体ブロック７１の接着層２２の下面に、半導体ブロック７１よりもある程度大きめの放熱用の金属板７２の上面中央部を接着する。次に、半導体ブロック７１の周囲における金属板７２の上面に封止膜７３をモールド法や印刷法によりその上面が半導体ブロック７１の第３の上層絶縁膜４５の上面と面一となるように形成する。なお、接着層２２を除去し、モールド用の金型内に金属板７２を配置し、その上面中央部に半導体ブロック７１を配置するようにしてもよい。
次に、第３の上層絶縁膜４５および封止膜７３の上面に第３の上層再配線（第３の下地金属層を含む）７４を第２の上層再配線４４の接続パッド部に接続させて形成する。次に、第３の上層再配線７４を含む第３の上層絶縁膜４５の上面に第４の上層絶縁膜７５を形成する。次に、第４の上層絶縁膜７５の第３の上層再配線７４の接続パッド部に対応する部分に開口部７６を形成する。次に、開口部７６内およびその周囲における第４の上層絶縁膜７５上に接続パッド７７を第３の上層再配線７４の接続パッド部に接続させて形成する。
次に、半導体ブロック７１上における接続パッド７７の上面にコンデンサや抵抗などからなるチップ部品７８の両側の電極を半田７９を介して接続する。また、封止膜７３上における接続パッド７７の上面に接続ピン８０の下部を半田（図示せず）を介して接続する。かくして、図２３に示す半導体装置が得られる。
（第１実施形態）
図２４はこの発明の第１実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図２０を参照して説明すると、図２０において、半田ボール４７を形成せず、ベース板２１および接着層２２を除去してなるものを用意する。以下、この用意したものを半導体ブロック８１という。ただし、第２の上層再配線（第２の下地金属層を含む）４４の配置は、図示の都合上、図２０と図２４とでは異なっている。また、図２４では、第３の上層絶縁膜４５の上面の各所定の箇所に接続パッド８２が第２の上層再配線４４の接続パッド部に接続されて形成されている。
次に、フレキシブル配線板８３を用意する。このフレキシブル配線板８３は、中央部に半導体ブロック８１よりもやや大きめの開口部８４を有するフィルム基板８５を備えている。フィルム基板８５の上面には配線８６が設けられている。配線８６の一端部は開口部８４内に突出され、接続端子８６ａとなっている。配線８６を含むフィルム基板８５の上面には保護膜８７が設けられている。保護膜８７の配線８６の他端部に対応する部分には開口部８８が設けられている。開口部８８を介して露出された配線８６の他端部上には半田ボール８９が設けられているが、フレキシブル配線板８３を用意した時点では半田ボール８９は形成されていない。
そして、フレキシブル配線板８３の接続端子８６ａを半導体ブロック８１上の周辺部に配置された接続パッド８２に半田（図示せず）を介して接続する。次に、半導体ブロック８１の周囲におけるフレキシブル配線板８３の下面に封止膜９０をモールド法や印刷法によりその下面が半導体ブロック７１のシリコン基板２４などの下面と面一となるように形成する。次に、半導体ブロック７１のシリコン基板２４などの下面および封止膜９０の下面に接着層９１を介して放熱用の金属板９２を接着する。
次に、半導体ブロック８１上の中央部に配置された接続パッド８２の上面にコンデンサや抵抗などからなるチップ部品９３の両側の電極を半田９４を介して接続する。また、フレキシブル配線板８３の開口部８８を介して露出された配線８６の他端部上に半田ボール８９を形成する。かくして、図２４に示す半導体装置が得られる。
（第２実施形態）
なお、図２４に示す場合において、図２５に示すこの発明の第２実施形態のように、周辺部の封止膜９０の厚さが半導体ブロック８１の周面近傍の封止膜９０の厚さよりも薄くなるようにしてもよい。この場合、封止膜９０はモールド法により形成する。
（第３実施形態）
図２６はこの発明の第３実施形態としての半導体装置の断面図を示したものである。次に、この半導体装置の構造についてその製造方法と併せ説明する。まず、この場合も、図２０を参照して説明すると、図２０において、ベース板２１および接着層２２を除去してなるものを用意する。以下、この用意したものを半導体ブロック１０１という。この場合、半田ボール４７は形成されているが、図２０に示す場合よりも径がやや小さい半田ボール（４７Ａ）が形成されている。
次に、フレキシブル配線板１０２を用意する。このフレキシブル配線板１０２は、半導体ブロック８１よりもある程度大きめのフィルム基板１０３を備えている。フィルム基板１０３の上面には配線１０４が設けられている。フィルム基板１０３の配線１０４の一端部に対応する部分にはスルーホール１０４が設けられている。配線１０４を含むフィルム基板１０３の上面には保護膜１０６が設けられている。保護膜１０６の配線１０４の他端部に対応する部分には開口部１０７が設けられている。開口部１０７を介して露出された配線１０６の他端部上には半田ボール１０８が設けられているが、フレキシブル配線板１０２を用意した時点では半田ボール１０８は形成されていない。
そして、半導体ブロック１０１の半田ボール（４７Ａ）をフレキシブル配線板１０２のスルーホール１０５内に挿入し、リフロー処理により、半田４７Ａをスルーホール１０５内の配線１０４の一端部下面に接続させる。次に、半導体ブロック１０１の周囲におけるフレキシブル配線板１０２の下面に封止膜１０９をモールド法や印刷法によりその下面が半導体ブロック１０１のシリコン基板２４などの下面と面一となるように形成する。
次に、半導体ブロック１０１のシリコン基板２４などの下面および封止膜１０９の下面に接着層１１０を介して放熱用の金属板１１１を接着する。次に、フレキシブル配線板８１０２の開口部１０７を介して露出された配線１０４の他端部上に半田ボール１０８を形成する。かくして、図２６に示す半導体装置が得られる。
（参考例１０）
図２７はこの発明の参考例１０実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２０に示す半導体装置と大きく異なる点は、半田ボール４７を１つも備えておらず、その代わりに、フレキシブル配線板１２１を備えていることである。
この場合のフレキシブル配線板１２１は、フィルム基板１２２の一面に配線１２３が設けられ、配線１２３の両端部からなる接続端子１２３ａ（他方は図示せず）を除く部分を含むフィルム基板１２２の一面に保護膜１２４が設けられた構造となっている。一方、第３の上層絶縁膜４５の上面の一端部には複数の接続端子１２５が所定の第２の上層再配線４４の接続パッド部に接続されて形成されている。そして、フレキシブル配線板１２１の一方の接続端子１２３ａは接続端子１２５に図示しない異方性導電接着剤または半田を介して接続されている。
また、残りの第２の上層再配線４４の接続パッド部上には接続パッド１２６が形成され、その上にはコンデンサや抵抗などからなるチップ部品１２７、ＣＳＰタイプの半導体構成体１２８が搭載されている。この場合、半導体構成体１２８は半導体構成体２３とほぼ同じような構造となっている。そして、半導体構成体１２８の柱状電極１２９の下面は接続パッド１２６の上面に半田（図示せず）を介して接続されている。
（参考例１１）
図２８はこの発明の参考例１１としての半導体装置の断面図を示したものである。この半導体装置では、例えば図２０に示すものにおいてベース板２１を除去したものからなる半導体ブロック１３１と、例えば図２１に示すものにおいてベース板２１および接着層２２を除去し且つ半田ボール４７を形成しないものからなる半導体ブロック１３２とが接着層２２を介して接着されている。この場合、上側の半導体ブロック１３２上には複数の半導体チップ６３のみが搭載されている。
また、両半導体ブロック１３１は、例えば図２３に示す場合とほぼ同じフレキシブル配線板１２１を介して互いに接続されている。すなわち、上側の半導体ブロック１３２の第３の上層絶縁膜４５の上面の一端部には複数の接続端子１２５が所定の第２の上層再配線４４Ａの接続パッド部に接続されて形成されている。そして、フレキシブル配線板１２１の一方の接続端子１２３ａは接続端子１２５に図示しない異方性導電接着剤または半田を介して接続されている。
また、下側の半導体ブロック１３１の第３の上層絶縁膜４５の下面の一端部には所定の第２の上層再配線４４Ｂからなる接続端子が設けられている。そして、フレキシブル配線板１２１の他方の接続端子１２３ｂは所定の第２の上層再配線４４Ｂからなる接続端子に異方性導電接着剤（または半田）１３３を介して接続されている。
（参考例１２）
図２９はこの発明の参考例１２としての半導体装置の断面図を示したものである。この半導体装置において、図２８に示す場合と大きく異なる点は、フレキシブル配線板１２１を長くして下側の半導体ブロック１３１の第３の上層絶縁膜４５の下面に接着層１５１を介して接着したことである。
この場合、半田ボール４７は、接着層１５１、保護膜１２４およびフィルム基板１２２に形成された開口部１５２を介してフィルム基板１２２の外側に突出されている。また、フレキシブル配線板１２１の他方の接続端子１２３ｂは、他方の半導体ブロック１３１の両端部の所定の第２の上層再配線４４Ｂからなる接続端子に、接着層１５１および保護膜１２４に形成された開口部１５３内に配置された半田１５４を介して接続されている。
この発明の参考例１としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初の製造工程の断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図９に続く製造工程の断面図。 図１０に続く製造工程の断面図。 図１に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。 同他の例において、所定の製造工程の断面図。 図１に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。 図１４に続く製造工程の断面図。 この発明の参考例２としての半導体装置の断面図。 この発明の参考例３としての半導体装置の断面図。 この発明の参考例４としての半導体装置の断面図。 この発明の参考例５としての半導体装置の断面図。 この発明の参考例６としての半導体装置の断面図。 この発明の参考例７としての半導体装置の断面図。 この発明の参考例８としての半導体装置の断面図。 この発明の参考例９としての半導体装置の断面図。 この発明の第１実施形態としての半導体装置の断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の参考例１０としての半導体装置の断面図。 この発明の参考例１１としての半導体装置の断面図。 この発明の参考例１２としての半導体装置の断面図。 従来の半導体装置の一例の断面図。
符号の説明
２１ ベース板
２２ 接着層
２３ 半導体構成体
２４ シリコン基板
２５ 接続パッド
３１ 下地金属層
３２ 再配線
３３ 柱状電極
３４ 封止膜
３５ 封止膜
３６ 第１の上層絶縁膜
３８ 第１の下地金属層
３９ 第１の上層再配線
４１ 第２の上層絶縁膜
４３ 第２の下地金属層
４４ 第２の上層再配線
４５ 第３の上層絶縁膜
４７ 半田ボール
８３、１０２、１２１ フレキシブル配線板

Claims (11)

  1. 半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記絶縁膜の、前記半導体構成体の周側面より外側の延出部上に設けられたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
  2. 半導体基板の上面に設けられた複数の再配線および前記各再配線の一端部上に形成された柱状電極を有する半導体構成体と、該半導体構成体の前記柱状電極を除く上面全体および半導体構成体の周側面を覆い前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記柱状電極に接続されて設けられ且つ接続パッドを有する少なくとも一層の上層再配線と、前記半導体構成体上に配置されたフレキシブル配線板を備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッドが前記絶縁膜上の前記半導体構成体の周側面より外側の前記延出部上に配置され、前記フレキシブル配線板に形成された接続端子がいずれかの前記最上層の上層再配線の前記接続パッドに接続されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
  4. 請求項１または２に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記絶縁膜に形成された開口を介して直接前記柱状電極に電気的に接続され、前記絶縁膜に形成された前記開口は前記柱状電極の幅の１／２以下の幅を有することを特徴とする半導体装置。
  5. 請求項１または２に記載の発明において、前記上層再配線の中、最下層の上層再配線は前記各柱状電極上および前記最下層の絶縁膜上に形成されためっき層を含むことを特徴とする半導体装置。
  6. 請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の柱状電極と前記上層再配線とを接続する層間再配線が設けられていることを特徴とする半導体装置。
  7. 請求項１または２に記載の発明において、前記柱状電極は５０μｍ以上の高さを有することを特徴とする半導体装置。
  8. 請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面に前記上層再配線の前記接続パッドの少なくとも一部を除く部分に最上層絶縁膜が設けられていることを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記上層再配線の前記接続パッド上に突起状の接続端子が設けられていることを特徴とする半導体装置。
  10. 請求項８に記載の発明において、前記最上層絶縁膜上に電子部品がいずれかの前記上層再配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  11. 請求項１または２に記載の発明において、前記ベース板は放熱層であることを特徴とする半導体装置。
JP2006275657A 2006-10-06 2006-10-06 半導体装置 Expired - Fee Related JP4337859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006275657A JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006275657A JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002232289A Division JP3918681B2 (ja) 2002-08-09 2002-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2007049183A JP2007049183A (ja) 2007-02-22
JP4337859B2 true JP4337859B2 (ja) 2009-09-30

Family

ID=37851685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006275657A Expired - Fee Related JP4337859B2 (ja) 2006-10-06 2006-10-06 半導体装置

Country Status (1)

Country Link
JP (1) JP4337859B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
JP6034664B2 (ja) * 2012-11-05 2016-11-30 株式会社ジェイデバイス 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法

Also Published As

Publication number Publication date
JP2007049183A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
JP3918681B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
US7618886B2 (en) Semiconductor device and method of manufacturing the same
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TW577160B (en) Semiconductor device and manufacturing method thereof
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US20190157209A1 (en) Chip package and manufacturing method thereof
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2003298005A (ja) 半導体装置およびその製造方法
JP4349376B2 (ja) 半導体装置およびその製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP3951854B2 (ja) 半導体装置およびその製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP4337859B2 (ja) 半導体装置
JP4056360B2 (ja) 半導体装置及びその製造方法
JP4337858B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP4297154B2 (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4297153B2 (ja) 半導体装置の製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法
JP4214969B2 (ja) 半導体装置の製造方法
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP4214968B2 (ja) 半導体装置及びその製造方法
JP2011238755A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees