JP3951854B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3951854B2
JP3951854B2 JP2002232737A JP2002232737A JP3951854B2 JP 3951854 B2 JP3951854 B2 JP 3951854B2 JP 2002232737 A JP2002232737 A JP 2002232737A JP 2002232737 A JP2002232737 A JP 2002232737A JP 3951854 B2 JP3951854 B2 JP 3951854B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating film
semiconductor device
rewiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002232737A
Other languages
English (en)
Other versions
JP2004072032A (ja
Inventor
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32018047&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3951854(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002232737A priority Critical patent/JP3951854B2/ja
Priority to PCT/JP2003/009958 priority patent/WO2004015771A2/en
Priority to AU2003253425A priority patent/AU2003253425C1/en
Priority to CN038012693A priority patent/CN1568546B/zh
Priority to EP03784529A priority patent/EP1527480A2/en
Priority to KR1020047005322A priority patent/KR100593049B1/ko
Priority to CA2464078A priority patent/CA2464078C/en
Priority to TW092121811A priority patent/TWI231551B/zh
Publication of JP2004072032A publication Critical patent/JP2004072032A/ja
Priority to US10/826,039 priority patent/US7294922B2/en
Priority to HK05105873.6A priority patent/HK1073389A1/xx
Priority to US11/671,318 priority patent/US7547967B2/en
Priority to US11/671,268 priority patent/US7618886B2/en
Publication of JP3951854B2 publication Critical patent/JP3951854B2/ja
Application granted granted Critical
Priority to US12/415,782 priority patent/US7737543B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＢＧＡ(ball grid array)と呼ばれる半導体装置には、ＬＳＩなどからなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板(インターポーザ)の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。
【０００３】
図２６は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ１は、シリコン基板２の周辺部に銅などからなる複数のバンプ電極３が設けられた構造となっている。
【０００４】
中継基板４は、サイズが半導体チップ１のシリコン基板２のサイズよりもやや大きいベースフィルム５を備えている。ベースフィルム５の上面には、半導体チップ１のバンプ電極３に接続される再配線６が設けられている。
【０００５】
再配線６は、半導体チップ１のバンプ電極３に対応して設けられた第１の接続パッド７と、マトリクス状に設けられた第２の接続パッド８と、第１と第２の接続パッド７、８を接続する引き回し線９とからなっている。第２の接続パッド８の中央部に対応する部分におけるベースフィルム５には円孔１０が設けられている。
【０００６】
そして、半導体チップ１は中継基板４の上面中央部に異方性導電接着剤１１を介して搭載されている。異方性導電接着剤１１は、熱硬化性樹脂１２中に多数の導電性粒子１３を含有させたものからなっている。
【０００７】
半導体チップ１を中継基板４上に搭載する場合には、まず、中継基板４の上面中央部にシート状の異方性導電接着剤１１を介して半導体チップ１を位置合わせしてただ単に載置する。
【０００８】
次に、熱硬化性樹脂１２が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極３が熱硬化性樹脂１２を押し退けて第１の接続パッド７の上面に導電性粒子１３を介して導電接続され、且つ、半導体チップ１の下面が中継基板４の上面に熱硬化性樹脂１２を介して接着される。
【０００９】
次に、半導体チップ１を含む中継基板４の上面全体にエポキシ系樹脂からなる封止膜１４を形成する。次に、円孔１０内およびその下方に半田ボール１５を第２の接続パッド８に接続させて形成する。この場合、第２の接続パッド８はマトリクス状に配置されているため、半田ボール１５もマトリクス状に配置される。
【００１０】
ここで、半田ボール１５のサイズは半導体チップ１のバンプ電極３のサイズより大きく、また、各半田ボール１５相互の接触を避けるため、その配置間隔をバンプ電極３の配置間隔より大きくする必要がある。そこで、半導体チップ１のバンプ電極３の数が増大した場合、各半田ボール１５に必要な配置間隔を得るため、その配置領域を半導体チップ１のサイズより大きくすることが必要となり、そのために、中継基板４のサイズを半導体チップ１のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール１５のうち、周辺部の半田ボール１５は半導体チップ１の周囲に配置されている。
【００１１】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、再配線６が形成された中継基板４を用い、位置合わせした後のボンディングにより、半導体チップ１のバンプ電極３の下面を中継基板４の再配線６の第１の接続パッド７の上面に導電接続する構成としているので、半導体チップ１のバンプ電極３の数が増大し、バンプ電極３のサイズおよび配置間隔が小さくなると、位置合わせが極めて大変であるという問題があった。この場合、半導体チップ１のサイズを大きくすれば、バンプ電極３のサイズおよび配置間隔を大きくすることができることは当然であるが、そのようにすると、ウエハ状態からの半導体チップの取り数が激減し、極めて高価なものとなってしまう。また、半導体チップ１を１つずつ中継基板４上にボンディングして搭載しなければならず、製造工程が煩雑であるという問題があった。このようなことは、半導体チップを複数個備えたマルチチップモジュール型の半導体装置の場合も同様である。
【００１２】
そこで、この発明は、ボンディングによることなく外部接続電極の配置間隔を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
また、この発明は、複数の半導体装置を一括して製造することができる半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線を設けてなる半導体構成体と、前記各パッド部を除いて前記再配線を含む前記半導体構成体の上面全体および前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記再配線のパッド部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッド部が、前記半導体構成体の周側面より外側の前記絶縁膜の延出部上に配置されていることを特徴とするものである。
請求項２に記載の発明は、 各々が、半導体基板、該半導体基板の上面に設けられた複数のパッド、前記各パッドを露出する開口部を有する絶縁膜および保護層、および該絶縁層上に形成された前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線を有し、互いに離間して配置された複数の半導体構成体と、前記各半導体構成体のパッド部を除いて前記再配線を含む上面全体および前記各半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記パッド部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッド部が前記いずれかの半導体構成体の周側面より外側の前記延出部上に配置されていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記半導体構成体の周側面を覆う前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とするものである。
請求項６に記載の発明は、請求項４に記載の発明において、前記半導体構成体およびその周囲における前記絶縁膜の下面に放熱層が設けられていることを特徴とするものである。
請求項７に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜の延出部の下方には、埋込材が配置されていることを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記埋込材は前記半導体基板とほぼ同じ厚さを有することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記埋込材と前記半導体構成体との間に絶縁膜が充填されていることを特徴とするものである。
請求項１０に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体はベース板上に設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の再配線と前記上層再配線とを接続する層間再配線が設けられていることを特徴とするものである。
請求項１２に記載の発明は、請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線の接続パッド部を除く部分に最上層絶縁膜が設けられていることを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子が設けられていることを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とするものである。
請求項１５に記載の発明は、半導体基板上に、それぞれ、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線が形成された複数の半導体構成体を相互に離間してベース板上に配置する工程と、
前記複数の半導体構成体上および前記ベース板の上面全体に絶縁膜を形成する工程と、
前記絶縁膜の上面に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記パッド部に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体間に形成された前記絶縁膜上に配置されるように形成する工程と、
前記各半導体構成体間における前記絶縁膜を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体より外側の領域の前記絶縁膜上に形成された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項１６に記載の発明は、請求項１５に記載の発明において、前記絶縁膜を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１７に記載の発明は、請求項１５に記載の発明において、前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とするものである。
請求項１８に記載の発明は、請求項１５に記載の発明において前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とするものである。
請求項１９に記載の発明は、請求項１５に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の再配線とそれに対応する前記各組の上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とするものである。
請求項２０に記載の発明は、請求項１５に記載の発明において、前記上層再配線および前記絶縁膜の上面において前記上層再配線のパッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項２１に記載の発明は、請求項２０に記載の発明において、前記上層再配線のパッド部上に突起状の接続端子を形成する工程を有することを特徴とするものである。
請求項２２に記載の発明は、請求項２１に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とするものである。
請求項２３に記載の発明は、請求項１５に記載の発明において、前記絶縁膜を切断するとともに前記ベース板を切断する工程を有することを特徴とするものである。
請求項２４に記載の発明は、請求項２３に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とするものである。
請求項２５に記載の発明は、請求項１５に記載の発明において、 前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含み、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記埋込材を切断する工程を含むことを特徴とするものである。
請求項２６に記載の発明は、請求項２５に記載の発明において、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記ベース板を切断する工程を含むことを特徴とするものである。
請求項２７に記載の発明は、請求項１５に記載の発明において、前記各半導体構成体間における前記絶縁膜を切断する工程の前に、前記ベース板を取り除く工程を有することを特徴とするものである。
請求項２８に記載の発明は、請求項２６に記載の発明において、前記ベース板を取り除く工程に引き続き、前記半導体基板を薄くする工程を有することを特徴とするものである。
そして、この発明によれば、半導体基板上に、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側に領域にパッド部有する複数の再配線が形成された複数または複数組の半導体構成体をベース板上に配置し、半導体構成体を含むベース板の上面全体に絶縁膜を形成し、絶縁膜の上面に上層再配線を半導体構成体の再配線に接続させて形成し、絶縁膜を少なくとも切断することにより、半導体構成体を１つまたは１組有し、その周囲に絶縁膜を有するとともに、周囲の絶縁膜上に上層再配線の一部が配置されてなる半導体装置を複数個一括して得ることができ、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができ、また複数または複数組の半導体構成体に対して絶縁膜および上層再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。
【００１４】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属などからなる平面正方形状のベース板２０を備えている。ベース板２０の上面には、接着剤、粘着シート、両面接着テープなどからなる接着層２１が設けられている。接着層２１の上面中央部には、ベース板２０のサイズよりもやや小さいサイズの平面正方形状の半導体構成体２２の下面が接着されている。
【００１５】
半導体構成体２２は半導体チップ２３を含んでいる。半導体チップ２３は、接着層２１の上面中央部に接着されたシリコン基板２４の上面周辺部にアルミニウムなどからなる複数の接続パッド２５が設けられ、接続パッド２５の中央部を除くシリコン基板２４の上面に酸化シリコンなどからなる絶縁膜２６および感光性ポリイミドなどからなる保護膜２７が設けられ、接続パッド２５の中央部が絶縁膜２６および保護膜２７に形成された開口部２８を介して露出されたものからなっている。
【００１６】
ここで、半導体チップ２３は、通常、ウエハ状態の半導体基板をダイシングして個々の半導体チップとなした場合に得られるものである。しかしながら、この発明では、ウエハ状態の半導体基板上に接続パッド２５、絶縁膜（絶縁層）２６および保護膜２７が形成された状態では、ダイシングを行わず、以下に説明するように、再配線を有する半導体構成体２２が得られる状態でウエハ状態の半導体基板をダイシングする。
【００１７】
半導体チップ２３の保護膜２７上には、保護膜２７に形成された開口部２８を介して露出された接続パッド２５の上面から保護膜２７の上面の所定の箇所にかけて下地金属層２９ａが設けられている。下地金属層２９ａの上面には上層金属層２９ｂが設けられ、下地金属層２９ａおよび上層金属層２９ｂにより再配線３０が形成されている。
【００１８】
このように、半導体構成体２２は、接続パッド２５、絶縁膜２６および保護膜２７を有する導体チップ２３を含み、さらに、下地金属層２９ａおよび上層金属層２９ｂからなる再配線３１を含んで構成されている。図１において、保護膜２７の開口部２８内には下地金属層２９ａのみが形成されているが、これは図示の都合上であって、実際には、上層金属層２９ｂも形成される。
【００１９】
半導体構成体２２の再配線３０を含む保護膜２７の上面および半導体構成体２２の周囲における接着層２１の上面にはエポキシ系樹脂からなる封止膜（絶縁膜）３１が設けられている。封止膜３１の再配線３０のパッド部に対応する部分には開口部３２が設けられている。開口部３２を介して露出された再配線３０のパッド部の上面から封止膜３１の上面の所定の箇所にかけて上層下地金属層３３ａが設けられている。上層下地金属層３３ａの上面全体には上層金属層３９ｂが設けられ、上層下地金属層３３ａおよび上層金属層３９ｂにより再配線３４が形成されている。
【００２０】
上層再配線３４を含む封止膜３１の上面全体にはソルダーレジストなどからなる絶縁膜３５が設けられている。絶縁膜３５の上層再配線３４の接続パッド部３４ａに対応する部分には開口部３６が設けられている。開口部３６内およびその上方には半田ボール（突起状の接続端子）３７が上層再配線３４の接続パッド部３４ａに接続されて設けられている。複数の半田ボール３７は、絶縁膜３５上にマトリクス状に配置されている。
【００２１】
ところで、ベース板２０のサイズを半導体構成体２２のサイズよりもやや大きくしているのは、半導体チップ２３の接続パッド２５の数の増加に応じて、半田ボール３７の配置領域を半導体構成体２２のサイズよりもやや大きくし、これにより、接続パッド３４ａのサイズおよび配置間隔を接続パッド２５のサイズおよび配置間隔よりも大きくするためである。
【００２２】
このため、マトリクス状に配置された上層再配線３４の接続パッド部３４ａは、半導体構成体２２に対応する領域のみでなく、半導体構成体２２の周側面に設けられた絶縁膜３１に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール４７のうち、少なくとも最外周の半田ボール４７は半導体構成体２２よりも外側に位置する周囲に配置されている。
【００２３】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２２の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）２４上にアルミニウムからなる接続パッド２５、酸化シリコンからなる絶縁膜２６および感光性ポリイミドからなる保護膜２７が設けられ、接続パッド２５の中央部が絶縁膜２６および保護膜２７に形成された開口部２８を介して露出されたものを用意する。
【００２４】
次に、図３に示すように、開口部２８を介して露出された接続パッド２５の上面を含む保護膜２７の上面全体に下地金属層２９ａを形成する。この場合、下地金属層２９ａは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層３３ａの場合も同様である。
【００２５】
次に、下地金属層２９のａ上面にメッキレジスト膜４１をパターン形成する。この場合、再配線３０形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層２９ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜４１の開口部４２内の下地金属層２９ａの上面に上層金属層２９ｂを形成する。
【００２６】
次に、メッキレジスト膜４１を剥離し、次いで、上層金属層２９ｂをマスクとして下地金属層２９ａの不要な部分をエッチングして除去すると、図４に示すように、上層金属層２９ｂ下にのみ下地金属層２９ａが残存され再配線３０が形成される。次に、図５に示すように、ダンシング工程を経ると、半導体チップ２３上に再配線３０を設けてなる半導体構成体２２が複数個得られる。
【００２７】
次に、このようにして得られた半導体構成体２２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図６に示すように、図１に示すベース板２０を複数枚採取することができるベース板２０の上面全体に接着層２１が設けられたものを用意する。そして、接着層２１の上面の所定の複数箇所にそれぞれ半導体構成体２２のシリコン基板２４の下面を接着する。
【００２８】
次に、図７に示すように、複数の半導体構成体２２を含む接着層２１の上面全体にエポキシ系樹脂からなる封止膜３１を印刷法やモールド法などによりその厚さが半導体構成体２２の高さよりもやや厚くなるように形成する。したがって、この状態では、半導体構成体２２の上面は封止膜３１によって覆われている。次に、必要に応じて、封止膜３１の上面側を適宜に研磨して、封止膜３１の上面を平滑化する。次に、封止膜３１の再配線３０のパッド部に対応する部分に、フォトリソグラフィあるいはＣＯ２レーザの照射により、開口部３２を形成する。
【００２９】
次に、図８に示すように、開口部３２を介して露出された再配線３０のパッド部を含む封止膜３１の上面全体に銅の無電解メッキにより上層下地金属層３３ａを形成する。次に、上層下地金属層３３ａの上面にメッキレジスト膜４３をパターン形成する。この場合、上層再配線３４形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、上層下地金属層３３ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜４３の開口部４４内の上層下地金属層３３ａの上面に上層金属層３３ｂを形成する。
【００３０】
次に、メッキレジスト膜４３を剥離し、次いで、上層金属層３３ｂをマスクとして上層下地金属層３３ａの不要な部分をエッチングして除去すると、図９に示すように、上層金属層３３ｂ下にのみ上層下地金属層３３ａが残存された上層再配線３４が形成される。
【００３１】
次に、図１０に示すように、上層再配線３４を含む封止膜３１の上面全体にソルダーレジストからなる絶縁膜３５をパターン形成する。この場合、絶縁膜３５の上層再配線３４の接続パッド部３４ａに対応する部分には開口部３６が形成されている。次に、開口部３６内およびその上方に半田ボール３７を上層再配線３４の接続パッド部３４ａに接続させて形成する。
【００３２】
次に、図１１に示すように、互いに隣接する半導体構成体２２間において、絶縁膜３５、封止膜３１、接着層２１およびベース板２０を切断すると、図１に示す半導体装置が複数個得られる。
【００３３】
このようにして得られた半導体装置では、半導体構成体２２の再配線３０に接続される上層下地金属層３３ａおよび上層金属層３３ｂを無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、ボンディングによらないで、半導体構成体２２の再配線３０と上層再配線３４との間を導電接続することができる。
【００３４】
このように、上層再配線３４が半導体構成体２２の再配線３０のパッド部にメッキにより直接接合されるものであるため、上層絶縁膜３１の開口部３２は、１０μｍ×１０μｍの方形または同面積の円形の面積を有していれば強度的に十分である。
【００３５】
これに対し、図２６に示す従来の半導体チップでは、バンプ電極３の直径は１００〜１５０μｍ程度（ピッチは、通常、この２倍）であるので、従来の、バンプ電極と再配線とをボンディングにより接合する方法と比較すると、接続パッド部３４ａのサイズおよび配置間隔が遙かにすることができ、且つ、プロセスも効率的である。
【００３６】
このように、接続パッド部３４ａのサイズおよび配置間隔を小さいものとすることができるので、上層の再配線を有する本発明の半導体装置のサイズを小さいものとすることができる。
【００３７】
また、上記製造方法では、ベース板２０上の接着層２１上の所定の複数箇所にそれぞれ半導体構成体２２を接着して配置し、複数の半導体構成体２２に対して封止膜３１、上層下地金属層３３、上層再配線３４、絶縁膜３５および半田ボール３７の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００３８】
また、ベース板２０と共に複数の半導体構成体２２を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板２０の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００３９】
さらに、図１に示す半導体装置では、シリコン基板２４上に感光性ポリイミドなどからなる保護膜２７、エポキシ系樹脂などからなる封止膜３１および感光性ポリイミドなどからなる絶縁膜３５を積層しているので、この３層の樹脂層により、この半導体装置を半田ボール３７を介して回路基板（図示せず）上に搭載した後において、シリコン基板２４と回路基板との熱膨張係数差に起因する応力をある程度緩和することができる。
【００４０】
次に、図１に示す半導体装置の製造方法の他の例について説明する。まず、図１２に示すように、紫外線透過性の透明樹脂板やガラス板などからなる別のベース板５１の上面全体に紫外線硬化型の粘着シートなどからなる接着層５２を接着し、接着層５２の上面に上述のベース板２０および接着層２１を接着したものを用意する。
【００４１】
そして、図６〜図１０にそれぞれ示す製造工程を経た後に、図１３に示すように、絶縁膜３５、封止膜３１、接着層２１、ベース板２０および接着層５２を切断し、別のベース板５１を切断しない。次に、別のベース板５１の下面側から紫外線を照射し、接着層５２を硬化させる。すると、分断されたベース板２０の下面に対する接着層５２による接着性が低下する。そこで、接着層５２上に存在する個片化されたものを１つずつ剥がしてピックアップすると、図１に示す半導体装置が複数個得られる。
【００４２】
この製造方法では、図１３に示す状態において、接着層５２上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に１つずつ剥がしてピックアップすることができる。また、別のベース板５１の上面に残存する接着性が低下した接着層５２を剥離すると、別のベース板５１を再利用することができる。さらに、別のベース板５１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００４３】
なお、別のベース板５５として、膨張させることにより半導体装置を取り外す、通常のダイシングテープなどを用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板５５を研磨やエッチングにより除去するようにしてもよい。
【００４４】
次に、図１に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図７に示す製造工程後に、図１４に示すように、開口部３２を介して露出された再配線３０の上面を含む封止膜３１の上面全体に銅の無電解メッキにより上層下地金属層３３ａを形成する。次に、上層下地金属層３３ａをメッキ電流路として銅の電解メッキを行うことにより、上層下地金属層３３の上面全体に上層金属層３３ｃを形成する。次に、上層金属層層３３ｃの上面の上層再配線形成領域に対応する部分にレジスト膜５３をパターン形成する。
【００４５】
次に、レジスト膜５３をマスクとして上層金属層３３ｃおよび上層下地金属層３３ａの不要な部分をエッチングして除去すると、図１５に示すように、レジスト膜５３下にのみ上層金属層３３ｃおよび上層下地金属層３３ａが残存され、上層再配線３４が形成される。この後、レジスト膜５３を剥離する。なお、これと同様の形成方法により、半導体構成体２２の上層金属層２９ｂおよび下地金属層２９ａを形成するようにしてもよい。
【００４６】
（第２実施形態）
図６に示す製造工程において、接着層２１を半導体構成体２２のシリコン基板２４の下面に設け、この接着層２１をベース板２０の上面の各所定の箇所に接着した場合には、図１６に示すこの発明の第２実施形態としての半導体装置が得られる。
【００４７】
このようにして得られた半導体装置では、シリコン基板２４の下面が接着層２１を介してベース板２０の上面に接着されているほかに、シリコン基板２４の側面などが封止膜３６を介してベース板２０の上面に接続されているので、半導体構成体２２のベース板２０に対する接合強度をある程度強くすることができる。
【００４８】
（第３、第４実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板２０および接着層２１を備えていないことである。
【００４９】
この第３実施形態の半導体装置を製造する場合には、例えば図１０に示すように、半田ボール３７を形成した後に、ベース板２０を接着層２１から剥がしたりまたはベース板２０および接着層２１を研磨やエッチングなどにより除去するなどして取り除いた後に、互いに隣接する半導体構成体２２間において、絶縁膜３５および封止膜３１を切断すると、図１７に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板２０および接着層２１を備えていないので、その分だけ、薄型化することができる。
【００５０】
また、ベース板２０および接着層２１を取り除いた後に、シリコン基板２４および封止膜３１の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体２２間において、絶縁膜３５および封止膜３１を切断すると、図１８に示すこの発明の第４実施形態としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
【００５１】
なお、半田ボール３７を形成する前に、ベース板２０および接着層２１を研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４および封止膜３１の下面側を適宜に研磨し）、次いで半田ボール３７を形成し、次いで互いに隣接する半導体構成体２２間において、絶縁膜３５および封止膜３１を切断するようにしてもよい。
【００５２】
（第５実施形態）
図１９はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、接着層２１の下面に放熱用の金属層６１が接着されていることである。金属層６１は、厚さ数十μｍの銅箔などからなっている。
【００５３】
この第５実施形態の半導体装置を製造する場合には、例えば図１０に示すように、半田ボール３７を形成した後に、ベース板２０を研磨やエッチングなどにより除去し、次いで接着層２１の下面全体に金属層６１を接着し、次いで互いに隣接する半導体構成体２２間において、絶縁膜３５、封止膜３１、接着層２１および金属層６１を切断すると、図１８に示す半導体装置が複数個得られる。
【００５４】
なお、接着層２１も研磨やエッチングなどにより除去し（必要に応じてさらにシリコン基板２４および封止膜３１の下面側を適宜に研磨し）、シリコン基板２４および封止膜３１の下面に新たな接着層を介して金属層６１を接着するようにしてもよい。
【００５５】
（第６実施形態）
図１１に示す場合には、互いに隣接する半導体構成体２２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２２を１組として切断し、例えば、図２０に示すこの発明の第６実施形態のように、３個の半導体構成体２２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体２２は同種、異種のいずれであってもよい。
【００５６】
（第７実施形態）
図２１はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２２は、再配線３０を含む保護膜２７の上面に感光性ポリイミドなどからなる上層保護膜６２が設けられ、上層保護膜６２の再配線３０のパッド部に対応する部分に開口部６３が設けられたものからなっていることである。
【００５７】
この第７実施形態の半導体装置を製造する場合には、図４に示す製造工程後に、図２２に示すように、再配線３０を含む保護膜２７の上面に感光性ポリイミドなどからなる上層保護膜６２を形成し、上層保護膜６２の再配線３０のパッド部に対応する部分に開口部６３を形成し、以下、図５〜図１１に示す場合と同様の製造工程を経ると、図２１に示す半導体装置が複数個得られる。
【００５８】
このようにして得られた半導体装置では、シリコン基板２４上に感光性ポリイミドなどからなる保護膜２７、感光性ポリイミドなどからなる上層保護膜６２、エポキシ系樹脂などからなる封止膜３１および感光性ポリイミドなどからなる絶縁膜３５を積層しているので、この４層の樹脂層により、この半導体装置を半田ボール３７を介して回路基板（図示せず）上に搭載した後において、シリコン基板２４と回路基板との熱膨張係数差に起因する応力をより一層緩和することができる。なお、封止膜３１の上面が上層保護膜６２の上面と面一となるようにしてもよい。
【００５９】
（第８実施形態）
図２３はこの発明の第８実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２２の周囲における接着層２１の上面に方形枠状の埋込材７１が設けられていることである。
【００６０】
この場合、埋込材７１の厚さは、シリコン基板２４の厚さと同じであってもよく、さらに絶縁膜２５の厚さを加えた厚さと同じであってもよく、さらに保護膜２６の厚さを加えた厚さと同じであってもよく、さらに再配線３０の厚さを加えた厚さと同じであってもよい。したがって、埋込材７１の上面は封止膜３１によって覆われている。また、半導体構成体２２と埋込材７１との間には封止膜３１が充填されている。
【００６１】
この第８実施形態の半導体装置を製造する場合には、図６に示す製造工程おいて、図２４に示すように、接着層２１の上面の所定の複数箇所にそれぞれ半導体構成体２２のシリコン基板２４の下面を接着するとともに、互いに隣接する半導体構成体２２間における接着層２１の上面に格子状の埋込材７１の下面を接着する。
【００６２】
埋込材７１の材料は、ベース板２０と同じであってもよく、また別であってもよい。また、ベース板２０および埋込材７１の材料が熱可塑性樹脂である場合、接着層２１を用いずに、両者を熱圧着し、次いで半導体構成体２２のシリコン基板２４の下面に設けられた接着層２１（図１６参照）をベース板２０の上面に接着するようにしてもよい。また、シート状の埋込材７１を接着層２１の上面全体に接着し（またはベース板２０上に熱圧着し）、座ぐり加工により、格子状の埋込材７１を形成するようにしてもよい。
【００６３】
次に、図２５に示すように、複数の半導体構成体２２および格子状の埋込材７１を含む接着層２１の上面全体にエポキシ系樹脂などからなる封止膜３１を印刷法やモールド法などにより、その厚さが半導体構成体２２の高さよりもやや厚くなるように形成する。次に、必要に応じて、封止膜３１の上面側を適宜に研磨して、封止膜３１の上面を平滑化する。次に、封止膜３１の再配線３０のパッド部に対応する部分に、フォトリソグラフィあるいはＣＯ２レーザの照射により、開口部３２を形成する。以下、図８〜図１１に示す場合と同様の製造工程を経ると、図２３に示す半導体装置が複数個得られる。
【００６４】
このようにして得られた半導体装置では、図２５に示すように、互いに隣接する半導体構成体２２間における封止膜３１の量を埋込材７１の体積の分だけ少なくすることができる。この結果、エポキシ系樹脂などからなる封止膜３１の硬化時の収縮による応力を小さくすることができる。
【００６５】
（その他の実施形態）
ところで、上記各実施形態では、封止膜３１上に設けた絶縁膜３５上に上層再配線３４を設けた場合について説明したが、これに限らず、封止膜３１上に設ける絶縁膜を複数層とし、その層間に、半導体構成体２２の再配線３０と上層再配線３４とを接続する層間再配線を設けるようにしてもよい。
【００６６】
【発明の効果】
以上説明したように、この発明によれば、半導体基板上に、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する再配線を設けてなる複数または複数組の半導体構成体をベース板上に配置し、半導体構成体を含むベース板の上面全体に絶縁膜を形成し、絶縁膜の上面に上層再配線を半導体構成体の再配線に接続させて形成し、絶縁膜を少なくとも切断することにより、半導体構成体を１つまたは１組有し、その周囲に絶縁膜を有するとともに、周囲の絶縁膜上に上層再配線の一部が配置されてなる半導体装置を複数個一括して得ることができ、従来のようなボンディング工程がなく、したがってボンディングによることなく外部接続電極の配置間隔を大きくすることができ、また複数または複数組の半導体構成体に対して絶縁膜および上層再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。
【図１３】同他の例において、所定の製造工程の断面図。
【図１４】図１に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】この発明の第２実施形態としての半導体装置の断面図。
【図１７】この発明の第３実施形態としての半導体装置の断面図。
【図１８】この発明の第４実施形態としての半導体装置の断面図。
【図１９】この発明の第５実施形態としての半導体装置の断面図。
【図２０】この発明の第６実施形態としての半導体装置の断面図。
【図２１】この発明の第７実施形態としての半導体装置の断面図。
【図２２】図２１に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２３】この発明の第８実施形態としての半導体装置の断面図。
【図２４】図２３に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２５】図２４に続く製造工程の断面図。
【図２６】従来の半導体装置の一例の断面図。
【符号の説明】
２０ ベース板
２１ 接着層
２２ 半導体構成体
２３ 半導体チップ
２４ シリコン基板
２５ 接続パッド
２９ 下地金属層
３０ 再配線
３１ 封止膜
３３ 上層下地金属層
３４ 上層再配線
３５ 絶縁膜
３７ 半田ボール

Claims (28)

  1. 半導体基板上に、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線を設けてなる半導体構成体と、前記各パッド部を除いて前記再配線を含む前記半導体構成体の上面全体および前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記再配線のパッド部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッド部が、前記半導体構成体の周側面より外側の前記絶縁膜の延出部上に配置されていることを特徴とする半導体装置。
  2. 各々が、半導体基板、該半導体基板の上面に設けられた複数のパッド、前記各パッドを露出する開口部を有する絶縁膜および保護層、および該絶縁層上に形成された前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線を有し、互いに離間して配置された複数の半導体構成体と、前記各半導体構成体のパッド部を除いて前記再配線を含む上面全体および前記各半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記パッド部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッド部が前記いずれかの半導体構成体の周側面より外側の前記延出部上に配置されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記絶縁膜は前記半導体構成体の周側面を覆って設けられていることを特徴とする半導体装置。
  4. 請求項１または２に記載の発明において、前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とする半導体装置。
  5. 請求項３に記載の発明において、前記半導体構成体の周側面を覆う前記絶縁膜の下面は前記半導体構成体の下面とほぼ同一の平面上に配置されていることを特徴とする半導体装置。
  6. 請求項４に記載の発明において、前記半導体構成体およびその周囲における前記絶縁膜の下面に放熱層が設けられていることを特徴とする半導体装置。
  7. 請求項１または２に記載の発明において、前記絶縁膜の延出部の下方には、埋込材が配置されていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記埋込材は前記半導体基板とほぼ同じ厚さを有することを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記埋込材と前記半導体構成体との間に絶縁膜が充填されていることを特徴とする半導体装置。
  10. 請求項１または２に記載の発明において、前記半導体構成体はベース板上に設けられていることを特徴とする半導体装置。
  11. 請求項１または２に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記半導体構成体の再配線と前記上層再配線とを接続する層間再配線が設けられていることを特徴とする半導体装置。
  12. 請求項１または２に記載の発明において、前記上層再配線を含む前記絶縁膜の上面において前記上層再配線の接続パッド部を除く部分に最上層絶縁膜が設けられていることを特徴とする半導体装置。
  13. 請求項１２に記載の発明において、前記上層再配線の接続パッド部上に突起状の接続端子が設けられていることを特徴とする半導体装置。
  14. 請求項１３に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とする半導体装置。
  15. 半導体基板上に、それぞれ、複数のパッド、前記各パッドを露出する開口部を有する絶縁層および該絶縁層上に形成された保護膜、および前記保護膜上に形成され、前記絶縁層および前記保護膜の前記開口部を介して前記各パッドに接続され、前記各パッドの外側の領域にパッド部を有する複数の再配線が形成された複数の半導体構成体を相互に離間してベース板上に配置する工程と、
    前記複数の半導体構成体上および前記ベース板の上面全体に絶縁膜を形成する工程と、
    前記絶縁膜の上面に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記パッド部に接続される上層再配線を、少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体間に形成された前記絶縁膜上に配置されるように形成する工程と、
    前記各半導体構成体間における前記絶縁膜を切断して少なくともいずれかの前記上層再配線の接続パッド部が前記半導体構成体より外側の領域の前記絶縁膜上に形成された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記絶縁膜を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  17. 請求項１５に記載の発明において、前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とする半導体装置の製造方法。
  18. 請求項１５に記載の発明において前記複数の再配線は、前記半導体基板上に設けられた保護膜上に形成されていることを特徴とする半導体装置の製造方法。
  19. 請求項１５に記載の発明において、前記絶縁膜は複数層であり、その層間に、前記各半導体構成体の再配線とそれに対応する前記各組の上層再配線とを接続する複数組の層間再配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  20. 請求項１５に記載の発明において、前記上層再配線および前記絶縁膜の上面において前記上層再配線のパッド部を除く部分に最上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  21. 請求項２０に記載の発明において、前記上層再配線のパッド部上に突起状の接続端子を形成する工程を有することを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記突起状の接続端子は半田ボールであることを特徴とする半導体装置の製造方法。
  23. 請求項１５に記載の発明において、前記絶縁膜を切断するとともに前記ベース板を切断する工程を有することを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とする半導体装置の製造方法。
  25. 請求項１５に記載の発明において、 前記半導体構成体を相互に離間してベース板上に配置する工程は、前記半導体構成体間に埋込材を配置する工程を含み、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記埋込材を切断する工程を含むことを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の発明において、前記各半導体構成体間における前記絶縁膜を切断する工程は、前記ベース板を切断する工程を含むことを特徴とする半導体装置の製造方法。
  27. 請求項１５に記載の発明において、前記各半導体構成体間における前記絶縁膜を切断する工程の前に、前記ベース板を取り除く工程を有することを特徴とする半導体装置の製造方法。
  28. 請求項２７に記載の発明において、前記ベース板を取り除く工程に引き続き、前記半導体基板を薄くする工程を有することを特徴とする半導体装置の製造方法。
JP2002232737A 2002-08-09 2002-08-09 半導体装置およびその製造方法 Expired - Lifetime JP3951854B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2002232737A JP3951854B2 (ja) 2002-08-09 2002-08-09 半導体装置およびその製造方法
PCT/JP2003/009958 WO2004015771A2 (en) 2002-08-09 2003-08-05 Semiconductor device and method of manufacturing the same
AU2003253425A AU2003253425C1 (en) 2002-08-09 2003-08-05 Semiconductor device and method of manufacturing the same
CN038012693A CN1568546B (zh) 2002-08-09 2003-08-05 半导体器件及其制造方法
EP03784529A EP1527480A2 (en) 2002-08-09 2003-08-05 Semiconductor device and method of manufacturing the same
KR1020047005322A KR100593049B1 (ko) 2002-08-09 2003-08-05 반도체 장치 및 그 제조방법
CA2464078A CA2464078C (en) 2002-08-09 2003-08-05 Semiconductor device and method of manufacturing the same
TW092121811A TWI231551B (en) 2002-08-09 2003-08-08 Semiconductor device and method of manufacturing the same
US10/826,039 US7294922B2 (en) 2002-08-09 2004-04-16 Semiconductor device and method of manufacturing the same
HK05105873.6A HK1073389A1 (en) 2002-08-09 2005-07-11 Semiconductor device and method of manufacturing the same
US11/671,318 US7547967B2 (en) 2002-08-09 2007-02-05 Semiconductor device and method of manufacturing the same
US11/671,268 US7618886B2 (en) 2002-08-09 2007-02-05 Semiconductor device and method of manufacturing the same
US12/415,782 US7737543B2 (en) 2002-08-09 2009-03-31 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002232737A JP3951854B2 (ja) 2002-08-09 2002-08-09 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006276723A Division JP4297154B2 (ja) 2006-10-10 2006-10-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004072032A JP2004072032A (ja) 2004-03-04
JP3951854B2 true JP3951854B2 (ja) 2007-08-01

Family

ID=32018047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002232737A Expired - Lifetime JP3951854B2 (ja) 2002-08-09 2002-08-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3951854B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918681B2 (ja) * 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
US7459340B2 (en) 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4787296B2 (ja) 2008-07-18 2011-10-05 Ｔｄｋ株式会社 半導体内蔵モジュール及びその製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5685012B2 (ja) 2010-06-29 2015-03-18 新光電気工業株式会社 半導体パッケージの製造方法
DE112017001101T5 (de) 2016-03-01 2018-11-29 Sony Corporation Halbleitervorrichtung, elektronisches Modul, elektronische Einrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6827857B2 (ja) * 2017-03-15 2021-02-10 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901177B (zh) * 2000-09-25 2010-05-12 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP3918681B2 (ja) * 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
JP3888267B2 (ja) * 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2004072032A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
JP3918681B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
KR100548668B1 (ko) 반도체 장치 및 그 제조방법
US7618886B2 (en) Semiconductor device and method of manufacturing the same
KR100637307B1 (ko) 반도체장치
US8063490B2 (en) Semiconductor device including semiconductor constituent
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JP2004207306A (ja) 半導体装置およびその製造方法
JP2003298005A (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP4349376B2 (ja) 半導体装置およびその製造方法
JP4135390B2 (ja) 半導体装置およびその製造方法
JP4297154B2 (ja) 半導体装置の製造方法
JP4337859B2 (ja) 半導体装置
JP2004165193A (ja) 半導体装置及びその製造方法
JP4337858B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP2004165234A (ja) 半導体装置およびその製造方法
JP4297153B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

R150 Certificate of patent or registration of utility model

Ref document number: 3951854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term