JP6827857B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6827857B2 JP6827857B2 JP2017049757A JP2017049757A JP6827857B2 JP 6827857 B2 JP6827857 B2 JP 6827857B2 JP 2017049757 A JP2017049757 A JP 2017049757A JP 2017049757 A JP2017049757 A JP 2017049757A JP 6827857 B2 JP6827857 B2 JP 6827857B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- insulating layer
- semiconductor element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 353
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 32
- 238000007789 sealing Methods 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims 83
- 239000002356 single layer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 49
- 229910000679 solder Inorganic materials 0.000 description 45
- 238000007747 plating Methods 0.000 description 19
- 238000012986 modification Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の第2の態様によると、半導体装置の製造方法は、半導体チップの接続端子が形成されている端子形成面の上に配置された第1絶縁層、前記第1絶縁層の上に形成され、一端が前記接続端子と接続されている複数の第1配線層、および前記第1配線層それぞれの他端に接続された柱状構造体を備える半導体素子を準備することと、前記半導体素子を封止樹脂により封止することと、前記封止樹脂の上に第2絶縁層を形成することと、一端が前記柱状構造体と接続され、前記第2絶縁層の一面に形成され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の内側の領域に設けられた他端を有する複数の第1の第2配線層、および一端が前記柱状構造体と接続され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の外側の領域へと延在する他端を有する複数の第2の第2配線層を前記第2絶縁層の一面に形成することと、前記第1の第2配線層それぞれの前記他端に複数の第1の外部接続端子を接続し、前記第2の第2配線層それぞれの前記他端に複数の第2の外部接続端子を接続することと、を備え、前記第1の外部接続端子を、前記端子形成面を含む平面に射影した場合、少なくとも一部の前記第1の外部接続端子が前記接続端子と重なるように前記第1の第2配線層を形成し、前記端子形成面を含む平面に前記第1配線層および前記第2の第2配線層を射影したとき、少なくとも1つの前記第1配線層と、前記第2の外部接続端子に接続される前記第2の第2配線層の少なくとも一部とが、少なくとも一箇所において交差するように形成する。
なお、本実施形態では、半導体素子側に1層、パッケージ側に1層の配線層14、24を設けているが、半導体素子側および/またはパッケージ側に複数の配線層を設けてもよい。また、パッド11と入出力端子21とを接続するための配線引き回しとは異なる、信頼性向上のためのパッド形成等の別の目的で、入出力端子21上にさらに絶縁層および導体層を形成してもよい。
なお、図1に図示されてはいないが、半導体チップ10の半導体素子側絶縁層12の下面、すなわち端子形成面Sには、パッシベーション層等が配設され得る(図6等参照)。
なお、半導体素子側配線層14およびパッケージ側配線層24の配線のパターンは特に限定されない。また、パッド11とはんだボール25とを接続する配線を構成する複数の上記各部分は、適宜一体的に構成することができる。さらに、半導体素子側配線層14およびパッケージ側配線層24は2次元のパターンに広がるものに限定されず、3次元の配線のパターンを持った構造体として形成されてもよい。
なお、図1(B)に示された例のように、一部の外部接続端子は領域Vの内部に配置されてもよい。同様に、一部のパッケージ側配線層24は領域Vの外側まで延在しなくてもよい。
なお、半導体装置1のはんだボール25または入出力端子21の配置の態様は図3(A)に示した例に限られず適宜設定することができる。
なお、半導体チップ10の上面におけるパッド11の配置の態様は特に限定されない。
なお、一部または全部の半導体素子側配線層14は必ずしもファンイン構造をとらなくてもよい。
なお、あるパッド11と、端子形成面Sに射影された、当該パッド11に接続されたはんだボール25が重なる構成において、パッド11から、半導体素子側配線層14を介しパッド11とは異なる位置の柱状構造体15に接続された後、パッケージ側配線層24を介して再びパッド11と重なるはんだボール25の位置に戻ってくるように配線をしてもよい。これにより、さらに外部接続端子の配置の自由度を高めることができる。
以下では、半導体装置1の製造方法の流れを説明する。図6から図9までを参照しながら半導体素子100の製造方法を説明し、図10から図13までを参照しながら、半導体素子100をモールドして半導体パッケージとする方法を説明する。
なお、柱状構造体15(図1)を形成しない場合、第6工程でフォトレジスト53を除去した後、図8(C)で示される工程に進んでもよい。
なお、柱状構造体15の径、高さ、および/または柱状構造体が配置される間隔等に応じて液状レジストをフォトレジスト材54として用いてもよい。
なお、半導体素子100をモールドした後に柱状の導体層15上に、電解めっきによりパッケージ側配線層24を形成する場合、はんだめっき16の形成は省略することができる。
なお、以下の実施形態の半導体装置は図13(B)に示された、個片化する前の状態のパネル等も含んで指す。
(1)本実施形態の半導体装置1は、端子形成面Sの上に配置された半導体素子側絶縁層12、および、半導体素子側絶縁層12の上に形成され、パッド11と接続されている半導体素子側配線層14を備える半導体素子と、半導体素子側配線層14と接続され、パッケージ側絶縁層22上の、端子形成面Sの垂直上方にある領域からパッケージ側絶縁層22の端子形成面Sの垂直上方の外側の領域へと延在するパッケージ側配線層24と、を備える。これにより、多層構造を利用した配線引き回しが可能でありながら、再配線層を全てパッケージ側に配置した場合より半導体装置の反りを低減することができる。
(変形例1)
上述の実施形態の半導体装置1では、入出力端子導通部23によりパッケージ側配線層24と入出力端子21とを接続したが、パッケージ側配線層24に直接入出力端子21を接続してもよい。これにより製造工程の一部を簡略化することができる。
上述の実施形態の半導体装置1では、はんだボール25とパッケージ側配線層24とを、入出力端子21および入出力端子導通部23により接続したが、パッケージ側配線層24に直接はんだボール25を形成し、外部接続端子としてもよい。これにより、半導体装置の厚さTを半導体装置1よりさらに薄くことができる。
上述の実施形態の半導体装置1は半導体素子100を1つのみ備えたが、複数の半導体素子100を含んで構成してもよい。それぞれの半導体素子100は、少なくとも一部のパッドが互いに接続されていることが好ましい。
なお、図16に示された半導体装置1cは、2つの半導体素子100e,100fを備えているが、3以上の半導体素子を備えてもよい。
第2の実施形態の半導体装置2は、第1の実施形態に係る半導体装置1と同様の構成を有しているが、半導体素子をモールドした後にパッケージ側配線層24を形成する点が、第1の実施形態で示した製造方法とは異なっている。第1の実施形態との同一部分については第1の実施形態と同一の符号で参照し、場合に応じ説明を省略する。
以下では、半導体装置2の製造方法の流れを説明する。半導体素子1100は、半導体素子100の製造方法の第8工程(図8(A))において、はんだめっき16を形成しないことにより製造することができる。図19、図20を参照しながら、半導体素子1100をモールドして半導体パッケージとする方法を説明する。
(1)本実施形態の半導体装置2の製造方法では、封止体300を形成した後、封止体300の上にパッケージ側絶縁層22を形成することと、パッケージ側絶縁層22の上にパッケージ側配線層24を形成することと、を備える。これにより、適宜手間やコストを省き半導体装置2を製造することができる。
(変形例1)
上述の実施形態の半導体装置2では、はんだボール25と入出力端子21とが直接接続されていたが、導電性の台状構造体28を介して接続してもよい。
Claims (13)
- 半導体チップの接続端子が形成されている端子形成面の上に配置された第1絶縁層、前記第1絶縁層の上に形成され、一端が前記接続端子と接続されている複数の第1配線層、および前記第1配線層それぞれの他端に接続された柱状構造体を備える半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記封止樹脂の上に形成された第2絶縁層と、
一端が前記柱状構造体と接続され、前記第2絶縁層の一面に形成され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の内側の領域に設けられた他端を有する複数の第1の第2配線層と、
一端が前記柱状構造体と接続され、前記第2絶縁層の一面に形成され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の外側の領域へと延在する他端を有する複数の第2の第2配線層と、
前記第1の第2配線層それぞれの前記他端に接続された複数の第1の外部接続端子と、
前記第2の第2配線層それぞれの前記他端に接続された複数の第2の外部接続端子と、を備え、
前記第1の外部接続端子を、前記端子形成面を含む平面に射影した場合、少なくとも一部の前記第1の外部接続端子は前記接続端子と重なり、
前記端子形成面を含む平面に前記第1配線層および前記第2の第2配線層を射影したとき、少なくとも1つの前記第1配線層と、前記第2の外部接続端子に接続される前記第2の第2配線層の少なくとも一部とが、少なくとも一箇所において交差する半導体装置。 - 請求項1に記載の半導体装置において、
前記第1配線層の前記他端は、前記第1配線層の前記一端よりも前記端子形成面の中心側に設けられ、
前記第1の外部接続端子と重なる前記接続端子に接続された前記第1配線層の少なくとも一部は、前記第2の第2配線層と交差する半導体装置。 - 請求項2に記載の半導体装置において、
前記第1の外部接続端子と重ならない前記接続端子に接続された前記第1配線層の少なくとも一部は、前記第2の第2配線層と交差しない半導体装置。 - 請求項1から3までのいずれか一項に記載の半導体装置において、
前記第1の第2配線層および前記第2の第2配線層は、前記第2絶縁層の前記封止樹脂との対面側に、前記封止樹脂との境界面よりも前記封止樹脂側に突出して形成されている半導体装置。 - 請求項1から4までのいずれか一項に記載の半導体装置において、
前記第1絶縁層と、前記第2絶縁層は、異なる種類の樹脂を含む半導体装置。 - 請求項1から5までのいずれか一項に記載の半導体装置において、
前記第1絶縁層の厚さは、前記第2絶縁層の厚さよりも小さい半導体装置。 - 請求項1から6までのいずれか一項に記載の半導体装置において、
少なくとも一部の前記接続端子について、前記端子形成面の中心と前記接続端子との距離よりも、前記端子形成面の中心と、前記端子形成面に射影した、前記接続端子と接続されている前記第1配線層と前記第1の第2配線層との導通部および前記第1配線層と前記第2の第2配線層との導通部との距離の方が短い半導体装置。 - 請求項1から7までのいずれか一項に記載の半導体装置において、
前記半導体素子として、第1半導体素子と第2半導体素子とを備え、
前記第1半導体素子の接続端子は、前記第2半導体素子の接続端子と、前記第2の第2配線層を介して接続されている半導体装置。 - 請求項1から8までのいずれか一項に記載の半導体装置において、
前記第2絶縁層は、前記第2絶縁層の前記一面に形成された一層の前記第1の第2配線層および前記第2の第2配線層のみの単層配線構造を有する半導体装置。
半導体装置。 - 請求項1から9までのいずれか一項に記載の半導体装置において、
前記第1の第2配線層および前記第2の第2配線層それぞれと接続されている導電性の台状構造体を備える半導体装置。 - 半導体チップの接続端子が形成されている端子形成面の上に配置された第1絶縁層、前記第1絶縁層の上に形成され、一端が前記接続端子と接続されている複数の第1配線層、および前記第1配線層それぞれの他端に接続された柱状構造体を備える半導体素子を準備することと、
前記半導体素子を封止樹脂により封止することと、
前記封止樹脂の上に第2絶縁層を形成することと、
一端が前記柱状構造体と接続され、前記第2絶縁層の一面に形成され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の内側の領域に設けられた他端を有する複数の第1の第2配線層、および一端が前記柱状構造体と接続され、前記端子形成面の垂直上方にある領域から前記第2絶縁層の前記端子形成面の垂直上方の外側の領域へと延在する他端を有する複数の第2の第2配線層を前記第2絶縁層の一面に形成することと、
前記第1の第2配線層それぞれの前記他端に複数の第1の外部接続端子を接続し、前記第2の第2配線層それぞれの前記他端に複数の第2の外部接続端子を接続することと、を備え、
前記第1の外部接続端子を、前記端子形成面を含む平面に射影した場合、少なくとも一部の前記第1の外部接続端子が前記接続端子と重なるように前記第1の第2配線層を形成し、
前記端子形成面を含む平面に前記第1配線層および前記第2の第2配線層を射影したとき、少なくとも1つの前記第1配線層と、前記第2の外部接続端子に接続される前記第2の第2配線層の少なくとも一部とが、少なくとも一箇所において交差するように形成する半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記半導体素子を準備することは、複数の半導体素子形成領域を有する半導体ウエハの一面に第1絶縁層、前記複数の第1配線層および前記柱状構造体を形成し、前記半導体ウエハを個片化して前記半導体素子を取得することを含み、
前記第2絶縁層、前記第1の第2配線層および前記第2の第2配線層を形成することは、支持基板上に前記第2絶縁層を形成すること、および前記第2絶縁層上に前記第1の第2配線層および前記第2の第2配線層を形成することを含み、
前記半導体素子を封止樹脂により封止することは、前記半導体素子の前記柱状構造体を前記第1の第2配線層および前記第2の第2配線層それぞれに接合して、前記半導体素子を封止樹脂により封止すること、および前記支持基板を除去することを含み、
さらに、前記半導体ウエハおよび前記封止樹脂をダイシングして個片化することを含む半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記半導体素子を封止樹脂により封止することは、支持基板上に前記半導体素子を搭載して前記半導体素子を封止樹脂により封止すること、および前記支持基板を除去して前記半導体素子の前記柱状構造体の一面を前記封止樹脂から露出することを含み、
前記第2絶縁層を形成することは、前記封止樹脂の前記柱状構造体の一面が露出された面に前記第2絶縁層を形成することを含み、
前記第1の第2配線層および前記第2の第2配線層を形成することは、前記第2絶縁層の前記柱状構造体に対応する部分に開口を設けて、前記第2絶縁層上に前記柱状構造体に接続される前記第1の第2配線層および前記第2の第2配線層を形成することを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017049757A JP6827857B2 (ja) | 2017-03-15 | 2017-03-15 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017049757A JP6827857B2 (ja) | 2017-03-15 | 2017-03-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018152537A JP2018152537A (ja) | 2018-09-27 |
JP6827857B2 true JP6827857B2 (ja) | 2021-02-10 |
Family
ID=63681833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017049757A Active JP6827857B2 (ja) | 2017-03-15 | 2017-03-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6827857B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115084082B (zh) * | 2022-07-19 | 2022-11-22 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构和扇出型封装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3951854B2 (ja) * | 2002-08-09 | 2007-08-01 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP4513302B2 (ja) * | 2003-10-07 | 2010-07-28 | カシオ計算機株式会社 | 半導体装置 |
JP2008016508A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR101411813B1 (ko) * | 2012-11-09 | 2014-06-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
-
2017
- 2017-03-15 JP JP2017049757A patent/JP6827857B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018152537A (ja) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210193618A1 (en) | Redistribution Layers in Semiconductor Packages and Methods of Forming Same | |
TWI717723B (zh) | 封裝及形成封裝的方法 | |
CN109216219B (zh) | 具有双侧金属布线的半导体封装件 | |
US9165877B2 (en) | Fan-out semiconductor package with copper pillar bumps | |
CN111971792B (zh) | 具有偏移3d结构的多芯片封装 | |
US8174109B2 (en) | Electronic device and method of manufacturing same | |
JP5426031B2 (ja) | マイクロエレクトロニクスパッケージ及びその製造方法 | |
KR100814177B1 (ko) | 반도체 장치 및 그 제조방법 | |
CN111326427B (zh) | 半导体结构及其形成方法 | |
CN103681606A (zh) | 三维(3d)扇出封装机制 | |
TWI622153B (zh) | 系統級封裝及用於製造系統級封裝的方法 | |
US20100237491A1 (en) | Semiconductor package with reduced internal stress | |
JP2016504774A (ja) | 超薄型PoPパッケージ | |
KR20200074847A (ko) | 임베디드 전압 조정기 구조물 및 그 형성 방법 | |
US20070054439A1 (en) | Multi-chip stack structure | |
US20220181296A1 (en) | Method for Forming Chip Packages and a Chip Package | |
TW202243048A (zh) | 半導體元件及其製造方法 | |
JP6827857B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20100219522A1 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
TWI823363B (zh) | 藉由橋接晶片之晶片間互連 | |
US9842827B2 (en) | Wafer level system in package (SiP) using a reconstituted wafer and method of making | |
TWI567843B (zh) | 封裝基板及其製法 | |
CN117121182A (zh) | 具有减薄的表面的嵌入式桥架构 | |
JP6402217B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230065405A1 (en) | Semiconductor package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6827857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |