JP2004165193A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004165193A
JP2004165193A JP2002325773A JP2002325773A JP2004165193A JP 2004165193 A JP2004165193 A JP 2004165193A JP 2002325773 A JP2002325773 A JP 2002325773A JP 2002325773 A JP2002325773 A JP 2002325773A JP 2004165193 A JP2004165193 A JP 2004165193A
Authority
JP
Japan
Prior art keywords
main surface
extension
semiconductor chip
electrode
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002325773A
Other languages
English (en)
Other versions
JP4056360B2 (ja
Inventor
Yoshinori Kanno
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002325773A priority Critical patent/JP4056360B2/ja
Priority to US10/697,311 priority patent/US7323778B2/en
Publication of JP2004165193A publication Critical patent/JP2004165193A/ja
Application granted granted Critical
Publication of JP4056360B2 publication Critical patent/JP4056360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法。
【解決手段】複数の電極パッド３４を具えている第１の主表面３６と、第１の主表面３６に対向する第２の主表面３８と、第１の主表面３６と第２の主表面３８との間の複数の側面３７とを有する半導体チップ３０と、側面３７に接して、半導体チップ３０を囲むように形成されている拡張部２０と、電極パッド３４の一部分が露出するように拡張部２０の表面上及び第１の主表面３６上に形成されている絶縁膜４０と、電極パッド３４の各々に電気的に接続され、電極パッド３４から拡張部２０の表面上へと導出されている、複数の配線パターン４２と、配線パターン４２の一部分を露出させて形成されている封止部４４と、拡張部２０の上側を含む領域の配線パターン４２上に設けられた複数の外部端子４７とを具えている。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージの外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。半導体チップの主表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続された複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。
【０００８】
このようなファンイン構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【００１０】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１１】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１２】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１３】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１４】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１５】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１６】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１７】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００１８】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面との間の複数の側面とを有する半導体チップを含んでいる。
【００２０】
拡張部は、半導体チップの側面に接して、該半導体チップを囲むように形成されている。
【００２１】
絶縁膜は、電極パッドの一部分が露出するように拡張部の表面上及び第１の主表面上に形成されている。
【００２２】
複数の配線パターンは、絶縁膜上に形成されていて、電極パッドの各々に電気的に接続されている。これらは電極パッドから拡張部の表面上へと導出されている。
【００２３】
封止部は、配線パターン及び絶縁膜上に、配線パターンの一部分を露出するように形成されている。
【００２４】
複数の外部端子は、拡張部の上側を含む領域の配線パターン上に設けられている。
【００２５】
この発明の半導体装置の構成によれば、半導体チップに接して、当該半導体チップを囲むように設けられている拡張部上を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２６】
また、この発明の半導体装置の製造方法によれば、主として下記の工程を含んでいる。
【００２７】
すなわち、（１）下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する。
【００２８】
（２）半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面との間の複数の側面とを有する半導体チップを、第１の主表面と対面させて設ける。
【００２９】
（３）下地上に、拡張部を、半導体チップの第２の主表面及び側面を覆うように形成する。
【００３０】
（４）下地を、拡張部の第１の面及び半導体チップの第１の主表面から除去する。
【００３１】
（５）第１の面上及び第１の主表面上に、絶縁膜を、電極パッドの一部分を露出するように形成する。
【００３２】
（６）絶縁膜の表面上に、電極パッドの各々に電気的に接続されていて電極パッドから拡張部の第１の面の上側に導出された複数の配線パターンを形成する。
【００３３】
（７）配線パターンが形成されている絶縁膜上に、封止部を、第１の面の上側に位置する配線パターンの一部分を露出させて形成する。
【００３４】
（８）拡張部の上側を含む領域の配線パターン上に、複数の外部端子を接続して形成する。
【００３５】
（９）複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個片化を行う。
【００３６】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる。
【００３７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００３８】
（第１の実施の形態）
図１及び図２を参照して、この発明の第１の実施の形態の半導体装置につき説明する。図１（Ａ）は第１の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと、電極パッドとの接続関係を説明するために、図１（Ａ）の一部領域を拡大して示した概略的な要部平面図である。また、図２は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【００３９】
この発明の第１の実施の形態の半導体装置１０は、半導体チップ３０を含んでいる。
【００４０】
この半導体チップ３０には、所定の機能を有する回路素子（図示せず。）が形成されている。半導体チップ３０は、この回路素子と電気的に接続されている複数の電極パッド３４を具えている第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を有している。この第１の主表面３６と第２の主表面３８の間には複数の側面３７が存在している。複数の電極パッド３４は、第１の主表面３６の周縁に沿って形成されている。
【００４１】
また、この発明の半導体装置１０は、拡張部２０を具えている。拡張部２０は、半導体チップ３０の側面３７及び第２の主表面３８、すなわち第１の主表面３６以外の面に接して、この半導体チップ３０を囲むように、設けられている。この拡張部２０は、好ましくは、その第１の面２０ａのレベル（高さ）が、半導体チップ３０の第１の主表面３６のレベルと実質的に同一のレベルとなるように形成されている。
【００４２】
この拡張部２０は、例えばエポキシ樹脂等の絶縁性の材料より適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。
【００４３】
拡張部２０は、製造工程において、この発明の半導体装置１０に生じる反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成するのがよい。
【００４４】
ここでいう「成形収縮」とは、成形工程において生じる材料単体での収縮を意味する。すなわち「成形収縮」とは、成形温度における硬化収縮と成形温度から常温に戻るまでの熱収縮との和に相当する（以下の説明においても同様。）。
【００４５】
具体的には、拡張部２０は、ガラス転移温度より低い温度範囲での線膨張係数が、例えば１．５×１０−５／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。拡張部２０にいわゆるモールド樹脂を適用する場合については後述する。
【００４６】
拡張部２０の第１の面２０ａ上及び第１の主表面３６上には、絶縁膜４０が、複数の電極パッド３４が露出するように形成されている。
【００４７】
この絶縁膜４０の表面上には、複数の配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【００４８】
これら配線パターン４２及び絶縁膜４０を覆うように半導体チップ３０及び拡張部２０のそれぞれの表面領域上に封止部４４が設けられている。上述の絶縁膜４０と封止部４４を総じて絶縁層４８とも称する。それぞれの配線パターン４２からこの封止部４４を貫通して、この封止部４４の表面に達する複数の電極ポスト４６が設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は拡張部２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の頂面は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されて設けられている。
【００４９】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【００５０】
従って、この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）、すなわち、電極パッド３４から拡張された領域２１側へと導出されているパターンを含んでいる。
【００５１】
そのため、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【００５２】
このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすいと思われるパターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【００５３】
この拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体チップ３０の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例では拡張された領域２１にも電極ポスト４６が形成されている。
【００５４】
そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４が形成されている。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００５５】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００５６】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面と接触して設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００５７】
次に図３（Ａ）〜図１０（Ｂ）を参照して、第１の実施の形態の半導体装置の製造方法につき説明する。
【００５８】
原則として、各図（Ａ）はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の（Ｂ）は（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、例外として、図６（Ｂ）は、図６（Ａ）に示した、実線１１で囲まれた部分を拡大して示す拡大図であり、さらに図７は、図６（Ａ）のＩ−Ｉ線に沿って切断して示した断面図である。
【００５９】
また、この発明の半導体装置の製造方法を説明するにあたり、各図では下地上に２（縦）×Ｘ（横；Ｘは２以上の正数）の格子状に複数の半導体チップを配置して、同時に複数の半導体装置１０を製造する例を図示してある。しかしながら、これに限定されず、より多数の半導体チップをより多くの数からなる格子状に配列して同時に製造することもできる（以下の実施の形態においても同様。）。
【００６０】
まず、図３（Ａ）及び（Ｂ）に示したように、予め、下地１２上に、後の工程で複数の半導体チップ３０が載置される半導体チップ領域１４を設定する。
【００６１】
なお、この半導体チップ配置領域１４の輪郭は、半導体素子３０の第１の主表面３６の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔を、互いに等間隔としておく。この間隔は、後の工程で実施される半導体装置の個片化、すなわち単一化処理に必要な下地のマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【００６２】
ここで下地１２は、例えばガラスエポキシ又はポリイミド等の有機材料からなる板状体又はシート状体で形成してもよい。あるいはセラミック基板、金属基板及びＳｉ基板等から、適宜選択することができる。
【００６３】
下地１２は、その表面に、例えば加熱、又は紫外線照射その他何らかの処理により剥離容易な接着手段（図示しない）を具える部材により構成するのがよい。
【００６４】
剥離が容易な接着手段を具えている部材として、例えば日東電工株式会社製の熱剥離シート「リバアルファ（商品名）」、三井化学株式会社製の耐熱型イクロステープ（商品名）又はＳＰシリーズ（商品名）等が後に剥離が可能な下地１２としてそのまま適用することができる。さらには表面上に接着手段として例えば紫外線硬化型粘着材等が塗布されているガラス基板等も適用して好適である。
【００６５】
これらの接着手段は、剥離工程を実施した際に、下地１２上にとどまって、半導体チップ３０及び拡張部２０には移行しないものを選択するのがよい。
【００６６】
次に、下地１２上に、設定された半導体チップ配置領域１４と位置合わせする（図３（Ｂ）参照）。そして、半導体チップ配置領域１４上に、半導体装置３０を載置する。
【００６７】
この半導体チップ３０の第１の主表面３６には、所定の機能を有する回路素子が形成されている（図示しない。）。そして、第１の主表面３６は、この回路素子と電気的に接続されている電極パッド３４を具えている。電極パッド３４は、複数個が、半導体チップ３０の周縁に沿って設けられている。そして半導体装置３０は、第１の主表面３６に対向する第２の主表面３８を有している。第１の主表面３６と第２の主表面３８との間には、複数の側面３７が存在している。
【００６８】
この第１の主表面が半導体チップ配置領域１４に対面するように、半導体チップ３０を下地１２上に、載置する。
【００６９】
このとき、下地１２上に載置された半導体装置３０は、下地１２表面に設けられた接着手段により接着されて保持される。このとき図４（Ｂ）に示したように、電極パッドの厚さは、下地１２上に設けられている接着手段（図示されていない。）の厚さにほぼ吸収されるので、第１の主要面３６のレベルは、下地１２のレベルと実質的に同一のレベルとなる。
【００７０】
次いで、下地１２上全面に、拡張部２０を、下地１２上に接着保持されている半導体チップ３０の第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８に接するように、かつ半導体チップ３０を囲むように、形成する。
【００７１】
このとき、半導体チップ３０の第２の主表面が露出するように、拡張部２０を形成してもよい。
【００７２】
この拡張部２０は、例えばエポキシ樹脂等の材料より適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。
【００７３】
拡張部２０の形成には例えば以下の方法を用いるのがよい。拡張部２０の材料として、例えばある程度の粘度を有するエポキシ樹脂等を、
▲１▼ディスペンス法により、材料を半導体チップ３０を含む下地１２上に、供給する。この材料を、選択された材料に最適な条件及び処理により硬化する。
【００７４】
▲２▼精密印刷法により、材料を半導体チップ３０を含む下地１２上に供給する。この材料を、選択された材料に最適な条件及び処理により硬化する。
【００７５】
▲３▼フォトリソグラフィ法より、材料を半導体チップ３０を含む下地１２上に供給した後に、従来公知のマスク、露光及び現像工程により、選択された材料に最適な条件及び処理で、パターニングを行うことで、拡張部２０を形成する。
【００７６】
ここでいう拡張部２０の材料とは、例えば常温で、ある程度の粘性を有するペースト状のエポキシ樹脂等の材料であり、例えば加熱、紫外線照射等の好適な処理により硬化することができる材料である。
【００７７】
拡張部２０は、製造工程において、半導体装置１０に生じてしまう反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する材料により形成するのがよい。具体的には、拡張部２０は、ガラス転移温度より低い温度範囲での線膨張係数が１．５×１０−５／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。
【００７８】
特に拡張部２０にモールド樹脂を適用した場合には、厚さ方向の寸法精度を高めることができるので、より高精度に拡張部２０を形成することができる。
【００７９】
拡張部２０の第１の面２０ａのレベルは、上述したように、硬化処理後に半導体チップ３０の第１の主表面３６のレベルと実質的に同一のレベルとなるように形成される。
【００８０】
次いで、下地１２を、拡張部の第１の面２０ａ及び第１の主要面３６から剥離して除去し、該拡張部の第１の表面２０ａ及び第１の主表面３６が上側となるように、裏返す。
【００８１】
然る後、図５に示したように、第１の主表面３６上及び拡張部２０の第１の面２０ａ上に、絶縁膜４０を形成する。このとき絶縁膜４０に半導体チップ３０の電極パッド３４の一部分が露出するように、絶縁膜４０を形成する。
【００８２】
例えば、拡張部２０の表面と、半導体チップ３０の表面とに段差が生じてしまう場合、又は拡張部２０の表面にうねりや窪みが生じてしまった場合等に、この絶縁膜４０形成用の材料により、配線パターンが形成できる程度に、段差、うねり及び／又は窪みの程度を緩和するように、絶縁膜４０を平坦に形成することができる。このようにすれば、後の配線パターンの形成工程、電極ポストの形成工程をより安定した状態で行えるので、半導体装置１０の信頼性を向上させる効果が得られる。
【００８３】
次いで図６及び図７に示したように、絶縁膜４０表面上に複数種類のパターンを含む配線パターン４２を形成する。
【００８４】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。このように配線パターン４２には、電極パッド３４から拡張された領域２１側へと導出されているパターンを含んで形成される。
【００８５】
なお、図４（Ａ）、図５（Ａ）及び図６（Ａ）において、説明を容易にするために、電極パッド３４の配置数は、実際よりも少ない数として概略的に図示してある。
【００８６】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、拡張部２０の上側（真上）に相当する領域、すなわち拡張部２１を含む絶縁膜４０上の所望の領域に、従来公知のＷＣＳＰの製造工程におけるスパッタ工程及びフォトリソグラフィ工程等の配線パターンの形成プロセスにより、行うことができる。
【００８７】
配線パターン４２の形成材料は、任意好適な材料を選択できるが、例えばアルミニウム、銅及び金属合金等の材料により形成するのがよい。
【００８８】
この配線パターン４２の形成工程において、この配線パターン４２に、上述した段差に基因して応力が集中する部分領域が想定される場合には、この応力が集中する配線パターン４２の部分領域を実質的に含む領域を若干太く、すなわち幅広または肉厚に形成してもよい。
【００８９】
次いで、図８（Ａ）及び（Ｂ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト４６を拡張部２０の上側（真上）の拡張された領域２１の表面領域と、半導体チップ３０の上側（真上）の領域とに設ける。これら電極ポスト４６を、例えば格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【００９０】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、材料を適宜選択して、行うことができる。
【００９１】
さらに拡張部２０の第１の面２０ａ上及び半導体チップ３０上に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。電極ポスト４６を介さずに外部端子を形成する場合には、外部端子を形成する位置に配線パターン４２の一部分が露出するように封止部４４を形成すればよい。
【００９２】
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【００９３】
一般的に使用されるモールド樹脂としては、例えばガラス転移温度よりも低い温度範囲での線膨張係数が０．６〜１．３×１０−５／℃の範囲であり、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が９．８〜２４ＧＰａ（１０００〜２４５０ｋｇ／ｍｍ２）の範囲の物性値を有するものが挙げられるが、この発明の半導体装置１０の製造にも適用して好適である。
【００９４】
製造工程における半導体装置１０の反りの発生を防止するために、上述したように特に拡張部２０を、封止部４４と同様にいわゆるモールド樹脂で形成する場合の絶縁性の材料は、成形収縮が封止部４４よりも大きくなるように決定される。例えば、拡張部２０及び封止部４４を形成するモールド樹脂の物性について、以下の組み合わせが挙げられる。
【００９５】
▲１▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．５×１０−５／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも大きい／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００９６】
▲２▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．７×１０−５／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも小さく、弾性率が９．８〜１９．６ＧＰａ（１０００〜２０００ｋｇ／ｍｍ２）／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００９７】
▲３▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．７×１０−５／℃の範囲であり、かつ弾性率が１３．７ＧＰａ（１４００ｋｇ／ｍｍ２）であり、かつガラス転移温度（Ｔｇ）が１２５℃〜１７０℃の範囲／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００９８】
然る後、図９（Ａ）及び（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【００９９】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１００】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【０１０１】
電極ポスト４６の露出した頂面に対して設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４６の材料を銅とした場合には、電極ポスト４６の頂面にバリアメタル層として、Ｎｉ（ニッケル）膜等を形成する等してもよい。
【０１０２】
次いで、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１０３】
次いで、図１０（Ａ）及び（Ｂ）に示したように、一点破線ａで示した切断線に沿って、複数の半導体チップ同士の間を切断して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。
【０１０４】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１０５】
このように第１の実施の形態の製造方法によれば、いわゆるＷＣＳＰの製造工程を適用できるので、半導体装置を製造するための特別な工程を使用することなく半導体装置１０を簡易な工程で製造することができる。
【０１０６】
（第２の実施の形態）
図１１及び図１２を参照して、この発明の第２の実施の形態の半導体装置につき説明する。図１１（Ａ）は第２の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１１（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、図１１（Ａ）の一部領域を拡大して示した概略的な要部拡大平面図である。また、図１２は、図１１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、適用される材料、工程の実施条件等は第１の実施の形態とほぼ同様であるので、その詳細な説明は省略する。また、各図において、平面図は第１の実施の形態で説明した図と同様であるので、原則としてその図示及び詳細な説明は省略する。
【０１０７】
この発明の第２の実施の形態の半導体装置１０は、拡張部２０に受動素子５０が埋め込まれて設けられていることを特徴としている。
【０１０８】
半導体装置１０は、半導体チップ３０を含んでいる。この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は、この回路素子と電気的に接続されている複数の電極パッド３４を具えている第１の主表面３６及びこの第１の主表面３６に対向する第２の主表面３８を有している。第１の主表面３６と第２の主表面３８の間には、複数の側面３７が存在している。複数の電極パッド３４は、第１の主表面３６の周縁に沿って形成されている。
【０１０９】
また、半導体装置１０は、拡張部２０を具えている。拡張部２０は、半導体チップ３０の側面３７及び第２の主表面３８、すなわち第１の主表面３６以外の面に接して、当該半導体チップを囲むように、設けられている。この拡張部２０は、好ましくはその第１の面２０ａのレベルが、半導体チップ３０の第１の主表面３６のレベルと実質的に同一のレベルとなるように形成されている。
【０１１０】
拡張部２０は、製造工程において、この発明の半導体装置１０に生じる反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成するのがよい。
【０１１１】
具体的には、拡張部２０は、例えば材料としてガラス転移温度より低い温度範囲での線膨張係数が１．５×１０−５よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。
【０１１２】
図１１（Ｂ）に示したように、この拡張部２０には、例えば、第１の接続端子５２ａ及び第２の接続端子５２ｂを含む複数の接続端子５２を有する受動素子５０が、設けられている。
【０１１３】
適用可能な受動素子５０としては、例えばキャパシタ、インダクタ、抵抗、及び（ＳＡＷタイプ又はＦＢＡＲタイプの）共振フィルタなどを含むフィルタ等があげられる。また、同一種類又は複数種類の複数個の受動素子を組み合わせて、所定の機能を発揮するよう構成して設けることもできる。
【０１１４】
拡張部２０の第１の面２０ａ及び第１の主表面３６上には、電極パッド３４の一部分及び接続端子５２の一部分が露出するように、絶縁膜４０が形成されている。
【０１１５】
配線パターン４２及び接続端子５２は、露出している電極パッド３４に電気的に接続されて形成されている。
【０１１６】
ここで、図１１（Ｂ）を用いて、電極パッド３４及び接続端子５２と、配線パターン４２との接続関係につき説明する。理解を容易にするために図１１（Ａ）の部分領域１１を拡大して図１１（Ｂ）として示してある。
【０１１７】
配線パターン４２は、外部端子４７（ハンダボール４７ａ）の下部に接続されて位置する電極ポスト（図示せず。図１２参照）と、対応する電極パッド３４とが電気的に規則的に接続されている。この配線パターン４２は、配線幅、配線間隔及び最適角度等を決定して適用可能な配線プロセスルールに従って、可能な限り最短距離となるように接続するのがよい。
【０１１８】
特に電極パッド３４と、外部端子とを直接的に接続する配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【０１１９】
さらに、この実施の形態の半導体装置１０では、拡張部２０に埋め込まれるように設けられている受動素子５０の第１の接続端子５２ａ及び第２の接続端子５２ｂは、配線パターン４２ｄにより、互いに異なる電極パッド３４に電気的に接続されている。
【０１２０】
これら配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）、すなわち、電極パッド３４から拡張された領域２１側へと導出されているパターンを含んで形成されている。
【０１２１】
この拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体チップ３０の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例では拡張された領域２１にも電極ポスト４６と外部端子４７とが形成されている。
【０１２２】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面と接触して設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【０１２３】
既に説明したとおり、これら電極ポスト４６は、半導体チップ３０の上側に対応する表面の範囲のみならず、拡張部２０の上側、すなわち拡張された領域２１にも設けている。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト４６、すなわち外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には拡張部２０の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。
【０１２４】
受動素子５０の配線パターン４２ｄによる接続関係については、例えば実装基板への実装、組み込まれる電子機器の仕様等システム設計を考慮したものとすることができる。例えば受動素子５０の第１の接続端子５２ａのみを電極パッド３４に接続し、第２の接続端子５２ｂを後に形成される外部端子にそれぞれ接続することができる。また、例えば受動素子５０の第１及び第２の接続端子５２ａ及び５２ｂを、互いに異なる外部端子にそれぞれ接続して、実装基板に実装したときに受動素子５０を実装基板側で取り込んで機能させることもできる。
【０１２５】
この第２の実施の形態の半導体装置１０によっても、第１の実施の形態で既に説明した半導体装置１０と同様の効果を得ることができる。
【０１２６】
さらに、この第２の実施の形態の半導体装置１０の構成によれば、従来、基板上に搭載して半導体チップとともにパッケージ化されていた受動素子を、拡張部に設けた状態でパッケージ化することができるので、上述の効果に加えて、実装基板に対する搭載部品の数を減少させることができる。従って、実装基板自体の小型化を実現することができる。また、半導体チップのより近傍に受動素子を設けることができるので、例えば受動素子としてキャパシタを設けた場合には、半導体チップからキャパシタまでの配線経路の長さが大きくなっていたことにより生じていた寄生インダクタンスをより小さくすることができる。従って、ノイズ発生を低減することができる。さらに、半導体チップに形成されている回路素子の上側の領域に受動素子が存在しないので、この回路素子と受動素子との間の電磁的な干渉を効果的に防止することができる。
【０１２７】
次に図１３（Ａ）〜図１６（Ｃ）を参照して、第２の実施の形態の半導体装置の製造方法につき説明する。
【０１２８】
各図は、第２の実施の形態の半導体装置１０の構成を説明するための概略的な断面図である。平面図については第１の実施の形態と同様であるので図示及びその詳細な説明は省略する。図１４には、説明を容易にするために図１４（Ａ）として上面からみた概略的な平面図を示し、その要部拡大図を図１４（Ｂ）として示した。さらに図１４（Ａ）に対応する断面図を図１５に示してある。
【０１２９】
まず、図１３（Ａ）及び（Ｂ）に示したように、下地１２上に、後の工程で複数の半導体チップ３０が載置される半導体チップ配置領域１４を設定しておく。半導体チップ配置領域１４を囲むように外部端子配置領域１６を設定しておく。複数の半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、個片化する工程に必要なマージン面積、所望の外部端子の個数及び大きさ等に応じて形成される拡張部２０の面積等を考慮して、決定される。
【０１３０】
下地１２の表面には、上述したように、例えば加熱、又は紫外線照射等の何らかの処理により容易に剥離が可能な接着手段（図示しない。）を具える部材により構成するのがよい。
【０１３１】
次に、下地１２上に、設定された半導体チップ領域１４と位置合わせして、半導体装置３０を載置する。
【０１３２】
この半導体チップ３０は、所定の機能を有する回路素子が形成されている（図示しない。）。そして、半導体チップ３０は、第１の主表面３６を有している。この第１の主表面３６は、この回路素子と電気的に接続されている電極パッド３４を具えている。電極パッド３４は、複数個が、半導体チップ３０の周縁に沿って設けられている。半導体装置３０は、第１の主表面３６に対向する第２の主表面３８と、第１の主表面３６と第２の主表面３８との間の複数の側面３７とを有している。
【０１３３】
この第１の主表面３６が半導体チップ配置領域１４に対面するように、半導体チップ３０を下地１２上に、載置する。
【０１３４】
さらに下地１２上に、設定された受動素子配置領域１６と位置合わせして、受動素子５０を載置する。
【０１３５】
このとき、受動素子５０は、その接続端子５２を半導体チップ３０の電極パッド３４及び／又は外部端子に電気的に接続できるように、下地１２上に載置される。
【０１３６】
この第２の実施の形態の構成例では、受動素子５０の第１の接続端子５２ａ及び第２の接続端子５２ｂが下地１２上の受動素子配置領域１６に対面するように載置される。
【０１３７】
下地１２上に載置された半導体チップ３０及び受動素子５０は、下地１２の第１表面１２ａに設けられた接着手段により接着されて保持される。このとき、電極パッド３４及び第１及び第２の接続端子５２ａ及び５２ｂの厚さは、下地上に設けられている接着手段の厚さにほぼ吸収されるので、図中、半導体チップ３０の第１の主要面３６及び受動素子５０の接続端子５２が設けられている表面のレベルは、下地１２の第１表面１２ａのレベルと実質的に同一のレベルとなる。
【０１３８】
次に、図１３（Ｂ）に示したように、下地１２上全面に、下地１２上に接着保持されている半導体チップ３０の第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８に接して、当該半導体チップ３０を囲むように、かつ受動素子５０の接続端子５２が設けられている面以外の面に接して、当該受動素子５０を囲むように、拡張部２０を形成する。すなわち、半導体チップ３０と受動素子５０が設けられた、下地１２の全面を覆うように、拡張部２０を形成する。
【０１３９】
あるいは、この拡張部２０を、半導体チップ３０の第２の主表面３８が露出するように、拡張部２０を形成してもよい。
【０１４０】
このとき、拡張部２０は、半導体チップ３０と下地１２との間及び受動素子５０と下地１２との間には侵入しないので、受動素子５０の接続端子５２、すなわち第１及び第２の接続端子５２ａ及び５２ｂは、拡張部２０により覆われていない。
【０１４１】
次いで、下地１２を、拡張部２０の第１の面２０ａ及び第１の主表面３６から剥離して除去する。このとき、上述したように、図示されていない接着手段は下地１２上に残って、半導体チップ３０及び拡張部２０には移行しない。そして、拡張部２０の第１の面２０ａ及び第１の主表面３６が上側となるように、裏返す。このとき、第１の主表面３６の電極パッド３４及び受動素子５０の接続端子５２は露出している。
【０１４２】
然る後、図１５に示したように、第１の主表面３６上及び拡張部２０の第１の面２０ａ上に、絶縁膜４０を形成する。このとき、半導体チップ３０の電極パッド３４の一部分及び受動素子５０の接続端子５２の一部分が露出するように、絶縁膜４０を形成する。
【０１４３】
絶縁膜４０は、例えば、拡張部２０の表面と、半導体チップ３０の表面及び／又は受動素子５０の表面とに段差が生じてしまう場合、又は拡張部２０の表面にうねりや窪みが生じてしまった場合等に、この絶縁膜４０用の材料により、配線パターンが形成できる程度に、段差、うねり及び／又は窪みの程度を緩和してそれぞれ互いに実質的に同一のレベルとなるように、形成される。
【０１４４】
次いで、図１４及び図１５に示したように、絶縁膜４０の表面上に配線パターン４２を形成する。これら配線パターン４２の形成は、絶縁膜４０の表面上に、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。
【０１４５】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。電極パッド３４と外部端子とを接続する配線パターン４２については、例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成する。
【０１４６】
これら配線パターン４２の一方の端部をそれぞれ対応する電極パッド３４に接続する。配線パターン４２は、電極パッド３４から拡張された領域２１側へと導出されているパターンを含んで形成される。
【０１４７】
そして、配線パターン４２の他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。
【０１４８】
さらに第２の実施の形態の半導体装置１０では、これらの配線パターン４２に加えて、受動素子５０の接続端子５２を、電極パッド３４及び／又は後に形成される外部端子に、電気的に接続するための受動素子５０用の配線パターン４２ｄが形成される。
【０１４９】
図示した構成例では、受動素子５０用の配線パターン４２ｄを、規則的な配線パターンの間に、受動素子５０の第１及び第２の接続端子５２ａ及び５２ｂが、互いに異なる２つの電極パッド３４に接続するように、形成してある。
【０１５０】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、拡張部２０の上側（真上）に相当する領域、すなわち拡張された領域２１を含む絶縁膜４０上の所望の領域に、スパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、行うことができる。
【０１５１】
次いで、図１６（Ａ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。
【０１５２】
これら電極ポスト４６を拡張部２０の上側（真上）の拡張された領域２１の表面領域と、半導体チップ３０の上側（真上）の拡張された領域２１に近い領域とに設ける。これら電極ポスト４６を、例えば格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則な間隔とすることができる。
【０１５３】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、材料を適宜選択して、行うことができる。
【０１５４】
図１６（Ａ）に示したように、さらに配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆うように、封止部４４を形成する。
【０１５５】
この封止工程は、従来公知の方法により、従来公知の封止材料を使用して実施することができる。
【０１５６】
然る後、図１６（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【０１５７】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１５８】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【０１５９】
次いで、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１６０】
次いで、図１６（Ｃ）に示したように、隣接する半導体チップ同士の間を切断して、半導体チップを含む半導体装置として個片化する。
【０１６１】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１６２】
このように第２の実施の形態の製造方法によれば、ＷＣＳＰの製造工程を適用できるので特別な工程を使用することなく半導体装置１０を製造することができる。
【０１６３】
この発明の半導体装置１０の配線パターン４２は、拡張部２０上の領域と半導体チップ３０上の領域との境界にまたがって形成されるので、配線パターン４２のうち、異なる構成要素の境界近傍のある程度の長さの部分領域をより太い配線とするのがよい。
【０１６４】
このように、特にエッジ部効果、熱ストレス等により応力が集中しやすいと思われる配線パターン４２の部分領域を太く形成しておくことで、半導体装置１０動作の信頼性が向上する。
【０１６５】
この発明のすべての実施の形態において、電極ポスト４６は、導電性材料により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層又はＮｉ（ニッケル）膜等のバリアメタル層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０１６６】
さらにこの発明のすべての実施の形態において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）型につき説明したが、これに限定されない。例えば、露出している電極ポスト４６上に、ハンダペーストの塗布及びリフロー、又は無電解メッキによるＮｉ／Ａｕ処理によりランドとして、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成することもできる。
【０１６７】
また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、拡張部の外形と合っていなくともよい。
【０１６８】
この発明の半導体装置１０を、例えば複数個積層する構成とすることもできる。この場合には、例えば従来公知の方法により拡張部２０にスルーホールを形成し、積層用の端子を形成すればよい。
【０１６９】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を囲むように設けられている拡張部上、すなわち拡張された領域を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【０１７０】
この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０１７１】
この発明の第２の実施の形態の半導体装置の構成によれば、上述した効果に加えて、従来、基板上に搭載されていた受動素子を、拡張部に設けた状態でパッケージ化することができるので、上述の効果に加えて、実装基板に対する搭載部品の数を減少させることができる。従って、実装基板自体の小型化を実現することができる。また、半導体チップのより近傍に受動素子を設けることができるので、例えば受動素子としてキャパシタを設けた場合には、半導体チップからキャパシタまでの配線経路の長さが大きくなっていたことにより生じていた寄生インダクタンスをより小さくすることができる。従って、ノイズ発生を低減することができる。さらに、半導体チップに形成されている回路素子の上側の領域に受動素子が存在しないので、この回路素子と受動素子との間の電磁的な干渉を効果的に防止することができる。
【０１７２】
この発明の製造方法によれば、第１及び第２の実施の形態の半導体装置を簡易な工程で製造することができる。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】図１（Ａ）のＩ−Ｉ破線により切断した第１の実施の形態の半導体装置の切断面を示す概略的な断面図である。
【図３】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（１）である。
【図４】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（２）である。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（３）である。
【図６】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び要部拡大平面図（４）である。
【図７】この発明の第１の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（４−２）である。
【図８】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（５）である。
【図９】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（６）である。
【図１０】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた平面図及び断面図（７）である。
【図１１】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図及び断面図である。
【図１２】この発明の第２の実施の形態の半導体装置の構成を説明するための概略的な断面図である。
【図１３】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（１）である。
【図１４】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な平面図及び要部拡大図である。
【図１５】この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（２）である。
【図１６】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（３）である。
【符号の説明】
１０：半導体装置
１１：部分領域
１２：下地
１２ａ：第１表面
１２ｂ：第２表面
１４：半導体チップ配置領域
１６：受動素子配置領域
２０：拡張部
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張された領域
３０：半導体チップ
３４：電極パッド
３６：第１の主表面
３７：側面
３８：第２の主表面
４０：絶縁膜
４２：配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４２ｄ：接続端子用の配線
４４：封止部
４６：電極ポスト
４７：外部端子
４７ａ：ハンダボール
５０：受動素子
５２：接続端子
５２ａ：第１の接続端子
５２ｂ：第２の接続端子

Claims (11)

  1. 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップと、
    前記半導体チップの前記側面に接して、該半導体チップを囲むように形成されている拡張部と、
    前記電極パッドの一部分が露出するように前記拡張部の表面上及び前記第１の主表面上に形成されている絶縁膜と、
    前記絶縁膜上に形成されていて、前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パターンと、
    前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて形成されている封止部と、
    前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
    を具えていることを特徴とする半導体装置。
  2. 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップと、
    前記半導体チップの前記側面に接して該半導体チップを囲むように形成されている拡張部と、
    前記拡張部に設けられている、接続端子を有する受動素子と、
    前記電極パッドの一部分及び前記接続端子の一部分が露出するように、前記拡張部の表面上及び前記第１の主表面上に形成されている絶縁膜と、
    前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パターンと、
    前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて形成されている封止部と、
    前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
    を具えていることを特徴とする半導体装置。
  3. 前記拡張部に設けられている前記受動素子は、前記接続端子を複数有していて、一方の前記接続端子が前記電極パッドに接続され、他方の前記接続端子が前記外部端子に接続されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記拡張部に設けられている前記受動素子は、前記接続端子を複数有していて、一方の前記接続端子がある特定の外部端子に接続され、他方の前記接続端子が他の異なる外部端子に接続されていることを特徴とする請求項２に記載の半導体装置。
  5. 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、
    前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する材料により形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記拡張部は、ガラス転移温度より低い温度範囲での線膨張係数が１．５×１０−５／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. （１）下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップを、該第１の主表面と対面させて設ける工程と、
    （３）前記下地上に、拡張部を、前記半導体チップの前記第２の主表面及び前記側面を覆うように形成する工程と、
    （４）前記下地を、前記拡張部の第１の面及び前記半導体チップの前記第１の主表面から除去する工程と、
    （５）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
    （６）前記絶縁膜の表面上に、前記電極パッドの各々に電気的に接続されていて前記電極パッドから前記拡張部の第１の面の上側に導出された複数の配線パターンを形成する工程と、
    （７）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記第１の面の上側に位置する該配線パターンの一部分を露出させて形成する工程と、
    （８）前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
    （９）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. （１）下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップを、該第１の主表面と対面させて設ける工程と、
    （３）前記下地上に、拡張部を、前記半導体チップの前記第２の主表面及び前記側面を覆うように形成する工程と、
    （４）前記下地を、前記拡張部の第１の面及び前記半導体チップの前記第１の主表面から除去する工程と、
    （５）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
    （６）前記絶縁膜の表面上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記拡張部の第１の面の上側に導出された複数の配線パターンを形成する工程と、
    （７）前記拡張部の上側に位置する前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
    （８）前記配線パターン及び前記電極ポストが形成されている前記絶縁膜上に前記電極ポストの頂面を露出させた封止部を形成する工程と、
    （９）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （１０）複数の前記半導体チップ間を切断して該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  10. （１）下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域及び複数の受動素子が配置される複数の受動素子配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップを、該第１の主表面と対面させて設ける工程と、
    （３）前記受動素子配置領域に、接続端子を有している受動素子を、該接続端子が前記下地の前記受動素子配置領域に対面するように設ける工程と、
    （４）前記下地上に、拡張部を、前記半導体チップの前記第２の主表面及び側面と、前記受動素子とを覆うように形成する工程と、
    （５）前記下地を、前記拡張部の第１の面及び前記半導体チップの前記第１の主表面から除去する工程と、
    （６）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分及び前記接続端子の一部分を露出するように形成する工程と、
    （７）前記絶縁膜の表面上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記拡張部の第１の面の上側に導出される配線パターン及び前記接続端子と電気的に接続される配線パターンを含む複数の配線パターンを形成する工程と、
    （８）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記第１の面の上側に位置する前記配線パターンの一部分を露出させて形成する工程と、
    （９）前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
    （１０）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  11. （１）下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域及び複数の受動素子が配置される複数の受動素子配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面と該第２の主表面との間の複数の側面とを有する半導体チップを、該第１の主表面と対面させて設ける工程と、
    （３）前記受動素子配置領域に、接続端子を有している受動素子を、該接続端子が前記下地の前記受動素子配置領域に対面するように設ける工程と、
    （４）前記下地上に、拡張部を、前記半導体チップの前記第２の主表面及び側面と、前記受動素子とを覆うように形成する工程と、
    （５）前記下地を、前記拡張部の第１の面及び前記半導体チップの前記第１の主表面から除去する工程と、
    （６）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分及び前記接続端子の一部分を露出するように形成する工程と、
    （７）前記絶縁膜の表面上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記拡張部の第１の面の上側に導出される配線パターン及び前記接続端子と電気的に接続される配線パターンを含む複数の配線パターンを形成する工程と、
    （８）前記拡張部の上側に位置する前記配線パターンの露出している一部分上に、複数の電極ポストを形成する工程と、
    （９）前記配線パターン及び前記電極ポストが形成されている前記絶縁膜上に前記電極ポストの頂面を露出させた封止部を形成する工程と、
    （１０）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （１１）複数の前記半導体チップ間を切断して該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2002325773A 2002-11-08 2002-11-08 半導体装置及びその製造方法 Expired - Fee Related JP4056360B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002325773A JP4056360B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法
US10/697,311 US7323778B2 (en) 2002-11-08 2003-10-31 Semiconductor device with improved design freedom of external terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325773A JP4056360B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004165193A true JP2004165193A (ja) 2004-06-10
JP4056360B2 JP4056360B2 (ja) 2008-03-05

Family

ID=32804896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325773A Expired - Fee Related JP4056360B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7323778B2 (ja)
JP (1) JP4056360B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047186A1 (ja) * 2014-09-26 2016-03-31 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
DE102005013500A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
JP4755486B2 (ja) * 2005-11-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP5355363B2 (ja) * 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175488A (ja) 1984-09-19 1986-04-17 Toshiba Corp Ｉｃカ−ドの製造方法
US5342495A (en) * 1993-02-03 1994-08-30 Vlsi Technology, Inc. Structure for holding integrated circuit dies to be electroplated
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
AU7082798A (en) * 1997-04-30 1998-11-24 Hitachi Chemical Company, Ltd. Board for mounting semiconductor element, method for manufacturing the same, andsemiconductor device
US5898213A (en) * 1997-07-07 1999-04-27 Motorola, Inc. Semiconductor package bond post configuration
JP2813588B2 (ja) 1998-01-26 1998-10-22 新光電気工業株式会社 半導体装置およびその製造方法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000124354A (ja) 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2000208556A (ja) 1999-01-11 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2000277682A (ja) 1999-03-25 2000-10-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法と半導体装置の実装構造
JP3399455B2 (ja) 1999-10-29 2003-04-21 株式会社日立製作所 半導体装置
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
JP3670917B2 (ja) 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002016173A (ja) 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002343927A (ja) 2000-07-12 2002-11-29 Hitachi Maxell Ltd 半導体モジュール及びその製造方法
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002093830A (ja) 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP3497464B2 (ja) 2000-11-24 2004-02-16 沖電気工業株式会社 半導体装置を実装する実装基板および実装構造
JP3459234B2 (ja) 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6552430B1 (en) * 2002-01-30 2003-04-22 Texas Instruments Incorporated Ball grid array substrate with improved traces formed from copper based metal
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047186A1 (ja) * 2014-09-26 2016-03-31 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
US10603689B2 (en) 2014-09-26 2020-03-31 Hitachi, Ltd. Ultrasonic transducer, method for making same, ultrasonic transducer array, and ultrasonic test apparatus

Also Published As

Publication number Publication date
JP4056360B2 (ja) 2008-03-05
US7323778B2 (en) 2008-01-29
US20050230794A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP3918681B2 (ja) 半導体装置
AU2003253425B2 (en) Semiconductor device and method of manufacturing the same
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
KR100637307B1 (ko) 반도체장치
US8039310B2 (en) Method of manufacturing semiconductor device with improved design freedom of external terminal
KR102673994B1 (ko) 반도체 패키지 및 그 제조 방법
JP3844467B2 (ja) 半導体装置及びその製造方法
JP2003298005A (ja) 半導体装置およびその製造方法
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP2011044654A (ja) 半導体装置
JP4056360B2 (ja) 半導体装置及びその製造方法
JP3618330B2 (ja) 半導体装置及びその製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP4131256B2 (ja) 半導体装置及びその製造方法
JP4337859B2 (ja) 半導体装置
JP4844287B2 (ja) 半導体装置及びその製造方法
JP3618331B2 (ja) 半導体装置及びその製造方法
JP4214969B2 (ja) 半導体装置の製造方法
JP4337858B2 (ja) 半導体装置
JP4337860B2 (ja) 半導体装置
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP4297153B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Ref document number: 4056360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees