JP3825181B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP3825181B2
JP3825181B2 JP23461498A JP23461498A JP3825181B2 JP 3825181 B2 JP3825181 B2 JP 3825181B2 JP 23461498 A JP23461498 A JP 23461498A JP 23461498 A JP23461498 A JP 23461498A JP 3825181 B2 JP3825181 B2 JP 3825181B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
semiconductor device
external terminal
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23461498A
Other languages
English (en)
Other versions
JP2000068406A (ja
Inventor
清 長谷川
文彦 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP23461498A priority Critical patent/JP3825181B2/ja
Priority to US09/358,366 priority patent/US6300685B1/en
Publication of JP2000068406A publication Critical patent/JP2000068406A/ja
Priority to US09/917,712 priority patent/US6677219B2/en
Priority to US10/712,054 priority patent/US6975039B2/en
Application granted granted Critical
Publication of JP3825181B2 publication Critical patent/JP3825181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体素子の製造方法、半導体装置及び配線基板に関するものである。
【０００２】
【従来の技術】
従来のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒｅｙ）構造の半導体装置として、例えば、図１５に示す構造のものが挙げられる。図１５に示すように、半導体装置４０は、基板表面から基板裏面にわたって設けられた複数の配線を有し、基板の裏面側の四辺に沿ってアレイ状に設けられ基板の裏面側の配線と電気的に接続する複数の半田ボール１２を備えたプリント配線基板１４と、回路形成面１６ａを上面にしてプリント配線基板１４に搭載されると共に、プリント配線基板１４の個々の配線と金線１８などにより電気的に接続された半導体素子１６と、半導体素子１６と金線１８及び金線１８の接続箇所などを外部環境から保護する樹脂などにより形成されたパッケージ１３とから構成されている。
【０００３】
また、パッケージを薄型化してさらに半導体装置を縮小するために、図１６に示すように、半導体素子の回路形成面１６ａを下にしてプリント配線基板１４に配置した状態で、プリント配線基板１４の電極部と半導体素子１６の電極部とを半田バンプ１５により接合し、半導体素子の回路形成面１６ａとプリント配線基板１４の上面との間の空間を絶縁性樹脂１３で封止する構成とすることにより、半導体装４２置の厚さを縮小化したのものも挙げられる。
【０００４】
【発明が解決しようとする課題】
近年、半導体装置のより一層の縮小化の要求が強まっている。しかしながら、上述した図１５に示す構成の場合、ワイヤの長さをある程度とらないとワイヤが半導体素子１６の角部に接触してショートしたり、折れるなどして接続不良となってしまったり、最悪の場合断線するなどの恐れがある。そのため、ワイヤをある程度膨らませて設ける必要があり、そのため、ワイヤを封止する樹脂の厚さが配線基板の厚さよりも厚くなり、その分半導体装置のパッケージが厚くなってしまい、半導体装置全体として寸法を縮小するには限界がある。
【０００５】
また、上述した図１６の構成の場合、プリント配線基板を半導体素子とほぼ同程度の寸法とできるが、バンプによりプリント配線基板と半導体素子とを電気的に接続するために、半導体素子又はプリント配線基板の一方の電極部に１つずつバンプを設けているため、製造効率が悪いだけでなく、ワイヤで電気的に接続する場合よりもコストがかかり好ましくないという難点がある。
【０００６】
以上のことから本発明では、外形寸法が従来よりもさらに小さくできるとともに、製造コストもさほどかからない半導体装置の製造方法を提供することを第１の目的とする。また、従来よりも外形寸法の小さい半導体装置を提供することを第２の目的とする。
【０００７】
【課題を解決するための手段】
上記第１の目的を達成するために、請求項１の発明の半導体装置の製造方法は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面の前記電極部に囲まれた領域内に収まる寸法で形成された基材を有する配線基板であって、前記配線の一部が前記基材の外周縁よりも外側に突出した突出部分を備えた前記配線基板を、前記半導体素子の前記領域内に前記半導体素子の上面と前記基材の下面とが対向するように搭載し、前記配線の前記突出部分と前記電極部とをワイヤにより電気的に接続した後、前記配線の前記突出部分と前記電極部と前記ワイヤとを封止することを特徴とする。
【０００８】
すなわち、本発明では、外部端子形成面より低い位置に配線パッド部を有する配線基板を半導体素子上に搭載し、この配線パッド部と半導体素子の電極部とをワイヤにより電気的に接続するため、半導体素子の電極部から配線パッド部までの距離が近く、ワイヤの長さを従来よりも短くできる。
【０００９】
また、ワイヤが配線基板の角部に当たることを考慮する必要もなく、ワイヤのループ高さも低くできるので、ワイヤが折れたり、断線する等の可能性を低くできる。したがって、封止のために必要な領域を配線基板の厚さ以内とすることも可能であるので、半導体素子の厚さと配線基板の厚さとを加えた最小限の厚さの半導体装置を得ることができる。
【００１０】
また、配線基板と半導体素子とをワイヤで電気的に接続するため、バンプを形成する場合に比べて製造効率がよく、またコストも然程かからないという利点もある。
【００１１】
請求項２の発明の半導体装置の製造方法は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面に搭載されたときに前記半導体素子の電極部と重なる領域に開口を有すると共に、前記半導体素子と同じ寸法または前記半導体素子よりも大きな寸法で形成された基材を有する配線基板であって、前記配線の一部が前記基材の開口内に突出した突出部分を備えた前記配線基板を、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記基材の下面とが対向するように搭載し、前記配線の前記突出部分と前記電極部とをワイヤにより電気的に接続した後、前記配線の前記突出部分と前記電極部と前記ワイヤとを封止することを特徴とする。
また、請求項３の発明の半導体装置の製造方法は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、第１の外部端子が形成された上面と前記第1の外部端子と電気的に接続する第１の配線が形成された下面とを備え、前記半導体素子の電極部に囲まれた領域内に収まる寸法に形成された矩形状の第1の配線基材と、第２の外部端子が形成された上面と前記第２の外部端子と電気的に接続する第２の配線が形成された下面とを備え、前記半導体素子の電極部の外側を囲む寸法に形成された枠状の第２の配線基材とを有する配線基板であって、前記第1の配線の一部が前記第1の配線基材の外周縁よりも外側に突出した第1の突出部を備えた前記第１の配線基材と、前記第２の配線の一部が前記第２の配線基材の内周縁よりも内側に突出した第２の突出部を備えた前記第２の配線基材とを有する前記配線基板を、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記第1の基材の下面及び前記第２の基材の下面とが対向するように搭載し、前記第１の配線の前記第1の突出部分、及び前記第２の配線の前記第２の突出部分と前記電極部とをワイヤにより電気的に接続した後、前記第１の配線の前記第1の突出部分と前記第２の配線の前記第２の突出部分と前記電極部と前記ワイヤとを封止することを特徴とする。
【００１２】
すなわち、請求項３の発明では、配線基板が半導体素子上面の電極部に囲まれた領域内に収まる寸法、言い換えると、半導体素子よりも小さい寸法であり、パッド形成面は、前記配線基板の外周縁に設けられているため、配線パッド部と電極部との接続が半導体素子の上面内で行えるので、縦横寸法が半導体素子の寸法とほぼ同じ寸法の半導体装置が得られる。
【００１４】
請求項２の発明では、配線基板内に設けられた開口内で半導体素子の電極部と配線基板の配線パッド部とを接続するため、開口部を封止すれば接続部が封止されることとなり、封止領域が配線基板内となるので、縦横寸法がほぼ配線基板の寸法と同じ半導体装置が得られる。
【００１５】
また、この場合、開口部の周縁にわたって配線パッド部を形成できるので、同じ寸法の半導体装置に比較して多くの配線パッド部を形成でき、高密度化に対応できるという利点もある。
【００１９】
また、請求項４の発明は、請求項１〜３の何れか１つに記載の半導体装置の製造方法において、前記配線基板は、フレームにより複数の配線基板が直列に連結されたものであり、個々の前記半導体素子に前記配線基板が搭載された後の工程で、フレームから切り離されることを特徴とする。
【００２０】
このような構成の配線基板とすることにより、従来の半導体装置の製造工程を大幅に変えることなく、本発明を適用できるので従来より使用していた半導体製造装置を転用することができるという利点がある。すなわち、新規な構成の半導体装置を製造するのに関わらず、新規な施設を製造するためのコストがかからず、製造効率及び製造コストも、少なくとも従来のワイヤボンディング方式の半導体装置を製造する場合と同程度あるいはそれ以上とできるという利点がある。
【００２１】
また、請求項５の発明は、請求項１に記載の半導体装置の製造方法において、前記半導体素子は、ウエハに形成されたものであり、個々の前記半導体素子に前記配線基板が搭載された後の工程で、個片に分割されることを特徴とする。
【００２２】
すなわち、半導体素子として個片に分割する前のウエハ状態のまま、個々の半導体素子に配線基板を搭載するため、一回の搬送で大量の半導体装置を搬送でき、効率がよいという利点がある。また、配線基板の搭載も効率的に行えるという利点もある。
【００２３】
さらに、接続部を封止してから個片に分割すれば、スクライブ工程を省略できるので製造効率が向上するという利点もある。この場合、封止材のタレによる外形不良を防げるという利点もある。
【００２４】
請求項６の発明の半導体装置は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面の前記電極部に囲まれた領域内に収まる寸法で形成された基材を有しており、前記半導体素子の前記領域内に前記半導体素子の上面と前記基材の下面とが対向するように搭載された配線基板であって、前記配線の一部が前記基材の外周縁よりも外側に突出した突出部分を備えた前記配線基板と、前記配線の前記突出部分と前記電極部とを電気的に接続させるワイヤと、前記配線の前記突出部分と前記電極部と前記ワイヤとを封止する樹脂と、を有することを特徴とする。
【００２５】
このような構成とすることにより、縦横寸法が半導体素子の縦横寸法と同じ半導体装置となる。また、配線パッド部の半導体素子の電極部からの高さが配線基板の上面の高さよりも低いので、配線パッド部と電極部とを電気的に接続するワイヤのループ高さも低く、ワイヤごと配線パッド部と電極部とを封止する封止材の厚さも配線基板の厚さ以下とできるので、厚さ寸法が半導体素子の厚さと配線基板の厚さとを加えた最小限の厚さの半導体装置となる。
【００２６】
請求項７の発明の半導体装置は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、外部端子が形成された上面と前記外部端子が電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面に搭載されたときに前記半導体素子の電極部と重なる領域に開口を有すると共に、前記半導体素子と同じ寸法または前記半導体素子よりも大きな寸法で形成された基材を有しており、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記基材の下面とが対向するように搭載された配線基板であって、前記配線の一部が前記基材の開口内に突出した突出部分を備えた前記配線基板と、前記配線の前記突出部分と前記電極部とを電気的に接続させるワイヤと、前記配線の前記突出部分と前記電極部と前記ワイヤとを封止する樹脂と、を有することを特徴とする。
【００２８】
請求項８の発明の半導体装置は、周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、第１の外部端子が形成された上面と前記第１の外部端子と電気的に接続する第1の配線が形成された下面とを備え、前記半導体素子の電極部に囲まれた領域内に収まる寸法に形成された矩形状の第1の配線基材と、第２の外部端子が形成された上面と前記第２の外部端子と電気的に接続する第２の配線が形成された下面とを備え、前記半導体素子の電極部の外側を囲む寸法に形成された枠状の第２の配線基材とを有しており、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記第１の基材の下面及び前記第２の基材の下面とが対向するように搭載された配線基板であって、前記第１の配線の一部が前記第１の配線基材の外周縁よりも外側に突出した第１の突出部分を備えた前記第１の配線基材と、前記第２の配線の一部が前記第２の配線基材の内周縁よりも内側に突出した第２の突出部分を備えた前記第２の配線基材とを有する前記配線基板と、前記第1の配線の前記第１の突出部分、及び前記第２の配線の前記第２の突出部分と前記電極部とを電気的に接続させるワイヤと、前記第１の配線の前記第１の突出部分と前記第２の配線の前記第２の突出部分と前記電極部と前記ワイヤとを封止する樹脂と、を有することを特徴とする。
【００３９】
すなわち、配線基板内に設けられた開口内で半導体素子の電極部と配線基板の配線パッド部とを接続するため、封止領域が配線基板内となるので、縦横寸法がほぼ配線基板の寸法と同じ半導体装置が得られる。また、厚さ寸法も従来の半導体装置に比べて薄いものが得られる。
【００４０】
また、この場合、開口部の周縁にわたって配線パッド部を形成できるので、同じ寸法の半導体装置に比較して多くの配線パッド部を形成でき、高密度化に対応できるという利点もある。
【００４３】
請求項９の発明の半導体装置は、請求項１に記載の半導体装置の製造方法において、前記基材にはスルーホールが形成されており、前記スルーホールを介して、前記配線と前記外部端子とが電気的に接続していることを特徴とする。
請求項１０の発明は、請求項３に記載の半導体装置の製造方法において、前記第１の配線基材には、第１のスルーホールが形成され、前記第２の配線基材には第２のスルーホールが形成されており、前記第１のスルーホールを介して、前記第1の配線と前記第1の外部端子とが電気的に接続し、前記第２のスルーホールを介して、前記第２の配線と前記第２の外部端子とが電気的に接続していることを特徴とする。
請求項１１の発明は、請求項６に記載の半導体装置において、前記配線基板には、スルーホールが形成されており、前記スルーホールを介して、前記配線と前記外部端子とが電気的に接続していることを特徴とする。
請求項１２の発明は、請求項８に記載の半導体装置において、前記第１の配線基材には、第１のスルーホールが形成され、前記第２の配線基材には、第２のスルーホールが形成されており、前記第１のスルーホールを介して、前記第1の配線と前記第1の外部端子とが電気的に接続し、前記第２のスルーホールを介して、前記第２の配線と前記第２の外部端子とが電気的に接続していることを特徴とする。
請求項１３の発明は、請求項１に記載の半導体装置の製造方法において、前記配線が形成された前記基材の下面には、ソルダレジストが形成されていることを特徴とする。
請求項１４の発明は、請求項３に記載の半導体装置に製造方法において、前記第１の配線が形成された前記第１の基材の下面と前記第２の配線が形成された前記第２の基材の下面とには、ソルダレジストが形成されていることを特徴とする。
請求項１５の発明は、請求項６に記載の半導体装置において、前記配線が形成された前記基材の下面には、ソルダレジストが形成されていることを特徴とする。
請求項１６の発明は、請求項８に記載の半導体装置の製造方法において、前記第１の配線が形成された前記第１の基材の下面と前記第２の配線が形成された前記第２の基材の下面とには、ソルダレジストが形成されていることを特徴とする。
【００４４】
【発明の実施形態】
以下、本発明の実施形態を図１〜図１４に沿って説明する。
【００４５】
（第１の実施形態）
本発明の第１の実施形態における半導体装置は、図１及び図２に示すように、上面中央部に図示しない回路が形成されると共に、上面の周縁に複数の電極パッド（電極部）１６ａが形成された半導体素子１６の上面中央部に、複数の電極１６ａに囲まれた領域内に収まる寸法の配線基板２０が絶縁性接着剤３０（図３参照）により固定され、互いに金線（ワイヤ）１８によりボンディングされて電気的に接続された状態で樹脂により封止され、ボンディング部分が外部環境から保護された構成である。
【００４６】
配線基板２０は、ガラスエポキシ樹脂よりなる基材（以後、ガラスエポキシ基材と称す。）２２の両面に銅箔が圧着された二層板を加工して形成されたものであり、図３に示すように、内部に導電性物質が埋め込まれたスルーホールにより、半田ボール１２を設けるための半田ボール用電極パッド２４と二層板の下面の銅箔をパタンニングして形成される配線２１とが電気的に接続され、上面と下面とにソルダレジスト２６を塗布して不要な部分を保護した構成である。
【００４７】
下面の銅箔をパタンニングして形成される配線２１は、上面側周縁部の銅箔とガラスエポキシ基材２２とをドリルなどの切削機械により取除いて形成されるパッド形成面２１ａに銅メッキにより多数形成される配線パッド２３とそれぞれ独立して接続するようにパタンニングされている。
【００４８】
以下、上述した構成の半導体装置を製造する方法を説明する。まず、上面に回路が形成された矩形状の半導体素子１６の上面に、半導体素子１６の電極１６ａに囲まれた領域内に収まる寸法の矩形状の配線基板２０を前記電極１６ａに囲まれた領域内に絶縁性接着剤により貼着する。
【００４９】
その後、配線基板２０の周縁の配線パッド２３と半導体素子１６の電極１６ａとを金線１８によりボンディングして電気的に接続し、配線基板２０ａの側面側に樹脂を流し込んで、ボンディング部分を封止することにより、半導体装置を得る。
【００５０】
このように、半導体素子１６よりも小さい寸法の配線基板２０を半導体素子１６上に搭載し、金線１８により互いに電気的に接続したのち、ボンディング部分を樹脂１３により封止することにより半導体装置を製造するため、工程が簡単である。また、樹脂１３で封止する領域は半導体素子１６上の配線基板２０の周囲のみであるため、樹脂１３による封止が簡単で確実である。さらに、縦横寸法が半導体素子１６の縦横寸法で、厚さ寸法もほぼ半導体素子１６と配線基板２０との厚さを加えた厚さ寸法の半導体装置が得られる。
【００５１】
（第２の実施形態）
第２の実施形態は、第１の実施形態で述べた構成の半導体装置を製造する別の方法である。第２の実施形態では、図４に示すように、半導体素子１６が形成されたウエハ３２を個片に分割する前に、半導体素子１６の電極１６ａに囲まれた領域内に配線基板２０を絶縁性接着剤により貼着する。
【００５２】
その後、配線基板２０の周縁の配線パッド２３と半導体素子１６の電極１６ａとを金線１８によりボンディングして電気的に接続し、図５及び図６に示すように、ウエハに形成された半導体素子上に各々固定された配線基板と配線基板との間の領域と最外周に位置するすべての配線基板２０ａの側面側とに樹脂を流し込んで、ボンディング部分を封止する。樹脂１３が硬化したらスクライビング後ウエハ３２をカットして個々の半導体素子に切り離すことにより、半導体装置を得る。
【００５３】
このように、第２の実施形態では、ウエハ状態のまま半導体素子１６上に配線基板２０を搭載して配線パッド２３と電極１６ａとを電気的に接続し、ボンディング部分を樹脂封止してから個々の半導体素子１６にカットするため、配線基板２０を搭載する工程や金線により配線パッド２３と電極１６ａとをワイヤボンディングする工程などの半導体装置を製造する各工程において、一度に大量の半導体素子１６を搬送でき効率的である。そのため、大幅に組立時間を短縮でき、半導体装置の製造効率を上げることができる。
【００５４】
また、樹脂１３により配線基板２０と配線基板２０との間を埋めるため、樹脂封止前にスクライブ工程を行う必要がなく、個々の半導体素子１６にカットする際のダイカット工程とともにスクライブ工程を行えるので効率的であるという利点ある。
【００５５】
さらに、樹脂１３により配線基板２０と配線基板２０との間を埋めてから個別にカットするため、樹脂のタレなどに起因する外形不良を起こす恐れもないという利点もある。
【００５６】
（第３の実施形態）
第３の実施形態は、第１の実施形態で述べた構成の半導体装置を製造するさらに別の方法である。第３の実施形態では、図７に示すように、四辺の中央がそれぞれ吊り部３６ａ、３６ｂ、３６ｃ、３６ｄによりフレーム３４に固定された配線基板２０がフレーム３４により直列に連結された構成の短冊配線基板３８を用いる。
【００５７】
まず、上記短冊基板３８に形成された配線基板２０の端から順に下面側から半導体素子を回路形成面上にして絶縁性接着剤により貼着する。このとき、吊り部と半導体素子の電極部とが重ならないように半導体素子１６を配線基板２０の下面に配置して固定する。
【００５８】
次に、下面に半導体素子が貼着された配線基板から順に配線基板２０の周辺のパッド形成面に形成された配線パッド２３と、半導体素子１６上面の周縁の電極１６ａとを金線によりワイヤボンディングする。
【００５９】
その後、配線パッド２３と電極１６ａとのワイヤボンディングが終了したものから順に配線基板２０ａの側面側に樹脂を流し込んで、ボンディング部分を封止する。樹脂が完全に硬化したら吊り部３６ａ、３６ｂ、３６ｃ、３６ｄを切断して配線基板を２０フレーム３４から切り離し、半導体装置を得る。
【００６０】
このように、第３の実施形態では、配線基板２０がフレーム３４により直列に連結された構成の短冊配線基板３８を用いているため、例えば、間欠駆動するコンベアなどを用いて端から順に配線基板を加工して半導体装置を製造できるので、製造効率がよい。また、従来より使用していた施設を流用することができるので新たな設備のためのコストがかからず好ましいという利点もある。
【００６１】
（第４の実施形態）
本発明の第４の実施形態の半導体装置は、図８及び図９に示すように、周縁に枠状の第２配線基板２０ｂが固定され、中央領域に凹部が形成されたガラスエポキシ基材よりなる素子保護板２８の凹部内に、周縁に二列に電極１６ａ、１６ｂが形成された半導体素子１６（図１０参照）が格納され、半導体素子１６の上面に形成された二列の電極１６ａ、１６ｂのうち、内側に形成された内側電極１６ａに囲まれた領域内に、上記第１の実施形態の配線基板２０と同様な構成の第１の配線基板２０ａが絶縁性接着剤（図示せず）により固定され、第１配線基板２０ａの配線パッド２３ａと内側電極１６ａ、及び、第２配線基板２０ｂの配線パッド２３ｂと外側電極１６ｂとが、互いに金線１８によりボンディングされて電気的に接続された状態で第１配線基板２０ａと第２配線基板２０ｂとの間の領域が樹脂により封止され、ボンディング部分が外部環境から保護された構成である。
【００６２】
第２配線基板２０ｂは、中央部の矩形状領域を取除いて枠状にしたガラスエポキシ基材の両面に銅箔が圧着された二層板を加工したものであり内部に導電性物質が埋め込まれたスルーホールにより、スルーホール上に設けられる半田ボール用電極パッド（図示せず）と、二層板の下面の銅箔をパタンニングして形成される配線（図示せず）とが電気的に接続され、上面と下面とにソルダレジスト（図示せず）を塗布して不要な部分を保護した構成である。
【００６３】
下面の銅箔をパタンニングして形成される配線は、上面内周側周縁部の銅箔とガラスエポキシ基材とをドリルなどの切削機械により取除いて形成されるパッド形成面に銅メッキにより多数形成される配線パッド２３ｂとそれぞれ独立して接続するようにパタンニングされている。
【００６４】
また、保護板２８は、中央部が半導体素子の縦横寸法より若干大きい縦横寸法で、半導体素子の厚さ寸法とほぼ同じ深さの矩形状の凹部を備え、外形が上記第２配線基板２０ｂと同じ寸法のエポキシ基材より構成されており、保護板２８の外形に合わせて第２配線基板２０ｂが上面に銅箔を挟んで圧着されている。なお、第１配線基板２０ａは、第１の実施形態で説明した配線基板２０と同様の構成であるので説明は省略する。
【００６５】
以下、上述した構成の半導体装置を製造する方法を説明する。まず、上面中央部に回路が形成された矩形状の半導体素子１６の上面中央部に、半導体素子１６の電極１６ａに囲まれた領域内に収まる寸法の矩形状の配線基板２０を前記電極１６ａに囲まれた領域内に絶縁性接着剤により貼着する。
【００６６】
次に、第２配線基板２０ｂが銅箔を挟んで上面に圧着された保護板２８の凹部に、上面中央部に第１配線基板２０ａが貼着された半導体素子１６を貼着した後、第１配線基板２０ａの配線パッド２３ａと半導体素子の内側電極１６ａ、及び第２配線基板２０ｂの配線パッド２３ｂと半導体素子の外側電極１６ｂとをそれぞれ金線１８によりワイヤボンディングして電気的に接続する。
【００６７】
その後、保護板２８の凹部内に第２配線基板２０ｂの高さまで樹脂を流し込んで、凹部内に固定された半導体素子１６と、第１配線基板２０ａの配線パッド２３ａと半導体素子の内側電極１６ａとのボンディング部分と、第２配線基板２０ｂの配線パッド２３ｂと半導体素子の外側電極１６ｂとのボンディング部分とを封止することにより、半導体装置を得る。
【００６８】
このように、第４の実施形態では、上記第１の実施形態で得られる効果に加えて、第１配線基板２０ａの外側面と第２配線基板２０ｂの内側面との両方に配線パッド２３ａ、２３ｂを形成しているので、同じ寸法の半導体装置に比較して多くの配線パッドを形成でき、高密度化に対応できる。
【００６９】
また、凹部を設けた保護板２８内に半導体素子を設け、この凹部内に樹脂を導入して封止するため、得られる半導体装置の縦横寸法は第２配線基板の縦横寸法と同じとなるので、半導体装置の縦横寸法を極力小さくできる。
【００７０】
（参考例１）
参考例１の半導体装置は、図１１に示すように、第１配線基板２０ａの外側面と第２配線基板２０ｂの内側面とに設ける配線パッド２３ａ、２３ｂをそれぞれ第１配線基板２０ａ又は第２配線基板２０ｂの上面に設ける構成とすることもできる。この場合、半田ボール１２と配線パッド２３ａ、２３ｂとを電気的に接続するためにスールホールを設ける必要がなく、図示しない半田ボール用電極パッドと配線パッド２３ａ、２３ｂとをパタンニングする時に同時に配線もパタンニングすればよいだけであるので、配線基板の製造が簡単であるという利点もある。
【００７１】
（参考例２）
参考例２の半導体装置は、図１２及び図１３に示すように、半導体素子１６が下面側に固定されたときに、半導体素子１６の上面の電極部１６ａ、１６ｂを表面に露出させる窓２７ａ〜２７ｄが形成された配線基板２５の下面に半導体素子１６と半田ボール１２とを設けることにより、厚さ寸法を小さくした構成のものである。
【００７２】
配線基板２５は、ガラスエポキシ基材の両面に銅箔が圧着された二層板を加工して形成されたものであり、窓２７ａ〜２７ｄの対向する長辺に沿って配線パッド２５ａ、２５ｂが形成されている。配線パッド２５ａ、２５ｂは、二層板の上面の銅箔をパタンニングして形成される配線２９により各々配線基板２５の下面側に設けられる半田ボール１２と内部に導電性物質が埋め込まれたスルーホールを介して電気的に接続されている。なお、半導体素子１６は、第４の実施形態で説明した半導体素子１６と同様の構成であるので説明は省略する。
【００７３】
以下、上述した構成の半導体装置を製造する方法を説明する。まず、配線基板２５の下面に、回路形成面を上にして前記窓２７ａ〜２７ｄから半導体素子１６の上面に設けられた電極１６ａ、１６ｂが露出するように配置して絶縁性接着剤により半導体素子１６の回路形成面を配線基板２５の下面側中央部に貼着する。
【００７４】
次に、金線１８により配線基板２５の窓２７ａ〜２７ｄよりも内周側に形成された配線パッド２５ａと半導体素子の内側電極１６ａ、及び配線基板２５の窓２７ａ〜２７ｄよりも外周側に形成された配線パッド２５ｂと半導体素子の外側電極１６ｂとをそれぞれワイヤボンディングして電気的に接続する。
【００７５】
その後、窓２７ａ〜２７ｄ内と配線基板２５の配線パッド２５ａ、２５ｂとを含む領域に樹脂を流し込んで、配線パッド２５ａと内側電極１６ａとのボンディング部分と、及び配線パッド２５ｂと外側電極１６ｂとのボンディング部分とを封止することにより、半導体装置を得る。
【００７６】
このように、参考例２では、半導体素子１６が下面側に固定されたときに、半導体素子１６の上面の電極部１６ａ、１６ｂを表面に露出させる窓２７ａ〜２７ｄを配線基板２５に設け、半導体素子を配線基板の下面側に配置する構成としているため、半田ボール１２を溶融して実装基板に取付けた時の半導体装置としての高さ寸法が、半田ボール１２の高さ寸法と配線基板２５の厚さ寸法とを加えた寸法となるので、超薄型のパッケージとできるという利点がある。
【００７７】
もちろん、窓２７ａ〜２７ｄの周囲に多数の配線パッド２５ａ、２５ｂを設けることができるので、同じ寸法の半導体装置に比較して多くの配線パッドを形成でき、高密度化に対応できる。
【００７８】
また、得られる半導体装置の縦横寸法は配線基板２５の縦横寸法と同じとなるので、半導体装置の縦横寸法を極力小さくできる。
【００７９】
なお、さらに厚さ寸法を小さくするために、図１４に示すように、窓２７ａ〜２７ｄの周縁部の上面側の銅箔とガラスエポキシ基材とをドリルなどの切削機械により取除いてパッド形成面を形成し、このパッド形成面に銅メッキにより配線パッド２５ａ、２５ｂを多数形成した構成の配線基板２５を備えた半導体装置とすることも挙げられる。
【００８０】
この場合、樹脂による封止部分を窓２７ａ〜２７ｄの部分だけとすることができるので樹脂が流れて半田ボール１２を封止する恐れがなく、また封止部分の高さをほぼ配線基板２５の上面位置までとすることができるので、より一層厚さ寸法を小さくできるという利点がある。
【００８１】
さらに、半田ボール１２と配線パッド２５ａ、２５ｂとを電気的に接続するためにスールホールを設ける必要がなく、図示しない半田ボール用電極パッドと配線パッド２５ａ、２５ｂとをパタンニングする時に同時に配線もパタンニングすればよいだけであるので、配線基板の製造が簡単であるという利点もある。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、外形寸法が従来よりもさらに小さくできるとともに、製造コストもさほどかからない半導体装置の製造方法を提供できる、という効果が得られる。
【００８３】
また、従来よりも外形寸法の小さい半導体装置を提供できる、という効果が得られる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態であり、半導体素子と配線基板とのボンディング部分を樹脂封止する前の状態を示す上面図である。
【図２】 図１のＡ−Ａ線位置における樹脂封止後の半導体装置の概略断面図である。
【図３】 図２における樹脂封止されたボンディング部分の拡大説明図である。
【図４】 本発明の第２の実施形態において、ウエハ状態の半導体素子の回路形成面に配線基板を搭載した状態を示す部分拡大上面図である。
【図５】 図４の半導体素子の回路形成面上に搭載された配線基板同士の間及び最外周の配線基板の他の配線基板と対向しない側面側に樹脂を流し込んだ状態を示す部分拡大上面図である。
【図６】 図５のＢ−Ｂ線位置における概略断面図である。
【図７】 本発明の第３の実施形態であり、短冊状配線基板の端に位置する配線基板に下側から半導体素子を貼着した状態を示す上面図である。
【図８】 本発明の第４の実施形態の半導体装置の上面図である。
【図９】 図８のＣ−Ｃ線位置における樹脂封止後の概略断面図である。
【図１０】 第４の実施形態で用いる半導体素子の上面図である。
【図１１】 参考例１の半導体装置の概略断面図である。
【図１２】 参考例２の半導体装置であり、半導体素子と配線基板とのボンディング部分を樹脂封止する前の状態を示す上面図である。
【図１３】 図１２において半導体素子と配線基板とのボンディング部分を樹脂封止した後のＤ−Ｄ線位置の概略断面図である。
【図１４】 参考例２を応用し、半導体装置の厚さ寸法をさらに小さくする別の構成を示す概略断面図である。
【図１５】 ワイヤボンディングにより配線基板と半導体素子とを電気的に接続した従来のＢＧＡ構造の半導体装置の概略断面図である。
【図１６】 半田バンプにより配線基板と半導体素子とを電気的に接続した従来のＢＧＡ構造の半導体装置の概略断面図である。
【符号の説明】
１２ 半田ボール
１３ 樹脂
１６ 半導体素子
１６ａ 電極パッド
１８ 金線
２０ 配線基板
２１ 配線
２１ａ パッド形成面
２２ ガラスエポキシ基材
２３ 配線パッド
２４ 半田ボール用電極パッド
２６ ソルダレジスト
３０ 絶縁性接着剤

Claims (16)

  1. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、
    外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面の前記電極部に囲まれた領域内に収まる寸法で形成された基材を有する配線基板であって、前記配線の一部が前記基材の外周縁よりも外側に突出した突出部分を備えた前記配線基板を、前記半導体素子の前記領域内に前記半導体素子の上面と前記基材の下面とが対向するように搭載し、
    前記配線の前記突出部分と前記電極部とをワイヤにより電気的に接続した後、
    前記配線の前記突出部分と前記電極部と前記ワイヤとを封止することを特徴とする半導体装置の製造方法。
  2. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、
    外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面に搭載されたときに前記半導体素子の電極部と重なる領域に開口を有すると共に、前記半導体素子と同じ寸法または前記半導体素子よりも大きな寸法で形成された基材を有する配線基板であって、前記配線の一部が前記基材の開口内に突出した突出部分を備えた前記配線基板を、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記基材の下面とが対向するように搭載し、
    前記配線の前記突出部分と前記電極部とをワイヤにより電気的に接続した後、
    前記配線の前記突出部分と前記電極部と前記ワイヤとを封止することを特徴とする半導体装置の製造方法。
  3. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子を準備し、
    第1の外部端子が形成された上面と前記第1の外部端子と電気的に接続する第1の配線が形成された下面とを備え、前記半導体素子の電極部に囲まれた領域内に収まる寸法に形成された矩形状の第1の配線基材と、第２の外部端子が形成された上面と前記第２の外部端子と電気的に接続する第２の配線が形成された下面とを備え、前記半導体素子の電極部の外側を囲む寸法に形成された枠状の第２の配線基材とを有する配線基板であって、前記第1の配線の一部が前記第1の配線基材の外周縁よりも外側に突出した第1の突出部を備えた前記第１の配線基材と、前記第２の配線の一部が前記第２の配線基材の内周縁よりも内側に突出した第２の突出部を備えた前記第２の配線基材とを有する前記配線基板を、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記第1の基材の下面及び前記第２の基材の下面とが対向するように搭載し、
    前記第1の配線の前記第1の突出部分、及び前記第２の配線の前記第２の突出部分と前記電極部とをワイヤにより電気的に接続した後、
    前記第１の配線の前記第1の突出部分と前記第２の配線の前記第２の突出部分と前記電極部と前記ワイヤとを封止することを特徴とする半導体装置の製造方法。
  4. 前記配線基板は、フレームにより複数の配線基板が直列に連結されたものであり、
    個々の前記半導体素子に前記配線基板が搭載された後の工程で、フレームから切り離されることを特徴とする請求項１〜３の何れか１つに記載の半導体装置の製造方法。
  5. 前記半導体素子は、ウエハに形成されたものであり、
    個々の前記半導体素子に前記配線基板が搭載された後の工程で、個片に分割されることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、
    外部端子が形成された上面と前記外部端子と電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面の前記電極部に囲まれた領域内に収まる寸法で形成された基材を有しており、前記半導体素子の前記領域内に前記半導体素子の上面と前記基材の下面とが対向するように搭載された配線基板であって、前記配線の一部が前記基材の外周縁 よりも外側に突出した突出部分を備えた前記配線基板と、
    前記配線の前記突出部分と前記電極部とを電気的に接続させるワイヤと、
    前記配線の前記突出部分と前記電極部と前記ワイヤとを封止する樹脂と、
    を有することを特徴とする半導体装置。
  7. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、
    外部端子が形成された上面と前記外部端子が電気的に接続する配線が形成された下面とを備え、前記半導体素子の上面に搭載されたときに前記半導体素子の電極部と重なる領域に開口を有すると共に、前記半導体素子と同じ寸法または前記半導体素子よりも大きな寸法で形成された基材を有しており、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記基材の下面とが対向するように搭載された配線基板であって、前記配線の一部が前記基材の開口内に突出した突出部分を備えた前記配線基板と、
    前記配線の前記突出部分と前記電極部とを電気的に接続させるワイヤと、
    前記配線の前記突出部分と前記電極部と前記ワイヤとを封止する樹脂と、
    を有することを特徴とする半導体装置。
  8. 周縁に沿って複数の電極部が形成された上面を備えた半導体素子と、
    第 1 の外部端子が形成された上面と前記第 1 の外部端子と電気的に接続する第 1 の配線が形成された下面とを備え、前記半導体素子の電極部に囲まれた領域内に収まる寸法に形成された矩形状の第 1 の配線基材と、第２の外部端子が形成された上面と前記第２の外部端子と電気的に接続する第２の配線が形成された下面とを備え、前記半導体素子の電極部の外側を囲む寸法に形成された枠状の第２の配線基材とを有しており、前記半導体素子の上面に、前記半導体素子の電極部が露出し前記半導体素子の上面と前記第１の基材の下面及び前記第２の基材の下面とが対向するように搭載された配線基板であって、前記第１の配線の一部が前記第１の配線基材の外周縁よりも外側に突出した第１の突出部分を備えた前記第１の配線基材と、前記第２の配線の一部が前記第２の配線基材の内周縁よりも内側に突出した第２の突出部分を備えた前記第２の配線基材とを有する前記配線基板と、
    前記第 1 の配線の前記第１の突出部分、及び前記第２の配線の前記第２の突出部分と前記電極部とを電気的に接続させるワイヤと、
    前記第１の配線の前記第１の突出部分と前記第２の配線の前記第２の突出部分と前記電極部と前記ワイヤとを封止する樹脂と、
    を有することを特徴とする半導体装置。
  9. 前記基材にはスルーホールが形成されており、
    前記スルーホールを介して、前記配線と前記外部端子とが電気的に接続していることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 第１の配線基材には、第１のスルーホールが形成され、前記第２の配線基材には第２のスルーホールが形成されており、
    前記第１のスルーホールを介して、前記第 1 の配線と前記第 1 の外部端子とが電気的に接続し、前記第２のスルーホールを介して、前記第２の配線と前記第２の外部端子とが電気的に接続していることを特徴とする請求項３に記載の半導体装置の製造方法。
  11. 前記配線基板には、スルーホールが形成されており、
    前記スルーホールを介して、前記配線と前記外部端子とが電気的に接続していることを特徴とする請求項６に記載の半導体装置。
  12. 前記第１の配線基材には、第１のスルーホールが形成され、前記第２の配線基材には、第２のスルーホールが形成されており、
    前記第 1 のスルーホールを介して、前記第 1 の配線と前記第 1 の外部端子とが電気的に接続し、前記第２のスルーホールを介して、前記第２の配線と前記第２の外部端子とが電気的に接続していることを特徴とする請求項８に記載の半導体装置。
  13. 前記配線が形成された前記基材の下面には、ソルダレジストが形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 前記第 1 の配線が形成された前記第 1 の基材の下面と前記第２の配線が 形成された前記第２の基材の下面とには、ソルダレジストが形成されていることを特徴とする請求項３に記載の半導体装置の製造方法。
  15. 前記配線が形成された前記基材の下面には、ソルダレジストが形成されていることを特徴とする請求項６に記載の半導体装置。
  16. 前記第 1 の配線が形成された前記第１の基材の下面と前記第２の配線が形成された前記第２の基材の下面とには、ソルダレジストが形成されていることを特徴とする請求項８に記載の半導体装置の製造方法。
JP23461498A 1998-08-20 1998-08-20 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3825181B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23461498A JP3825181B2 (ja) 1998-08-20 1998-08-20 半導体装置の製造方法及び半導体装置
US09/358,366 US6300685B1 (en) 1998-08-20 1999-07-21 Semiconductor package
US09/917,712 US6677219B2 (en) 1998-08-20 2001-07-31 Method of forming a ball grid array package
US10/712,054 US6975039B2 (en) 1998-08-20 2003-11-14 Method of forming a ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23461498A JP3825181B2 (ja) 1998-08-20 1998-08-20 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000068406A JP2000068406A (ja) 2000-03-03
JP3825181B2 true JP3825181B2 (ja) 2006-09-20

Family

ID=16973814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23461498A Expired - Fee Related JP3825181B2 (ja) 1998-08-20 1998-08-20 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (3) US6300685B1 (ja)
JP (1) JP3825181B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
TW536764B (en) * 2002-04-30 2003-06-11 Walsin Advanced Electronics Method for multi-chip package and structure thereof
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7095122B2 (en) * 2004-09-01 2006-08-22 Micron Technology, Inc. Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7326591B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
SG147400A1 (en) * 2007-04-24 2008-11-28 United Test & Assembly Ct Ltd Bump on via-packaging and methodologies
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
JP5147779B2 (ja) 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2020047664A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892230A (ja) 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
JP3247544B2 (ja) * 1994-05-19 2002-01-15 株式会社東芝 半導体装置
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100349406B1 (ko) * 1995-03-07 2003-01-15 닛토덴코 가부시키가이샤 반도체장치의제법및그에사용되는밀봉용펠릿
JPH0974154A (ja) 1995-09-06 1997-03-18 Sony Corp 半導体装置
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5793104A (en) * 1996-02-29 1998-08-11 Lsi Logic Corporation Apparatus for forming electrical connections between a semiconductor die and a semiconductor package
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6242283B1 (en) * 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor

Also Published As

Publication number Publication date
US20010042924A1 (en) 2001-11-22
US6975039B2 (en) 2005-12-13
US6677219B2 (en) 2004-01-13
JP2000068406A (ja) 2000-03-03
US6300685B1 (en) 2001-10-09
US20040094833A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP3825181B2 (ja) 半導体装置の製造方法及び半導体装置
KR100441532B1 (ko) 반도체장치
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR100260997B1 (ko) 반도체패키지
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
JP2012104790A (ja) 半導体装置
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2895022B2 (ja) チップスケールパッケージの製造方法
JP2002110718A (ja) 半導体装置の製造方法
US20100219521A1 (en) Window type semiconductor package
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US6627986B2 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2009283835A (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100473336B1 (ko) 반도체패키지
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees