JP2020047664A - 半導体装置および半導体装置の作製方法 - Google Patents

半導体装置および半導体装置の作製方法 Download PDF

Info

Publication number
JP2020047664A
JP2020047664A JP2018173106A JP2018173106A JP2020047664A JP 2020047664 A JP2020047664 A JP 2020047664A JP 2018173106 A JP2018173106 A JP 2018173106A JP 2018173106 A JP2018173106 A JP 2018173106A JP 2020047664 A JP2020047664 A JP 2020047664A
Authority
JP
Japan
Prior art keywords
solder resist
wiring
semiconductor device
opening area
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018173106A
Other languages
English (en)
Inventor
伸治 齋藤
Shinji Saito
伸治 齋藤
美隆 小野
Yoshitaka Ono
美隆 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018173106A priority Critical patent/JP2020047664A/ja
Priority to TW107143108A priority patent/TWI708332B/zh
Priority to CN201822108437.3U priority patent/CN210015856U/zh
Priority to CN201811532161.XA priority patent/CN110911378A/zh
Priority to US16/284,057 priority patent/US11171079B2/en
Publication of JP2020047664A publication Critical patent/JP2020047664A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【目的】 本発明の実施形態は、信頼性の高い半導体装置を提供する。【構成】実施形態の半導体装置は、配線２が配置された基板１と、基板１上に配置された半導体素子５と、配線２上に配置され、開口領域Ａを有し、開口領域Ａに配線２の一部が面した第１ソルダーレジスト３と、開口領域Ａにおいて、配線２と半導体素子５を接続するボンディングワイヤ６と、開口領域Ａに面した配線２を覆う第２ソルダーレジスト４と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置および半導体装置の作製方法に関する。
従来、BGA(Ball Grid Array)などの半導体パッケージにおいて半導体素子が搭載された基板のワイヤーボンディング部分は、Cu配線(ボンディングパッド)、ソルダーレジスト、ボンディングワイヤ、樹脂などの異なる材料が交わる部分で熱応力が集中することが知られている。容量増加のため樹脂封止型半導体装置の厚さとシリコン総厚が増加するとTCT(Temperature Cycle Test)の信頼性が悪化する傾向にあることが評価解析からわかっており、その原因はCu配線の断線が起きるからだと考えられている。
特開2011-211114号公報 特開2005-136329号公報 特開2009-283873号公報
本発明の実施形態は、信頼性の高い半導体装置および半導体装置の作製方法を提供する。
実施形態の半導体装置は、配線が配置された基板と、基板上に配置された半導体素子と、配線上に配置され、開口領域を有し、開口領域に配線の一部が面した第１ソルダーレジストと、開口領域において、配線と半導体素子を接続するボンディングワイヤと、開口領域に面した配線を覆う第２ソルダーレジストと、を備える。
第１の実施形態における半導体装置の構成の一例を示す断面図である。 第１の実施形態における半導体装置の構成を説明する図である。 第１の実施形態と比較例とにおける階段領域のコンタクト及び支柱の配置構成の一例を説明するための上面図である。 第１の実施形態における半導体装置の工程図である。 第１の実施形態における半導体装置の工程図である。 第２の実施形態における半導体装置の構成の一例を示す断面図である。 第３の実施形態における半導体装置の構成の一例を示す断面図である。 第４の実施形態における半導体装置の構成の一例を示す断面図である。 第５の実施形態における半導体装置の構成の一例を示す断面図である。 第６の実施形態における半導体装置の構成の一例を示す断面図である。 第７の実施形態における半導体装置の構成の一例を示す断面図である。 第８の実施形態における半導体装置の構成の一例を示す断面図である。
以下、実施形態では、半導体パッケージである半導体装置の内部構造について説明する。以下、図面を用いて説明する。
（第１の実施形態）
図１は、第１の実施形態における半導体装置の構成の一例を示す断面図である。図２は、第１の実施形態における半導体装置の構成を説明する図である。図１及び図２において、第１の実施形態における半導体装置１００は、配線２が配置された基板１と、基板１上に配置された半導体素子５と、配線２上に配置され、開口領域Ａを有し、開口領域Ａに配線２の一部が面した第１ソルダーレジスト３と、開口領域Ａにおいて、配線２と半導体素子５を接続するボンディングワイヤ６と、開口領域Ａに面した配線２を覆う第２ソルダーレジスト４と、絶縁性樹脂１０を備えている。半導体素子５と基板１の間には、ダイボンディング７が配置している。基板１の半導体素子５側とは反対側の面には、半田ボール８が複数配置されている。基板１のスルーホール内には絶縁膜９が配置されている。基板１の半導体素子５側の面は、絶縁性樹脂１０で封止されている。図１では、ＢＧＡ（Ball Grid Array）型の半導体装置を示している。
基板１は、Ｃｕなどの配線２が配置された配線基板である。基板１には、半導体素子５が配置されている。基板１の一方の面には、半導体素子５が配置され、一方の面とは反対側の他方の面には、半導体装置１００の外部端子である半田ボール８が配置されている。配線２は、半導体素子５と半田ボール８を電気的に接続している。基板１には、基板１を貫通するスルーホールが含まれ、スルーホール内に配線２と絶縁膜９が配置され、配線２によって基板１の表裏を電気的に接続している。基板１は、ガラス基板やセラミックス基板など特に限定されない。
第１ソルダーレジスト３は、基板１上及び配線２上に配置された絶縁膜である。第１ソルダーレジスト３は、開口領域Ａを有する。開口領域Ａには、配線２の一部が面しており、開口領域Ａにおいて、配線２と半導体素子５がＡｕワイヤーなどのボンディングワイヤ６によって接続されている。開口領域Ａに面した配線２は、ソルダーレジストが設けられていない、いわゆるボンディングパッドと呼ばれる部分である。第１ソルダーレジスト３は、熱硬化性樹脂や光硬化樹脂を含む。第１ソルダーレジスト３は、フィラーを含まない材料で構成されていることが好ましい。
第２ソルダーレジスト４は、基板１上及び配線２上に配置された絶縁膜である。図２は、ボンディングワイヤ６及び絶縁性樹脂１０を省略した上面図である。開口領域Ａは、太線で囲った領域であり、半導体装置１００の主な熱源となる半導体素子に近い領域である。第２ソルダーレジスト４は、開口領域Ａに面した配線２を覆っている。第２ソルダーレジスト４は、従来の半導体装置では封止剤（本願でいう絶縁性樹脂１０）が配置している位置に配置している。第２ソルダーレジスト４は、熱硬化性樹脂や光硬化性樹脂を含む。第２ソルダーレジスト４は、フィラーを含まない材料で構成されていることが好ましい。
図１では、半導体素子５と離間するように第２ソルダーレジスト４が配置されている。つまり、半導体素子５と第２ソルダーレジスト４の間には、間隙を有する。なお、半導体素子５と第２ソルダーレジスト４との間隙には、絶縁性樹脂１０が配置されている。また、図１において、第２ソルダーレジスト４は、基板１と直接的に接している。また、図１において、第２ソルダーレジスト４は、配線２と直接的に接している。また、図１において、第２ソルダーレジスト４は、第１ソルダーレジスト３と直接的に接している。また、図１において、第２ソルダーレジスト４は、ボンディングワイヤ６と直接的に接している。また、図１において、第２ソルダーレジスト４は、絶縁性樹脂１０と直接的に接している。
図１において、第１ソルダーレジスト３と第２ソルダーレジスト４は、同じ高さになるように構成されている。また、図１において、ボンディングワイヤ６は、第２ソルダーレジスト４を貫通している。図１において、第２ソルダーレジスト４中、ボンディングワイヤ６を全体的に被覆しているが、第２ソルダーレジスト４は、配線２との接続部分を除き、第２ソルダーレジスト４とボンディングワイヤ６が非接触とすることもできる。
第２ソルダーレジスト４を設けることにより、半導体素子５が形成された側の基板１の面に配置された配線２は、開口領域Ａも含め、大半がソルダーレジストで覆われている。半導体素子５が形成された側の基板１の面に配置された配線２において、ボンディングワイヤ６と接続した部分は、配線２、第２ソルダーレジスト４及びボンディングワイヤ６の３種の材料が混在している。開口領域Ａに面した部分とつながっている配線２は、第１ソルダーレジスト３が配線２を覆っている。
従来では、半導体素子５が形成された側の基板１の面に配置された配線２において、ボンディングワイヤ６と接続した部分は、配線２、第２ソルダーレジスト４ではなく封止剤及びボンディングワイヤ６の３種の材料が混在している。開口領域Ａは、熱を発する半導体素子５に隣接した領域であるため、開口領域Ａは、熱によるストレスがかかりやすい領域である。従来の半導体装置では、開口領域Ａ近傍の第１ソルダーレジスト３で覆われた配線２が断線しやすい。つまり、開口領域Ａに面している配線２の部分と開口領域Ａに面していない配線２の部分の間が断線しやすい。
開口領域Ａに面している配線２の部分と開口領域Ａに面していない配線２の部分の違いは、ボンディングワイヤ６及び封止剤の有無である。材料が違えば熱膨張係数が異なる。そして、材料の硬度などが違えば、熱膨張による影響は増大する。そこで、開口領域Ａに面している配線２の部分と開口領域Ａに面していない配線２の部分の熱的、機械的、又は、熱的及び機械的応力を緩和するために、開口領域Ａに面した配線２を第１ソルダーレジスト３と同じくソルダーレジストである第２ソルダーレジスト４で覆うことにより、これらの応力を緩和して、配線２の信頼性を向上させる。
つまり、実施形態では、開口領域Ａにおいて、配線２、第２ソルダーレジスト４及びボンディングワイヤ６の３種が混在している。また、実施形態では、開口領域Ａと隣接した領域において、配線２及び第１ソルダーレジスト３の２種が混在している。開口領域Ａと開口領域Ａに隣接する領域では、配線２とソルダーレジストが共通する。開口領域Ａと開口領域Ａと隣接する領域における構成を近づけることで、開口領域Ａに隣接する配線２の断線を防ぎ、半導体装置１００の信頼性を向上させることができる。
開口領域Ａには、ボンディングワイヤ６が含まれるが、開口領域Ａと開口領域Ａ外で同じ又は類似のソルダーレジストが配線２を覆っていることから、開口領域Ａと開口領域Ａ外が類似の場になることで、配線２の断線を防ぐことができると考えられる。配線２の信頼性を向上させる観点から、第１ソルダーレジスト３の熱膨張係数β１（／Ｋ）と第２ソルダーレジスト４の熱膨張係数β２は略同一であることが好ましい。略同一とは、第１ソルダーレジスト３の熱膨張係数β１（／Ｋ）と第２ソルダーレジスト４の熱膨張係数β２（／Ｋ）の差（２×｜β１−β２｜／（β１＋β２））が、５．０％以内であることと同義である。そして、配線２の信頼性を向上させる観点から、第１ソルダーレジスト３の熱膨張係数β１（／Ｋ）と第２ソルダーレジスト４の熱膨張係数β２（／Ｋ）の差は、３．０％以内がより好ましい。
第１ソルダーレジスト３と第２ソルダーレジスト４が同じソルダーレジストであると、配線２の信頼性がより向上するため好ましい。
配線２の信頼性を向上させる観点から、開口領域Ａに面する配線２の全面は、ボンディングワイヤ６と第２ソルダーレジスト４で覆われていることが好ましい。つまり、開口領域Ａに面する配線２の面のうち、ボンディングワイヤ６と接続した部分を除く全面は、第２ソルダーレジスト４で覆われていることが好ましい。さらに、開口領域Ａが第２ソルダーレジスト４で充填されていることがさらに好ましい。開口領域Ａの６０ｖｏｌ％以上が第２ソルダーレジスト４で充填されていると、上述の熱的、機械的、又は、熱的及び機械的応力がより緩和する。同観点から、開口領域Ａの８０ｖｏｌ％以上が第２ソルダーレジスト４で充填されていることがより好ましく、開口領域Ａの１００ｖｏｌ％が第２ソルダーレジスト４で充填されていることがさらにより好ましい。
半導体素子５は、基板１上に配置されている。半導体素子５は、例えば、演算素子や記憶素子を含む。半導体素子５に演算素子を用いた半導体装置としては、例えば、ＣＰＵ（Central Processing Unit）、ＰＬＤ(Programmable Logic Device)、ＧＰＵ(Graphic Processing Unit)、ＡＳＩＣ（Application Specific Integration Circuit）やＤＳＰ(Digital Signal Processor)など特に限定されない。半導体素子５に記憶素子を用いた半導体装置としては、ＤＲＡＭ（Dynamic Random Access Memory）、ＲｅＲＡＭ(Resistive Random Access Memory)、ＰＣＲＡＭ(Phase Change Memory)やＮＡＮＤなど特に限定されない。ボンディングワイヤ６及び配線２を介して、基板１の裏面の半田ボール８と電気的に接続している。半導体素子５は、基板１上のダイボンディング７に配置される。
絶縁性樹脂１０は、絶縁性の封止剤である。絶縁性樹脂１０は、半導体素子５、第１ソルダーレジスト３及び第２ソルダーレジスト４上に配置されている。絶縁性樹脂１０は、半導体素子５や配線２が設けられた基板１を封止している。より具体的には、絶縁性樹脂１０は、半田ボール８が露出するように基板１と半導体素子５を全体的に覆っている。絶縁性樹脂１０は、半導体装置１００を機械的に守るために、フィラーを含む。なお、本願では、平均粒径が１０μｍ以下のフィラーを含む場合は、フィラーを含まないものとして取り扱う。絶縁性樹脂１０には、平均粒径が２０μｍ以上のフィラーが含まれることが好ましい。
次に、半導体装置１００の作製方法について説明する。
半導体装置１００の作製方法は、配線２と半導体素子５が配置された基板１上に配置され、開口領域Ａを有し、開口領域Ａに配線２の一部が面した第１ソルダーレジスト３の開口領域Ａにおいて、配線２と半導体素子５をボンディングワイヤ６で接続する工程（第１工程）と、開口領域Ａにおいて、ボンディングワイヤ６で接続されていない部分の配線２を第２ソルダーレジスト４で覆う工程（第２工程）と、含む。
図３と図４に半導体装置１００の工程図を示す。図３は、配線２と半導体素子５が配置された基板１上に配置され、開口領域Ａを有し、開口領域Ａに配線２の一部が面した第１ソルダーレジスト３の開口領域Ａにおいて、配線２と半導体素子５をボンディングワイヤ６で接続する工程（第１工程）の工程図である。第２ソルダーレジスト４が形成されていない部材において、ボンディングワイヤ６を形成して、開口領域Ａに面した配線２と半導体素子５を接続する。
次いで、図３に示す部材に第２ソルダーレジスト４を形成する。図４は、開口領域Ａにおいて、ボンディングワイヤ６で接続されていない部分の配線２を第２ソルダーレジスト４で覆う工程（第２工程）である。第２ソルダーレジスト４の前駆体を開口領域Ａに塗布し、例えば、紫外線を照射して第２ソルダーレジスト４の前駆体（光硬化性樹脂を含む）を硬化させる。他にも、熱によって第２ソルダーレジスト４の前駆体（熱硬化性樹脂を含む）を硬化させることもできる。第２ソルダーレジスト４の前駆体の塗布方法は、ディスペンサー、インクジェットやスピンコートなど特に限定されない。なお、硬化後、露光及び現像を行って、第２ソルダーレジスト４の形成位置などを制御することができる。インクジェットで第２ソルダーレジスト４の前駆体を塗布すると、露光・現像を行わなくても第２ソルダーレジスト４の形成位置を制御することができる。
上記作製方法を採用することで、簡便な工程によって、配線２の断線を防ぎ、信頼性が向上した半導体装置１００を得ることができる。
（第２実施形態）
第２実施形態は、第１実施形態の変形例である。図５は、第２実施形態における半導体装置の構成の一例を示す断面図である。図５に示す半導体装置１０１において、第１ソルダーレジスト３の一部と第２ソルダーレジスト４の一部が積層している。開口領域Ａの外側の開口領域Ａ近傍で配線２が断線しやすいことから、開口領域Ａ近傍である第１ソルダーレジスト３の側面と第２ソルダーレジスト４の側面が接する位置に置いて、第１ソルダーレジスト３の一部と第２ソルダーレジスト４の一部が積層させることが好ましい。第１ソルダーレジスト３の一部と第２ソルダーレジスト４の一部が積層するように第２ソルダーレジスト４を形成すると、作製誤差によって、第１ソルダーレジスト３と第２ソルダーレジスト４の間に間隙が生じることを防ぐ。第１ソルダーレジスト３と第２ソルダーレジスト４の間に間隙が存在すると、間隙近傍にて配線２が断線しやすくなるため好ましくない。
（第３実施形態）
第３実施形態は、第１実施形態の変形例である。図６は、第３実施形態における半導体装置の構成の一例を示す断面図である。図６に示す半導体装置１０２において、第１ソルダーレジスト３は、第２ソルダーレジスト４に覆われている。かかる構造は、第２実施形態の半導体装置１０１と同様に、第１ソルダーレジスト３と第２ソルダーレジスト４の間に間隙が生じにくい。また、半導体装置１０２では、半導体素子５が配置されている部分を除き、配線２が配置された基板１上に全体的に第２ソルダーレジスト４を形成している。部分的に第２ソルダーレジスト４を形成する場合に比べて、第２ソルダーレジスト４の信頼性が向上し、また、形成工程を簡素化することができる。
（第４実施形態）
第４実施形態は、第３実施形態の変形例である。図７は、第４実施形態における半導体装置の構成の一例を示す断面図である。図７に示す半導体装置１０３において、半導体素子５と第２ソルダーレジスト４の間に間隙が存在する。半導体装置１０２では、半導体素子５が第２ソルダーレジスト４と接している面と絶縁性樹脂１０と接している面の両方を有する。第２ソルダーレジスト４と絶縁性樹脂１０の物性の違いにより、半導体素子５への熱的、機械的又は熱的及び機械的な外的影響が場所によって異なる。一方、半導体装置１０３では、半導体素子５がダイボンディング７を除き、絶縁性樹脂１０に覆われているため、前述の観点から好ましい。
（第５実施形態）
第５実施形態は、第３実施形態の変形例である。図８は、第５実施形態における半導体装置の構成の一例を示す断面図である。図８に示す半導体装置１０４において、半導体素子５は、ダイボンディング７を除き、第２ソルダーレジスト４で覆われている。かかる構造は、前述の観点から好ましい。
（第６実施形態）
第６実施形態は、第１実施形態の変形例である。図９は、第６実施形態における半導体装置の構成の一例を示す断面図である。図９に示す半導体装置１０５において、ボンディングワイヤ６の径が第２ソルダーレジスト４の厚さに対して大きくなっている。相対的に第２ソルダーレジスト４の厚さが薄くても、実施形態の半導体装置１０５は、信頼性が向上する。
（第７実施形態）
第７実施形態は、第１実施形態の変形例である。図１０は、第６実施形態における半導体装置の構成の一例を示す断面図である。図１０に示す半導体装置１０６において、半田ボール８がランド１１に置換されている。半導体装置１０６は、ＬＧＡ（Land Grid Array）型であり、実施形態の構成は、ＬＧＡ型の半導体装置１０６においても信頼性を向上させる。
（第８実施形態）
第７実施形態は、第１実施形態の変形例である。図１１は、第７実施形態における半導体装置の構成の一例を示す断面図である。図１１に示す半導体装置２００は、実施形態の半導体装置１０７と１０８が積層している。積層型であっても、配線２の断線を防ぎ、半導体装置２００の信頼性を向上させることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
１００〜１０６…半導体装置、１…基板、２…配線、３…第１ソルダーレジスト、４…第２ソルダーレジスト、５…半導体素子、６…ボンディングワイヤ、７…ダイボンディング、８…半田ボール、９…絶縁膜、１０…絶縁性樹脂、１１…ランド、２００…半導体装置

Claims (9)

  1. 配線が配置された基板と、
    前記基板上に配置された半導体素子と、
    前記配線上に配置され、開口領域を有し、前記開口領域に前記配線の一部が面した第１ソルダーレジストと、
    前記開口領域において、前記配線と前記半導体素子を接続するボンディングワイヤと、
    前記開口領域に面した前記配線を覆う第２ソルダーレジストと、
    を備えた半導体装置。
  2. 前記第１ソルダーレジストの熱膨張係数と前記第２ソルダーレジストの熱膨張係数は、略同一である請求項１に記載の半導体装置。
  3. 前記開口領域に面する前記配線の全面は、前記ボンディングワイヤと前記第２ソルダーレジストで覆われる請求項１又は２に記載の半導体装置。
  4. 前記半導体素子、前記第１ソルダーレジスト及び前記第２ソルダーレジスト上に配置された、フィラーを含有する絶縁樹脂層を備えた請求項１ないし３のいずれか１項に記載の半導体装置。
  5. 前記第１ソルダーレジストの一部と前記第２ソルダーレジストの一部は、積層された請求項１ないし４のいずれか１項に記載の半導体装置。
  6. 前記開口領域は、前記第２ソルダーレジストで充填された請求項１ないし５のいずれか１項に記載の半導体装置。
  7. 前記半導体素子と前記第２ソルダーレジストの間には間隙を有する請求項１ないし６のいずれか１項に記載の半導体装置。
  8. ＢＧＡ［ball grid array］型又はＬＧＡ［land grid array］型である請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 配線と半導体素子が配置された基板上に配置され、開口領域を有し、前記開口領域に前記配線の一部が面した第１ソルダーレジストの前記開口領域において、前記配線と前記半導体素子をボンディングワイヤで接続する工程と、
    前記開口領域において、前記ボンディングワイヤで接続されていない部分の前記配線を第２ソルダーレジストで覆う工程と、
    を含む半導体装置の作製方法。
JP2018173106A 2018-09-14 2018-09-14 半導体装置および半導体装置の作製方法 Pending JP2020047664A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018173106A JP2020047664A (ja) 2018-09-14 2018-09-14 半導体装置および半導体装置の作製方法
TW107143108A TWI708332B (zh) 2018-09-14 2018-11-30 半導體裝置及半導體裝置之製造方法
CN201822108437.3U CN210015856U (zh) 2018-09-14 2018-12-14 半导体装置
CN201811532161.XA CN110911378A (zh) 2018-09-14 2018-12-14 半导体装置及半导体装置的制造方法
US16/284,057 US11171079B2 (en) 2018-09-14 2019-02-25 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173106A JP2020047664A (ja) 2018-09-14 2018-09-14 半導体装置および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2020047664A true JP2020047664A (ja) 2020-03-26

Family

ID=69311856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173106A Pending JP2020047664A (ja) 2018-09-14 2018-09-14 半導体装置および半導体装置の作製方法

Country Status (4)

Country Link
US (1) US11171079B2 (ja)
JP (1) JP2020047664A (ja)
CN (2) CN110911378A (ja)
TW (1) TWI708332B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047664A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法
CN113597118B (zh) * 2021-09-28 2021-12-31 深圳和美精艺半导体科技股份有限公司 一种无电镀导线镀金工艺方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JP3825181B2 (ja) 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2002093950A (ja) 2000-09-20 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品の実装方法および電子部品実装体
JP4067507B2 (ja) * 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
JP3897749B2 (ja) 2003-10-31 2007-03-28 沖電気工業株式会社 半導体装置
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
US20090127690A1 (en) * 2005-07-28 2009-05-21 Nxp B.V. Package and Manufacturing Method for a Microelectronic Component
JP2009283873A (ja) 2008-05-26 2009-12-03 Toshiba Corp 半導体装置
JP2011211114A (ja) 2010-03-30 2011-10-20 Toshiba Corp 半導体装置
KR20130010359A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
JP2016062212A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
WO2018116785A1 (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法
JP2020047664A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
TW202011537A (zh) 2020-03-16
US20200091052A1 (en) 2020-03-19
CN110911378A (zh) 2020-03-24
TWI708332B (zh) 2020-10-21
US11171079B2 (en) 2021-11-09
CN210015856U (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
TWI692030B (zh) 半導體封裝件及其製造方法
CN107689359A (zh) 包括具有嵌入芯片的再布线层的半导体封装件
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
JP5081578B2 (ja) 樹脂封止型半導体装置
JP2016213466A5 (ja)
US20090309216A1 (en) Wafer level package and manufacturing method thereof
JP2013131557A (ja) 半導体装置およびその製造方法
CN106653709A (zh) 封装件及其制造方法
KR20200113788A (ko) 인터포저 및 이를 포함하는 반도체 패키지
TW202230711A (zh) 半導體封裝
TWI556402B (zh) 封裝堆疊結構及其製法
JP2020047664A (ja) 半導体装置および半導体装置の作製方法
TWI585870B (zh) 晶片封裝體及其製造方法
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
JP6793025B2 (ja) 半導体装置
CN113451281A (zh) 半导体封装件
JP2008016810A (ja) スタックパッケージ
US20230019311A1 (en) Semiconductor package including a dummy pattern
US11694950B2 (en) Semiconductor package
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
WO2016199437A1 (ja) 半導体装置
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
TW202107637A (zh) 封裝結構
TWI732583B (zh) 半導體封裝件
TWI585869B (zh) 半導體封裝結構及其製法